JP7252221B2 - 微小電気機械コンポーネントおよびその製造方法 - Google Patents

微小電気機械コンポーネントおよびその製造方法 Download PDF

Info

Publication number
JP7252221B2
JP7252221B2 JP2020522809A JP2020522809A JP7252221B2 JP 7252221 B2 JP7252221 B2 JP 7252221B2 JP 2020522809 A JP2020522809 A JP 2020522809A JP 2020522809 A JP2020522809 A JP 2020522809A JP 7252221 B2 JP7252221 B2 JP 7252221B2
Authority
JP
Japan
Prior art keywords
layer
micro
silicon
electromechanical
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020522809A
Other languages
English (en)
Other versions
JP2021500241A (ja
Inventor
ディルク ルドロフ
マルティン フリードリヒ
セバスチャン デューリンク
アルンド ヒューリッヒ
Original Assignee
フラウンホーファー－ゲゼルシャフト ツゥア フェアデルング デア アンゲヴァンドテン フォァシュング エー．ファウ．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フラウンホーファー－ゲゼルシャフト ツゥア フェアデルング デア アンゲヴァンドテン フォァシュング エー．ファウ． filed Critical フラウンホーファー－ゲゼルシャフト ツゥア フェアデルング デア アンゲヴァンドテン フォァシュング エー．ファウ．
Publication of JP2021500241A publication Critical patent/JP2021500241A/ja
Application granted granted Critical
Publication of JP7252221B2 publication Critical patent/JP7252221B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00785—Avoid chemical alteration, e.g. contamination, oxidation or unwanted etching
    • B81C1/00801—Avoid alteration of functional structures by etching, e.g. using a passivation layer or an etch stop layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0025—Protection against chemical alteration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468—Releasing structures
    • B81C1/00476—Releasing structures removing a sacrificial layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/042—Micromirrors, not used as optical switches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0133—Wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0176—Chemical vapour Deposition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0181—Physical Vapour Deposition [PVD], i.e. evaporation, sputtering, ion plating or plasma assisted deposition, ion cluster beam technology
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0735—Post-CMOS, i.e. forming the micromechanical structure after the CMOS circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0757—Topology for facilitating the monolithic integration
    • B81C2203/0771—Stacking the electronic processing unit and the micromechanical structure
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Description

本発明は、微小電気機械コンポーネントおよびその製造方法に関する。
本発明は、ＣＭＯＳ回路上に配置された微小電気機械コンポーネント（ＭＥＭＳコンポーネント）に適用されることを意図している。ＭＥＭＳコンポーネントの製造では、さまざまな微小機械製造方法、特に犠牲層が使用される。後者はしばしば二酸化ケイ素（silicon dioxide）から製造される。ＭＥＭＳコンポーネントの可動性を実現するために、犠牲層を部分的に除去する必要がある（リリースプロセス）。二酸化ケイ素の場合、これはフッ化水素酸（ＨＦ；hydrofluoric acid）を使用したエッチングによって達成でき、フッ化水素酸は、液体または気体の何れかの形で使用される。ＭＥＭＳコンポーネントがＣＭＯＳ回路に配置されている場合、異なる金属層間のゲート酸化物または絶縁体としての機能を確保するために、同様にＣＭＯＳ回路に存在する二酸化ケイ素層をフッ化水素酸による攻撃から保護する必要がある。特に、ＣＭＯＳ部分では、例えばボロンリンガラス（ＢＰＳＧ；borophosphosilicate glass）からなるドープされた二酸化ケイ素層がよく使用される。後者は、犠牲層内のドープされていないケイ酸塩ガラス（ＵＳＧ；undoped silicate glass）よりも著しく高いエッチング速度を示すため、フッ化水素酸を使用したエッチング中に特に影響を受けやすくなる。エッチング攻撃がＣＭＯＳ領域内で発生すると、短絡または層間剥離が発生する可能性がある。外縁からの攻撃の場合、過度に大きな層間剥離が発生すると、ＭＥＭＳコンポーネントの電気コンタクト（ボンドパッド）および機能部品が、使用されているＣＭＯＳ回路から分離する可能性がある。この場合、ワイヤボンディング、そして、この方法で影響を受けるＭＥＭＳコンポーネントの使用はできなくなる。したがって、ＭＥＭＳコンポーネントのＣＭＯＳ領域は、リリースプロセス中に発生する可能性のある攻撃から効果的に保護される必要がある。
ＭＥＭＳコンポーネントのＭＥＭＳ部分である、ＣＭＯＳ回路の上面への攻撃の防止を調査する多くの研究がある。これまで、ＣＭＯＳ回路の横方向の保護はほとんど無視されており、一般的な保護または上からの保護、つまり上にあるＭＥＭＳ部品の方向からの保護のみが取り組まれてきた。米国特許出願公開第２０１６／００６８３８８号明細書では、ＣＭＯＳの保護に取り組んでおり、表面を覆う追加の金属層を提案している。 これはシンプルで、おそらくよく使われる方法である。チタン、窒化チタン（titanium nitride）、アルミニウムおよびアルミニウム－銅（aluminium-copper）が材料として提案された。ただし、米国特許出願公開第２０１６／００６８３８８号明細書では、これらの材料はフッ化水素酸に対して完全な耐性を示すのではなく、むしろ腐食し、その結果、特定の期間のみ効果的な保護を確保できることに注意されている。したがって、厚さは十分に厚くなるように選択する必要がある。
米国特許出願公開第２０１６／００６８３８８号明細書
したがって、本発明の目的は、エッチングプロセス（リリースプロセス）によって二酸化ケイ素を犠牲材料として除去することにより、微小電気機械エレメントを自由に可動とするように露出するプロセスで、特に、この場合における層間剥離を回避するため、ＭＥＭＳコンポーネントのＣＭＯＳ回路の改善された保護の可能性を特定することである。
この目的は、本発明によれば、請求項１の特徴を有するコンポーネントによって達成される。請求項６は、製造方法を定義する。本発明の有利な構成および発展は、従属請求項で参照される特徴を用いて実現することができる。
本発明に係る微小電気機械コンポーネントでは、少なくとも１つの微小電気機械エレメント、電気コンタクトエレメント、絶縁層、および二酸化ケイ素で形成された犠牲層が、ＣＭＯＳ回路基板の表面上に形成される。この場合、従来技術から知られているように、微小電気機械エレメントは、少なくとも１つの自由度で自由に可動に配置される。本発明によれば、微小電気機械コンポーネントの外縁において、ＣＭＯＳ回路のすべてのエレメントの周囲に半径方向に（radially）延在し、フッ化水素酸に耐性があり、シリコンまたは酸化アルミニウムで形成される気密および／または液密なクローズド層がＣＭＯＳ回路基板の表面に形成されている。
前記クローズド層は、周囲に半径方向に延在する保護リングを形成し、エッチング剤、特にフッ化水素酸が、特にＣＭＯＳ回路の重要な領域を攻撃することを防ぐ。層材料は、少なくとも犠牲層材料が十分な程度まで除去され、それぞれの微小電気機械エレメントの可動性が達成されるまで、エッチングによる犠牲層材料の除去の間、フッ化水素酸に対して耐性でなければならない。
好ましくは、前記クローズド層はアモルファスシリコン（ａＳｉ）、好ましくはドープされたアモルファスシリコンで形成されるべきである。特に、ボロンはドーピングに使用可能である。しかしながら、代替として、酸化アルミニウム、ゲルマニウム、またはシリコンとゲルマニウムから構成される化合物も考えられる。
二酸化ケイ素は不純物のない二酸化ケイ素である必要はない。二酸化ケイ素は、ドーピングまたは添加剤を含むこともでき、したがって、ボロンリンガラス（borophosphosilicate glass）を使用してもよい。
また、好ましくは、酸化アルミニウムからなるバリア層が、微小電気機械エレメントが可動に配置される微小電気機械コンポーネントの表面に形成される。前記バリア層は、エッチング攻撃に対して、特にバリア層の下の犠牲層内に配置された電気コンタクトエレメントを保護することができる。
好ましくは、周囲に半径方向に延在し、シリコンまたは酸化アルミニウムで形成される層は、より高い高さを有することができ、これにより、当該層は、ＣＭＯＳ回路基板の表面を超えて横方向に突出し、使用されるエッチング剤による攻撃に対する横方向の保護も提供できる。
周囲に半径方向に延在する層は、少なくともＣＭＯＳ層構造の高さに対応する高さを有するべきである。当該層は、ＣＭＯＳ回路の周囲に保護リングを形成できるように形成されてもよい。この場合、当該層は、ＣＭＯＳ回路基板の表面から、直接、微小電気機械エレメントの下側までのバリア層まで形成されてもよい。
シリコン、酸化アルミニウム、ゲルマニウム、またはシリコンとゲルマニウムの化合物で形成された層が、少なくとも１つのさらなる層でオーバーコートされてもよい。少なくとも１つのさらなる層は、好ましくは金属、特に好ましくはチタン、アルミニウム、アルミニウム－銅合金（aluminium-copper alloy）またはチタン－アルミニウム合金（titanium-aluminium alloy）または窒化チタン（titanium nitride）で形成されてもよい。上記のさらなる層もまた、犠牲層内に配置されたＣＭＯＳ回路の部分および電気コンタクトエレメントを、特にＭＥＭＳコンポーネントの縁部からのエッチング攻撃から保護することができる。したがって、シリコンまたは酸化アルミニウムで形成された層は、主にＣＭＯＳ回路基板の表面を保護する。
微小電気機械エレメントは、例えば、旋回可能な反射エレメント（マイクロミラー）または反射膜であり得る。
本発明に係るＭＥＭＳコンポーネントの製造の手順は、二酸化ケイ素で形成された絶縁体層がＣＭＯＳ回路基板の表面にアプライされ、当該プロセスにおいて、従来技術から知られた、局所的に規定された方法で、電気コンタクトエレメントまたは導電体トラックが絶縁体層に埋め込まれるようなものである。本発明によれば、外縁の絶縁体層において、ＣＭＯＳ回路基板の表面まで延びる少なくとも１つのトレンチが、ＣＭＯＳ回路のすべてのエレメントの周囲に半径方向に延びるように形成される。その後、トレンチは、少なくともその底部領域において、シリコンまたは酸化アルミニウムで形成された液密および／または気密のクローズド層で満たされる。密封性は、犠牲層材料を除去するために使用される際の、エッチング剤、特にフッ化水素酸の物質の状態を考慮に入れるべきである。さらに、周囲に延在する堅い層を構成する材料は、それ自体、使用されるフッ化水素酸に対して耐性でなければならない。
タイトクローズ層は、好ましくはアモルファスシリコン、特に好ましくはホウ素とシリコンとの化合物またはゲルマニウムとシリコンとの化合物で形成されてもよい。
その後、方法は、オプションで、さらなる電気コンタクトエレメント、導電体トラックまたは電極を形成し、犠牲層も形成する。犠牲層は、同様に、二酸化ケイ素で形成される。犠牲層材料は、絶縁体層の材料と同一であってもよい。しかしながら、２つの材料は、それらが異なってドープされることにより、または他の物質をさらに含む二酸化ケイ素により、異なる整合性（consistency）を有していてもよい。絶縁体および／または犠牲層を形成するために使用される二酸化ケイ素は、ガラスについてそれ自体既知の添加剤、特にホウ素およびリンを含んでいてもよい。
続いて、周囲に延在する保護層が設けられたこのＣＭＯＳ回路上に、任意の所望のＭＥＭＳエレメントがアプライされる。
その後、エッチング法によって犠牲層材料が除去され、その結果、少なくとも１つの微小電気機械エレメントの可動性が達成される。
トレンチは、シリコンまたは酸化アルミニウムでほぼ完全に、シリコンで好ましくは完全に充填されてもよい。結果として、エッチング攻撃に対する側面保護をさらに改善することができる。
絶縁体層は、連続して複数の方法ステップで段階的に形成されてもよい。これらの方法ステップの間に、それ自体既知の方法で、電気コンタクトエレメントおよび／または電気導体トラックを形成し、絶縁体層材料に埋め込んでもよい。電気コンタクトエレメントおよび電極を犠牲層に埋め込んで、エッチングによって再び露出させてもよい。
代替として、または追加として、前記クローズド層は、トレンチ内において、好ましくは金属、特に好ましくはチタン、窒化チタン（titanium nitride）、アルミニウム、アルミニウム－銅合金（aluminium-copper alloy）またはチタン－アルミニウム合金（titanium-aluminium alloy）で形成される少なくとも１つのさらなる層で覆われてもよい。
絶縁体層と犠牲層の間に、酸化アルミニウムまたはシリコン、特にａＳｉからなるクローズドバリア層と、および少なくとも１つの微小電気機械エレメントの方向に面するバリア層の表面上に、微小電気機械エレメントの作動に必要なさらなる電気コンタクトエレメントおよび電極とを形成してもよく、これらは、バリア層の下に配置された電気コンタクトエレメントに導電的に接続される。その後、バリア層の上方の犠牲層の材料をエッチングにより除去し、その結果、微小電気機械エレメントの可動性が達成される。
トレンチ内のシリコンまたは酸化アルミニウムは、ＰＥ－ＣＶＤ技術、スパッタリングまたは原子層堆積（ＡＬＤ）によって堆積されてもよく、これにより、前記クローズド層を形成することができる。
ホウ素をドープしたアモルファスシリコンａＳｉＢまたは酸化アルミニウム、ゲルマニウム、またはシリコンとゲルマニウムの化合物ａＳｉＧｅを材料として使用すると、金属よりも液体状または気体状のフッ化水素酸に対して優れてまたは完全に不活性であり、これにより、事実上無制限の時間にわたって、リリースプロセスにおける望ましい保護効果を確実にすることができる。
さらなる利点は、シリコン、特にａＳｉＢ、ゲルマニウム、またはシリコンとゲルマニウムの化合物ａＳｉＧｅの、トレンチを充填する能力によって達成される。シリコン、ゲルマニウム、またはシリコンとゲルマニウムの化合物は、ＰＥ－ＣＶＤ技術を使用して堆積され、リング状の保護として提供されるトレンチを完全にボイドなしで充填することができる。その後、シリコン、特にａＳｉＢ、またはゲルマニウムまたはシリコンとゲルマニウムの化合物ａＳｉＧｅを平坦化することができる。これとは対照的に、これまでに使用され、すでに述べた金属層は、ＰＶＤ法によって堆積され、プロセスにおいてトレンチを完全に充填するのではなく、底部と側壁のみを充填する。この場合、これらの層の厚さは、通常、構造化されていない領域に堆積された所望の厚さよりも大幅に薄い。特にトレンチ底部から側壁への移行部では、層厚が最小となり、局所的な機械的条件の結果として、マイクロクラックの形成がより多く発生する。材料の耐久性が低いことに加えて、前記マイクロクラックは追加のリークを構成し、金属で充填されたトレンチの保護効果を低下させる。このような問題は、特にコンポーネントの角部で観察され、層で形成された保護リングの必要とされる曲率半径の結果としてアンダーカットの発生がさらに増加する。対照的に、シリコン、特にａＳｉＢ、ゲルマニウム、またはシリコンとゲルマニウムで形成された化合物で完全に満たされたトレンチを使用すると、層で形成されたシリコンで満たされた保護リングの幅と高さの合計が大幅に広く、高くなるため、リークは予期されない。
本発明に係るＭＥＭＳコンポーネントの製造中、これまで通例であったような、それ自体既知の方法に頼ることが可能である。
本発明は、実施例として以下により詳細に説明される。
図１Ａは、本発明に係るＭＥＭＳコンポーネントの一実施例の断面図を示している。この図では、微小電気機械エレメントはまだ自由に動くことができない。 図１Ｂは、本発明に係るＭＥＭＳコンポーネントの他の実施例の断面図を示している。この図では、微小電気機械エレメントはまだ自由に動くことができない。 図２は、標準的なＣＭＯＳ回路基板の断面図を示している。 図３は、ＣＭＯＳ回路基板の断面図を示している。この図では、ＣＭＯＳ回路基板の表面のＣＭＯＳエレメントは、二酸化ケイ素からなる絶縁体層の領域で覆われている。 図４は、図３のＣＭＯＳ回路の断面図を示している。この図では、絶縁層に穿孔（ビア）が形成されている。 図５は、図４に示す実施例の断面図を示している。この図では、メタライゼーション（metallization）および金属の構造化が、ＣＭＯＳおよび電気コンタクトエレメント上の電気スルーコンタクトを形成するために実施されている。 図６は、図５に示す実施例の断面図を示している。この図では、穿孔によって、ＣＭＯＳ回路のエレメントの周囲の半径方向の外縁にある電気スルーコンタクト（ビア）を介して、円周方向に延在する半径方向のトレンチがシリコンウェーハまで形成されている。 図７は、図６の絶縁層を備えたＣＭＯＳ回路の断面図を示している。このプロセスでは、表面がａＳｉＢでコーティングされ、トレンチがａＳｉＢで充填されている。 図８は、図７に示す実施例の断面図を示している。この図では、堆積されたａＳｉＢの一部が、トレンチ領域を除いて、再び除去されている。 図９は、図８に示す実施例の断面図を示している。この図では、さらなる領域が、ａＳｉＢで満たされたトレンチを覆うように、表面上に二酸化ケイ素からなる絶縁体層で形成されている。 図１０は、図９に示す実施例の断面図を示している。この図では、絶縁体層の表面が平坦化されている。 図１１は、図１０に示す実施例の断面図を示している。この図では、平坦化された表面に穿孔（ビア）が形成されており、シリコン層と接触する金属層が表面および前記穿孔に形成されている。 図１２は、図１１に示す実施例の断面図を示している。この図では、局所的に規定された金属層の除去により、電気コンタクトエレメントおよび導電体トラックが形成されている。 図１３は、図１２に示す実施例の断面図を示している。この図では、絶縁層のさらなる領域が形成され、電気コンタクトエレメントがその中に埋め込まれている。 図１４は、図１３に示す実施例の断面図を示している。この図では、絶縁層の表面の平坦化が実施されている。 図１５は、図１４に示す実施例の断面図を示している。この図では、酸化アルミニウムまたはａＳｉからなるバリア層が犠牲層の平坦化された表面上に形成されている。 図１６は、図１５に示す実施例の断面図を示している。この図では、穿孔が、酸化アルミニウムまたはａＳｉから構成されるバリア層を通して局所的に規定された方法で形成されている。 図１７は、図１６に示す実施例の断面図を示している。この図では、絶縁層内に配置された電気コンタクトエレメントまで穿孔が導入されている。 図１８は、図１７に示す実施例の断面図を示している。この図では、メタライゼーションが表面に施されており、電気コンタクトエレメントまで電気スルーコンタクトが形成されている。 図１９は、図１８に示す実施例の断面図を示している。この図では、最終的なメタライゼーションが局所的に規定された方法で削除されている。 図２０は、図１９に示す実施例の断面図を示している。この図では、メタライズされたＣＭＯＳ回路の表面にＭＥＭＳエレメントの犠牲層が形成されている。 図２１は、図２０に示す実施例の断面図を示している。この図では、犠牲層の表面が平坦化されている。 図２２は、図２１に示す実施例の断面図を示している。この図では、犠牲層より前に形成された領域において、電気コンタクトエレメントまで穿孔が形成されている。 図２３は、図２２に示す実施例の断面図を示している。この図では、微小電気機械エレメントを形成するための材料が、最後に形成された穿孔まで、犠牲層より前にアプライされた領域の平坦化された表面にアプライされている。 図２４は、図２３に示す実施例の断面図を示している。この図では、微小電気機械エレメントを形成するための材料の局所的に規定された除去が実施されている。 図２５は、本発明に係るＭＥＭＳコンポーネントの完成した製造例の断面図を示している。この図では、犠牲層の領域が除去されており、その結果、微小電気機械エレメントは可動となっている。
以下の図を用いて、本発明に係るＭＥＭＳコンポーネントの実施例を方法ステップで順を追って製造する方法を明らかにすることを意図する。
図１Ａは、微小電気機械エレメント５がまだ自由に動くことができない例を示している。この場合、ＣＭＯＳ回路基板１の表面上にＭＥＭＳコンポーネントの上部領域に犠牲層２．１が形成され、ＭＥＭＳエレメント５の可動性を達成するために、前記上部領域は除去されることが意図される。その下に、二酸化ケイ素からなる絶縁体層２．２がＣＭＯＳ回路の領域に形成され、複数の電気コンタクトエレメント３が前記絶縁体層に埋め込まれている。ＭＥＭＳコンポーネントの半径方向外縁において、ａＳｉＢからなる層４がＣＭＯＳ回路基板１の表面上に周方向に延在するように形成され、当該表面の他の部分は犠牲層材料および絶縁体層材料によって囲まれている。
微小電気機械エレメント５が依然として接触している犠牲層２．１の表面から離れたところに、酸化アルミニウムで作られたバリア層７が形成され、バリア層７は、電気スルーコンタクト８が電気コンタクトエレメント３に通じる貫通穴を有する。この実施例では、微小電気機械エレメント５は、電磁放射を反射する旋回可能なエレメント（pivotable element）であることを意図している。
図１Ｂに示す実施例は、単に層４が形成される方法において、図１Ａに示す実施例とは異なる。当該層４はバリア層７まで導かれる。
図２は、製造の開始点として標準的に利用可能なＣＭＯＳエレメント１５を有するＣＭＯＳ回路基板１を示す。
図３は、二酸化ケイ素からなる絶縁体層２．２の領域が、ＰＥ－ＣＶＤ法によってＣＭＯＳ回路基板１の表面上にどのように堆積されたかを示している。
このようにして形成された犠牲層２に、反応性イオンエッチングによって局所的に規定された方法でコンタクトホール（ビア）９が形成され、前記コンタクトホールは、絶縁体層２．２のこれまで形成された領域の表面からＣＭＯＳ回路基板１の電気コンタクト（electrical contacts）まで導かれている（図４）。
さらなる電気コンタクト３と電気スルーコンタクト１０は、スパッタリングによる金属の堆積と、図５に示すリソグラフィーのパターン形成によって形成された。
図６は、図５に示す半完成品が、ＭＥＭＳコンポーネントの半径方向外縁の絶縁体層２．２の材料に、反応性イオンエッチングによって円周方向に延在する半径方向のトレンチ６を形成することによって、さらに処理された様子を示しており、前記トレンチはＣＭＯＳ回路基板１の表面まで延びている。
図７は、ＰＥ－ＣＶＤ法によって、表面全体がどのようにａＳｉＢ４．１でコーティングされたかを示している。また、当該プロセスにおいて、トレンチ６は、ａＳｉＢ４．１で完全に充填された。
その後、ａＳｉＢ４．１は、リソグラフィーによって局所的に規定された方法で、および反応性イオンエッチングによって局所的に規定された方法で除去され、図８に示す層４として後の保護リングの領域にのみ残っている。層４の表面は、この実施例のようにパターン化された方法で形成される必要はなく、図１Ｂに示されているように、平坦かつ平面であってもよい。
その後、絶縁体層２．２の領域が、ＰＥ－ＣＶＤ法によって再び堆積され、その結果、表面は二酸化ケイ素で完全に形成され、層４も二酸化ケイ素で覆われる（図９）。
図１０は、それまでに形成された絶縁体層２．２の表面、および層４を形成するａＳｉＢが化学機械研磨によってどのように平坦化されているかを示している。
それまでに形成された絶縁体層２．２の平坦化された表面上に、ビア１０がエッチングされ、ＡｌＳｉＣｕからなる連続層１１（連続層１１は層４のａＳｉＢと接触する）が、スパッタリングによって形成された（図１１）。
図１２は、どのように、層１１の一部がリソグラフィー及びエッチングにより局所的に規定された方法で除去され、これにより、電気コンタクトエレメントおよび／または導体トラック３が形成されたかを示す。
図１３および図１４から、絶縁層２．２のさらなる領域がＰＥ－ＣＶＤ法によって表面上に形成され、最後に製造された電気コンタクトエレメント３がその中に埋め込まれていることがわかる。その後、絶縁体層２．２の表面は、化学機械研磨によって再び平坦化された。
図１５は、絶縁体層２．２の表面全体上への酸化アルミニウムからなるバリア層７の形成を示している。バリア層７は、ＡＬＤ（原子層堆積（atomic layer deposition））によって形成することができる。それはクローズド層（a closed layer）を形成するはずである。
図１６によれば、穿孔（perforations）７．１は、反応性イオンエッチングによって局所的に規定された方法でバリア層７に形成される。
穿孔７．１は、反応性イオンエッチングによる、絶縁層材料の局所的に規定された除去によりさらに深くされ、その結果、電気コンタクトエレメント３に到達する拡大ビア７．２を形成することができる。これは、図１７に示されている。
図１８によれば、金属層１２がスパッタリングによって再び表面にアプライされ、前記金属層は、最後に形成された電気コンタクトエレメント３へのスルーコンタクト８を形成するために使用される。この目的のために、ＡｌＳｉＣｕ合金またはＴｉＡｌ合金が再び使用されてもよい。

図１９では、金属層１２の局所的に規定された除去がリソグラフィーとエッチングによってどのように行われることが意図されているかを明らかにすることを目的としている。この除去により、バリア層７の表面にさらに電気コンタクトエレメント３および電極１３が形成される。
微小電気機械エレメント５を形成するために、ＰＥ－ＣＶＤ技術を使用して、表面にさらに犠牲層材料を堆積する。その結果、犠牲層２．１の材料によって、最後に形成された電気コンタクトエレメント３、電極１３、バリア層７が囲まれる（図２０）。
図２１によれば、犠牲層２．１の表面は、化学機械研磨によって再び平坦化される。
図２２から、反応性イオンエッチングによって、表面から、犠牲層２．１に埋め込まれるとともにバリア層７の上に配置された電気コンタクトエレメント３まで、犠牲層材料を貫通して、さらなる穿孔１４が形成されることがわかる。
その後、微小電気機械エレメント５を形成するための材料５．１の層が形成され、これにより穿孔１４が材料５．１で満たされ、その結果、微小電気機械エレメント５のための導電性材料の場合、対応する電気コンタクトエレメント３への導電性接続を形成することができる。この層は、金属の場合はスパッタリングによって、例えばシリコンなどの他の材料の場合はＰＥ－ＣＶＤ法によって形成できる（図２３）。
微小電気機械エレメント５を形成することを目的とする材料の一部は、リソグラフィーおよびエッチングによって再び除去することができ、その結果、微小電気機械エレメント５の寸法（dimensioning）および幾何学的形状（geometric shape）に影響を与えることができる（図２４）。
その後、表面で犠牲層材料がフッ化水素酸を使用した液相エッチングまたは気相エッチング（wet or vapor phase etching）によって除去され、その結果、この場合旋回可能な反射エレメントとして具体化された微小電気機械エレメント５が、少なくとも１つの軸を中心に自由に動くことができるように旋回可能になる。ここで、外縁で層４の一部を露出させることも可能であるが、これはそうである必要はない。
このように処理された本発明に係るＭＥＭＳコンポーネントの実施例は、図２５に示される。

Claims (11)

  1. 少なくとも１つの微小電気機械エレメント（５）と、電気コンタクトエレメント（３）と、絶縁層（２．２）と、およびその上に二酸化ケイ素で形成される犠牲層（２．１）とが、ＣＭＯＳ回路基板（１）の表面上に形成され、前記微小電気機械エレメント（５）は少なくとも１つの自由度で自由に可動に配置され、局所的に規定された方法で除去された前記犠牲層（２．１）により、前記少なくとも１つの微小電気機械エレメント（５）は可動であり、
    微小電気機械コンポーネントの外縁で、前記ＣＭＯＳ回路のすべてのエレメントの周囲に半径方向（radially）に延在し、フッ化水素酸に耐性があり、シリコン、ゲルマニウム、または、酸化アルミニウムで形成された気密および／または液密のクローズド層（closed layer）（４）が前記ＣＭＯＳ回路基板（１）の表面に形成されていることを特徴とする、微小電気機械コンポーネント。
  2. 前記クローズド層（４）がアモルファスシリコン（amorphous silicon）で形成されることを特徴とする、請求項１に記載の微小電気機械コンポーネント。
  3. 前記クローズド層（４）が、ドープされたアモルファスシリコン（doped amorphous silicon）、特にホウ素またはゲルマニウムがドープされたアモルファスシリコン（boron or germanium doped amorphous silicon）、またはシリコンとゲルマニウムの化合物（chemical compound of silicon and germanium）で形成されることを特徴とする、請求項１または２に記載の微小電気機械コンポーネント。
  4. 前記微小電気機械エレメント（５）が可動に配置される前記微小電気機械コンポーネントの表面に、酸化アルミニウム（aluminium oxide）からなるバリア層（７）が形成されることを特徴とする、請求項１～３の何れか一項に記載の微小電気機械コンポーネント。
  5. 前記クローズド層（４）が少なくとも１つのさらなる層でオーバーコートされ、前記少なくとも１つのさらなる層は、好ましくは金属、特に好ましくはチタン、アルミニウム、アルミニウム－銅合金（aluminium-copper alloy）またはチタン－アルミニウム合金（titanium-aluminium alloy）または窒化チタン（titanium nitride）で形成されることを特徴とする、請求項１～４の何れか一項に記載の微小電気機械コンポーネント。
  6. 請求項１～５の何れか一項に記載の微小電気機械コンポーネントを製造する方法であって、
    二酸化ケイ素を含む絶縁体層（２．２）がＣＭＯＳ回路基板（１）の表面にアプライされ、そのプロセスで電気コンタクトエレメント（３）が局所的に規定された方法で前記絶縁体層（２．２）に埋め込まれ、
    外縁の前記絶縁体層（２．２）には、前記ＣＭＯＳ回路基板（１）の表面まで延びる少なくとも１つのトレンチ（６）が、前記ＣＭＯＳ回路のすべてのエレメントの周囲に半径方向に延びるように形成され、
    前記トレンチ（６）は、少なくともその底部領域において、シリコン（silicon）、ゲルマニウム（germanium）、シリコンとゲルマニウムの化合物（chemical compound of silicon and germanium）または酸化アルミニウム（aluminium oxide）で形成されるクローズド層（４）で満たされ、
    続いて、二酸化ケイ素で形成される犠牲層（２．１）をアプライし、その上に少なくとも１つの微小機械エレメント（５）が形成される材料を形成し、
    次いで、エッチング法により、前記犠牲層（２．１）は、フッ化水素酸を使用して局所的に規定された方法で除去され、その結果、前記少なくとも１つの微小電気機械エレメント（５）が可動になる、製造方法。
  7. 前記トレンチ（６）が、ほぼ完全に、好ましくは完全に、シリコン、ゲルマニウムまたは酸化アルミニウムで充填されることを特徴とする、請求項６に記載の製造方法。
  8. 前記クローズド層（４）が、前記トレンチ内（６）において、好ましくは金属、特に好ましくはチタン、チタン－アルミニウム合金（titanium-aluminium alloy）またはアルミニウム－銅合金（aluminium-copper alloy）または窒化チタン（titanium nitride）で形成される少なくとも１つのさらなる層で覆われることを特徴とする、請求項６に記載の製造方法。
  9. 前記犠牲層（２）において、酸化アルミニウム（aluminium oxide）からなるクローズドバリア層(closed barrier layer)（７）と、前記少なくとも１つの微小電気機械エレメント（５）の方向に面する前記バリア層（７）の表面上に前記微小電気機械エレメント（５）の作動に必要なさらなる電気コンタクトエレメント（３）および／または電極（１３）とが形成され、これらが前記バリア層（７）の下に配置された電気コンタクトエレメント（３）に導電的に接続されており、
    その後、前記バリア層（７）の上の犠牲層（２．１）の材料をエッチングにより除去し、その結果、前記微小電気機械エレメント（５）が可動になる、請求項６乃至８の何れか一項に記載の製造方法。
  10. 前記犠牲層（２．１）が形成される材料の局所的に規定された除去のために、液体または気体のフッ化水素酸がエッチングプロセスのために使用されることを特徴とする、請求項６乃至９の何れか一項に記載の製造方法。
  11. シリコンまたは酸化アルミニウムが、ＰＥ－ＣＶＤ技術、スパッタリングまたはＡＬＤによって前記トレンチ（６）に堆積され、前記クローズド層（４）がそれとともに形成されることを特徴とする、請求項６乃至１０の何れか一項に記載の製造方法。
JP2020522809A 2017-10-23 2018-10-08 微小電気機械コンポーネントおよびその製造方法 Active JP7252221B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017218883.9 2017-10-23
DE102017218883.9A DE102017218883A1 (de) 2017-10-23 2017-10-23 Mikroelektromechanisches Bauteil sowie ein Verfahren zu seiner Herstellung
PCT/EP2018/077310 WO2019081192A1 (de) 2017-10-23 2018-10-08 Mikroelektromechanisches bauteil sowie ein verfahren zu seiner herstellung

Publications (2)

Publication Number Publication Date
JP2021500241A JP2021500241A (ja) 2021-01-07
JP7252221B2 true JP7252221B2 (ja) 2023-04-04

Family

ID=63799013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020522809A Active JP7252221B2 (ja) 2017-10-23 2018-10-08 微小電気機械コンポーネントおよびその製造方法

Country Status (8)

Country Link
US (1) US11148940B2 (ja)
EP (1) EP3700855A1 (ja)
JP (1) JP7252221B2 (ja)
KR (1) KR20200100620A (ja)
CN (1) CN111527043A (ja)
DE (1) DE102017218883A1 (ja)
TW (1) TWI756481B (ja)
WO (1) WO2019081192A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020010225A1 (en) * 2018-07-04 2020-01-09 Ignite, Inc. A mems display device with an etch-stop-layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134453A (ja) 2005-11-09 2007-05-31 Sony Corp マイクロマシン混載の電子回路装置、およびマイクロマシン混載の電子回路装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4418207C1 (de) * 1994-05-25 1995-06-22 Siemens Ag Thermischer Sensor/Aktuator in Halbleitermaterial
DE10017976A1 (de) * 2000-04-11 2001-10-18 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
US20040157426A1 (en) * 2003-02-07 2004-08-12 Luc Ouellet Fabrication of advanced silicon-based MEMS devices
US6861277B1 (en) * 2003-10-02 2005-03-01 Hewlett-Packard Development Company, L.P. Method of forming MEMS device
GB0330010D0 (en) * 2003-12-24 2004-01-28 Cavendish Kinetics Ltd Method for containing a device and a corresponding device
US8576474B2 (en) * 2004-08-14 2013-11-05 Fusao Ishii MEMS devices with an etch stop layer
DE102005053765B4 (de) * 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
US7568399B2 (en) * 2006-01-05 2009-08-04 Integrated Sensing Systems, Inc. Microfluidic device
KR100758641B1 (ko) 2006-04-28 2007-09-13 재단법인서울대학교산학협력재단 Ｃｍｏｓ 회로가 집적된 실리콘 기판 상에 미세구조물을 형성하는 방법 및 상기 방법에 의하여 형성된 미세 구조물을 포함하는 ｍｅｍｓ 소자
US7821010B2 (en) * 2006-06-28 2010-10-26 Spatial Photonics, Inc. Low temperature fabrication of conductive micro structures
US7863752B2 (en) * 2009-02-25 2011-01-04 Capella Photonics, Inc. MEMS device with integrated via and spacer
US20100289065A1 (en) 2009-05-12 2010-11-18 Pixart Imaging Incorporation Mems integrated chip with cross-area interconnection
EP2470938B1 (en) * 2009-08-24 2017-09-27 Cavendish Kinetics Inc. Fabrication of a floating rocker mems device for light modulation
CN102001613B (zh) * 2009-09-02 2014-10-22 原相科技股份有限公司 微电子装置及制造方法、微机电封装结构及封装方法
JP2011218463A (ja) * 2010-04-06 2011-11-04 Seiko Epson Corp 電子装置の製造方法
US8368152B2 (en) 2011-04-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device etch stop
US8440523B1 (en) * 2011-12-07 2013-05-14 International Business Machines Corporation Micromechanical device and methods to fabricate same using hard mask resistant to structure release etch
US20130161702A1 (en) * 2011-12-25 2013-06-27 Kun-Lung Chen Integrated mems device
EP2629084B1 (en) * 2012-02-17 2018-05-02 ams international AG Integrated circuit and manufacturing method
US10497747B2 (en) * 2012-11-28 2019-12-03 Invensense, Inc. Integrated piezoelectric microelectromechanical ultrasound transducer (PMUT) on integrated circuit (IC) for fingerprint sensing
US9487396B2 (en) 2014-09-04 2016-11-08 Invensense, Inc. Release chemical protection for integrated complementary metal-oxide-semiconductor (CMOS) and micro-electro-mechanical (MEMS) devices
JP2016099114A (ja) * 2014-11-18 2016-05-30 セイコーエプソン株式会社 電子デバイス、物理量センサー、圧力センサー、高度計、電子機器および移動体
US9862592B2 (en) * 2015-03-13 2018-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS transducer and method for manufacturing the same
US9656855B1 (en) * 2016-02-26 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134453A (ja) 2005-11-09 2007-05-31 Sony Corp マイクロマシン混載の電子回路装置、およびマイクロマシン混載の電子回路装置の製造方法

Also Published As

Publication number Publication date
TWI756481B (zh) 2022-03-01
KR20200100620A (ko) 2020-08-26
DE102017218883A1 (de) 2019-04-25
TW201923865A (zh) 2019-06-16
US20200239303A1 (en) 2020-07-30
JP2021500241A (ja) 2021-01-07
CN111527043A (zh) 2020-08-11
EP3700855A1 (de) 2020-09-02
WO2019081192A1 (de) 2019-05-02
US11148940B2 (en) 2021-10-19

Similar Documents

Publication Publication Date Title
JP4658966B2 (ja) マイクロメカニカル素子の収容方法およびマイクロメカニカル素子の形成方法
US7993950B2 (en) System and method of encapsulation
CN101927977B (zh) Cmos微机电系统(mems)装置的制造方法
CN102408090B (zh) 具有增强锚的微结构
JP6165730B2 (ja) Ｍｅｍｓデバイス・アンカリング
US8097483B2 (en) Manufacturing a MEMS element having cantilever and cavity on a substrate
JP4386086B2 (ja) 電子装置及びその製造方法
US8980698B2 (en) MEMS devices
JP7252221B2 (ja) 微小電気機械コンポーネントおよびその製造方法
JP2008137139A (ja) 微小電気機械式装置及びその製造方法
US9499399B2 (en) Method for forming MEMS structure with an etch stop layer buried within inter-dielectric layer
EP2663520B1 (en) Method for mems device fabrication and device formed
JP2007253265A (ja) 電気機械素子の製造方法
KR20080085826A (ko) 집적 회로 및 집적 회로 제작 방법
WO2019219479A1 (en) Method for manufacturing an etch stop layer and mems sensor comprising an etch stop layer
TWI506694B (zh) 半導體裝置及形成半導體裝置之方法
WO2008084365A2 (en) Etching with improved control of critical feature dimensions at the bottom of thick layers
JP2008307686A (ja) Ｍｅｍｓ・半導体複合回路及びｍｅｍｓ素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200817

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230323

R150 Certificate of patent or registration of utility model

Ref document number: 7252221

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150