CN101927977B - Cmos微机电系统(mems)装置的制造方法 - Google Patents

Cmos微机电系统(mems)装置的制造方法 Download PDF

Info

Publication number
CN101927977B
CN101927977B CN2009101689523A CN200910168952A CN101927977B CN 101927977 B CN101927977 B CN 101927977B CN 2009101689523 A CN2009101689523 A CN 2009101689523A CN 200910168952 A CN200910168952 A CN 200910168952A CN 101927977 B CN101927977 B CN 101927977B
Authority
CN
China
Prior art keywords
dielectric
substrate
dielectric layer
barrier film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101689523A
Other languages
English (en)
Other versions
CN101927977A (zh
Inventor
谢聪敏
李建兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Solid State System Co Ltd
Original Assignee
Solid State System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Solid State System Co Ltd filed Critical Solid State System Co Ltd
Publication of CN101927977A publication Critical patent/CN101927977A/zh
Application granted granted Critical
Publication of CN101927977B publication Critical patent/CN101927977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0714—Forming the micromechanical structure with a CMOS process
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/0825—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass
    • G01P2015/0828—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass the mass being of the paddle type being suspended at one of its longitudinal ends

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明是有关于一种用于制造MEMS装置的方法包含提供衬底。随后，在衬底上在第一侧形成结构介电层，其中隔膜嵌入于结构介电层中。从第二侧图案化衬底以在衬底中形成对应于隔膜的腔和多个通风孔。经由通风孔从衬底的第一侧和第二侧执行各向同性蚀刻工艺，以移除结构介电层的介电部分以暴露隔膜的中央部分，同时端部由结构介电层的残余部分固持。本发明的CMOS微机电系统(MEMS)装置的制造方法，可以减少的底切形成通风孔且还减少对隔膜的损坏。

Description

CMOS微机电系统(MEMS)装置的制造方法
技术领域
本发明涉及CMOS微机电系统(microelectromechanical system，MEMS)装置和制造方法。更具体来说，本发明特别是涉及一种在蚀刻工艺期间减少了损坏的CMOS微机电系统(MEMS)装置。
背景技术
CMOS MEMS装置通常包含CMOS电路和MEMS装置，其是通过半导体制造工艺制造于同一衬底上。对于具有感测隔膜(sensing diaphragm)(例如麦克风隔膜或其它应用)的MEMS装置，可包含长蚀刻工艺以用于蚀刻大多数材料，包含电介质和硅衬底。由于装置处于长时间的蚀刻工艺下，因此可能损坏MEMS结构。
图1是示意性地说明处于蚀刻衬底的阶段的常规MEMS装置的横截面示意图。本发明要注意的问题是，在结构介电层62已形成于衬底60上之后，需要蚀刻衬底60以形成腔和通风孔(venting holes)64。然而，由于通风孔64的深度通常较大且需要长蚀刻时间，因此通常在氧化硅与硅衬底60之间的界面处发生底切(undercut)。区域66如下部图所示扩大。在衬底60与氧化物68之间在通风孔64的边缘处发生底切69。这引起MEMS装置的缺陷。
此外，通常要花费长时间来蚀刻电介质以便暴露隔膜，本发明也已注意到另一问题。图2是横截面图，其示意性地说明蚀刻MEMS装置的电介质以暴露隔膜的过程。在图2中，结构介电层72已形成于衬底70上。衬底70已被从背侧蚀刻以具有如图1所示的腔和通风孔74，其中底切仍存在但不包含于在图2中蚀刻结构介电层72的电介质的后续问题中。为了暴露隔膜，从背侧和前侧执行各向同性蚀刻工艺(isotropic etching process)。蚀刻位于前侧的电介质以暴露隔膜。然而，隔膜下方的介电材料没有被快速蚀刻，因为蚀刻剂仅可通过通风孔74来蚀刻介电材料且这通常花费较长蚀刻时间。问题随之而来。
当将衬底70浸入蚀刻剂溶液中时，背侧上的介电层的蚀刻时间比前侧上的介电层的蚀刻时间长得多。尤其，蚀刻速率对于隔膜与硅衬底之间的窄间隙中的介电层显著减小。而且，当蚀刻剂已通过通风孔74和腔时，蚀刻速率也减慢。因此，当移除间隙中的介电层时，隔膜的暴露部分76可能由于向蚀刻剂溶液的长期暴露而损坏。可见，需要较长的时间来移除隔膜与衬底70之间的氧化物电介质。其导致金属层首先暴露的暴露部分76上的隔膜容易被蚀刻剂侵蚀。另外，大多数暴露于蚀刻剂的金属层(例如，TiN)是由具有垂直于隔膜表面的颗粒边界(grain boundary)的柱颗粒(pillargrain)结构形成。蚀刻剂容易沿着颗粒边界穿透金属层进入隔膜的电介质且损坏隔膜。本发明考虑到的此常规问题和本发明提出的解决方案将稍后在图21a-图21c和图22a、图22b中论述。
由此可见，上述现有的CMOS微机电系统(MEMS)装置的制造方法在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的CMOS微机电系统(MEMS)装置的制造方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于，克服现有的CMOS微机电系统(MEMS)装置的制造方法存在的缺陷，而提供一种新的CMOS微机电系统(MEMS)装置的制造方法，所要解决的技术问题是使其可以减少的底切形成通风孔且还减少对隔膜的损坏，非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的用于制造MEMS装置的方法包含提供衬底。随后，在所述衬底上在第一侧形成结构介电层，其中隔膜嵌入于所述结构介电层中。从第二侧图案化所述衬底以在所述衬底中形成对应于所述隔膜的腔和多个通风孔。经由通风孔从所述衬底的所述第一侧和所述第二侧执行各向同性蚀刻工艺，以移除所述结构介电层的介电部分以暴露所述隔膜的中央部分，同时端部由所述结构介电层的残余部分固持。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种用于制造MEMS装置的方法，所述用于制造MEMS装置的方法包含提供衬底。随后，在所述衬底上在第一侧形成结构介电层，其中隔膜和由导电层封闭的多个电介质块嵌入于所述结构介电层中，其中所述电介质块形成背板，且保留的介电部分位于所述电介质块之间。从第二侧图案化所述衬底以形成对应于所述隔膜的腔且暴露所述结构介电层和电介质块在腔内的底部导电层。执行第一阶段各向同性蚀刻工艺以蚀刻至少结构介电层的介电部分，其中蚀刻位于电介质块之间的保留的介电部分以形成通风孔，且所述通风孔暴露背板的电介质块的导电壁。经由通风孔从衬底的第一侧和第二侧执行第二阶段各向同性蚀刻工艺，以移除所述结构介电层的介电部分以暴露所述隔膜和所述背板的中央部分，同时所述隔膜的端部和所述背板的端部由所述结构介电层的残余部分固持。
本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种用于制造MEMS装置的方法，所述用于制造MEMS装置的方法包含提供衬底，所述衬底具有第一侧和第二侧。在所述衬底的所述第一侧上形成结构介电层。所述结构介电层包括质量块(mass bulk)和耦合到所述质量块的至少一个悬梁(suspension beam)，其中所述质量块包括金属层和由所述金属层覆盖的电介质块。从所述第二侧图案化所述衬底以形成耦合到质量块的隔离的硅块。从所述衬底的所述第一侧和所述第二侧执行各向同性蚀刻工艺，以移除所述结构介电层的介电部分以暴露所述质量块，同时悬梁的端部由所述结构介电层的残余部分固持。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
在又一实施例中，提供所述衬底的步骤包括在所述衬底上在所述第一侧形成金属硅化物，其覆盖所述衬底的MEMS区域，其中在从所述第二侧图案化所述衬底以形成所述隔离的硅块的步骤中暴露所述金属硅化物。
借由上述技术方案，本发明CMOS微机电系统(MEMS)装置的制造方法至少具有下列优点及有益效果：本发明的CMOS微机电系统(MEMS)装置的制造方法，可以减少的底切形成通风孔且还减少对隔膜的损坏。
综上所述，本发明是有关于一种用于制造MEMS装置的方法包含提供衬底。随后，在衬底上在第一侧形成结构介电层，其中隔膜嵌入于结构介电层中。从第二侧图案化衬底以在衬底中形成对应于隔膜的腔和多个通风孔。经由通风孔从衬底的第一侧和第二侧执行各向同性蚀刻工艺，以移除结构介电层的介电部分以暴露隔膜的中央部分，同时端部由结构介电层的残余部分固持。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。附图是对本发明的进一步理解，且附图并入本说明书且构成本说明书的一部分。图式说明本发明的实施例，且连同描述内容一起用以解释本发明的原理。
附图说明
图1是示意性地说明处于蚀刻衬底的阶段的常规MEMS装置的横截面示意图。
图2是示意性地说明蚀刻MEMS装置的电介质以暴露隔膜的过程的横截面示意图。
图3是示意性地说明根据本发明实施例的MEMS装置的横截面示意图。
图4是示意性地说明根据本发明另一实施例的MEMS装置的横截面示意图。
图5A到图5B是示意性地说明根据本发明另一实施例的MEMS装置的横截面示意图。
图6A到图6G是示意性地说明根据本发明实施例的MEMS装置的制造工艺的横截面示意图。
图7到图11是示意性地说明根据本发明若干实施例的用于制造MEMS装置的若干不同工艺的的横截面示意图。
图12A到图12C是示意性地说明根据本发明实施例的用于制造MEMS装置的后续工艺的横截面示意图。
图13A到图13B是示意性地说明根据本发明实施例的用于制造MEMS装置的后续工艺的横截面示意图。
图14A到图14B是示意性地说明根据本发明实施例的用于制造MEMS装置的后续工艺的横截面示意图。
图15A到图15B是示意性地说明根据本发明实施例的用于制造MEMS装置的后续工艺的横截面示意图。
图16A到图16B是示意性地说明根据本发明实施例的用于制造MEMS装置的后续工艺的横截面示意图。
图17A到图17B是示意性地说明根据本发明实施例的用于制造MEMS装置的后续工艺的横截面示意图。
图18A到图18H是示意性地说明根据本发明实施例的用于制造MEMS装置的制造工艺的横截面示意图。
图19A到图19C是示意性地说明根据本发明实施例的用于制造MEMS装置的制造工艺的横截面示意图。
图20A到图20H是示意性地说明根据本发明实施例的用于制造MEMS装置的制造工艺的横截面示意图。
图21a-图21c是示意性地说明本发明考虑到的现有技术的隔膜在蚀刻下的常规问题的横截面示意图。
图22a、图22b是示意性地说明根据本发明实施例的隔膜的结构的横截面示意图。
图23A到图23D是示意性地说明根据本发明另一实施例的MEMS装置的结构的另一制造工艺的横截面示意图。
图24是示意性地说明根据本发明实施例的用于加速器的MEMS系统的结构的横截面示意图。
图25是示意性地说明根据本发明另一实施例的用于加速器的MEMS系统的结构的横截面示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的CMOS微机电系统(MEMS)装置的制造方法的具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。
提供若干实施例以用于描述本发明而不是限制本发明。此外，实施例可彼此适当组合而无需限于个别实施例。
图3是示意性地说明根据本发明实施例的MEMS装置的横截面示意图。在图3中，CMOS MEMS装置包含CMOS电路90和MEMS装置80，其制造于同一衬底100上。通过普通的半导体制造工艺制造CMOS电路90以形成具有例如结合垫(bonding pad)122的电路120。电路120嵌入在介电层108中，且在本发明中也称为结构介电层108。电路120是整个CMOS电路的部分，其中仅绘示互连件。结构介电层108包含某种装置结构或已嵌入电介质中的互连。MEMS装置80包含隔膜114，其优选以波纹状结构形成以产生弹簧效应且吸收装置应力。换句话说，波纹状隔膜114用作弹簧以释放复合的金属/氧化物/金属薄片层的残余应力。隔膜114可包含例如封闭介电层110的外部导电层112。隔膜114的端部由结构介电层108固持。隔膜114在各种应用中可根据实际设计感测例如压力差或声信号。
另外，用于MEMS装置80的衬底100需要从背侧被图案化，以便形成腔104和通风孔106。因此，例如，来自声音的空气压力变化可被在各种应用中的一个应用中充当麦克风的隔膜检测到。为了减少如图1论述的底切，在形成结构介电层108之前可在衬底100上形成金属硅化物102，使得当在蚀刻工艺下形成通风孔106时，金属硅化物102可显著防止底切发生。在制造之后，金属硅化物层102的一部分得以保留。这是因为制造的需要，以便减少底切。
图4是示意性地说明根据本发明另一实施例的MEMS装置的横截面示意图。在图4中，结构类似于图3中的结构。然而，若干具有金属层132和由金属层132封闭的电介质130的金属块也可形成于金属硅化物层102上。金属层132用于减小例如隔膜114与衬底100之间的麦克风电容的间隙。
图5A到图5B是示意性地说明根据本发明另一实施例的MEMS装置的横截面示意图。在图5A中，MEMS装置可处于例如用于感测加速度的应用中。在此情形中，悬梁114充当弹簧以固持质量块138。质量块138可包含例如金属层136和其中的电介质134。质量块138具有足够质量以感测由外力引起的加速度。为了蚀刻电介质以暴露悬梁，使用硬掩模层118作为蚀刻掩模且还保护CMOS电路90。
在图5B中，由于不使用MEMS装置80来感测空气压力，因此衬底中的腔104和通风孔106不是必要的。因此，衬底100保留为不具有腔和通风孔。在此情形中，不一定在衬底上形成金属硅化物，且因此在结构的后续阶段中看不到。然而，长蚀刻时间的问题仍存在，且可通过将稍后描述的制造工艺来解决。
图6A到图6G是示意性地说明根据本发明实施例的MEMS装置的制造工艺的横截面示意图。在图6A中，提供衬底200作为结构基底(structurebase)。金属硅化物层202形成于衬底200的表面上，位于用于形成MEMS装置的区域处。氧化物层204(例如，氟化硅玻璃(FSG)、硼化硅玻璃(BSG)、磷化硅玻璃(PSG)、砷化硅玻璃(ASG)、旋涂式玻璃(SOG)或硼磷化硅玻璃(BPSG))形成于衬底200上，且覆盖金属硅化物层202。氧化物层204具有比普通的二氧化硅大的蚀刻速率，使得当通过各向同性蚀刻工艺暴露隔膜时蚀刻时间可减少，以便具有平衡，如稍后将描述。金属壁206形成于氧化物层204中位于预定位置处，以围绕稍后将形成的通风孔。顶部金属层208覆盖金属壁206。因此，形成金属块，其包含金属层206和208以及覆盖于其中的电介质204a。结构介电层210形成于氧化物层204上。结构介电层210包含嵌入其中的互连结构212。然而，从结构的观点来看，结构介电层210和氧化物层204以及甚至稍后在衬底200上的介电层可大体上称为相同的结构介电层，但作为牺牲层的氧化物层204的蚀刻速率在制造过程期间具有影响。与CMOS电路相关的部分没有详细描述，但是可理解的。互连结构212是CMOS电路的部分。
在图6B中，光致抗蚀剂层214形成于结构介电层210上，其具有开口以暴露将形成MEMS装置的MEMS区域。通过使用光致抗蚀剂层(photoresistlayer)214作为蚀刻掩模，蚀刻结构介电层210的介电材料以具有开口，所述开口暴露氧化物层204和金属层208。
在图6C中，在移除光致抗蚀剂层214之后，也是牺牲的另一介电层216沉积于氧化物层210上，且与氧化物层210接触地填充结构介电层210的开口。介电层216可为例如FSG、BSG、PSG、ASG、SOG、聚酰亚胺或BPSG。在一个实例中，介电层216与氧化物层204相同。在图6D中，可通过例如化学机械抛光(chemical mechanical polishing，CMP)工艺使介电层216平坦化。
在图6E中，具有开口图案的另一光致抗蚀剂层218形成于介电层216上，其充当蚀刻掩模。为了形成隔膜的波纹状结构，可控制蚀刻工艺以蚀刻介电层216以具有凹进区域220，所述凹进区域220具有倾斜侧壁。
在图6F中，在移除光致抗蚀剂层218之后，包含用于封闭介电层224的导电层222和导电层226的隔膜228可与凹进区域220的形状共形地形成，以便具有波纹状结构。然而，波纹结构不是唯一的选择。本发明并不仅限于波纹状隔膜。另外，同样可形成用于CMOS电路的结合垫230。
在图6G中，另一介电层232形成于隔膜228上。硬掩模层234形成于介电层232上。硬掩模层234具有对应于隔膜的开口。硬掩模层234可在稍后执行蚀刻工艺时保护CMOS电路。另一介电层236形成于介电层232上，且覆盖硬掩模层。介电层236和介电层232可为相同材料，例如氧化硅。另一介电层238形成于介电层232上。
应注意，将在隔膜228上方移除的介电材料的总量小于将在隔膜228下方移除的介电材料的总量。此外，从将稍后形成的通风孔蚀刻在隔膜228下方的介电材料。充当牺牲层的介电层238的材料具有比氧化物层216低的蚀刻速率。这将带来稍后用于暴露隔膜228的各向同性蚀刻的时间平衡，其中隔膜的导电层的局部区域将不会暴露于蚀刻剂过长时间。介电层238的材料可为例如氮化硅、富硅氧化物、SiON等。
图7到图11是示意性地说明根据本发明若干实施例的用于制造MEMS装置的若干不同工艺的横截面示意图。在图7中，当与图6G进行比较时，差异是介电层232′和236′也可采用与氧化物层216相同的材料。
在图8中，当与图6B比较时，未蚀刻介电层300以暴露介电层204。随后，通过相同后续工艺将氧化物层302填充入凹进区域中。
在图9中，当与图6A比较时，不包含金属块。因此，介电层304被图案化为具有用于暴露金属硅化物层202的孔，且随后将牺牲氧化物层306填充入金属硅化物层202上的孔中。
在图10中，在替代选择中，类似于图8的介电层308被图案化为具有凹进区域。另外，类似于图9，不包含金属块。在氧化物层310填充到凹进区域之后，后续工艺是相同的。
在图11中，进一步地，不包含金属块，但氧化物层312形成于衬底上。包含电介质318和嵌入装置的整个结构介电层314形成于氧化物层312上。
图12A到图12C是示意性地说明根据本发明实施例的用于制造MEMS装置的后续工艺的横截面示意图。在图12A中，续于图6G，衬底200被图案化为具有腔和通风孔402。由于金属硅化物202已形成于衬底200上。通风孔402可停止于金属硅化物202上。可减少如图1描述的底切通风孔402。
在图12B中，从衬底200的两侧执行第一阶段中的各向同性蚀刻工艺。因此，金属硅化物层202的在通风孔404内的暴露部分被蚀刻，且氧化物层216的一部分也被蚀刻以暴露金属块的金属层206。同时，部分或完全移除衬底200的前侧的顶部上的介电层238。在此实施例中，在第一阶段蚀刻工艺中移除介电层238，且暴露硬掩模层。
在图12C中，针对不同的蚀刻状况以相同的蚀刻条件连续执行第二阶段蚀刻工艺。然而，由于硬掩模层234的影响，介电层232的在硬掩模层234下方的某部分仍保留，用于支撑隔膜的端部。经由通风孔404以较快蚀刻速率连续蚀刻背侧的氧化物层216。由于通过选择牺牲介电层238和氧化物层216而对蚀刻的平衡，隔膜500的两侧同时暴露，而不会使某个局部区域长时间暴露于蚀刻剂。由于蚀刻对隔膜500的损坏可得以减少。而且，由于金属硅化物202的影响，通风孔404具有较好的防止底切的轮廓。
图13A到图13B是示意性地说明根据本发明实施例的用于制造MEMS装置的后续工艺的横截面示意图。在图13A中，续于图7，类似地，衬底200被图案化为具有腔400和通风孔404。执行各向同性蚀刻工艺的第一阶段以在氧化物层216已被蚀刻某个部分的同时暴露例如在衬底200的前侧的硬掩模层234和介电层232′。然而在替代选择中，牺牲介电层238的一部分仍可能保留，其中硬掩模层234仍未暴露，且稍后暴露。还形成用于连接到CMOS互连件的结合垫502。在图13B中，连续执行各向同性蚀刻工艺的第二阶段以暴露隔膜500。由于蚀刻速率相对较快且经平衡，因此由于蚀刻工艺对隔膜500的损坏得以减少。
图14A到图14B是示意性地说明根据本发明实施例的用于制造MEMS装置的后续工艺的横截面示意图。在图14A中，续于图8，类似地，衬底200被图案化为具有腔400和通风孔404。执行各向同性蚀刻工艺的第一阶段以在介电层300已被蚀刻某个部分以暴露氧化物层302的同时暴露在衬底200的前侧的介电层236。然而在替代选择中，牺牲介电层238的一部分仍可能保留。在图14B中，连续执行各向同性蚀刻工艺的第二阶段以暴露隔膜500。由于蚀刻速率相对较快且经平衡，因此由于蚀刻工艺对隔膜500的损坏得以减少。介电层300可能具有在金属块上的残余部分。
图15A到15B是示意性地说明根据本发明实施例的用于制造MEMS装置的后续工艺的横截面示意图。在图15A中，续于图9，类似地，衬底200被图案化为具有腔400和通风孔404。执行各向同性蚀刻工艺的第一阶段以在氧化物层306已被蚀刻某个部分的同时暴露例如在衬底200的前侧的硬掩模层234和介电层232。然而在替代选择中，牺牲介电层238的一部分仍可能保留，其中硬掩模层234仍未暴露，且稍后则暴露。在图15B中，连续执行各向同性蚀刻工艺的第二阶段以暴露隔膜500。由于蚀刻速率相对较快且经平衡，因此由于蚀刻工艺对隔膜500的损坏得以减少。
图16A到图16B是示意性地说明根据本发明实施例的用于制造MEMS装置的后续工艺的横截面示意图。在图16A中，续于图10，类似地，衬底200被图案化为具有腔400和通风孔404。执行各向同性蚀刻工艺的第一阶段以在介电层308已被蚀刻某个部分以暴露氧化物层310的同时暴露在衬底200的前侧的介电层232和硬掩模层234。然而在替代选择中，牺牲介电层238的一部分仍可能保留。在图16B中，连续执行各向同性蚀刻工艺的第二阶段以暴露隔膜500。由于蚀刻速率相对较快且经平衡，因此由于蚀刻工艺对隔膜500的损坏得以减少。介电层210可能具有在金属块上的残余部分。
图17A到图17B是示意性地说明根据本发明实施例的用于制造MEMS装置的后续工艺的横截面示意图。在图17A中，续于图11，类似地，衬底200被图案化为具有腔400和通风孔404。执行各向同性蚀刻工艺的第一阶段以在氧化物层312和在隔膜下方的一部分介电层318已被蚀刻的同时暴露在衬底200的前侧的介电层318。然而在替代选择中，牺牲介电层238的一部分仍可能保留。在图17B中，连续执行各向同性蚀刻工艺的第二阶段以暴露隔膜500。由于蚀刻速率相对较快且经平衡，因此由于蚀刻工艺对隔膜500的损坏得以减少。介电层210可能具有在金属块上的残余部分。
上述MEMS隔膜可例如用于感测空气压力，比如用于麦克风中。然而，MEMS装置也可用于感测加速度。图18A到图18H是示意性地说明根据本发明实施例的用于制造MEMS装置的制造工艺的横截面示意图。
在图18A中，提供衬底600。在衬底600上在随后将形成有MEMS装置的区域处形成金属硅化物层602。牺牲介电层604形成于衬底600和金属硅化物层602上。多个垂直金属壁606a形成于衬底600上的牺牲介电层604中。金属层606b也形成于牺牲介电层604上以成对地覆盖垂直金属壁606a。因此，金属块606形成有封闭的电介质部分。形成金属块606的工艺可为例如图案化牺牲层608以具有暴露金属硅化物层602的窄开口。随后，原始金属层安置于牺牲层604上且也填充所述窄开口以形成垂直金属壁606a。执行通过化学机械抛光(chemical mechanical polishing，CMP)工艺进行的平坦化工艺以抛光原始层。对原始金属层执行图案化以形成金属层606b。然而，上述工艺不是仅有的方式。具有金属结构610的结构介电层608形成于牺牲介电层604上。举例来说，金属结构610的顶部层位于牺牲介电层604上且被暴露。在图18B中，另一牺牲介电层612形成于结构介电层608上。
在图18C中，具有开口图案的光致抗蚀剂层614形成于牺牲层612上。开口暴露牺牲层612。通过使用光致抗蚀剂层614作为蚀刻掩模而执行蚀刻工艺以形成凹进区域616。由于蚀刻工艺是在较小强度的各向异性蚀刻的条件下进行，因此凹进区域616的侧壁倾斜，使得可稍后形成MEMS隔膜的预期波纹结构。
在图18D中，在移除光致抗蚀剂层之后，与凹进区域616共形的波纹隔膜500形成于牺牲层612上。如先前描述，波纹隔膜500具有底部导电层500a和顶部导电层500c，其中介电层500b被底部导电层500a和顶部导电层500c的侧部封闭。波纹隔膜500可例如在端部搁置于金属结构610的顶部层上，因此，波纹隔膜500被固持。另外，结合垫618或属于CMOS装置的其它结构也可任选地形成于介电层610上。
在图18E中，介电层620形成于波纹隔膜500上。对应于MEMS装置的具有开口的蚀刻终止层622形成于介电层620上。另一介电层624形成于介电层620上以形成结构介电层(其中蚀刻终止层622在内部)。在对介电层624进行平坦化之后，又一牺牲介电层626形成于介电层624上。
在图18F中，从背侧图案化衬底600以形成腔630和通风孔632以暴露金属硅化物层602。金属硅化物层可防止如先前所述的对通风孔632的底切。随后，从隔膜500的两侧执行各向同性蚀刻工艺。蚀刻牺牲层626和介电层624以暴露蚀刻终止层622。在背侧上，金属硅化物层602、牺牲介电层604和结构介电层608的介电材料被蚀刻较大部分，例如几乎暴露牺牲介电层612。此处，金属块606仍保留，但暴露了金属壁606a的侧表面。
在图18G中，连续执行相同的各向同性蚀刻工艺，其可处于相同的蚀刻条件或不同的蚀刻条件。随后，暴露隔膜500的背侧，同时介电层608的某些残余部分可能仍保留在金属块606上。介电层606的侧部保留以充当用于隔膜500的机械支撑。在相同的各向同性蚀刻工艺下，介电层620的在隔膜500的顶部侧的介电材料也被蚀刻以暴露隔膜500。由于蚀刻终止层622的影响，在蚀刻终止层622下方的介电材料没有被完全蚀刻掉。
在图18H中，连续执行蚀刻工艺以在中央区域完全暴露隔膜500的两侧，同时隔膜500的端部嵌入介电层中以用于固持隔膜500。
牺牲层可具有较高的蚀刻速率或小的蚀刻速率，以便调节在隔膜500两侧的介电的蚀刻速度，因此，可最终大约同时暴露隔膜的波纹导电层，而不会使一侧长时间处于蚀刻工艺中。另外，衬底600上的金属硅化物602可减少通风孔的底切。
在MEMS装置的替代结构中，作为选择，可省略图18H中的金属块606。换句话说，在图18A到图18E的工艺中制造的结构不包含金属块606。这也引起后续制造工艺必然不同，但仍保留使用牺牲层和金属硅化物层的相同概念。
图19A到图19C是示意性地说明根据本发明实施例的用于制造MEMS装置的制造工艺的横截面示意图。在图19A中，基于图18A到图18H中的工艺，金属硅化物层602形成于衬底600上的用于形成MEMS装置的区域处。牺牲介电层604形成于衬底600和金属硅化物层602上。结构介电层608形成于牺牲介电层608上。此处，没有形成图18E中的金属块606。稍后的工艺与图18E中相同，使得隔膜500经形成且嵌入各种介电层中，同时也形成牺牲介电层612和626。
在图19B中，从背侧图案化衬底600以形成腔650和通风孔652以暴露金属硅化物层602。金属硅化物层602可防止如先前所述的对通风孔652的底切。随后，从隔膜500上的两侧执行各向同性蚀刻工艺。在此阶段，将牺牲层626蚀刻掉以暴露介电层624。在背侧上，通风孔内的暴露的金属硅化物层602、牺牲介电层604和结构介电层608的介电材料被蚀刻较大部分，例如非常靠近牺牲介电层612。
在图19C中，各向同性蚀刻工艺连续蚀刻结构介电层608的介电材料以暴露波纹隔膜500的中央区域。仍保留在隔膜500的端部的电介质部分，用于支撑隔膜500。同一各向同性蚀刻工艺还蚀刻隔膜500顶部侧上的介电材料以暴露隔膜500。由于蚀刻终止层624的影响，介电层620的在蚀刻终止层624下方的一部分仍保留在蚀刻终止层622下方，以便从相对侧将隔膜500的端部夹持到结构介电层608。随后形成腔室654，从而允许隔膜感测例如空气压力。
或者，当MEMS在用于感测加速度或其它而不是空气压力的应用中时，波纹隔膜实际上充当具有用于感测力的质量块的悬梁。图20A到20H是横截面图，其示意性地说明根据本发明实施例的用于制造MEMS装置的制造工艺。在图20A中，提供衬底700。金属硅化物层702形成于衬底上的用于MEMS装置的区域处。牺牲介电层704形成于衬底700和金属硅化物层702上。金属壁706(即，封闭MEMS装置区域)形成于金属硅化物层702上的牺牲介电层704中。金属层708与金属壁706连接地形成于牺牲层704上。因此，金属壁706和金属层708形成封闭环710以封闭MEMS区域，其中几何形状不限于圆形，而是取决于实际需要。结构介电层712形成于牺牲层704上。如可理解，结构介电层712包含嵌入用于CMOS装置的结构介电层中的互连件716和质量块714。若干介电层经形成且被图案化以便形成封闭有介电材料的金属质量块714。然而，如先前提到，将介电层组合且称为结构层。质量块714的底部金属层安置在金属硅化物层702上。
在图20B中，另一牺牲介电层718形成于结构介电层712上。在图20C中，具有开口的光致抗蚀剂层720形成于牺牲介电层718上。所述开口暴露牺牲介电层718的一部分。光致抗蚀剂层720用作蚀刻掩模层，执行各向异性蚀刻工艺以蚀刻牺牲介电层718的暴露部分而形成凹进部722，以暴露质量块714、用于稍后连接悬梁的顶部金属层以及互连金属层716。为了稍后形成用于悬梁的波纹结构，蚀刻能量并不强，使得凹进部722的侧壁倾斜。
在图20D中，光致抗蚀剂层720被剥离。波纹悬梁724以共形形状形成于凹进部722上。悬梁724类似于隔膜，但仅一个端部将被固定，而与质量块714连接的另一端将悬挂。而且，例如结合垫726与互连件716连接地形成。在图20E中，包含下部介电层728、蚀刻终止层730和上部介电层732的另一结构介电层形成于牺牲层718和悬梁724上。牺牲层734形成于介电层732上。
在图20F中，衬底700被图案化为具有封闭沟槽736以暴露金属硅化物层702，其中由沟槽736围绕的衬底部分700a是以机械方式与质量块714固定在一起的隔离部分。
在图20G中，在悬梁724的两侧上执行各向同性蚀刻工艺。因此在背侧，经由沟槽736蚀刻金属硅化物层720、牺牲层704和结构介电层712的介电材料。同时，同一各向同性蚀刻工艺在悬梁724的顶部侧进行蚀刻，使得移除牺牲介电层734和介电层732以暴露蚀刻终止层730。由于牺牲层704中的环形壁(ring wall)706，牺牲层704的端部未经蚀刻，且因此可充当支撑结构。由于牺牲层734的影响，仍保留介电层728的足够部分，以便与在悬梁724下方的电介质的量平衡。
在图20H中，连续执行相同的各向同性蚀刻工艺以在两侧暴露质量块714和悬梁724，其中换句话说，质量块714进一步包含隔离的衬底部分700a。蚀刻终止层730在端部保护介电层728和牺牲介电层的一部分以充当支撑结构。因此，将悬梁的一端整体插入结构介电层中以用于支撑悬梁714，同时具有与隔离的衬底部分700a整合的质量块714的另一端是悬挂的，以用于感测由于相应地移位质量块714的加速度而带来的力。
而且，牺牲层可用于调节蚀刻速率，以便将蚀刻工艺控制为在大约同时暴露悬梁714而不损坏结构，因为悬梁的暴露部分的一侧与液体蚀刻剂长时间接触而没有蚀刻速度上的平衡。金属硅化物还可在蚀刻衬底700时防止底切。
进一步考虑隔膜的用以抵抗长时间蚀刻工艺的导电层，本发明论述常规问题且提出解决方案。图21a-图21c是示意性地说明本发明考虑到的现有技术的隔膜在蚀刻下的常规问题的横截面示意图。类似于图2，在图21a中，在区域76处隔膜的金属层被暴露得比其它部分早得多，且将在蚀刻剂下待较长时间。隔膜的金属层容易被蚀刻剂侵蚀。更详细来说，如图21b所示，通常通过具有垂直于隔膜表面的颗粒边界的柱状颗粒结构形成金属层77和79，例如暴露于蚀刻剂的TiN。在图21b中，蚀刻剂容易沿着颗粒边界穿透金属层77、79进入隔膜的电介质78(例如氧化硅)且损坏隔膜。
图22a、图22b是示意性地说明根据本发明实施例的隔膜的结构的横截面示意图。在图22a中，隔膜的金属层可为具有额外非晶硅(a-Si)或多晶硅层806的充当保护层的多层。举例来说，在金属层800和804封闭介电层802的同时，保护层形成于金属层800和804上。然而，在另一实例中，保护层也可直接形成于介电层802上。可通过例如物理气相沉积(physicalvapor deposition，PVD)、化学气相沉积(chemical vapor deposition，CVD)或溅镀沉积来沉积金属层800和804。
或者，在图22b中，保护层808可为与金属层800和804相同的金属材料，但是在两个阶段中作为两个层而沉积。通常，当与金属层800和804相同或不同材料的保护层808单独形成于金属层800和804上时，颗粒边界将在界面处被破坏，因为所述两个沉积工艺具有非常低的使颗粒边界对准在一起的概率。因此，即使保护层808被蚀刻剂侵蚀，在金属层800和804下方的颗粒边界并不显著暴露，且仍可抵抗蚀刻剂。
图23A到图23D是示意性地说明根据本发明另一实施例的MEMS装置的结构的另一制造工艺的横截面示意图。在图23A中，提供例如硅衬底等衬底1000作为背板。金属硅化物层1002在MEMS区域处形成于硅衬底1000上。呈一图案的导电层1003形成于金属硅化物层1002上，其中金属硅化物层1002的稍后对应于通风孔的一部分被暴露。导电层1003可例如为金属或多晶硅。牺牲介电层1004形成于衬底1000上，其中金属硅化物层1002和导电层1003同样被覆盖。牺牲介电层1004被图案化为在导电层1003上具有导电壁1006。牺牲介电层1004的一部分1004a由导电层1003上方的导电壁1006封闭。顶部导电层1008形成于牺牲介电层1004上以覆盖牺牲介电层1004的部分1004a，使得形成由导电层封闭的电介质块。这里，电介质块实际上一起形成为其中具有通风孔的背板。通风孔的侧壁由导电壁1004覆盖。随后，结构介电层1010形成于牺牲介电层1004上。结构介电层1010包含位于结构介电层1010上的MEMS区域处的嵌入式互连结构1012和导电层1014。
另一牺牲介电层1016形成于结构介电层1010上。波纹隔膜1018形成于牺牲介电层1016上，如先前所述。在CMOS区域处的导电垫(conductivepad)1020也可形成于牺牲介电层1016的一部分上且与嵌入式互连结构1012电连接。另一结构介电层1022形成于波纹隔膜1018上。结构介电层1022具有嵌入的蚀刻终止层1024，其围绕MEMS区域的周边，且覆盖于波纹隔膜1018的周边上。另一牺牲介电层1026形成于结构介电层1022上。在三个牺牲介电层1004、1016和1026中，为了相对于隔膜调节蚀刻速率，用于牺牲介电层1004和1016的材料可为高蚀刻速率，但用于牺牲介电层1026的材料为低蚀刻速率。
在图23B中，衬底1000和金属硅化物层1002被图案化为具有腔1030以暴露导电层1003和牺牲层1004。由于已蚀刻金属硅化物层1002以暴露导电层1003且留下间隙1034，所以不对衬底1000进行蚀刻。在此实施例中，衬底1000无需被图案化有在其它实施例中需要的通风孔。随后，相对于波纹隔膜1018从两侧执行例如湿式蚀刻工艺的各向同性蚀刻工艺。因此，在开始阶段中，结构介电层1010的介电部分经蚀刻，但牺牲介电层1004的部分1004a由于导电层1003和导电壁1006而仍保留。换句话说，通风孔1032形成于电介质块之间。蚀刻工艺连续蚀刻结构介电层1010的介电部分。同时，在隔膜1018上方的牺牲层1026经蚀刻，且顶部介电部分经蚀刻以暴露蚀刻终止层1024。由于牺牲层1026处于低蚀刻速率，因此结构介电层1010中的介电材料被蚀刻得较多。
在图23C中，蚀刻工艺继续。随后，波纹隔膜1018的背侧被暴露，同时仍存在保留在导电层1008上的介电材料的一部分。波纹隔膜1018的另一侧也几乎暴露，其具有结构介电层1022的介电材料的剩余的极小部分。由于蚀刻终止层1024，结构介电层1022的在蚀刻终止层下方的介电部分仍得以保留，以固持波纹状隔膜1018的周边，且还保护CM0S区域与MEMS区域之间的区域。
在图23D中，在蚀刻工艺完成后，波纹状隔膜1018的中央区域被完全暴露。另外，残余介电部分也被蚀刻。因此，可形成MEMS装置的波纹隔膜1018。在此实施例中，由于电介质块在底部也包含导电层1003，因此衬底1000不需要通风孔。实际的通风孔是电介质块之间的孔，其包含导电层1003、导电壁1006和顶部金属层1008。
图24是示意性地说明根据本发明实施例的用于加速器的MEMS系统的结构的横截面示意图。在图24中，提供衬底100，其中设置CMOS电路区域90和MEMS装置区域80。金属硅化物层1100在MEMS装置区域80处形成于衬底100上。结构介电层1102形成于衬底100上。结构介电层包含CMOS电路区域90中的电路和MEMS装置区域80处的MEMS装置。MEMS装置包含位于金属硅化物层1100上的质量块1108，悬梁1116在一端接合质量块1108而另一端将固持于最终产品中。质量块1108可包含用以封闭电介质块1106的金属层1104。另外，也可包含衬底100的衬底部分1105以作为质量块1108的一部分。质量块1108可在加速器中用于感测加速度。悬梁1116可包含例如其中具有电介质的导电层，如先前所述。然而，悬梁1116可为波纹状的以充当用于固持质量块1108的弹簧或不是波纹状的。在此实例中，将悬梁1116绘示为没有波纹。
此外，结构介电层1102可进一步包含其它嵌入式结构1114，其可例如具有用以封闭电介质块1112的金属层1110。在此实例中，嵌入式结构1114可在MEMS装置区域80上延伸。随后可形成硬掩模层1118以在结构介电层1102上覆盖于MEMS装置区域80处，用以充当蚀刻掩模。另外，如果必要，可在硬掩模层1118上形成另一介电层以保护稍后执行的各向同性蚀刻工艺。
随后，从背侧图案化衬底100以对应于悬梁1116在掩模块1108的一侧形成通风孔1100a，且在掩模块1108的另一侧形成通风孔1100b，以暴露结构介电层1102的介电部分。这里，衬底部分1105位于质量块1108的底部，且厚度可减小以获得所需的用于感测加速度的衡量水平(weightinglevel)。
此外，从通风孔1100a和1100b执行各向同性蚀刻工艺，且结构介电层1102的介电材料的一部分经蚀刻以暴露悬梁1116、质量块1108和嵌入式结构1114。悬梁1116的一端固持质量块1108，且另一端由结构介电层1102固持。因此，悬梁1116在腔室1120内固持质量块1108，其暴露质量块1108和悬梁1116。金属层1104和1110至少充当用于感测加速度的电容器。另外，由于硬掩模层1118的保护，在硬掩模层1118下方的结构介电层1102可得以保留。
图25是示意性地说明根据本发明实施例的用于加速器的MEMS系统的结构的横截面示意图。在图25中，类似于图24，提供衬底100，其中设置CMOS电路区域90和MEMS装置区域80。金属硅化物层1100在衬底100上形成于MEMS装置区域80处。结构介电层1102形成于衬底100上。结构介电层包含位于CMOS电路区域90中的电路和位于MEMS装置区域80处的MEMS装置。MEMS装置包含位于金属硅化物层1100上的质量块1108。
在此实施例中，悬梁充当可移动的弹簧。金属层1122也嵌入结构介电层中以与金属层1104连接。介电部分1124和衬底100的在金属层1122下方的一部分共同充当悬梁1128。
此外，结构介电层1102可进一步包含其它嵌入式结构1114，其可例如具有用以封闭电介质块1112的金属层1110。在此实例中，嵌入式结构1114可在MEMS装置区域80上延伸。随后可形成硬掩模层1118以在结构介电层1102上覆盖于MEMS装置区域80处，用以充当蚀刻掩模。另外，如果必要，可在硬掩模层1118上形成另一介电层以保护稍后执行的各向同性蚀刻工艺。
随后，从背侧图案化衬底100以在掩模块1108的一侧形成通风孔1100a以暴露结构介电层1102的介电部分。这里，衬底部分1105位于质量块1108的底部，且厚度可减小以获得所需的用于感测加速度的衡量水平。
此外，从通风孔1100a执行各向同性蚀刻工艺，且结构介电层1102的介电材料的在质量块1108与嵌入式结构1114之间的一部分经蚀刻以暴露质量块1108和嵌入式结构1114。这里，由于金属层1122和具有衬底的一部分的介电部分1124未经蚀刻，因此其一起充当悬梁1128以在腔室1120内固持质量块1108，其暴露质量块1108和金属层1122。在蚀刻工艺期间仍保留在金属层1122下方的介电层1124。金属层1104和金属层1110的下层至少充当用于感测加速度的电容器。另外，由于硬掩模层1118的保护，在硬掩模层1118下方的结构介电层1102可得以保留。
通常，图25中的实例使用硅100的一部分作为用于质量块的悬梁。在此实例中，悬梁1128也可称为硅悬梁。金属层1122实际上还具有为介电材料抵抗各向同性蚀刻工艺的作用。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (40)

1.一种用于制造微机电系统装置的方法，其特征在于其包括：
提供衬底，所述衬底具有第一侧和第二侧，并且在所述衬底上在所述第一侧形成金属硅化物，从而覆盖所述衬底的微机电系统区域；
在所述衬底上在第一侧形成结构介电层，其中隔膜嵌入于所述结构介电层中；
从所述第二侧图案化所述衬底以在所述衬底中形成对应于所述隔膜的腔和多个通风孔，并由所述通风孔暴露所述金属硅化物；以及
经由所述通风孔从所述衬底的所述第一侧和所述第二侧执行各向同性蚀刻工艺，以移除所述结构介电层的介电部分以暴露所述隔膜的中央部分，同时端部由所述结构介电层的残余部分固持，其中在所述各向同性蚀刻工艺期间蚀刻所述暴露的金属硅化物。
2.根据权利要求1所述的方法，其特征在于在所述在所述衬底上在第一侧形成所述结构介电层的步骤中，所述结构介电层包含隔膜区域外的CMOS电路。
3.根据权利要求1所述的方法，其特征在于所述形成所述结构介电层的步骤之前包括：在所述衬底上在所述第一侧的预定位置处形成多个金属块以围绕稍后形成的所述通风孔，其中所述金属块包括外部金属层和由金属层覆盖的内部电介质块。
4.根据权利要求3所述的方法，其特征在于在所述执行所述各向同性蚀刻工艺的步骤中，还暴露所述金属块的侧部。
5.根据权利要求1所述的方法，其特征在于所述形成所述结构介电层的步骤包括：通过嵌入于所述结构介电层中的波纹状隔膜来形成所述隔膜。
6.根据权利要求5所述的方法，其特征在于所述波纹状隔膜包括由隔膜两侧上的至少一金属层包裹的介电层。
7.根据权利要求6所述的方法，其特征在于形成所述金属层包含沉积多个金属层。
8.根据权利要求7所述的方法，其特征在于所述金属层包含铝、溅镀的氮化钛、化学气相沉积氮化钛或物理气相沉积氮化钛。
9.根据权利要求7所述的方法，其特征在于所述波纹状隔膜包括形成保护层以包裹所述金属层。
10.根据权利要求9所述的方法，其特征在于所述保护层包含非晶硅或多晶硅。
11.根据权利要求1所述的方法，其特征在于所述结构介电层包括结构牺牲介电层和顶部牺牲介电层，且所述形成所述结构介电层的步骤包括：
在所述衬底上形成至少一结构牺牲介电层；
在所述结构牺牲介电层上形成隔膜；以及
在隔膜上形成所述顶部牺牲介电层，
其中所述结构牺牲介电层的蚀刻速率大于所述结构牺牲介电层和所述顶部牺牲介电层外的其他结构介电层，且所述顶部牺牲介电层的蚀刻速率慢于所述结构牺牲介电层和所述顶部牺牲介电层外的其他结构介电层。
12.根据权利要求1所述的方法，其特征在于所述结构介电层包括与所述衬底相对的包裹所述隔膜的结构牺牲介电层，且所述结构牺牲介电层的蚀刻速率大于所述结构牺牲介电层外的其他结构介电层。
13.根据权利要求1所述的方法，其特征在于所述结构介电层包括结构牺牲介电层和顶部牺牲介电层，且所述形成所述结构介电层的步骤包括：
在所述衬底上形成所述结构牺牲介电层，且包裹所述隔膜；以及
在所述结构牺牲介电层上形成所述顶部牺牲介电层，
其中所述结构牺牲介电层的蚀刻速率大于所述结构牺牲介电层和所述顶部牺牲介电层外的其他结构介电层，且所述顶部牺牲介电层的蚀刻速率慢于所述结构牺牲介电层和所述顶部牺牲介电层外的其他结构介电层。
14.根据权利要求13所述的方法，其特征在于所述结构牺牲介电层包含氟化硅玻璃、硼化硅玻璃、磷化硅玻璃、砷化硅玻璃、旋涂式玻璃、聚酰亚胺或硼磷化硅玻璃材料。
15.根据权利要求13所述的方法，其特征在于所述顶部牺牲介电层包含氮化硅或氮氧化硅材料。
16.一种用于制造微机电系统装置的方法，其特征在于其包括：
提供衬底，所述衬底具有第一侧和第二侧，并且在所述衬底上在所述第一侧形成金属硅化物，从而覆盖所述衬底的微机电系统区域；
在所述衬底上在所述第一侧形成结构介电层，其中隔膜和由导电层封闭的多个电介质块嵌入于所述结构介电层中，其中所述电介质块形成背板，且保留的介电部分位于所述电介质块之间；
从所述第二侧图案化所述衬底以形成对应于所述隔膜的腔和多个通风孔，并由所述通风孔暴露所述金属硅化物；以及
经由腔从所述衬底的所述第一侧和所述第二侧执行各向同性蚀刻工艺，蚀刻所暴露的所述金属硅化物，所述通风孔暴露所述背板的电介质块的导电壁，且经由所述通风孔移除所述结构介电层的介电部分以暴露所述隔膜和所述背板的中央部分，同时所述隔膜和所述背板的端部由所述结构介电层的残余部分固持。
17.根据权利要求16所述的方法，其特征在于通过由导电层封闭的电介质块形成抵靠所述隔膜的所述背板，且所述导电层包括多晶硅、多晶硅化物或金属。
18.根据权利要求16所述的方法，其特征在于在所述衬底上在所述第一侧形成所述结构介电层的步骤中，所述结构介电层包含隔膜区域外的CMOS电路。
19.根据权利要求16所述的方法，其特征在于所述形成所述结构介电层的步骤包括：通过嵌入于所述结构介电层中的波纹状隔膜形成所述隔膜。
20.根据权利要求19所述的方法，其特征在于所述波纹状隔膜包括由隔膜两侧上的至少一金属层包裹的介电层。
21.根据权利要求20所述的方法，其特征在于通过包含沉积多个金属层的工艺形成所述金属层。
22.根据权利要求21所述的方法，其特征在于所述金属层包含铝、化学气相沉积氮化钛或物理气相沉积氮化钛。
23.根据权利要求20所述的方法，其进一步包括在所述波纹状隔膜上形成保护层以包裹所述金属层。
24.根据权利要求23所述的方法，其特征在于所述保护层包含非晶硅或多晶硅。
25.根据权利要求16所述的方法，其特征在于所述结构介电层包括与所述背板相对的包裹所述隔膜的结构牺牲介电层，且所述结构牺牲介电层的蚀刻速率大于所述结构牺牲介电层外的其他结构介电层。
26.根据权利要求16所述的方法，其特征在于所述结构介电层包括结构牺牲介电层和顶部牺牲介电层，且所述形成所述结构介电层的步骤包括：
在所述衬底上形成所述结构牺牲介电层，且包裹隔膜的至少一侧；以及
在所述结构牺牲介电层上形成所述顶部牺牲介电层，
其中所述结构牺牲介电层的蚀刻速率大于所述结构牺牲介电层和所述顶部牺牲介电层外的其他结构介电层，且所述顶部牺牲介电层的蚀刻速率慢于所述结构牺牲介电层和所述顶部牺牲介电层外的其他结构介电层。
27.根据权利要求26所述的方法，其特征在于所述结构牺牲介电层包含氟化硅玻璃、硼化硅玻璃、磷化硅玻璃、砷化硅玻璃、旋涂式玻璃、聚酰亚胺或硼磷化硅玻璃材料。
28.根据权利要求26所述的方法，其特征在于所述顶部牺牲介电层包含氮化硅或氮氧化硅材料。
29.一种用于制造微机电系统装置的方法，其特征在于其包括：
提供衬底，所述衬底具有第一侧和第二侧，并且在所述衬底上在所述第一侧形成金属硅化物，从而覆盖所述衬底的MEMS区域；
在所述衬底的所述第一侧上形成结构介电层，其中所述结构介电层包括质量块和耦合到所述质量块的至少一个悬梁，其中所述质量块包括金属层和由所述金属层覆盖的电介质块；
从所述第二侧图案化所述衬底以形成耦合到质量块的隔离的硅块，用以充当所述质量块的一部分，同时暴露所述金属硅化物；以及
从所述衬底的所述第一侧和所述第二侧执行各向同性蚀刻工艺，以移除所述结构介电层的介电部分以暴露CMOS垫和所述质量块，同时悬梁的端部由所述结构介电层的残余部分固持，其中在所述各向同性蚀刻期间蚀刻所述暴露的金属硅化物。
30.根据权利要求29所述的方法，其特征在于在所述在所述衬底上在所述第一侧形成所述结构介电层的步骤中，所述结构电介质包含微机电系统区域外的CMOS电路。
31.根据权利要求29所述的方法，其特征在于所述悬梁包括由至少一金属层包裹的介电层。
32.根据权利要求31所述的方法，其特征在于形成所述金属层包含沉积多个金属层。
33.根据权利要求31所述的方法，其特征在于所述金属层包含溅镀的氮化钛、物理气相沉积氮化钛或化学气相沉积氮化钛。
34.根据权利要求31所述的方法，其特征在于所述悬梁包括包裹所述金属层的保护层。
35.根据权利要求34所述的方法，其特征在于所述保护层包含非晶硅或多晶硅。
36.根据权利要求29所述的方法，其特征在于从所述第二侧图案化所述衬底以形成耦合到所述质量块的所述隔离的硅块包含形成耦合在所述隔离的硅块与所述衬底之间的硅悬梁。
37.根据权利要求29所述的方法，其特征在于形成所述结构介电层包括：形成包裹所述悬梁的结构牺牲介电层，且所述结构牺牲介电层的蚀刻速率大于所述结构牺牲介电层外的其他结构介电层。
38.根据权利要求37所述的方法，其特征在于所述结构牺牲介电层的材料包含氟化硅玻璃、硼化硅玻璃、磷化硅玻璃、砷化硅玻璃、旋涂式玻璃、聚酰亚胺或硼磷化硅玻璃。
39.根据权利要求29所述的方法，其特征在于所述悬梁是用于接合所述质量块的弹簧，其中所述悬梁是波纹状的或不是波纹状的。
40.根据权利要求29所述的方法，其特征在于所述悬梁包含：
所述衬底的一部分，其中所述硅块和所述衬底的所述部分是相同的单体结构。
CN2009101689523A 2009-06-24 2009-09-02 Cmos微机电系统(mems)装置的制造方法 Active CN101927977B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/490,318 US8093119B2 (en) 2009-06-24 2009-06-24 CMOS microelectromechanical system (MEMS) device and fabrication method thereof
US12/490,318 2009-06-24

Publications (2)

Publication Number Publication Date
CN101927977A CN101927977A (zh) 2010-12-29
CN101927977B true CN101927977B (zh) 2012-05-30

Family

ID=43367475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101689523A Active CN101927977B (zh) 2009-06-24 2009-09-02 Cmos微机电系统(mems)装置的制造方法

Country Status (2)

Country Link
US (1) US8093119B2 (zh)
CN (1) CN101927977B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8865500B2 (en) * 2010-02-03 2014-10-21 United Microelectronics Corp. Method of fabricating a MEMS microphone with trenches serving as vent pattern
US8368153B2 (en) * 2010-04-08 2013-02-05 United Microelectronics Corp. Wafer level package of MEMS microphone and manufacturing method thereof
WO2011128188A2 (de) * 2010-04-13 2011-10-20 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Mikroelektronisches bauelement
TWI484835B (zh) * 2011-04-12 2015-05-11 Pixart Imaging Inc 微機電系統麥克風裝置及其製作方法
US8470628B2 (en) 2011-06-20 2013-06-25 International Business Machines Corporation Methods to fabricate silicide micromechanical device
US8643140B2 (en) * 2011-07-11 2014-02-04 United Microelectronics Corp. Suspended beam for use in MEMS device
US8502329B2 (en) * 2011-09-01 2013-08-06 Solid State System Co., Ltd. Micro-electro-mechanical systems (MEMS) device and method for fabricating the same
CN102963856B (zh) * 2011-09-01 2016-04-27 鑫创科技股份有限公司 微机电系统装置及其制造方法
US8673670B2 (en) 2011-12-15 2014-03-18 International Business Machines Corporation Micro-electro-mechanical system (MEMS) structures and design structures
DE102012213313B4 (de) 2012-07-30 2020-11-12 Robert Bosch Gmbh Mikromechanische Struktur
US8987842B2 (en) * 2012-09-14 2015-03-24 Solid State System Co., Ltd. Microelectromechanical system (MEMS) device and fabrication method thereof
TWI464371B (zh) * 2012-10-22 2014-12-11 Pixart Imaging Inc 微機電裝置與製作方法
CN103796148B (zh) * 2012-10-30 2017-08-08 原相科技股份有限公司 微机电装置与制作方法
US8564076B1 (en) 2013-01-30 2013-10-22 Invensense, Inc. Internal electrical contact for enclosed MEMS devices
CN104003348B (zh) * 2013-02-27 2018-02-02 应美盛股份有限公司 用于具有双层面结构层和声学端口的mems结构的方法
US8946831B2 (en) * 2013-03-12 2015-02-03 Invensense, Inc. Low frequency response microphone diaphragm structures and methods for producing the same
US9809448B2 (en) 2013-03-13 2017-11-07 Invensense, Inc. Systems and apparatus having MEMS acoustic sensors and other MEMS sensors and methods of fabrication of the same
US8692340B1 (en) 2013-03-13 2014-04-08 Invensense, Inc. MEMS acoustic sensor with integrated back cavity
CN105531220A (zh) * 2013-03-14 2016-04-27 罗伯特·博世有限公司 带有氮化硅背板和硅牺牲层的mems声学传感器
EP2991926A1 (en) 2013-05-02 2016-03-09 Robert Bosch GmbH Monolithic cmos-mems microphones and method of manufacturing
US9550023B2 (en) * 2013-06-27 2017-01-24 Minipumps, Llc Method of making a corrugated deflection diaphragm
US9240375B2 (en) 2013-06-28 2016-01-19 Stmicroelectronics, Inc. Modular fuses and antifuses for integrated circuits
US9309109B2 (en) * 2013-07-08 2016-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS-CMOS integrated devices, and methods of integration at wafer level
TWI508914B (zh) * 2013-10-11 2015-11-21 Pixart Imaging Inc 具有增強結構強度之微機電元件
US9321635B2 (en) * 2013-11-28 2016-04-26 Solid State System Co., Ltd. Method to release diaphragm in MEMS device
DE102014200500A1 (de) * 2014-01-14 2015-07-16 Robert Bosch Gmbh Mikromechanische Drucksensorvorrichtung und entsprechendes Herstellungsverfahren
US10469948B2 (en) * 2014-05-23 2019-11-05 Infineon Technologies Ag Method for manufacturing an opening structure and opening structure
US9815685B2 (en) 2015-06-15 2017-11-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor sensing structure and manufacturing method thereof
US10737931B2 (en) 2015-07-31 2020-08-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP6511368B2 (ja) * 2015-09-01 2019-05-15 アズビル株式会社 微細機械装置
US9718677B1 (en) * 2016-01-19 2017-08-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
GB2552555B (en) * 2016-07-28 2019-11-20 Cirrus Logic Int Semiconductor Ltd MEMS device and process
CN110198913B (zh) * 2016-11-28 2023-06-02 罗伯特·博世有限公司 用于压力和声学感测的mems换能器系统
US10029908B1 (en) * 2016-12-30 2018-07-24 Texas Instruments Incorporated Dielectric cladding of microelectromechanical systems (MEMS) elements for improved reliability
CN108622846B (zh) * 2017-03-22 2020-09-08 中芯国际集成电路制造(上海)有限公司 Mems麦克风及其形成方法
US10526196B2 (en) * 2017-11-08 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
DE102020201567A1 (de) * 2020-02-08 2021-08-12 Robert Bosch Gesellschaft mit beschränkter Haftung Herstellungsverfahren für ein mikromechanisches Bauelement und entsprechendes mikromechanisches Bauelement
CN112645280A (zh) * 2020-12-30 2021-04-13 深圳清华大学研究院 一种射频开关的加工工艺
US11984351B2 (en) 2021-04-13 2024-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cavity in metal interconnect structure
CN113555471B (zh) * 2021-09-23 2021-12-28 西安中科立德红外科技有限公司 基于半导体cmos工艺的红外传感器芯片及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391788B1 (en) * 2000-02-25 2002-05-21 Applied Materials, Inc. Two etchant etch method
US6759340B2 (en) * 2002-05-09 2004-07-06 Padmapani C. Nallan Method of etching a trench in a silicon-on-insulator (SOI) structure
CN1925167A (zh) * 2005-08-30 2007-03-07 台湾积体电路制造股份有限公司 半导体元件及其形成方法
US7321457B2 (en) * 2006-06-01 2008-01-22 Qualcomm Incorporated Process and structure for fabrication of MEMS device having isolated edge posts
US7372115B2 (en) * 2005-11-16 2008-05-13 Delphi Technologies, Inc. Thermally isolated membrane structure

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6830221B1 (en) * 2003-12-19 2004-12-14 The Aerospace Corporation Integrated glass ceramic spacecraft

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391788B1 (en) * 2000-02-25 2002-05-21 Applied Materials, Inc. Two etchant etch method
US6759340B2 (en) * 2002-05-09 2004-07-06 Padmapani C. Nallan Method of etching a trench in a silicon-on-insulator (SOI) structure
CN1925167A (zh) * 2005-08-30 2007-03-07 台湾积体电路制造股份有限公司 半导体元件及其形成方法
US7372115B2 (en) * 2005-11-16 2008-05-13 Delphi Technologies, Inc. Thermally isolated membrane structure
US7321457B2 (en) * 2006-06-01 2008-01-22 Qualcomm Incorporated Process and structure for fabrication of MEMS device having isolated edge posts

Also Published As

Publication number Publication date
US8093119B2 (en) 2012-01-10
US20100330722A1 (en) 2010-12-30
CN101927977A (zh) 2010-12-29

Similar Documents

Publication Publication Date Title
CN101927977B (zh) Cmos微机电系统(mems)装置的制造方法
CN102134054B (zh) 用于制造微机电系统装置的方法
US8148790B2 (en) Thin-film lid MEMS devices and methods
US8987842B2 (en) Microelectromechanical system (MEMS) device and fabrication method thereof
US8368153B2 (en) Wafer level package of MEMS microphone and manufacturing method thereof
US8173471B2 (en) Method for fabricating micro-electro-mechanical system (MEMS) device
US9758370B2 (en) Monolithic CMOS-MEMS microphones and method of manufacturing
KR20170123276A (ko) 게터 물질 층을 포함하는 전자파 검출 장치를 만드는 방법
US8980698B2 (en) MEMS devices
JP6165730B2 (ja) Ｍｅｍｓデバイス・アンカリング
CN106115602B (zh) Mems器件及其制造方法
US20110241137A1 (en) Integrated Circuit and Fabricating Method thereof
CN103596110A (zh) 一种mems麦克风结构及其制造方法
WO2009050209A2 (en) Manufacturing a mems element having cantilever and cavity on a substrate
CN103402164A (zh) 一种mems麦克风结构及其制造方法
CN102275865A (zh) 压力传感器及其制造方法
JP4726927B2 (ja) 集積化マイクロエレクトロメカニカルシステムおよびその製造方法
US7825507B2 (en) Semiconductor assembly and method for forming seal ring
US8053887B2 (en) Semiconductor assembly
EP3682210B1 (en) Capacitive pressure sensors and other devices having a suspended membrane and having rounded corners at an anchor edge
US11878906B2 (en) Method for manufacturing an integrated MEMS transducer device and integrated MEMS transducer device
CN102223591A (zh) 微机电系统麦克风的晶片级封装结构及其制造方法
US11148940B2 (en) Microelectromechanical component and method for producing same
CN205917019U (zh) Mems器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant