JP7249395B1 - 半導体試料の評価方法、半導体試料の評価装置および半導体ウェーハの製造方法 - Google Patents

半導体試料の評価方法、半導体試料の評価装置および半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP7249395B1
JP7249395B1 JP2021183205A JP2021183205A JP7249395B1 JP 7249395 B1 JP7249395 B1 JP 7249395B1 JP 2021183205 A JP2021183205 A JP 2021183205A JP 2021183205 A JP2021183205 A JP 2021183205A JP 7249395 B1 JP7249395 B1 JP 7249395B1
Authority
JP
Japan
Prior art keywords
semiconductor
recombination lifetime
semiconductor sample
data processing
signal data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021183205A
Other languages
English (en)
Other versions
JP2023070851A (ja
Inventor
秀斗 麓
秀一 佐俣
伯知 三次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2021183205A priority Critical patent/JP7249395B1/ja
Priority to TW111134896A priority patent/TWI830379B/zh
Priority to PCT/JP2022/035107 priority patent/WO2023084923A1/ja
Application granted granted Critical
Publication of JP7249395B1 publication Critical patent/JP7249395B1/ja
Publication of JP2023070851A publication Critical patent/JP2023070851A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】半導体試料の再結合ライフタイムを精度よく評価するための新たな評価方法を提供すること。【解決手段】評価対象の半導体試料を光導電減衰法による測定に付すことによって減衰曲線を取得すること、上記減衰曲線に対して指数減衰項と定数項とを含むモデル式による信号データ処理を施すこと、および、上記信号データ処理によって得られた指数減衰の式から上記半導体試料の再結合ライフタイムを求めること、を含む半導体試料の評価方法。【選択図】なし

Description

本発明は、半導体試料の評価方法、半導体試料の評価装置および半導体ウェーハの製造方法に関する。
光導電減衰(PhotoConductivity Decay)法は、一般にPCD法と呼ばれ、半導体試料の評価のために広く用いられている。
特開2019-012740号公報 特開昭58-181549号公報
宇佐美 晶、曽根 福保、村井 耕治、佐野 賢二、レーザー研究 1984年 12巻 10号 p. 585-594 宇佐美 晶、神立 信一、工藤 勃士、応用物理、1980年 49巻 12号 p.1192-1197
例えば、半導体試料の一例であるシリコンウェーハについては、PCD法による再結合ライフタイムの測定方法が規格化されている(SEMI MF1535. Test Methods for Carrier Recombination Lifetime in Silicon Wafers by Noncontact Measurement of Photoconductivity Decay by Microwave Reflectance.2007;以下、「SEMI規格」と記載する)。
上記SEMI規格には、PCD法による再結合ライフタイムを求める手法として、1次モード法および1/eライフタイム法が記載されている。1次モード法では、PCD法による測定によって取得された減衰曲線において、指数減衰とみなすことができる範囲における時定数を1次モードライフタイムτとする。1次モードライフタイムτは、バルクライフタイムτと表面再結合のライフタイムτによって、式:1/τ=1/τ+1/τ、で表される。一方、1/eライフタイム法では、光パルスにより半導体試料中に過剰キャリアが励起された時間をtとしたとき、信号強度Vのピーク値Vに対して信号強度が1/e倍(V=V/e)になるまでの時間をtとして、1/eライフタイムτは、式:τ=t-t、で表される。
上記手法では、過剰キャリア濃度の減衰はSRH(Shockley-Read-Hall)再結合(即ちバルク再結合)のみの寄与によって指数減衰の形になるとの仮定の下で、再結合ライフタイムが算出される。しかし、例えば特許文献2に記載されているように、再結合ライフタイム(特許文献2には「実効ライフタイムτeff」と記載されている。)には、評価対象の半導体試料の半導体結晶の純度、結晶欠陥等で決まるバルクライフタイムτに加えて、表面再結合ライフタイムτも関与する。例えば、清浄度が高いシリコンウェーハにおいては、SRH再結合の寄与が相対的に弱まることにより、表面再結合等の寄与が無視できなくなる。そのため、例えば清浄度が高いシリコンウェーハに対してPCD測定を行うと、例えば減衰の末期に表面再結合の影響を受けることで減衰曲線に歪みが生じるため、非指数減衰となる。例えばこのような場合には、過剰キャリア濃度の減衰はSRH再結合のみの寄与によって指数減衰の形になるとの仮定の下で行われる上記手法では、再結合ライフタイムの測定を正確に行うことは困難である。
表面再結合に関しては、特許文献1、特許文献2、非特許文献1および非特許文献2に、表面再結合を考慮した評価方法が提案されている。しかし、特許文献1で提案されている方法は、1サンプルあたり2回の測定が必要であるため再結合ライフタイムが表面処理からの経過時間依存性を持つようなサンプルには不向きである点や解析のためにデータベースの作成が不可欠である点から、汎用性に乏しい。また、特許文献2、非特許文献1および非特許文献2で提案されている方法は、いずれも、1次モードよりも高次のモードの影響によって減衰の初期に生じた指数減衰からのずれを、表面再結合の影響として取り除く方法である。したがって、これら方法では、減衰末期における指数減衰からのずれの影響を低減または除去することはできない。
以上に鑑み、本発明の一態様は、半導体試料の再結合ライフタイムを精度よく評価するための新たな評価方法を提供することを目的とする。
本発明の一態様は、
評価対象の半導体試料を光導電減衰法による測定に付すことによって減衰曲線を取得すること、
上記減衰曲線に対して指数減衰項と定数項とを含むモデル式による信号データ処理を施すこと、および、
上記信号データ処理によって得られた指数減衰の式から上記半導体試料の再結合ライフタイムを求めること、
を含む、半導体試料の評価方法(以下、「評価方法」とも記載する。)、
に関する。
一形態では、上記評価方法は、
上記信号データ処理を行うことによって上記モデル式における定数項を打ち消して上記指数減衰の式を取得すること、および
上記指数減衰の式から時定数τ -1+τ -1を求めること、
を更に含むことができる。ここで、τは、SRH再結合ライフタイムであり、τは、表面再結合ライフタイムである。
一形態では、上記信号データ処理は、上記モデル式によってモデル化される時系列信号をサンプリングして差分を取る操作を繰り返すことを含むことができる。
一形態では、上記評価方法は、上記サンプリングを行うサンプリング領域を決定するためのオートスケーリングを実行することを更に含むことができる。
一形態では、上記オートスケーリングによって、オージェ再結合の影響が少なく、かつノイズの影響が少ない領域を、サンプリング領域として決定することができる。
一形態では、上記モデル式は、下記(1’)式であることができる。
xi(ti)=A×exp[-(τ -1+τ -1)ti]-C ・・・(1’)
(式(1’)中、ti:励起光照射後の経過時間、xi(ti):経過時間tiにおける信号強度、τ:SRH再結合ライフタイム、τ: 表面再結合ライフタイム、A、C:定数)
本発明の一態様は、
評価対象の半導体試料を光導電減衰法による測定に付すことによって減衰曲線を取得する測定部と、
上記減衰曲線に対して指数減衰項と定数項とを含むモデル式による信号データ処理を施す処理部と、
上記信号データ処理によって得られた指数減衰の式から上記半導体試料の再結合ライフタイムを求める再結合ライフタイム算出部と、
を含む、半導体試料の評価装置(以下、「評価装置」とも記載する。)、
に関する。
一形態では、上記処理部は、
上記信号データ処理を行うことによって上記モデル式における定数項を打ち消して上記指数減衰の式を取得すること、および
上記指数減衰の式から時定数τ -1+τ -1を求めること、
を実行することができる。ここで、τは、SRH再結合ライフタイムであり、τは、表面再結合ライフタイムである。
一形態では、上記信号データ処理は、上記モデル式によってモデル化される時系列信号をサンプリングして差分を取る操作を繰り返すことを含むことができる。
一形態では、上記処理部は、上記サンプリングを行うサンプリング領域を決定するためのオートスケーリングを実行することができる。
一形態では、上記処理部は、上記オートスケーリングによって、オージェ再結合の影響が少なく、かつノイズの影響が少ない領域を、サンプリング領域として決定することができる。
一形態では、上記モデル式は、先に記載の式(1’)であることができる。
本発明の一態様は、
複数の半導体ウェーハを含む半導体ウェーハロットを製造すること、
上記半導体ウェーハロットから少なくとも1つの半導体ウェーハを抽出すること、
上記抽出された半導体ウェーハを上記評価方法によって評価すること、および、
上記評価の結果、良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
を含む半導体ウェーハの製造方法、
に関する。
本発明の一態様は、
テスト製造条件下で評価用半導体ウェーハを製造すること、
上記製造された評価用半導体ウェーハを上記半導体試料の評価方法によって評価すること、
上記評価の結果に基づき、上記テスト製造条件に変更を加えた製造条件を実製造条件として決定するか、または上記テスト製造条件を実製造条件として決定すること、および、
上記決定された実製造条件下で半導体ウェーハを製造すること、
を含む半導体ウェーハの製造方法、
に関する。
本発明の一態様によれば、半導体試料の再結合ライフタイムを精度よく評価するための新たな評価方法を提供することができる。
信号データ処理の具体例の説明図である。 信号データ処理の具体例の説明図である。 信号データ処理の具体例の説明図である。 本発明の一態様にかかる半導体試料の評価方法の一例の説明図である。 本発明の一態様にかかる半導体試料の評価方法の一例(新手法)と従来手法との対比結果を示す。 本発明の一態様にかかる半導体試料の評価方法の一例(新手法)と従来手法との対比結果を示す。 本発明の一態様にかかる半導体試料の評価方法の一例(新手法)と従来手法との対比結果を示す。 n型シリコンウェーハ(単結晶シリコンウェーハ)を、表面処理としてケミカルパッシベーション処理を行った後にμ-PCD法による測定に付して得られた減衰曲線を示す。 図8に示す減衰曲線を1次モードライフタイムフィッティングして得られたフィッティングカーブおよび1/eライフタイムフィッティングして得られたフィッティングカーブを示す。
[半導体試料の評価方法]
本発明の一態様にかかる半導体試料の評価方法は、評価対象の半導体試料を光導電減衰法による測定に付すことによって減衰曲線を取得すること、上記減衰曲線を指数減衰項と定数項とを含むモデル式によってフィッティングすることによりフィッティングカーブを作成すること、および、上記フィッティングカーブから上記半導体試料の再結合ライフタイムを求めること、を含む。
以下、上記評価方法について、更に詳細に説明する。
<評価対象の半導体試料>
上記評価方法の評価対象は半導体試料であればよい。半導体試料としては、例えば、単結晶シリコン、多結晶シリコン、SiC等の各種半導体試料を挙げることができる。評価対象の半導体試料の形状および寸法は特に限定されない。一例として、評価対象の半導体試料は、ウェーハ形状の半導体試料、即ち半導体ウェーハ、例えば単結晶シリコンウェーハであることができる。ただし、評価対象の半導体試料は、ウェーハ以外の形状であることもできる。また、評価対象の半導体試料の導電型も特に限定されず、n型であってもp型であってもよい。
<光導電減衰法による測定>
光導電減衰法による測定は、市販のPCD装置または公知の構成のPCD装置によって行うことができる。上記評価方法における光導電減衰法による測定については、公知技術を適用できる。光導電減衰法の具体例としては、マイクロ波光導電減衰(μ-PCD)法を挙げることができる。ただし、上記評価方法における光導電減衰法による測定は、μ-PCD法によるものに限定されるものではない。例えば、一般的なμ-PCD装置の最大キャリア注入量を考慮すると、評価対象の半導体試料がp型シリコンである場合、その抵抗率は1~100Ωcm程度であることが好適であり、n型シリコンである場合、抵抗率は0.5~100Ωcm程度であることが好適である。
上記の光導電減衰法による測定によって減衰曲線が取得される。減衰曲線は、具体的には、励起光照射後の経過時間に対する信号強度の経時変化を示す曲線である。「励起光照射後の経過時間」は、詳しくは、励起光照射終了時点からの経過時間である。また、例えばμ-PCD法において、信号強度は反射マイクロ波の強度である。図8に、n型シリコンウェーハ(単結晶シリコンウェーハ)を、表面処理としてケミカルパッシベーション処理を行った後にμ-PCD法による測定に付して得られた減衰曲線を示す。図8に示す減衰曲線は、中期領域から末期領域にかけて表面再結合の影響によって歪んでいる。図9に、図8に示す減衰曲線をSEMI規格に記載の1次モードライフタイムフィッティングして得られたフィッティングカーブおよびSEMI規格に記載の1/eライフタイムフィッティングして得られたフィッティングカーブを示す。図9に示す2つのフィッティングカーブは、いずれも特に中期領域から末期領域にかけて減衰曲線に適合していない。これは、1次モード法および1/eライフタイム法では、過剰キャリア濃度の減衰はSRH再結合のみの寄与によって指数減衰の形になるとの仮定の下でフィッティングが行われるためである。
これに対し、上記評価方法では、以下に詳述するように減衰曲線に対して信号データ処理を施すことにより、再結合ライフタイムを精度よく求めることが可能になる。
<減衰曲線に対する信号データ処理>
上記評価方法では、減衰曲線に対する信号データ処理を、指数減衰項と定数項とを含むモデル式を用いて行う。本発明者は、表面再結合が起こる場合の減衰曲線は、指数減衰項と定数項とを含む式、好ましくは指数減衰項から定数項が差し引かれた式、で表すことが適切と考えている。かかる式に対して定数項を打ち消す信号データ処理を行うことで指数減衰項のみが残る。即ち、指数減衰の式が得られる。この指数減衰の式を用いることにより、SRH再結合および表面再結合の影響を含む値として再結合ライフタイムの値を求めることができる。これにより、評価対象の半導体試料の再結合ライフタイムを精度よく求めることが可能になる。以下に、かかる信号データ処理について、更に詳細に説明する。
過剰キャリア濃度をx[1/cm]として時間の関数x(t)とすると、関数x(t)は、近似的に下記式(1)で表すことができる。
x(t)=A×exp[-(τ -1+τ -1)t]-C ・・・(1)
式(1)中、τは、SRH再結合ライフタイムを表し、単位は例えばμsecであり、τは、表面再結合ライフタイムを表し、単位は例えばμsecである。AおよびCは、それぞれ独立に定数[1/cm]を表し、好ましくは正の定数を表す。AおよびCは、τ -1+τ -1に依って定まる定数である。上記式(1)は、再結合ライフタイムに対してSRH再結合と表面準位による表面再結合との両方が寄与する場合、過剰キャリア濃度を時間の関数x(t)として、過剰キャリア濃度が平衡状態のキャリア濃度より大きい条件の下で好適な関数である。
式(1)に基づく信号データ処理を行うためのモデル式としては、下記式(1’)を挙げることができる。
xi(ti)=A×exp[-(τ -1+τ -1)ti]-C ・・・(1’)
式(1’)中、tiは、励起光照射後の経過時間であり、xi(ti)は、経過時間tiにおける信号強度であり、単位は例えばmVであり、τはSRH再結合ライフタイムであり、τは表面再結合ライフタイムであり、AおよびCは、それぞれ独立に定数であり、単位は例えばmVである。上記モデル式(1’)は、指数減衰項と定数項とを含み、具体的には指数減衰項「A×exp[-(τ -1+τ -1)ti]」から定数項「C」が差し引かれた式である。式(1’)は上記モデル式の一例である。例えば式(1’)のような定数項を含むモデル式に対して定数項を打ち消すための信号データ処理を行うと指数減衰項のみが残るため、指数減衰近似法によって時定数τ -1+τ -1(表面再結合ライフタイムの逆数とSRH再結合ライフタイムの逆数との足し合わせ)を求めることができる。こうして求められるτ -1+τ -1の逆数を、評価対象の半導体試料の再結合ライフタイムの値として採用することができる。指数減衰近似法としては、1次ライフタイム法、1/eライフタイム法等の一般的な指数減衰近似法を用いることができる。
以下に、上記モデル式が式(1’)である場合を例として、信号データ処理の具体例を説明する。ただし、以下に記載する信号データ処理は例示であって、かかる例示に本発明は限定されるものではない。
信号データ処理は、光導電減衰法による測定によって取得された減衰曲線においてサンプリング領域を決定し、このサンプリング領域において、上記モデル式によってモデル化される時系列信号(詳しくは、減衰曲線上の測定点)をサンプリングして差分を取る操作を繰り返すことを含むことができる。サンプリング領域の決定は、例えばオートスケーリングによって行うことができ、具体例としては以下の方法を挙げることができる。例えば以下の方法によれば、オージェ再結合の影響が少なく、かつノイズの影響が少ない領域を、サンプリング領域として決定することができる。即ち、光導電減衰法による測定によって取得された減衰曲線において、オージェ再結合の影響が大きい信号強度が高い領域およびノイズの影響が大きい信号強度が低い領域を排除することによって、SRH再結合および表面再結合の影響が強い領域をサンプリング領域とすることが可能になる。
まず、サンプリング領域の開始点として、任意の信号強度(例えばピーク値の60%)の位置を設定し、信号データ処理を一回実行する。信号データ処理により得られた計算結果について、R値、残差二乗和等の指数減衰への適合度合いの指標となり得る値を算出する。かかる指標の算出値が予め設定した閾値を満足するか否かを以って、指数減衰への適合度合いを評価する。
上記算出値が予め設定した閾値(一例として、R≧0.99)を満足する場合には、上記で設定したサンプリング領域の開始点を、信号データ処理を実行する際のサンプリング領域の開始点として決定することができる。
上記算出値が予め設定した閾値(一例として、R≧0.99)を満足しない場合には、サンプリング領域の開始点を、信号強度が低い側へシフトさせて再計算を実行する。再計算は、1回または2回以上実行することができ、再計算での評価結果が予め設定した閾値を満足した場合、その再計算における開始点を、サンプリング領域の開始点として決定することができる。
サンプリング領域の終了点は、SN比(Signal-to-Noise Ratio)が予め設定した閾値以下にある位置とすることができる。SN比は、例えば以下の式によって算出できる。上記のSN比の閾値は、例えば5dB以下であることができ、信号のSN比が0dBである位置、即ちノイズと信号が同程度の位置、を終了点として決定することが好ましい。
SN比[dB]=20log10[(任意時間における信号の分散)/(平衡状態におけるノイズの分散)]
図1~図3は、信号データ処理の具体例の説明図である。信号データ処理は、例えばサンプリング点数を3N点として、以下のように行うことができる。ここでNは任意の整数であり、例えば2以上であることができる。また、Nは、例えば信号データの全ての点数を1000とすれば、333以下であることができる。即ち、Nは、例えば信号データの全ての点数をTとすれば、「T×1/3」以下の整数であることができる。
まず、開始点(1点目)を基準として、1点目~N点目の平均AとN+1点目~2N点目の平均Bとを算出する(図1参照)。
={x(t)+ x(t)+…+ x(t)}/N
={x(tN+1)+ x(tN+2)+…+ x(t2N)}/N
からBを差し引いた値をY(t)とする。
Y(t)=A-B
次に2点目を基準として、2点目~N+1点目の平均AとN+2点目~2N+1点目の平均Bとを算出する(図2参照)。
={x(t)+ x(t)+…+ x(tN+1)}/N
={x(tN+2)+ x(tN+3)+…+ x(t2N+1)}/N
からBを差し引いた値をY(t)とする。
Y(t)=A-B
同様の計算を続け、最終的にN+1点目~2N点目の平均AN+1と2N+1点目~3N点目の平均BN+1とを算出する(図3参照)。
N+1={x(tN+1)+ x(tN+2)+…+ x(t2N)}/N
N+1={x(t2N+1)+ x(t2N+2)+…+ x(t3N)}/N
N+1からBN+1を差し引いた値をY(tN+1)とする。
Y(tN+1)=AN+1-BN+1
上記計算を続けて得られた時系列信号データ列は、式(1’)における定数項が打ち消され、以下の指数減衰の式(2)となる。この式(2)に対して一般的な指数減衰近似法を適用することにより、時定数τ -1+τ -1を求めることができる。こうして求められた「τ -1+τ -1」を、評価対象の半導体試料の再結合ライフタイムの値として採用することができる。上記指数減衰近似法としては、例えば、1次モード法、1/eライフタイム法等を挙げることができる。
Y(t)=A’×exp[-(τ -1+τ -1)t]・・・(2)
(A’:任意定数)
<評価方法の具体的形態>
図4は、本発明の一態様にかかる半導体試料の評価方法の一例の説明図である。
図4左図に示す減衰曲線は、図8に示す減衰曲線と同じであって、n型シリコンウェーハ(単結晶シリコンウェーハ、抵抗率:10Ωcm)を、表面処理としてケミカルパッシベーション処理を行った後にμ-PCD法による測定に付して得られた減衰曲線である。ここでのμ-PCDの最大キャリア注入量は約1E17/cmであった。なお、「E17」は、「×1017」を示す。
図4左図に示す減衰曲線に対して、モデル式として式(1’)を使用し、図1~図3を参照して先に説明したように、サンプリング点数を3N点として、信号データ処理を行った。サンプリング領域の開始点は、閾値を「R≧0.99」として先に記載した方法によって決定した。サンプリング領域の終了点は、先に記載したようにSN比が0dBである位置とした。
上記信号データ処理を行うことによって式(1’)の定数項が打ち消され、指数減衰項のみからなる式(2)の一次式の直線(図4右図中の実線)が得られた。この一次式に対して、1次モード法を適用することによって時定数τ -1+τ -1を求め、この時定数τ -1+τ -1の逆数として求められた再結合ライフタイム(表1中、実施例1)は、表1に示す値であった。
図4左図に示す減衰曲線に対して、SEMI規格に記載の1次モード法およびSEMI規格に記載の1/e法をそれれ適用して求められた再結合ライフタイムも併せて表1に示す。
Figure 0007249395000001
表1に示す結果から、従来手法の1次モード法および1/eライフタイム法では、実施例1と比べて再結合ライフタイムの値が60%程度過小評価されることが確認できる。
次に、式(1)の関数が、実測の減衰に近い時間の関数であることを、以下の方法によって確認した。
まず、式(1)における残りの未定パラメータ定数A、Cを決めるために、以下の通りフィッティングを行った。
上記の実施例で求められた時定数τ -1+τ -1を用いると、式(1)はexp[-(τ -1+τ -1)t]に対して直線の式の形になる。即ち、オートスケーリングで決めたサンプリング領域において、減衰曲線は、図5左図のようにexp[-(τ -1+τ -1)t]に対して直線近似することができ、その傾きおよび切片として定数AおよびCを得ることができる。
このように求められた時定数τ -1+τ -1および定数A、Cを用いて式(1)を適用すると、図5右図のように、1次モード法または1/eライフタイム法によってフィッティングした場合(図5右図中、1次モードライフタイムフィッティング、1/eライフタイムフィッティング)と比較して、減衰曲線の広い範囲で適合したフィッティングカーブ(図5右図中、新手法フィッティング)が得られた。
以上の結果から、式(1)の関数が、実測の減衰に近い時間の関数であることが確認できる。
図6および図7は、本発明の一態様にかかる半導体試料の評価方法の一例(新手法)と従来手法との対比結果を示す。
図6左図に、上記の実施例1と同様の手法によって7000μsec程度の再結合ライフタイム値が得られる複数のn型シリコンウェーハについて、実施例1と同様の手法によって求められた再結合ライフタイム値(図6中、新手法)と、従来手法である1次モード法によって得られた再結合ライフタイム値(図6中、「従来手法」)とを示す。図6右図は、図6左図に示されている測定結果のCV値(標準偏差/算術平均×100、単位:%)を示す。図6に示す結果から、新手法において、従来手法と比べて、再結合ライフタイム値のばらつきが抑制されていることが確認できる。
図7には、図6中の従来手法において、正方向の差が最も大きいサンプルマル1と負方向の差が最も大きいサンプルマル2について、μ-PCD法による測定によって得られた減衰曲線を、先に記載したように式(1)によってフィッティングして得られたフィッティングカーブと、従来手法である1次モード法によってフィッティングして得られたフィッティングカーブと、を示す。図7中には、新手法および従来手法によって求められた各サンプルの再結合ライフタイム値も示す。図7に示す結果からも、式(1)の関数が、実測の減衰に近い時間の関数であることが確認できる。
[半導体試料の評価装置]
本発明の一態様は、
評価対象の半導体試料を光導電減衰法による測定に付すことによって減衰曲線を取得する測定部と、
上記減衰曲線に対して指数減衰項と定数項とを含むモデル式による信号データ処理を施す処理部と、
上記信号データ処理によって得られた指数減衰の式から上記半導体試料の再結合ライフタイムを求める再結合ライフタイム算出部と、
を含む、半導体試料の評価装置、
に関する。
上記評価装置は、本発明の一態様にかかる半導体試料の評価方法を実施するために用いることができる。上記モデル式は、例えば、先に記載した式(1’)であることができる。
本発明の一態様にかかる半導体試料の評価方法を実施するために、上記評価装置の上記処理部は、信号データ処理を行うことによって上記モデル式における定数項を打ち消して上記指数減衰の式を取得し、上記指数減衰の式から時定数τ -1+τ -1を求めることができる。上記処理部は、公知の解析プログラムを使用して構成することができる。また、上記再結合ライフタイム算出部も、公知の解析プログラムを使用して構成することができる。
また、上記信号データ処理は、上記モデル式によってモデル化される時系列信号をサンプリングして差分を取る操作を繰り返すことを含むことができる。
更に、上記処理部は、上記サンプリングを行うサンプリング領域を決定するためのオートスケーリングを実行することができる。上記処理部は、上記オートスケーリングによって、再結合の影響が少なく、かつノイズの影響が少ない領域を、サンプリング領域として決定することができる。かかるオートスケーリングについては、先に記載した通りである。
一形態では、上記評価装置は、PCD法による測定を行う測定部を有するPCD測定装置が上記処理部および/または上記算出部を更に備えることができる。また、他の一形態では、PCD法による測定を行う測定部を有するPCD測定装置とは別の1つ以上のコンピュータが上記処理部および/または上記算出部を備え、かかるコンピュータとPCD測定装置との間で、または更に複数のコンピュータ間との間で、測定結果、処理結果、算出結果等の各種情報を有線通信または無線通信によって送受信することができる。1つのコンピュータが上記処理部と上記算出部とを備えていてもよく、異なるコンピュータが上記処理部と上記算出部とをそれぞれ備えていてもよい。
[半導体ウェーハの製造方法]
本発明の一態様は、
複数の半導体ウェーハを含む半導体ウェーハロットを製造すること、
上記半導体ウェーハロットから少なくとも1つの半導体ウェーハを抽出すること、
上記抽出された半導体ウェーハを上記評価方法によって評価すること、および、
上記評価の結果、良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
を含む半導体ウェーハの製造方法(以下、「製造方法1」とも記載する。)、
に関する。
また、本発明の一態様は、
テスト製造条件下で評価用半導体ウェーハを製造すること、
上記製造された評価用半導体ウェーハを上記半導体試料の評価方法によって評価すること、
上記評価の結果に基づき、上記テスト製造条件に変更を加えた製造条件を実製造条件として決定するか、または上記テスト製造条件を実製造条件として決定すること、および、
上記決定された実製造条件下で半導体ウェーハを製造すること、
を含む半導体ウェーハの製造方法(以下、「製造方法2」とも記載する。)、
に関する。
製造方法1では、いわゆる抜き取り検査を行った結果、良品と判定された半導体ウェーハと同じロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付す。一方、製造方法2では、テスト製造条件下で製造された半導体ウェーハを評価し、この評価結果に基づき実製造条件を決定する。製造方法1および製造方法2のいずれにおいても、半導体ウェーハの評価は、先に説明した本発明の一態様にかかる評価方法によって行われる。
製造方法1において、半導体ウェーハロットの製造は、一般的な半導体ウェーハの製造方法と同様に行うことができる。例えば、半導体ウェーハの一形態であるシリコンウェーハの一例としては、ポリッシュドウェーハを挙げることができる。ポリッシュドウェーハは、チョクラルスキー法(CZ法)等により育成されたシリコン単結晶インゴットからのシリコンウェーハの切断(スライシング)、面取り加工、粗研磨(例えばラッピング)、エッチング、鏡面研磨(仕上げ研磨)、上記加工工程間または加工工程後に行われる洗浄を含む製造工程により製造することができる。また、アニールウェーハは、上記のように製造されたポリッシュドウェーハに熱処理、詳しくはアニール処理、を施して製造することができる。エピタキシャルウェーハは、上記のように製造されたポリッシュドウェーハの表面にエピタキシャル層を気相成長(エピタキシャル成長)させることにより製造することができる。
半導体ウェーハロットに含まれる半導体ウェーハの総数は特に限定されるものではない。製造された半導体ウェーハロットから抜き出し、いわゆる抜き取り検査に付す半導体ウェーハの数は少なくとも1つであり、2つ以上であってもよく、その数は特に限定されるものではない。
半導体ウェーハロットから抽出された半導体ウェーハは、本発明の一態様にかかる評価方法によって評価される。かかる評価によって求められた再結合ライフタイム値を指標として、評価された半導体ウェーハの良否判定を行うことができる。例えば、金属汚染量が多いほど、PCD法により測定される再結合ライフタイムは短くなる。したがって、PCD法により測定される再結合ライフタイムの値に基づき、半導体ウェーハの金属汚染の有無および/または金属汚染の程度を評価することができる。したがって、例えば再結合ライフタイムの値が所定の閾値以上または閾値を超えることを、良品の判定基準とすることができる。かかる閾値は、製品ウェーハに求められる品質に応じて設定すればよい。良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備(例えば梱包等)に付すことができる。
製造方法2について、テスト製造条件および実製造条件としては、半導体ウェーハの製造のための各種工程における各種条件を挙げることができる。半導体ウェーハの製造のための各種工程については、先に製造方法1について記載した通りである。なお、「実製造条件」とは、製品半導体ウェーハの製造条件を意味するものとする。
製造方法2では、実製造条件を決定するための前段階として、テスト製造条件を設定し、このテスト製造条件下で評価用半導体ウェーハを製造する。製造された半導体ウェーハは、本発明の一態様にかかる評価方法によって評価される。かかる評価によって求められた再結合ライフタイム値を指標として、テスト製造条件が実製造条件として採用され得る条件であるか、または、テスト製造条件に変更を加えた製造条件を実製造条件として採用すべきであるか、を判定することができる。例えば、先に製造方法1に関して先に記載した観点と同様の観点から、求められた再結合ライフタイムの値が所定の閾値以上または閾値を超えることを、テスト製造条件が実製造条件として採用され得る条件であるか否かの判定基準とすることができる。判定の結果、変更が加えられる製造条件としては、例えば、金属汚染をもたらし得る製造条件を挙げることができる。一例として、使用する熱処理炉の改修(例えば部品の交換、部品の洗浄、炉内の洗浄等)を挙げることができる。
製造方法1および製造方法2のその他の詳細については、半導体ウェーハの製造方法に関する公知技術を適用することができる。製造方法1および製造方法2によれば、例えば金属汚染が少ない製品半導体ウェーハを市場に安定供給することができる。
本発明の一態様は、各種半導体ウェーハの技術分野において有用である。

Claims (14)

  1. 評価対象の半導体試料を光導電減衰法による測定に付すことによって減衰曲線を取得すること、
    前記減衰曲線に対して指数減衰項と定数項とを含むモデル式による信号データ処理を施すこと、および、
    前記信号データ処理によって得られた指数減衰の式から前記半導体試料の再結合ライフタイムを求めること、
    を含み、
    前記信号データ処理を行うことによって前記モデル式における定数項を打ち消して前記指数減衰の式を取得すること、および
    前記指数減衰の式から時定数τ -1 +τ -1 を求めること、
    を更に含み、τ は、SRH再結合ライフタイムであり、τ は、表面再結合ライフタイムである、半導体試料の評価方法。
  2. 前記信号データ処理は、前記モデル式によってモデル化される時系列信号をサンプリングして差分を取る操作を繰り返すことを含む、請求項に記載の半導体試料の評価方法。
  3. 前記サンプリングを行うサンプリング領域を決定するためのオートスケーリングを実行することを更に含む、請求項に記載の半導体試料の評価方法。
  4. 前記オートスケーリングによって、オージェ再結合の影響が少なく、かつノイズの影響が少ない領域を、サンプリング領域として決定する、請求項に記載の半導体試料の評価方法。
  5. 前記モデル式は、下記式(1’):
    xi(ti)=A×exp[-(τ -1+τ -1)ti]-C ・・・(1’)
    (式(1’)中、ti:励起光照射後の経過時間、xi(ti):経過時間tiにおける信号強度、τ:SRH再結合ライフタイム、τ:表面再結合ライフタイム、A、C:定数)
    である、請求項1~のいずれか1項に記載の半導体試料の評価方法。
  6. 評価対象の半導体試料を光導電減衰法による測定に付すことによって減衰曲線を取得すること、
    前記減衰曲線に対して指数減衰項と定数項とを含むモデル式による信号データ処理を施すこと、および、
    前記信号データ処理によって得られた指数減衰の式から前記半導体試料の再結合ライフタイムを求めること、
    を含み、
    前記モデル式は、下記式(1’):
    xi(ti)=A×exp[-(τ -1 +τ -1 )ti]-C ・・・(1’)
    (式(1’)中、ti:励起光照射後の経過時間、xi(ti):経過時間tiにおける信号強度、τ :SRH再結合ライフタイム、τ :表面再結合ライフタイム、A、C:定数)
    である、半導体試料の評価方法。
  7. 評価対象の半導体試料を光導電減衰法による測定に付すことによって減衰曲線を取得する測定部と、
    前記減衰曲線に対して指数減衰項と定数項とを含むモデル式による信号データ処理を施す処理部と、
    前記信号データ処理によって得られた指数減衰の式から前記半導体試料の再結合ライフタイムを求める再結合ライフタイム算出部と、
    を含み、
    前記処理部は、
    信号データ処理を行うことによって前記モデル式における定数項を打ち消して前記指数減衰の式を取得すること、および
    前記指数減衰の式から時定数τ -1 +τ -1 を求めること、
    を実行し、τ は、SRH再結合ライフタイムであり、τ は、表面再結合ライフタイムである、半導体試料の評価装置。
  8. 前記信号データ処理は、前記モデル式によってモデル化される時系列信号をサンプリングして差分を取る操作を繰り返すことを含む、請求項に記載の半導体試料の評価装置。
  9. 前記処理部は、前記サンプリングを行うサンプリング領域を決定するためのオートスケーリングを実行する、請求項に記載の半導体試料の評価装置。
  10. 前記処理部は、前記オートスケーリングによって、再結合の影響が少なく、かつノイズの影響が少ない領域を、サンプリング領域として決定する、請求項に記載の半導体試料の評価装置。
  11. 前記モデル式は、下記式(1’):
    xi(ti)=A×exp[-(τ -1+τ -1)ti]-C ・・・(1’)
    (式(1’)中、ti:励起光照射後の経過時間、xi(ti):経過時間tiにおける信号強度、τ:SRH再結合ライフタイム、τ:表面再結合ライフタイム、A、C:定数)
    である、請求項7~10のいずれか1項に記載の半導体試料の評価装置。
  12. 評価対象の半導体試料を光導電減衰法による測定に付すことによって減衰曲線を取得する測定部と、
    前記減衰曲線に対して指数減衰項と定数項とを含むモデル式による信号データ処理を施す処理部と、
    前記信号データ処理によって得られた指数減衰の式から前記半導体試料の再結合ライフタイムを求める再結合ライフタイム算出部と、
    を含み、
    前記モデル式は、下記式(1’):
    xi(ti)=A×exp[-(τ -1 +τ -1 )ti]-C ・・・(1’)
    (式(1’)中、ti:励起光照射後の経過時間、xi(ti):経過時間tiにおける信号強度、τ :SRH再結合ライフタイム、τ :表面再結合ライフタイム、A、C:定数)
    である、半導体試料の評価装置。
  13. 複数の半導体ウェーハを含む半導体ウェーハロットを製造すること、
    前記半導体ウェーハロットから少なくとも1つの半導体ウェーハを抽出すること、
    前記抽出された半導体ウェーハを請求項1~6のいずれか1項に記載の評価方法によって評価すること、および、
    前記評価の結果、良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
    を含む半導体ウェーハの製造方法。
  14. テスト製造条件下で評価用半導体ウェーハを製造すること、
    前記製造された評価用半導体ウェーハを請求項1~6のいずれか1項に記載の半導体試料の評価方法によって評価すること、
    前記評価の結果に基づき、前記テスト製造条件に変更を加えた製造条件を実製造条件として決定するか、または前記テスト製造条件を実製造条件として決定すること、および、
    前記決定された実製造条件下で半導体ウェーハを製造すること、
    を含む半導体ウェーハの製造方法。
JP2021183205A 2021-11-10 2021-11-10 半導体試料の評価方法、半導体試料の評価装置および半導体ウェーハの製造方法 Active JP7249395B1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021183205A JP7249395B1 (ja) 2021-11-10 2021-11-10 半導体試料の評価方法、半導体試料の評価装置および半導体ウェーハの製造方法
TW111134896A TWI830379B (zh) 2021-11-10 2022-09-15 半導體試樣的評價方法、半導體試樣的評價裝置及半導體晶圓的製造方法
PCT/JP2022/035107 WO2023084923A1 (ja) 2021-11-10 2022-09-21 半導体試料の評価方法、半導体試料の評価装置および半導体ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021183205A JP7249395B1 (ja) 2021-11-10 2021-11-10 半導体試料の評価方法、半導体試料の評価装置および半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP7249395B1 true JP7249395B1 (ja) 2023-03-30
JP2023070851A JP2023070851A (ja) 2023-05-22

Family

ID=85772197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021183205A Active JP7249395B1 (ja) 2021-11-10 2021-11-10 半導体試料の評価方法、半導体試料の評価装置および半導体ウェーハの製造方法

Country Status (3)

Country Link
JP (1) JP7249395B1 (ja)
TW (1) TWI830379B (ja)
WO (1) WO2023084923A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195531A (ja) 2011-03-18 2012-10-11 Kobe Steel Ltd 半導体キャリア寿命測定方法、及びこの方法を用いた半導体キャリア寿命測定装置
JP2013145868A (ja) 2011-12-16 2013-07-25 Tokyo Univ Of Agriculture & Technology 光誘起キャリヤライフタイム測定装置及び光誘起キャリヤライフタイム測定方法
JP2019012740A (ja) 2017-06-29 2019-01-24 京セラ株式会社 光誘起キャリアのバルクキャリアライフタイムの測定方法および測定装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5829623B2 (ja) * 1980-09-19 1983-06-23 学校法人幾徳学園 半導体ウエ−ハ特性の測定方法
JPS5955013A (ja) * 1982-09-24 1984-03-29 Mitsubishi Metal Corp 半導体ウエ−ハの非接触測定法
JP3204309B2 (ja) * 1998-07-09 2001-09-04 日本電気株式会社 重金属汚染のモニタ方法
JP6080101B2 (ja) * 2013-02-15 2017-02-15 信越半導体株式会社 シリコン基板の再結合ライフタイム測定方法
CN109507559A (zh) * 2017-09-15 2019-03-22 上海新昇半导体科技有限公司 一种硅片少子寿命的测试方法及测试装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195531A (ja) 2011-03-18 2012-10-11 Kobe Steel Ltd 半導体キャリア寿命測定方法、及びこの方法を用いた半導体キャリア寿命測定装置
JP2013145868A (ja) 2011-12-16 2013-07-25 Tokyo Univ Of Agriculture & Technology 光誘起キャリヤライフタイム測定装置及び光誘起キャリヤライフタイム測定方法
JP2019012740A (ja) 2017-06-29 2019-01-24 京セラ株式会社 光誘起キャリアのバルクキャリアライフタイムの測定方法および測定装置

Also Published As

Publication number Publication date
WO2023084923A1 (ja) 2023-05-19
WO2023084923A9 (ja) 2023-08-17
JP2023070851A (ja) 2023-05-22
TWI830379B (zh) 2024-01-21
TW202324556A (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
KR102639121B1 (ko) 결함영역의 판정방법
JP6073316B2 (ja) 補償シリコンサンプルのドーパント含有量の特定
JP2020107745A5 (ja)
KR20190048278A (ko) 실리콘 웨이퍼의 산화물층의 두께 예측 방법
JP2015220296A (ja) 汚染評価方法
US10261125B2 (en) Semiconductor wafer evaluation standard setting method, semiconductor wafer evaluation method, semiconductor wafer manufacturing process evaluation method, and semiconductor wafer manufacturing method
JP7249395B1 (ja) 半導体試料の評価方法、半導体試料の評価装置および半導体ウェーハの製造方法
JP6835006B2 (ja) エピタキシャルシリコンウェーハにおける積層欠陥の発生予測方法及びエピタキシャルシリコンウェーハの製造方法
JP3773477B2 (ja) 結晶欠陥の検査方法
WO2023226313A1 (zh) 晶棒制造管理方法和晶棒制造管理系统
CN111624460A (zh) 一种单晶硅缺陷分布区域的检测方法
JP2013084840A (ja) 金属汚染評価方法及びエピタキシャルウェーハの製造方法
Niewelt et al. Interstitial oxygen imaging from thermal donor growth—A fast photoluminescence based method
US20220236205A1 (en) Method for producing semiconductor wafers
JP5949303B2 (ja) エピタキシャル成長炉の評価方法およびエピタキシャルウェーハの製造方法
JP6731161B2 (ja) シリコン単結晶の欠陥領域特定方法
EP2996141A1 (en) Method of evaluating metal contamination in boron-doped p-type silicon wafer, device for evaluating metal contamination in boron-doped p-type silicon wafer, and method of manufacturing boron-doped p-type silicon wafer
KR20140095784A (ko) 단결정 잉곳의 품질 제어방법
JP2013197364A (ja) 金属汚染検出方法及びそれを用いたシリコンエピタキシャルウェーハの製造方法
JP6841202B2 (ja) 半導体ウェーハの評価方法および半導体ウェーハの製造方法
CN106663643A (zh) 半导体基板的缺陷区域的评价方法
WO2019198458A1 (ja) 半導体ウェーハの評価方法および半導体ウェーハの製造方法
JPH10297995A (ja) 半導体インゴット分析方法
JP7375716B2 (ja) 単結晶シリコンブロックの結晶欠陥に関する品質評価方法、単結晶シリコンブロックの品質評価プログラム、単結晶シリコンブロックの製造方法およびシリコンウェーハの製造方法
JP2020067272A (ja) シリコン試料の炭素濃度評価方法およびこの方法に使用される評価装置、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法ならびにシリコン単結晶インゴットの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230317

R150 Certificate of patent or registration of utility model

Ref document number: 7249395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150