JP7243647B2 - 容量式物理量センサの検出回路および容量式物理量検出装置 - Google Patents

容量式物理量センサの検出回路および容量式物理量検出装置 Download PDF

Info

Publication number
JP7243647B2
JP7243647B2 JP2020007815A JP2020007815A JP7243647B2 JP 7243647 B2 JP7243647 B2 JP 7243647B2 JP 2020007815 A JP2020007815 A JP 2020007815A JP 2020007815 A JP2020007815 A JP 2020007815A JP 7243647 B2 JP7243647 B2 JP 7243647B2
Authority
JP
Japan
Prior art keywords
physical quantity
circuit
feedback
voltage
capacitors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020007815A
Other languages
English (en)
Other versions
JP2021113793A (ja
Inventor
真佐也 袴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2020007815A priority Critical patent/JP7243647B2/ja
Publication of JP2021113793A publication Critical patent/JP2021113793A/ja
Application granted granted Critical
Publication of JP7243647B2 publication Critical patent/JP7243647B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)
  • Amplifiers (AREA)

Description

この明細書における開示は、容量式物理量センサの検出回路および容量式物理量検出装置に関する。
特許文献1は、容量式物理量センサの検出回路を開示している。容量式物理量センサは、物理量に応じて静電容量が変化する一対のセンスキャパシタを有しており、一対のセンスキャパシタの一端が互いに接続されて、駆動信号が入力される共通端子をなしている。検出回路は、全差動型のセンスアンプを有するC-V変換回路と、センスアンプの入力コモンモード電圧を、制御電圧となるようにフィードバック制御するコモンモードフィードバック回路と、を備えている。先行技術文献の記載内容は、この明細書における技術的要素の説明として、参照により援用される。
特開2014-20827号公報
特許文献1に開示の検出回路では、電源電圧VDDとグランド電圧0Vとの中央値付近の電圧である規定電圧を、制御電圧として用いている。製造ばらつきなどによりセンスアンプに出力オフセットが生じることで、センスアンプの出力と上記した制御電圧(規定電圧)とに差が生じる。フィードバックアンプは、この差を解消するように動作、すなわち電荷を充放電する。このとき、容量式物理量センサにおける一方の検出端子側の寄生容量と、他方の検出端子側の寄生容量とに差があると、寄生容量の差に基づく電荷がC-V変換回路の出力側に回り込み、C-V変換回路の出力が変動する。上述の観点において、または言及されていない他の観点において、容量式物理量センサの検出回路および容量式物理量検出装置にはさらなる改良が求められている。
開示されるひとつの目的は、検出精度の高い容量式物理量センサの検出回路および容量式物理量検出装置を提供することにある。
ここに開示された検出回路は、物理量に応じて静電容量が変化する一対のセンスキャパシタ(21、22)を有し、一対のセンスキャパシタの一端が互いに接続されて、駆動信号が入力される共通端子(23)とされ、他端がそれぞれ異なる検出端子(24、25)とされた容量式物理量センサ(20)の検出回路である。
この検出回路は、
互いに異なる検出端子に接続された2つの入力端子と、2つの出力端子と、を有する全差動型のセンスアンプ(41)と、センスアンプの入出力端子間に設けられた帰還キャパシタ(42、43)と、を有するC-V変換回路(40)と、
センスアンプの入力コモンモード電圧を、制御電圧となるようにフィードバック制御するコモンモードフィードバック回路(50)と、
を備える。
そして、コモンモードフィードバック回路は、
入力コモンモード電圧と制御電圧との差電圧に応じたフィードバック電圧を出力するフィードバックアンプ(51)と、
帰還キャパシタの電荷を放電するリセット期間のC-V変換回路の出力をサンプルホールドし、制御電圧としてフィードバックアンプに出力するサンプルホールド回路(60)と、
を有する。
開示された容量式物理量センサの検出回路は、上記したサンプルホールド回路を備えている。よって、センスアンプに出力オフセットが生じても、C-V変換回路の出力と制御電圧とに差がほとんど生じない。これにより、電位差を解消するためにフィードバックアンプが動作するのを抑制することができる。よって、一方の検出端子側の寄生容量と他方の検出端子側の寄生容量とに差が生じていても、寄生容量差に基づく電荷がC-V変換回路の出力側に回り込むのを抑制できる。この結果、寄生容量に差がある場合でも検出精度の高い容量式物理量センサの検出回路および容量式物理量検出装置を提供することができる。
この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲及びこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、及び効果は、後続の詳細な説明、及び添付の図面を参照することによってより明確になる。
第1実施形態に係る容量式物理量検出装置および検出回路のリセット期間の状態を示す図である。 非リセット期間の状態を示す図である。 各種信号のタイミングチャートである。 参考例の回路構成を示す図である。 参考例において、出力CV01、CV02のタイミングチャートである。 参考例において、出力と温度との関係を示す図である。 第1実施形態に示す構成に、寄生容量を付加した図である。 出力CV01、CV02のタイミングチャートである。 第2実施形態に係る容量式物理量検出装置および検出回路を示す図である。
図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び/又は構造的に対応する部分には同一の参照符号を付与する。
<第1実施形態>
先ず、図1に基づき、容量式物理量検出装置全体の概略構成について説明する。
<容量式物理量検出装置>
図1に示すように、容量式物理量検出装置10は、容量式物理量センサ20(以下、単にセンサ20と示す)と、検出回路30と、を備えている。
センサ20と検出回路30とは、互いに異なる半導体チップに形成されている。センサ20を構成するエレメントは、センサチップに形成されている。ICチップに形成された、検出回路30を含む回路は、ASIC(application specific integrated circuit)と称されることがある。図示を省略するが、たとえば容量式物理量検出装置10は、ICチップ上にセンサチップが実装されたスタック構造体を、セラミック製のパッケージ内に収容して構成されている。
センサ20は、物理量に応じて静電容量がCs+ΔC、Cs-ΔCのように逆相に変化する一対のセンスキャパシタ21、22を有している。Csは、初期容量である。センスキャパシタ21、22の一端は、互いに接続されて共通端子23とされている。センスキャパシタ21の他端は検出端子24とされ、センスキャパシタ22の他端は検出端子25とされている。このように、センスキャパシタ21、22の他端が、それぞれ異なる検出端子24、25とされている。
共通端子23には、駆動信号MEが入力される。駆動信号MEは、第1の電圧レベル(規定電圧VCMの2倍)と第2の電圧レベル(0V)とが順次入れ替わる、所定周波数(たとえば60KHz)の信号である。駆動信号は、搬送波と称されることがある。たとえば規定電圧VCMが1.35Vの場合、駆動信号MEは2.7Vと0Vとの間で振幅する。
センサ20としては、加速度センサ、角速度センサ(ヨーレートセンサ)、圧力センサ、湿度センサなどを採用することができる。加速度センサとしては、たとえば特開2015-49190号公報に開示された二軸検出タイプを採用することができる。特開2015-49190号公報の記載内容は、この明細書における技術的要素の説明として、参照により援用される。加速度センサは、MEMS技術を用いて、たとえばSOI(Silicon On Insulator)基板に構成されており、加速度に応じて変位する可動電極と固定電極との間に、センスキャパシタ21、22が構成される。
検出回路30は、センサ20に対するC-V変換を実行し、加速度などの物理量に応じた検出信号を出力する。
<検出回路>
次に、図1~図3に基づき、検出回路30について説明する。
検出回路30は、図示しない電源線を介して供給される電源電圧により動作する。電源電圧は、駆動信号の第1の電圧レベル以上の電圧、たとえば3.3Vである。検出回路30は、C-V変換回路40と、コモンモードフィードバック回路50と、を備えている。
C-V変換回路40は、静電容量の変化を電圧変化に変換する。C-V変換回路40は、センスアンプ41と、キャパシタ42、43と、スイッチ44、45と、を有している。センスアンプ41は、2つの入力端子と、2つの出力端子を有する全差動型(完全差動型)のオペアンプである。センスアンプ41の反転入力端子、非反転入力端子は、それぞれ検出端子24、25に接続されている。反転入力端子は検出端子24に接続され、非反転入力端子は検出端子25に接続されている。センスアンプ41は、センスキャパシタ21、22の静電容量の差に応じた電圧を差動で出力する。
キャパシタ42、43は、センスアンプ41の入出力端子間に設けられている。スイッチ44、45は、キャパシタ42、43に対して、並列に接続されている。具体的には、反転入力端子と+側の出力端子との間にキャパシタ42が接続され、非反転入力端子と-側の出力端子との間にキャパシタ43が接続されている。そして、キャパシタ42に対してスイッチ44が並列に接続され、キャパシタ43に対してスイッチ45が並列に接続されている。C-V変換回路40は、スイッチトキャパシタ回路を備えている。キャパシタ42、43が、帰還キャパシタに相当する。
C-V変換回路40において、+の出力端子側から電圧CV01が出力され、-の出力端子側から電圧CV02が出力される。出力電圧の差(=CV01-CV02)により、静電容量の変化、すなわち物理量を検出することができる。センスアンプ41には、出力コモンモード電圧を規定電圧VCMに制御するコモンモード電圧制御回路(図示略)が内蔵されている。このため、物理量が印加されていない状態で、出力電圧CV01、CV02は、理想的には規定電圧VCM(=1.35V)となる。
コモンモードフィードバック回路50は、センスアンプ41の入力コモンモード電圧を、制御電圧となるようにフィードバック制御する。コモンモードフィードバック回路50は、フィードバックアンプ51と、フィードバック用のキャパシタ52、53と、フィードバックする電圧を切り替えるためのスイッチ54、55と、サンプルホールド回路60と、を有している。コモンモードフィードバック回路50も、スイッチトキャパシタ回路を備えている。
フィードバックアンプ51は、2つの反転入力端子と、ひとつの非反転入力端子と、ひとつの出力端子と、を有している。反転入力端子のひとつがセンスアンプ41の反転入力端子に接続され、反転入力端子の他のひとつがセンスアンプ41の非反転入力端子に接続されている。フィードバックアンプ51の非反転入力端子は、制御電圧が入力される端子である。この非反転入力端子は、サンプルホールド回路60と接続されている。フィードバックアンプ51は、2つの反転入力端子の平均電圧である入力コモンモード電圧と、制御電圧との差電圧を増幅し、フィードバック電圧として出力する。
キャパシタ52、53の一端は、それぞれ検出端子24、25に接続されており、他端は互いに接続されている。キャパシタ52は検出端子24に接続され、キャパシタ53は検出端子25に接続されている。
スイッチ54、55は、キャパシタ52とキャパシタ53との接続点(以下、ノードと示す)に印加される電圧を切り替える。スイッチ54は、フィードバックアンプ51の出力端子とキャパシタ52、53のノードとの間に設けられている。ノードには、スイッチ55を介して、規定電圧VCMが印加可能に構成されている。検出回路30は、たとえば図示しない規定電圧VCMの生成回路を備えており、スイッチ55は、この生成回路とノードとの間に設けられている。スイッチ54がオンするとノードにはフィードバック電圧が印加され、スイッチ55がオンするとノードには規定電圧VCMが印加される。規定電圧VCMは、駆動信号MEの振幅の1/2、たとえば1.35Vである。
サンプルホールド回路60は、制御電圧を生成してフィードバックアンプ51に出力する回路である。サンプルホールド回路60は、サンプル用のスイッチ61、62と、ホールド用のキャパシタ63、64と、スイッチ65と、を有している。スイッチ61、62がサンプル用スイッチに相当し、キャパシタ63、64がホールド用キャパシタに相応する。
スイッチ61、62は、それぞれC-V変換回路40の出力端子に接続されている。スイッチ61の一端は出力CV01側の端子に接続され、他端はキャパシタ63に接続されている。スイッチ62の一端は出力CV02側の端子に接続され、他端はキャパシタ64に接続されている。キャパシタ63、64におけるスイッチ61、62とは反対の端部は、互いに接続されている。キャパシタ63、64の接続点には、所定の電圧が印加される。所定電圧と出力CV01、CV02の差である差電圧と、キャパシタ63、64の容量との積で、センスアンプ41がキャパシタ63、64にチャージする電荷量が決まる。本実施形態では、センスアンプ41の負荷を低減すべく差電圧を小さくするために、所定電圧として規定電圧VCMが印加される。規定電圧VCMに代えて、たとえばグランド電圧(=0V)、電源電圧(=3.3V)、規定電圧VCMの2倍(=2.7V)のいずれかが印加される構成としてもよい。
キャパシタ63、64は、スイッチ61、62の間で直列に接続されている。スイッチ61とキャパシタ63との接続点は、フィードバックアンプ51の非反転入力端子に接続されている。スイッチ62とキャパシタ64との接続点は、スイッチ65を介して、フィードバックアンプ51の非反転入力端子に接続されている。直列回路をなすキャパシタ63、64の両端は、スイッチ65を介してフィードバックアンプ51の非反転入力端子に接続されている。
検出回路30は、センスキャパシタ21、22の初期容量Csを打ち消すためのキャパシタ70、71をさらに備えている。キャパシタ70、71の一端は、それぞれ検出端子24、25に接続されている。キャパシタ70、71の他端には、駆動信号MEの反転信号XMEが入力される。初期容量Cs相当をもたせた反転信号XMEにより、検出端子24、25から出力される検出信号の初期容量Csを打ち消すことができる。これにより、センスアンプ41の検出範囲を確保し、高ゲインにすることができる。なお、図示を省略するが、検出回路30は、駆動信号MEの生成回路も備えている。
上記した検出回路30において、スイッチ44、45、55、61、62のオンオフは、信号CK1によって制御される。残りのスイッチ54、65のオンオフは、反転信号XCK1によって制御される。信号CK1は所定の周期でHiレベルとLoレベルとが切り替わり、信号XCK1はその反転信号である。
図1は、信号CK1=Hi、XCK1=Loの状態、すなわちリセット期間の状態を示している。図2は、信号CK1=Lo、XCK1=Hiの状態(非リセット期間の状態)を示している。図3は、各種信号ME、XME、CK1、XCK1のタイミングチャートを示している。時刻T1から時刻T4までがC-V変換の一周期である。
駆動信号MEは、時刻T1から時刻T3までの期間において第1の電圧レベルである2.7V(=2VCM)となり、時刻T3から時刻T4までの期間において第2の電圧レベルである0Vとなる。反転信号XMEは、時刻T1から時刻T3までの期間において0Vとなり、時刻T3から時刻T4までの期間において2.7Vとなる。なお、駆動信号MEおよび反転信号XMEの切り替わりを同じタイミングとしているが、デッドタイムを設けてもよい。
信号CK1は、C-V変換の一周期のうち、時刻T1から時刻T2までの期間においてHiレベルとなり、時刻T2から時刻T4までの期間においてLoレベルとなる。反転信号XCK1は、時刻T1から時刻T2までの期間においてLoレベルとなり、時刻T2から時刻T4までの期間においてHiレベルとなる。なお、信号CK1および反転信号XCK1の切り替わりを同じタイミングとしているが、デッドタイムを設けてもよい。信号CK1=Hiの期間がリセット期間であり、信号CK1=Loの期間が非リセット期間である。
時刻T1から時刻T2までのリセット期間では、上記したように信号CK1=Hiとなる。スイッチ44、45がオンし、キャパシタ42、43の電荷が放電(リセット)される。放電により、C-V変換回路40の出力CV01、CV02は、理想的には規定電圧VCMと同じ値(1.35V)となる。また、スイッチ55がオンし、キャパシタ52、53の電荷が放電される。このように、リセット期間では、キャパシタ42、43、52、53の電荷がリセットされる。スイッチ44、45、55は、リセットスイッチと称されることがある。
リセット期間において、サンプルホールド回路60のスイッチ61、62もオンする。よって、C-V変換回路40のリセット期間の出力CV01が、キャパシタ63により保持(電荷保持)される。また、C-V変換回路40のリセット期間の出力CV02が、キャパシタ64により保持される。
時刻T2から時刻T3までの期間では、信号CK1=Lo、反転信号XCK1=Hiとなる。これら信号CK1、XCK1の状態は、時刻T4まで保持される。信号CK1=Loによりスイッチ61、62がオフし、キャパシタ63、64の電荷再分配が実行される。具体的には、キャパシタ63に保持された電荷とキャパシタ64に保持された電荷とが、キャパシタ63、64間で分配され平均化される。そして、電荷再分配が実行されたキャパシタ63、64が、スイッチ65のオンによりフィードバックアンプ51の非反転入力端子に接続される。すなわち、リセット期間の出力CV01、CV02の中点が、制御電圧としてフィードバックアンプ51の非反転入力端子に入力される。
また、スイッチ55のオフ、スイッチ54のオンにより、図2に示すように、フィードバックアンプ51およびキャパシタ52、53を介したコモンフィードバックループが形成される。これにより、入力コモンモード電圧は、制御電圧と等しくなるように制御される。
時刻T3から時刻T4の期間では、時刻T2から時刻T3までの期間と同じスイッチ状態が維持される。駆動信号MEは2.7Vから0Vに切り替わり、反転信号XMEは0Vから2.7Vに切り替わる。これにより、センスキャパシタ21、22の静電容量の変化に応じた電荷が、キャパシタ42、43に保持される。よって、C-V変換回路40の出力CV01、CV02が、静電容量の変化、すなわち物理量の変化に応じて変化する。
<参考例>
図4~図6に基づき、容量式物理量検出装置および検出回路の参考例について説明する。図4では、本実施形態と同一又は関連する要素について、本実施形態の符号の末尾にrを付け加えて示している。便宜上、各種信号については同一名称を付している。図5は、参考例における出力CV01、CV02のタイミングチャートである。図5に示す各種信号ME、XME、CK1、XCK1、および時刻T1~T4は、図3と同じである。図6は、容量式物理量検出装置の出力と温度との関係を示す図である。
図4では、容量式物理量センサ20r(以下、センサ20rと示す)の寄生キャパシタCp1、Cp2についても図示している。センサ20rにおいて、検出端子24r(センスキャパシタ21r)側の寄生キャパシタCp1と、検出端子25r(センスキャパシタ22r)側の寄生キャパシタCp2とに差が生じている。寄生キャパシタCp1、Cp2が、寄生容量に相当する。寄生キャパシタCp1、Cp2の容量差ΔCp(=Cp1-Cp2)は、たとえば、センサチップ内における配線距離のアンマッチ、交差する配線量などによって生じる。配線距離とは、電極から端子までの距離である。容量差ΔCpは、センサチップ内に限らず、ICチップ内の配線距離のアンマッチ、交差する配線量などによっても生じ得る。寄生キャパシタCp1、Cp2は、それぞれ検出端子24r、25rを介してキャパシタ52r、53rと直列に接続されている。寄生キャパシタCp1、Cp2の容量差ΔCpを、以下では、寄生容量差ΔCpと示すことがある。
図4に示すように、参考例の容量式物理量検出装置10rは、検出回路30rの構成が、本実施形態の容量式物理量検出装置10とは異なっている。検出回路30rは、サンプルホールド回路60に相当する回路を備えていない。コモンモードフィードバック回路50rを構成するフィードバックアンプ51rの非反転入力端子には、制御電圧として規定電圧VCMが入力される。
センスアンプ41rの製造ばらつきにより、センスアンプ41rに出力オフセットが生じると、C-V変換回路40の出力CV01、CV02はそれぞれ出力オフセットVof1、Vof2を含むことになる。出力オフセットVof1、Vof2は、回路構成によって、互いに等しい値となることもあるし、互いに異なる値となることもある。ここでは、互いに等しい値となっている。
図5に示すように、リセット期間の出力CV01、CV02は、出力オフセットVof1、Vof2の分、規定電圧VCMからずれた値となる。図5では、出力CV01、CV02が規定電圧VCMよりも高い電圧となる例を示している。具体的には、出力CV01が規定電圧VCMに出力オフセットVof1を加算した値となり、出力CV02が規定電圧VCMに出力オフセットVof2を加算した値となっている。イマジナリショートによりセンスアンプ41rの入力端子の電圧は出力端子の電圧に等しいため、入力コモンモード電圧と制御電圧(=規定電圧VCM)とに差が生じる。なお、出力オフセットVof1、Vof2の分、出力CV01、CV02が規定電圧VCMより低い電圧となる場合もある。
スイッチ55rのオンによりキャパシタ52r、53rの電荷が放電される。しかしながら、センスアンプ41rの入力端子の電圧と規定電圧VCMとの間には、出力オフセットVof1、Vof2分の開きがあるため、キャパシタ52r、53rに出力オフセットVof1、Vof2分の電荷が保持される。
時刻T2となり信号CK1=Lo、XCK1=Hiに切り替わると、スイッチ55rのオフ、スイッチ54rのオンにより、キャパシタ52r、53rを介したコモンフィードバックループが形成される。フィードバックアンプ51rは、入力コモンモード電圧が制御電圧と等しくなるように制御する。出力オフセットVof1、Vof2の分、入力コモンモード電圧が制御電圧(=規定電圧VCM)よりも高いため、フィードバックアンプ51rは、キャパシタ52r、53rから電荷を引っ張るように動作する。キャパシタ52r、53rに保持されている電荷は、出力オフセットVof1、Vof2分である。フィードバックアンプ51rの電位差を解消する動作(引っ張る電荷量)によっては、図4に破線で示すように、検出端子24r、25rを介して寄生キャパシタCp1、Cp2の電荷も引っ張られる。フィードバックアンプ51rにより、寄生キャパシタCp1、Cp2から互いに等しい電荷が引っ張られる。フィードバックアンプ51rは、電位差を解消すべく電荷を充放電する。
残った電荷である寄生容量差ΔCp分の電荷は、図4に一点鎖線で示すように、出力側に回り込む。寄生容量差ΔCp分の電荷、すなわち差分電荷は、出力オフセットVof1、Vof2に寄生容量差ΔCpを乗算した値である。よって、図5に示すように、差分電荷に回路ゲインを乗算した値の分、出力CV01、CV02が変動する。出力CV01は差分電荷に応じて上昇し、出力CV02は差分電荷に応じて減少する。これにより、センスアンプ41rの出力上限までの範囲が狭くなる。また、センスアンプ41rの出力下限までの範囲が狭くなる。このように、物理量の検出可能範囲が狭くなる。
時刻T3となり駆動信号MEが2.7Vから0Vに切り替わり、反転信号XMEが0Vから2.7Vに切り替わると、センスキャパシタ21r、22rの静電容量の変化に応じた電荷が、キャパシタ42r、43rに保持される。よって、図5に示すように、センスアンプ41rの出力CV01、CV02が、物理量に応じて変化する。出力CV01、CV02は、時刻T2から時刻T3までの期間の電圧を基準に変化する。上記したように差分電荷の分、CV01、CV02が変動しているため、物理量の検出精度が低下する。また、差分電荷により検出可能範囲が狭まるため、センスアンプ41を高ゲインに設定することができなくなり、物理量の検出精度が低下する。
フィードバックアンプ51rのオフセットが温度で変動する、フィードバックアンプ51rの出力応答性が温度で変動するなど、フィードバックアンプ51rの動作が温度に依存する場合、温度によって、フィードバックアンプ51rによる電荷の充放電量が異なる。温度によって差分電荷が変化するため、図6に示すように、検出回路30r(C-V変換回路40r)の出力は、温度に応じて変化する。このように、出力に温特が生じる。
<第1実施形態のまとめ>
図7は、本実施形態の回路構成(図2参照)に、参考例(図4参照)同様、寄生キャパシタCp1、Cp2を追加した図である。図8は、参考例(図5参照)同様、出力CV01、CV02のタイミングチャートである。図8では、参考例の出力CV01、CV02を破線で示し、実線で示す本実施形態と対比させている。
図7に示すように、参考例同様、容量式物理量センサ20において、検出端子24(センスキャパシタ21)側の寄生キャパシタCp1と、検出端子25(センスキャパシタ22)側の寄生キャパシタCp2とに、容量の差(寄生容量差ΔCp)が生じている。
センスアンプ41の製造ばらつきにより、センスアンプ41に出力オフセットが生じると、C-V変換回路40の出力CV01、CV02はそれぞれ出力オフセットVof1、Vof2を含むことになる。図8に示すように、リセット期間の出力CV01、CV02は、出力オフセットVof1、Vof2の分、規定電圧VCM(=1.35V)からずれた値となる。図8では、参考例(図5)同様、出力CV01、CV02が規定電圧VCMよりも高い電圧となる例を示している。イマジナリショートによりセンスアンプ41の入力端子の電圧は出力端子の電圧に等しいため、オフセット分、入力コモンモード電圧が上昇する。なお、出力オフセットVof1、Vof2の分、出力CV01、CV02が規定電圧VCMより低い電圧となる場合もある。
本実施形態では、参考例とは異なり、検出回路30のコモンモードフィードバック回路50が、出力CV01、CV02に基づいて制御電圧を生成するサンプルホールド回路60を有している。リセット期間の出力CV01、CV02の中点が、制御電圧としてフィードバックアンプ51の非反転入力端子に入力される。よって、制御電圧も、オフセット分、上昇する。
したがって、時刻T2で信号CK1=Lo、XCK1=Hiに切り替わり、コモンフィードバックループが形成されたときに、入力コモンモード電圧と制御電圧とが一致する。よって、電位差解消のためにフィードバックアンプ51が動作するのを抑制することができる。フィードバックアンプ51が寄生キャパシタCp1、Cp2(寄生容量)を充放電しないため、差分電荷の出力側への回り込みが生じない。よって、図8に示すように、時刻T2から時刻T3までの期間において、出力CV01、CV02はリセット期間と同じ電圧に保持される。
時刻T3となり駆動信号MEが2.7Vから0Vに切り替わり、反転信号XMEが0Vから2.7Vに切り替わると、出力CV01、CV02が、物理量に応じて変化する。出力CV01、CV02は、時刻T2から時刻T3までの期間の電圧を基準に変化する。参考例のようにCV01、CV02が差分電荷によって変動していないため、物理量を精度よく検出することができる。また、参考例に較べて、センスアンプ41の出力上限、出力下限までの検出範囲(検出可能範囲)を広くとることができる。これにより、センスアンプ41を高いゲインに設定することができ、物理量を精度よく検出することができる。フィードバックアンプ51の動作による差分電荷の回り込みが生じないため、検出回路30(C-V変換回路40)の出力に温特が生じるのを抑制することができる。
(第2実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、サンプルホールド回路60が、出力CV01、CV02を用いて制御電圧を生成した。これに代えて出力CV01、CV02の一方のみを用いて制御電圧を生成するようにしてもよい。
図9に示すように、本実施形態に係る検出回路30(容量式物理量検出装置10)において、サンプルホールド回路60は、サンプル用のスイッチ66と、ホールド用のキャパシタ67と、を有している。スイッチ66とキャパシタ67の直列回路は、スイッチ66をC-V変換回路40の出力CV01側の端子とグランド(GND)との間に設けられている。スイッチ66が、出力CV01側の端子に接続されている。そして、スイッチ66とキャパシタ67との接続点が、フィードバックアンプ51の非反転入力端子に接続されている。
このような構成では、リセット期間においてスイッチ44、66がオンし、リセット期間における出力CV01をキャパシタ67にホールドする。そして、信号CK1=Lo、XCK1=Hiに切り替わり、コモンフィードバックループが形成されると、フィードバックアンプ51がサンプルホールド回路60の出力を制御電圧として用い、入力コモンモード電圧が制御電圧と等しくなるように制御する。
出力オフセットVof1、Vof2が互いに等しい値の場合、入力コモンモード電圧と制御電圧とが一致する。フィードバックアンプ51が寄生キャパシタCp1、Cp2(寄生容量)を充放電しないため、差分電荷の出力側への回り込みが生じない。出力オフセットVof1、Vof2が互いに異なる値の場合、入力コモンモード電圧と制御電圧とにずれ(電位差)が生じる。しかしながら、リセット期間の出力CV01を制御電圧として用いることで、規定電圧VCMを用いる構成よりも電位差が小さい。よって、フィードバックアンプ51による寄生キャパシタCp1、Cp2(寄生容量)の充放電を抑制することができる。すなわち、差分電荷の回り込みを抑制することができる。寄生キャパシタCp1、Cp2の充放電が生じ、これにより差分電荷が生じる場合でも、差分電荷量を小さくすることができる。
以上より、差分電荷の回り込みにより、出力CV01、CV02が変動するのを抑制し、物理量を精度よく検出することができる。また、第1実施形態同様、センスアンプ41の出力上限、出力下限までの検出範囲(検出可能範囲)を広くとることができる。これにより、センスアンプ41を高いゲインに設定することができ、物理量を精度よく検出することができる。容量式物理量検出装置10(検出回路30)の出力に温特が生じるのを抑制することができる。
なお、スイッチ66の一端が、センスアンプ41の+側の出力端子に代えて、-側の出力端子に接続された構成としてもよい。
(他の実施形態)
この明細書及び図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された部品及び/又は要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品及び/又は要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品及び/又は要素の置き換え、又は組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものと解されるべきである。
明細書及び図面等における開示は、請求の範囲の記載によって限定されない。明細書及び図面等における開示は、請求の範囲に記載された技術的思想を包含し、さらに請求の範囲に記載された技術的思想より多様で広範な技術的思想に及んでいる。よって、請求の範囲の記載に拘束されることなく、明細書及び図面等の開示から、多様な技術的思想を抽出することができる。
検出回路30が、初期容量Csを打ち消すキャパシタ70、71を備える例を示したが、これに限定されない。
10…容量式物理量検出装置、20…容量式物理量センサ、21、22…センスキャパシタ、23…共通端子、24、25…検出端子、30…検出回路、40…C-V変換回路、41…センスアンプ、42、43…キャパシタ、44、45…スイッチ、50…コモンモードフィードバック回路、51…フィードバックアンプ、52、53…キャパシタ、54、55…スイッチ、60…サンプルホールド回路、61、62、66…サンプル用スイッチ、63、64、67…ホールド用キャパシタ、65…スイッチ、70、71…キャパシタ、Cp1、Cp2…寄生キャパシタ

Claims (4)

  1. 物理量に応じて静電容量が変化する一対のセンスキャパシタ(21、22)を有し、前記一対のセンスキャパシタの一端が互いに接続されて、駆動信号が入力される共通端子(23)とされ、他端がそれぞれ異なる検出端子(24、25)とされた容量式物理量センサ(20)の検出回路であって、
    互いに異なる前記検出端子に接続された2つの入力端子と、2つの出力端子と、を有する全差動型のセンスアンプ(41)と、前記センスアンプの入出力端子間に設けられた帰還キャパシタ(42、43)と、を有するC-V変換回路(40)と、
    前記センスアンプの入力コモンモード電圧を、制御電圧となるようにフィードバック制御するコモンモードフィードバック回路(50)と、
    を備え、
    前記コモンモードフィードバック回路は、
    前記入力コモンモード電圧と前記制御電圧との差電圧に応じたフィードバック電圧を出力するフィードバックアンプ(51)と、
    前記帰還キャパシタの電荷を放電するリセット期間の前記C-V変換回路の出力をサンプルホールドし、前記制御電圧として前記フィードバックアンプに出力するサンプルホールド回路(60)と、
    を有する容量式物理量センサの検出回路。
  2. 前記サンプルホールド回路は、互いに異なる前記出力端子に接続されたサンプル用スイッチ(61、62)と、一端が互いに異なる前記サンプル用スイッチに接続され、他端が互いに接続されたホールド用キャパシタ(63、64)と、を有し、
    前記リセット期間において、前記サンプル用スイッチがオンする請求項1に記載の容量式物理量センサの検出回路。
  3. 前記サンプルホールド回路は、
    前記フィードバックアンプの入力端子と、前記出力端子のひとつのみとの間に設けられており、
    前記出力端子に接続されたサンプル用スイッチ(66)と、前記サンプル用スイッチと前記フィードバックアンプの入力端子との間に設けられたホールド用キャパシタ(67)と、を有し、
    前記リセット期間において、前記サンプル用スイッチがオンする請求項1に記載の容量式物理量センサの検出回路。
  4. 物理量に応じて静電容量が変化する一対のセンスキャパシタ(21、22)を有し、前記一対のセンスキャパシタの一端が互いに接続されて、駆動信号が入力される共通端子(23)とされ、他端がそれぞれ異なる検出端子(24、25)とされた容量式物理量センサ(20)と、
    請求項1~3いずれか1項に記載の容量式物理量センサの検出回路(30)と、
    を備える容量式物理量検出装置。
JP2020007815A 2020-01-21 2020-01-21 容量式物理量センサの検出回路および容量式物理量検出装置 Active JP7243647B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020007815A JP7243647B2 (ja) 2020-01-21 2020-01-21 容量式物理量センサの検出回路および容量式物理量検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020007815A JP7243647B2 (ja) 2020-01-21 2020-01-21 容量式物理量センサの検出回路および容量式物理量検出装置

Publications (2)

Publication Number Publication Date
JP2021113793A JP2021113793A (ja) 2021-08-05
JP7243647B2 true JP7243647B2 (ja) 2023-03-22

Family

ID=77077584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020007815A Active JP7243647B2 (ja) 2020-01-21 2020-01-21 容量式物理量センサの検出回路および容量式物理量検出装置

Country Status (1)

Country Link
JP (1) JP7243647B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074636A (ja) 2008-09-19 2010-04-02 Semiconductor Technology Academic Research Center 差動演算増幅回路とそれを用いたパイプライン型a/d変換装置
JP2011082766A (ja) 2009-10-06 2011-04-21 Canon Inc 増幅回路、及び撮像システム
JP2014020828A (ja) 2012-07-13 2014-02-03 Denso Corp 静電容量型センサの検出回路
JP2014020827A (ja) 2012-07-13 2014-02-03 Denso Corp 静電容量型センサの検出回路
JP2015125054A (ja) 2013-12-26 2015-07-06 ヤマハ株式会社 静電容量検出回路及び角速度センサ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074636A (ja) 2008-09-19 2010-04-02 Semiconductor Technology Academic Research Center 差動演算増幅回路とそれを用いたパイプライン型a/d変換装置
JP2011082766A (ja) 2009-10-06 2011-04-21 Canon Inc 増幅回路、及び撮像システム
JP2014020828A (ja) 2012-07-13 2014-02-03 Denso Corp 静電容量型センサの検出回路
JP2014020827A (ja) 2012-07-13 2014-02-03 Denso Corp 静電容量型センサの検出回路
JP2015125054A (ja) 2013-12-26 2015-07-06 ヤマハ株式会社 静電容量検出回路及び角速度センサ

Also Published As

Publication number Publication date
JP2021113793A (ja) 2021-08-05

Similar Documents

Publication Publication Date Title
JP3861652B2 (ja) 容量式物理量センサ
US6278283B1 (en) Capacitance detecting circuit
JP5331304B2 (ja) 検出回路、インターフェース回路、電子機器、差動容量性センサー読み取り方法
US6868726B2 (en) Position sensing with improved linearity
JP6038152B2 (ja) 物理量を検出する容量性変換器システム
US7291825B2 (en) Capacitance type physical quantity sensor
US7456731B2 (en) Capacitive-type physical quantity sensor
JP2000081449A (ja) 容量式物理量検出装置
JP2001510580A (ja) 容量検出システム及び方法
US9182433B2 (en) Detection circuit for capacitive sensor
JP2008102091A (ja) 容量型検出回路
US8613222B2 (en) Detector, physical quantity measuring device, and electronic apparatus
JP2000065664A (ja) 静電容量式力学量センサ
CN106017710A (zh) 包含温度传感器的集成电子器件和感测方法
US20130300437A1 (en) Method of measuring a physical parameter and electronic interface circuit for a capacitive sensor for implementing the same
JP3265942B2 (ja) 微少容量検出回路
US6952966B2 (en) Apparatus for detecting physical quantity
US7652486B2 (en) Capacitance detection circuit including voltage compensation function
JP2972552B2 (ja) 容量型センサ用検出回路および検出方法
JP7243647B2 (ja) 容量式物理量センサの検出回路および容量式物理量検出装置
JP2006292469A (ja) 容量式物理量センサ
US8593130B2 (en) Detector, physical quantity measuring device, and electronic apparatus
WO2015098893A1 (ja) 容量トリミング回路
JP2002098712A (ja) 容量式物理量検出装置
JP3282360B2 (ja) 容量型センサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230220

R151 Written notification of patent or utility model registration

Ref document number: 7243647

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151