JP7241978B1 - デバイス検査装置及びデバイス検査方法 - Google Patents
デバイス検査装置及びデバイス検査方法 Download PDFInfo
- Publication number
- JP7241978B1 JP7241978B1 JP2022542725A JP2022542725A JP7241978B1 JP 7241978 B1 JP7241978 B1 JP 7241978B1 JP 2022542725 A JP2022542725 A JP 2022542725A JP 2022542725 A JP2022542725 A JP 2022542725A JP 7241978 B1 JP7241978 B1 JP 7241978B1
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- semiconductor device
- probe head
- result data
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 433
- 238000000034 method Methods 0.000 title claims description 89
- 239000000523 sample Substances 0.000 claims abstract description 231
- 239000004065 semiconductor Substances 0.000 claims abstract description 162
- 238000004458 analytical method Methods 0.000 claims abstract description 79
- 238000012360 testing method Methods 0.000 claims abstract description 35
- 230000002159 abnormal effect Effects 0.000 claims abstract description 34
- 238000012545 processing Methods 0.000 claims abstract description 26
- 230000005856 abnormality Effects 0.000 claims description 68
- 230000002950 deficient Effects 0.000 claims description 62
- 238000010586 diagram Methods 0.000 description 21
- 230000007246 mechanism Effects 0.000 description 14
- 230000006870 function Effects 0.000 description 7
- 230000015654 memory Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000000540 analysis of variance Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
図1は、実施の形態1に係るデバイス検査装置の構成を示す図である。図2は図1の筐体に搭載された検査対象及びプローブヘッドを示す図であり、図3は図2のプローブヘッド及び検査対象を示す図である。図4は、図2のプローブヘッドの移動機構を示す図である。図5~図8は、それぞれ実施の形態1に係る検査結果の一例を示す図である。図9は実施の形態1に係るデバイス検査方法を示すフローチャートであり、図10は図1の制御部、検査判定部、解析部の機能を実現するハードウェア構成例を示す図である。実施の形態1のデバイス検査装置50は、検査対象である半導体デバイス2を搭載する筐体1、複数のプローブ33を有しており少なとも1個のプローブヘッド3、半導体デバイス2に電気信号を印加して半導体デバイス2の検査値データdata1を測定する検査部4、検査部4を制御すると共に半導体デバイス2の良品判定及びプローブヘッド3の異常判定を行うコンピュータ8、プローブヘッド3の異常判定の結果を示す警告部41、プローブヘッド3を移動する移動機構20、コンピュータ8及び移動機構20を操作する操作部5を備えている。操作部5は、例えばタッチパネル式のディスプレイである。
図11は実施の形態2に係るデバイス検査装置の構成を示す図であり、図12は実施の形態2に係る検査結果の一例を示す図である。実施の形態2のデバイス検査装置50は、1回の検査で1個の半導体デバイス2を検査する点で、実施の形態1のデバイス検査装置50と異なる。実施の形態1のデバイス検査装置50と異なる部分を主に説明する。
図13は実施の形態3に係るデバイス検査装置の構成を示す図である。実施の形態3のデバイス検査装置50は、警告部41の発光器32がプローブヘッド3の本体34と異なる場所に設けられている点で、実施の形態1のデバイス検査装置50と異なる。実施の形態1のデバイス検査装置50と異なる部分を主に説明する。
Claims (15)
- 複数の半導体デバイスを並列に検査するデバイス検査装置であって、
複数の前記半導体デバイスを搭載する筐体と、
前記半導体デバイスの電極に接触するプローブを有し、前記半導体デバイス毎に個別に用いる複数のプローブヘッドと、
複数の前記半導体デバイスに前記半導体デバイス毎の電気信号を印加して前記半導体デバイス毎の検査値データを測定する検査部と、
前記検査値データに基づいて、前記半導体デバイスの良品か不良品かの判定を行う検査判定部と、
前記検査値データ及び前記半導体デバイスの前記判定の結果を含む検査結果データを記憶する記憶部と、
前記検査結果データが前記記憶部に記憶される度に、前記記憶部に記憶された検査項目毎に存在する複数の前記検査結果データに基づいた統計処理により、前記プローブヘッド毎の複数の前記検査結果データ間に有意差があるかを解析し、有意差がある場合に当該プローブヘッドが異常であると判定する解析部と、
前記解析部における前記プローブヘッドが異常であるとの異常判定の結果を示す警告部と、
を備え、
前記解析部が解析する複数の前記検査結果データは、設定された期間における現在の検査日より前に前記検査部で測定された過去の検査結果データを含んでいる、
デバイス検査装置。 - 半導体デバイスを検査するデバイス検査装置であって、
前記半導体デバイスを搭載する筐体と、
前記半導体デバイスの電極に接触するプローブを有するプローブヘッドと、
前記半導体デバイスに電気信号を印加して前記半導体デバイスの検査値データを測定する検査部と、
前記検査値データに基づいて、前記半導体デバイスの良品か不良品かの判定を行う検査判定部と、
前記検査値データ及び前記半導体デバイスの前記判定の結果を含む検査結果データを記憶する記憶部と、
前記検査結果データが前記記憶部に記憶される度に、前記記憶部に記憶された検査項目毎に存在する複数の前記検査結果データに基づいた統計処理により、複数の前記検査結果データ間に有意差があるかを解析し、有意差がある場合に前記プローブヘッドが異常であると判定する解析部と、
前記解析部における前記プローブヘッドが異常であるとの異常判定の結果を示す警告部と、
を備え、
前記解析部が解析する複数の前記検査結果データは、設定された期間における現在の検査日より前に前記検査部で測定された過去の検査結果データを含んでいる、
デバイス検査装置。 - 前記解析部にて解析を行う条件を設定する操作部を備え、
前記解析部は前記操作部にて設定されたデータ数又は及び対象期間に対応する前記検査結果データ間に有意差があるかを解析する、
請求項1記載のデバイス検査装置。 - 前記解析部にて解析を行う条件を設定する操作部を備え、
前記解析部は前記操作部にて設定されたデータ数又は及び対象期間に対応する前記検査結果データ間に有意差があるかを解析する、
請求項2記載のデバイス検査装置。 - 前記操作部にて解析対象として前記検査結果データの加工値が設定された場合に、前記解析部は複数の前記検査結果データの加工値に有意差があるかを解析する、
請求項3記載のデバイス検査装置。 - 前記検査結果データの加工値は、前記検査値データの平均値である、
請求項5記載のデバイス検査装置。 - 前記検査結果データの加工値は、前記判定の結果における良品又は不良品の割合である、
請求項5記載のデバイス検査装置。 - 警告部はプローブヘッド毎に前記異常判定の結果を示す発光器を備えている、
請求項1、3、及び5から7のいずれか1項に記載のデバイス検査装置。 - 前記発光器は前記プローブヘッド又は及び前記筐体に配置されている、
請求項8記載のデバイス検査装置。 - 前記警告部はアラームを備えている、
請求項8または9に記載のデバイス検査装置。 - 前記警告部は前記異常判定の結果を示す発光器を備えている、
請求項2または4に記載のデバイス検査装置。 - 前記発光器は前記プローブヘッド又は及び前記筐体に配置されている、
請求項11記載のデバイス検査装置。 - 前記警告部はアラームを備えている、
請求項11または12に記載のデバイス検査装置。 - 複数の半導体デバイスを並列に検査するデバイス検査方法であって、
前記半導体デバイスの電極に接触するプローブを有するプローブヘッドを前記半導体デバイス毎に用いて、前記半導体デバイス毎の検査値データを測定する検査手順と、
前記検査値データに基づいて、前記半導体デバイスの良品か不良品かの判定を行う検査判定手順と、
前記検査値データ及び前記半導体デバイスの前記判定の結果を含む検査結果データを記憶する記憶手順と、
前記記憶手順において前記検査結果データが記憶される度に、前記記憶手順にて記憶された検査項目毎に存在する複数の前記検査結果データに基づいて統計処理を行い、前記プローブヘッド毎の複数の前記検査結果データ間に有意差があるかを解析し、有意差がある場合に当該プローブヘッドが異常であると判定する解析手順と、
前記解析手順における前記プローブヘッドが異常であるとの異常判定の結果を示す警告手順と、
を含み、
前記解析手順で解析する複数の前記検査結果データは、設定された期間における現在の検査日より前に前記検査手順で測定された過去の検査結果データを含んでいる、
デバイス検査方法。 - 半導体デバイスを検査するデバイス検査方法であって、
前記半導体デバイスの電極に接触するプローブを有するプローブヘッドを用いて、前記半導体デバイスの検査値データを測定する検査手順と、
前記検査値データに基づいて、前記半導体デバイスの良品か不良品かの判定を行う検査判定手順と、
前記検査値データ及び前記半導体デバイスの前記判定の結果を含む検査結果データを記憶する記憶手順と、
前記記憶手順において前記検査結果データが記憶される度に、前記記憶手順にて記憶された検査項目毎に存在する複数の前記検査結果データに基づいて統計処理を行い、複数の前記検査結果データ間に有意差があるかを解析し、有意差がある場合に前記プローブヘッドが異常であると判定する解析手順と、
前記解析手順における前記プローブヘッドが異常であるとの異常判定の結果を示す警告手順と、
を含み、
前記解析手順で解析する複数の前記検査結果データは、設定された期間における現在の検査日より前に前記検査手順で測定された過去の検査結果データを含んでいる、
デバイス検査方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2022/006941 WO2023157291A1 (ja) | 2022-02-21 | 2022-02-21 | デバイス検査装置及びデバイス検査方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP7241978B1 true JP7241978B1 (ja) | 2023-03-17 |
JPWO2023157291A1 JPWO2023157291A1 (ja) | 2023-08-24 |
JPWO2023157291A5 JPWO2023157291A5 (ja) | 2024-01-23 |
Family
ID=85600328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022542725A Active JP7241978B1 (ja) | 2022-02-21 | 2022-02-21 | デバイス検査装置及びデバイス検査方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7241978B1 (ja) |
WO (1) | WO2023157291A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04249335A (ja) * | 1991-02-05 | 1992-09-04 | Matsushita Electron Corp | プローブ検査システム |
WO2020075327A1 (ja) * | 2018-10-12 | 2020-04-16 | 株式会社アドバンテスト | 解析装置、解析方法および解析プログラム |
JP2021025971A (ja) * | 2019-08-08 | 2021-02-22 | 株式会社日本ロック | 通電検査装置及び通電検査方法 |
-
2022
- 2022-02-21 JP JP2022542725A patent/JP7241978B1/ja active Active
- 2022-02-21 WO PCT/JP2022/006941 patent/WO2023157291A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04249335A (ja) * | 1991-02-05 | 1992-09-04 | Matsushita Electron Corp | プローブ検査システム |
WO2020075327A1 (ja) * | 2018-10-12 | 2020-04-16 | 株式会社アドバンテスト | 解析装置、解析方法および解析プログラム |
JP2021025971A (ja) * | 2019-08-08 | 2021-02-22 | 株式会社日本ロック | 通電検査装置及び通電検査方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2023157291A1 (ja) | 2023-08-24 |
WO2023157291A1 (ja) | 2023-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102239051B1 (ko) | 검사 시스템, 및 검사 시스템의 고장 해석 및 예지 방법 | |
US6903360B2 (en) | Method for detecting missing components at electrical board test using optoelectronic fixture-mounted sensors | |
JP2010525365A (ja) | 試験ソケット内で破損ピンを検出するための方法および装置 | |
JP2013238554A (ja) | 検査装置 | |
KR20070075589A (ko) | 프로브 카드 이상 확인 방법 | |
JP7241978B1 (ja) | デバイス検査装置及びデバイス検査方法 | |
CN106960804B (zh) | 评价装置、探针位置的检查方法 | |
KR20230119646A (ko) | 반도체 디바이스에서 결함 기반 테스트 커버리지 갭을 자동으로 식별하기 위한 시스템 및 방법 | |
CN115938255A (zh) | 显示检测装置、检测方法及检测系统 | |
TWI460431B (zh) | 設有彈簧針(pogo pin)之探針單元及利用其之基板修復裝置 | |
KR102250982B1 (ko) | 디스플레이 패널의 전기 검사장치 및 방법 | |
KR100304045B1 (ko) | 전도성 도선상의 미세 단락에 의한 접촉불량 감지 방법 | |
JP2011215007A (ja) | 試験装置及び試験方法 | |
JP6446791B2 (ja) | 基板検査方法、基板検査装置、検査治具、及び検査治具セット | |
CN112798109A (zh) | 一种主板质量的检测评价装置 | |
JP2752940B2 (ja) | キーボード試験装置 | |
KR100984716B1 (ko) | 엘이디 칩 측정결과의 보정방법 및 이를 위한 보정장치 | |
US20230384365A1 (en) | Wafer test system and operating method thereof | |
JP2013140117A (ja) | 半導体装置の製造方法及び半導体試験装置 | |
US20240142213A1 (en) | Temperature Correction for Dimensional Measurement | |
CN117288987A (zh) | 用于芯片测试的插座组件以及芯片测试系统 | |
JPWO2023157291A5 (ja) | ||
JP2014055818A (ja) | 基板検査装置および基板検査方法 | |
JPH0945739A (ja) | プロ−ブ方法 | |
KR20240108319A (ko) | 딥러닝을 이용한 이미지 센서용 웨이퍼 테스트 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220712 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220712 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230307 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7241978 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |