JP7227662B1 - 電磁気妨害低減装置及び電気回路の設計方法 - Google Patents

電磁気妨害低減装置及び電気回路の設計方法 Download PDF

Info

Publication number
JP7227662B1
JP7227662B1 JP2022086762A JP2022086762A JP7227662B1 JP 7227662 B1 JP7227662 B1 JP 7227662B1 JP 2022086762 A JP2022086762 A JP 2022086762A JP 2022086762 A JP2022086762 A JP 2022086762A JP 7227662 B1 JP7227662 B1 JP 7227662B1
Authority
JP
Japan
Prior art keywords
resistance value
input
output
resistor
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022086762A
Other languages
English (en)
Other versions
JP2023174100A (ja
Inventor
慎司 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Tsushin Kogyo Co Ltd
Original Assignee
Honda Tsushin Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Tsushin Kogyo Co Ltd filed Critical Honda Tsushin Kogyo Co Ltd
Priority to JP2022086762A priority Critical patent/JP7227662B1/ja
Application granted granted Critical
Publication of JP7227662B1 publication Critical patent/JP7227662B1/ja
Publication of JP2023174100A publication Critical patent/JP2023174100A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)
  • Noise Elimination (AREA)

Abstract

【課題】電磁気妨害（ＥＭＩ）を改善する。【解決手段】最低周波数設計工程７１において、電磁気妨害低減装置が低減すべきノイズの最低周波数ｆを設定する。伝送路長さ算出工程７２において、最低周波数設定工程７１で設定した最低周波数ｆに基づいて、最低周波数ｆに反比例する伝送路長さｐを算出する。第一長さ設定工程７３において、入力側伝送路の長さｐ１を、伝送路長さ算出工程７２で算出した伝送路長さｐ以上の長さに設定する。第二長さ設定工程７４において、出力側伝送路の長さｐ２を、伝送路長さ算出工程７２で算出した伝送路長さｐ以上の長さに設定する。【選択図】図４

Description

本発明は、電磁気妨害低減装置及び電気回路の設計方法に関する。
１０ギガビット毎秒（Ｇｂｐｓ）程度又はそれを超える高速大容量伝送では、電磁的両立性（ＥＭＣ）が重視される。ＥＭＣには、電磁気妨害感受（ＥＭＳ）と、電磁気妨害（ＥＭＩ）とがある。ＥＭＳは、外部からのノイズの影響を意味し、ＥＭＩは、外部へのノイズの放射を意味する。
特許文献１は、入力側及び出力側のディファレンシャルモード等価抵抗値にかかわらず、ディファレンシャルモードインピーダンス及びコモンモードインピーダンスをそれぞれ整合させ、ＥＭＣを改善する電気回路を開示している。
特開２０２１－１４１４３７号公報
前記電気回路の抵抗として市販されている抵抗を使用する場合、計算上理想とされる抵抗値を有する抵抗が市販されているとは限らないので、インピーダンスを完全に整合できない場合がある。
この発明は、例えばこのような課題を解決し、ＥＭＣ（特にＥＭＩ）を改善することを目的とする。
所定の第一の長さを有し、ディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値が前記第一の長さにわたって一定である一対の入力側伝送路と、所定の第二の長さを有し、ディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値が前記第二の長さにわたって一定である一対の出力側伝送路と、前記入力側伝送路と、前記出力側伝送路との間に電気接続された電気回路とを有し、前記電気回路は、前記一対の入力側伝送路のうち第一の入力側伝送路に電気接続された第一入力端子と、前記一対の入力側伝送路のうち第二の入力側伝送路に電気接続された第二入力端子と、前記一対の出力側伝送路のうち第一の出力側伝送路に電気接続された第一出力端子と、前記一対の出力側伝送路のうち第二の出力側伝送路に電気接続された第二出力端子と、接地端子と、前記第一入力端子と前記接地端子との間に電気接続された第一接地抵抗と、前記第二入力端子と前記接地端子との間に電気接続された第二接地抵抗と、前記第一入力端子と前記第二入力端子との間に電気接続された入力側抵抗と、前記第一入力端子と前記第一出力端子との間に電気接続された第一抵抗と、前記第二入力端子と前記第二出力端子との間に電気接続された第二抵抗と、前記第一出力端子と前記接地端子との間に電気接続された第三接地抵抗と、前記第二出力端子と前記接地端子との間に電気接続された第四接地抵抗と、前記第一出力端子と前記第二出力端子との間に電気接続された出力側抵抗と
を有する電磁気妨害低減装置を設計する設計方法は、前記電磁気妨害低減装置が低減すべきノイズの最低周波数を設定する最低周波数設定工程と、前記最低周波数設定工程で設定した前記最低周波数に基づいて、前記最低周波数に反比例する伝送路長さを算出する伝送路長さ算出工程と、前記第一の長さを、前記伝送路長さ算出工程で算出した前記伝送路長さ以上の長さに設定する第一長さ設定工程と、前記第二の長さを、前記伝送路長さ算出工程で算出した前記伝送路長さ以上の長さに設定する第二長さ設定工程とを有する。
前記設計方法は、前記第一接地抵抗と前記第二接地抵抗と前記入力側抵抗と前記第一抵抗と前記第二抵抗と前記第三接地抵抗と前記第四接地抵抗と前記出力側抵抗との抵抗値を設定する抵抗値設定工程と、前記抵抗値設定工程で設定した抵抗値に基づいて、前記電気回路の入力側及び出力側のディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値をそれぞれ算出する等価抵抗値算出工程と、前記入力側伝送路のディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値が、前記等価抵抗値算出工程で算出した前記電気回路の入力側のディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値と整合するよう、前記入力側伝送路を設計する入力側伝送路設計工程と、
前記出力側伝送路のディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値が、前記等価抵抗値算出工程で算出した前記電気回路の出力側のディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値と整合するよう、前記出力側伝送路を設計する出力側伝送路設計工程とを更に有してもよい。
前記設計方法は、前記第一接地抵抗と前記第二接地抵抗と前記入力側抵抗と前記第三接地抵抗と前記第四接地抵抗と前記出力側抵抗とを接続せず、前記第一抵抗と前記第二抵抗との代わりにジャンパー抵抗を接続した前記電磁気妨害低減装置を試作する試作工程と、前記試作工程で試作した前記電磁気妨害低減装置の前記入力側伝送路の出力側及び前記出力側伝送路の入力側のディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値を測定する等価抵抗値測定工程と、前記等価抵抗値測定工程で測定した等価抵抗値に基づいて、前記第一接地抵抗と前記第二接地抵抗と前記入力側抵抗と前記第一抵抗と前記第二抵抗と前記第三接地抵抗と前記第四接地抵抗と前記出力側抵抗との抵抗値を設定する抵抗値設定工程とを更に有してもよい。
前記設計方法は、前記電磁気妨害低減装置が透過すべき信号の周波数を設定する信号周波数設定工程と、前記信号周波数設定工程で設定した前記信号の周波数に基づいて、前記信号の周波数に反比例する立ち上がり時間を算出する立ち上がり時間算出工程とを更に有し、前記等価抵抗値測定工程において、前記立ち上がり時間算出工程で算出した立ち上がり時間以下の立ち上がり時間を有する信号を用いて、時間領域反射率測定法で等価抵抗値を測定してもよい。
第一入力端子と、第二入力端子と、第一出力端子と、第二出力端子と、接地端子と、前記第一入力端子と前記接地端子との間に電気接続された第一接地抵抗と、前記第二入力端子と前記接地端子との間に電気接続された第二接地抵抗と、前記第一入力端子と前記第二入力端子との間に電気接続された入力側抵抗と、前記第一入力端子と前記第一出力端子との間に電気接続された第一抵抗と、前記第二入力端子と前記第二出力端子との間に電気接続された第二抵抗と、前記第一出力端子と前記接地端子との間に電気接続された第三接地抵抗と、前記第二出力端子と前記接地端子との間に電気接続された第四接地抵抗と、前記第一出力端子と前記第二出力端子との間に電気接続された出力側抵抗とを有する電気回路を設計する設計方法は、以下の条件１から条件４をすべて満たす抵抗値Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５を算出し、前記第一接地抵抗及び前記第二接地抵抗の抵抗値を、算出した前記抵抗値Ｒ１に設定し、前記第三接地抵抗及び前記第四接地抵抗の抵抗値を、算出した前記抵抗値Ｒ５に設定し、前記第一抵抗及び前記第二抵抗の抵抗値を、算出した前記抵抗値Ｒ３に設定し、算出した前記抵抗値Ｒ２が正の値である場合に、前記入力側抵抗の抵抗値を前記抵抗値Ｒ２に設定し、算出した前記抵抗値Ｒ２が負の値である場合に、前記入力側抵抗の抵抗値を１ｋΩ以上の所定の値に設定し、算出した前記抵抗値Ｒ４が正の値である場合に、前記出力側抵抗の抵抗値を前記抵抗値Ｒ４に設定し、算出した前記抵抗値Ｒ４が負の値である場合に、前記出力側抵抗の抵抗値を１ｋΩ以上の所定の値に設定する抵抗値設定工程を備え、（条件１）Ｒ３／Ｒ１＝√（Ｒ０１・Ｒ０３＋Ｒ３２）／Ｒ０１－１、（条件２）Ｒ３／Ｒ５＝√（Ｒ０１・Ｒ０３＋Ｒ３２）／Ｒ０３－１、（条件３）Ｒ３／ｒ２＝√（Ｚ１・Ｚ２＋Ｒ３２）／Ｚ１－１、（条件４）Ｒ３／ｒ４＝√（Ｚ１・Ｚ２＋Ｒ３２）／Ｚ２－１。ただし、ｒ２＝Ｒ１・Ｒ２／（２・Ｒ１＋Ｒ２）、ｒ４＝Ｒ５・Ｒ４／（２・Ｒ５＋Ｒ４）、Ｚ１＝Ｒ０１・Ｒ０２／（２・Ｒ０１＋Ｒ０２）、Ｚ２＝Ｒ０３・Ｒ０４／（２・Ｒ０３＋Ｒ０４）、Ｒ０１＝２・Ｗｃ１、Ｒ０２＝４・Ｗｄ１・Ｗｃ１／（４・Ｗｃ１－Ｗｄ１）、Ｒ０３＝２・Ｗｃ２、Ｒ０４＝４・Ｗｄ２・Ｗｃ２／（４・Ｗｃ２－Ｗｄ２）、Ｗｃ１は、前記第一入力端子及び前記第二入力端子に電気接続される入力側外部回路のコモンモード等価抵抗値、Ｗｄ１は、前記入力側外部回路のディファレンシャルモード等価抵抗値、Ｗｃ２は、前記第一出力端子及び前記第二出力端子に電気接続される出力側外部回路のコモンモード等価抵抗値、Ｗｄ２は、前記出力側外部回路のディファレンシャルモード等価抵抗値を、それぞれ示す。
前記設計方法は、前記抵抗値設定工程において、算出した前記抵抗値Ｒ２が負の値である場合に、前記第一入力端子と前記第二入力端子との間に前記入力側抵抗を電気接続しないこととしてもよい。
前記設計方法は、前記抵抗値設定工程において、算出した前記抵抗値Ｒ４が負の値である場合に、前記第一出力端子と前記第二出力端子との間に前記出力側抵抗を電気接続しないこととしてもよい。
前記設計方法は、前記抵抗値設定工程において、前記第一接地抵抗と、前記第二接地抵抗と、前記入力側抵抗と、前記第一抵抗と、前記第二抵抗と、前記第三接地抵抗と、前記第四接地抵抗と、前記出力側抵抗との抵抗値として、所定の複数の抵抗値のなかから選択した抵抗値を設定してもよい。
前記設計方法は、前記電気回路における損失量を設定する損失量設定工程を更に有し、前記抵抗値設定工程において、前記電気回路における損失量が、前記損失量設定工程で設定する損失量になるよう、前記抵抗値を設定してもよい。
前記設計方法によれば、インピーダンスを完全に整合できない場合であっても、反射波を減衰させることにより、共振の発生を防ぐので、ＥＭＩを改善することができる。
電磁気妨害低減装置の一例を示す図。 電気回路の一例を示す回路図。 有線通信システムの一例を示す図。 伝送路長さ設定処理の一例を示すフロー図。 伝送路設計処理の一例を示すフロー図。 抵抗値設定処理の一例を示すフロー図。 試作品の一例を示す図。 代用抵抗値と反射係数との関係を示すグラフ図。 抵抗値設定処理の一例を示すフロー図。
図１を参照して、電磁気妨害低減装置１０について説明する。
電磁気妨害低減装置１０は、例えば、プリント配線板１１の上にエッチングなどにより形成されたプリント配線パターンと、プリント配線板１１の上に実装されたチップ抵抗とによって構成される。
電磁気妨害低減装置１０は、例えば、接地パターン１２と、入力側伝送路１３と、出力側伝送路１４と、電気回路１５とを有する。
接地パターン１２は、プリント配線板１１の裏面に形成された接地パターンにビアホールなどを介して電気接続されている。
入力側伝送路１３は、一対の入力側伝送路パターン３１，３２を有する分布定数回路である。入力側伝送路パターン３１，３２は、平行に延びる長尺状のプリント配線パターンであり、一方の端で入力側端子（不図示）に電気接続し、他方の端で電気回路１５に電気接続している。入力側伝送路１３は、その長さにわたって一定の特性インピーダンス（コモンモード等価抵抗値及びディファレンシャルモード等価抵抗値）を有する。
入力側伝送路１３の長さは、後述するとおり、電磁気妨害低減装置１０が低減すべきノイズの周波数に基づいて設定される。
出力側伝送路１４は、一対の出力側伝送路パターン４１，４２を有する分布定数回路である。出力側伝送路パターン４１，４２は、平行に上る長尺状のプリント配線パターンであり、一方の端で電気回路１５に電気接続し、他方の端で出力側端子（不図示）に電気接続している。出力側伝送路１４は、その長さにわたって一定の特性インピーダンス（コモンモード等価抵抗値及びディファレンシャルモード等価抵抗値）を有する。
出力側伝送路１４の長さは、入力側伝送路１３と同様、電磁気妨害低減装置１０が低減すべきノイズの周波数に基づいて設定される。
電気回路１５は、集中定数回路であり、例えば、一対の入力端子パターン５１，５２と、一対の出力端子パターン５３，５４と、四つの接地端子パターン５５～５８と、四つの接地抵抗６１～６４と、入力側抵抗６５と、第一抵抗６６と、第二抵抗６７と、出力側抵抗６８とを有する。
入力端子パターン５１は、入力側伝送路パターン３１に電気接続している。
入力端子パターン５２は、入力側伝送路パターン３２に電気接続している。
出力端子パターン５３は、出力側伝送路パターン４１に電気接続している。
出力端子パターン５４は、出力側伝送路パターン４２に電気接続している。
接地端子パターン５５～５８は、接地パターン１２に電気接続している。
接地抵抗６１は、入力端子パターン５１と接地端子パターン５５との間に電気接続されている。
接地抵抗６２は、入力端子パターン５２と接地端子パターン５６との間に電気接続されている。
接地抵抗６３は、出力端子パターン５３と接地端子パターン５７との間に電気接続されている。
接地抵抗６４は、出力端子パターン５４と接地端子パターン５８との間に電気接続されている。
入力側抵抗６５は、入力端子パターン５１と入力端子パターン５２との間に電気接続されている。
第一抵抗６６は、入力端子パターン５１と出力端子パターン５３との間に電気接続されている。
第二抵抗６７は、入力端子パターン５２と出力端子パターン５４との間に電気接続されている。
出力側抵抗６８は、出力端子パターン５３と出力端子パターン５４との間に電気接続されている。
電気回路１５は、このように構成されることにより、図２に示すような集中定数回路をなす。電気回路１５については、特許文献１で詳しく説明されているので、ここでは詳しい説明を省略する。
電磁気妨害低減装置１０は、例えばケーブルで接続された送信装置と受信装置とを有する有線通信システムにおいて、ケーブルから外部に放射されるノイズ（ＥＭＩ）を抑えるために用いられる。
ケーブルから外部にノイズが放射されるのは、ケーブルがアンテナの役割を果たすからであり、放射されるノイズは、ケーブルを流れる電流に比例する。特に問題となるのは、ケーブルを含む範囲の両端で反射が発生し、共振が起きる場合である。
電磁気妨害低減装置１０は、電気回路１５の第一抵抗６６及び第二抵抗６７による減衰を伴う。このため、共振が起きる可能性がある範囲内に電磁気妨害低減装置１０を設けることにより、ノイズを減衰させ、共振の発生を防ぐことができる。
図３を参照して、有線通信システム１００の一例について説明する。
有線通信システム１００は、送信装置１１０と、受信装置１２０とを有し、その間をケーブル１３１によって有線接続している。送信装置１１０は、プリント配線板１１１の上に設けられた送信回路（不図示）と、その出力に電気接続されたレセプタクル１１２とを有する。受信装置１２０は、プリント配線板１２１の上に設けられた受信回路（不図示）と、その入力に電気接続されたレセプタクル１２２とを有する。ケーブル１３１の一方の端には、プラグ１３２が設けられ、レセプタクル１１２に接続される。ケーブル１３１のもう一方の端には、プラグ１３３が設けられ、レセプタクル１２２に接続される。
このような有線通信システム１００において、インピーダンスの不整合が発生しやすいのは、プリント配線板１１１，１２１にレセプタクル１１２，１２２をはんだ付けしたはんだ付け部、レセプタクル１１２，１２２の内部、プラグ１３２，１３３の内部、プラグ１３２，１３３とケーブル１３１との結線部などである。このため、これらの点で反射が発生し、その間にあるケーブル１３１を含む範囲で共振が起きる。
これを防ぐため、通常は、インピーダンス整合回路を、プリント配線板１１１，１２１にレセプタクル１１２，１２２をはんだ付けしたはんだ付け部に設け、反射を低減する。
しかし、上述したとおり、反射が発生するのは、この二つの点だけではない。レセプタクル１１２，１２２の内部、プラグ１３２，１３３の内部、プラグ１３２，１３３とケーブル１３１との結線部などでも、反射が発生する可能性がある。
電磁気妨害低減装置１０は、反射波を減衰させることにより、共振の発生を防ぐ。すなわち、電磁気妨害低減装置１０を共振が発生する可能性のある範囲内に配置することにより、反射波が電磁気妨害低減装置１０を通るたびにノイズが減衰するので、共振の発生を防ぐことができる。
このため、電磁気妨害低減装置１０は、反射が発生する位置よりもケーブル１３１に近い位置であれば、どこに設けてもよい。例えば、レセプタクル１１２の内部や、レセプタクル１１２とプラグ１３２との間の接続点や、プラグ１３２の内部に設けてもよい。
反射は、複数の位置で発生する可能性があるので、その点を考慮すると、電磁気妨害低減装置１０は、なるべくケーブル１３１に近い位置に設けることが好ましい。したがって、電磁気妨害低減装置１０は、プラグ１３２の内部に設けることが好ましい。
なお、特許文献１に記載されているとおり、電気回路１５には、インピーダンスを整合させる機能がある。しかし、上述したとおり、電磁気妨害低減装置１０は、反射波を減衰させることにより、共振の発生を防ぐものである。したがって、電磁気妨害低減装置１０は、インピーダンスが不整合な位置に限らず、インピーダンスが整合している位置に設けてもよい。例えば、入力側伝送路１３及び出力側伝送路１４の特性インピーダンスは、同じであってもよい。あるいは、入力側伝送路１３及び出力側伝送路１４が敢えて異なる特性インピーダンスを有するよう設計してもよい。
また、電磁気妨害低減装置１０は、ケーブル１３１の両側に設けるのではなく、片側だけに設けてもよい。その場合、電磁気妨害低減装置１０は、送信側に設けることが好ましい。そうすれば、送信装置１１０のなかで発生したノイズがケーブル１３１に侵入する前に電磁気妨害低減装置１０を通り、ノイズを減衰させることができる。
次に、電磁気妨害低減装置１０を設計する方法について説明する。
図４を参照して、伝送路長さ設定処理７０について説明する。
伝送路長さ設定処理７０では、入力側伝送路１３及び出力側伝送路１４の長さを決定する。
伝送路長さ設定処理７０は、例えば、最低周波数設計工程７１と、伝送路長さ算出工程７２と、第一長さ設定工程７３と、第二長さ設定工程７４とを有する。
最低周波数設計工程７１において、電磁気妨害低減装置１０が低減すべきノイズの最低周波数ｆを設定する。例えば、有線通信システム１００が扱う信号の周波数帯域などに基づいて、有線通信システム１００の内部で発生し得るノイズの周波数を算出し、算出した周波数に基づいて、電磁気妨害低減装置１０が低減すべきノイズの最低周波数ｆを決定する。
なお、送信装置１１０で発生するノイズの周波数は、有線通信システム１００が扱う信号の周波数や、その周波数を基本周波数とする高調波の周波数であることが多い。このため、有線通信システム１００が扱う（すなわち、電磁気妨害低減装置１０を透過する）信号の周波数を、最低周波数ｆとして設定してもよい。
伝送路長さ算出工程７２において、最低周波数設計工程７１で設定した周波数ｆに基づいて、伝送路の最低長さｐを算出する。具体的に言うと、周波数ｆと長さｐとの間には、反比例の関係がある。例えば、以下の式を使用して、周波数ｆから長さｐを算出する。
ｐ＝λ／８
ただし、λは、周波数ｆにおける波長を示し、λ＝ｃ０／（ｆ・√εｅ）、ｃ０は、真空中における光速を示す。εｅは、プリント配線板１１の実効比誘電率を示す。
例えば、εｅ＝３．３１である場合、ｆ＝２．０６ＧＨｚ（ギガヘルツ）のとき、ｐ＝１０．０ｍｍ（ミリメートル）、ｆ＝１．０３ＧＨｚのとき、ｐ＝２０．０ｍｍとなる。
第一長さ設定工程７３において、伝送路長さ算出工程７２で算出した長さｐに基づいて、入力側伝送路１３の長さｐ１を設定する。具体的に言うと、入力側伝送路１３の長さｐ１を、長さｐ以上の長さに決定する。
第二長さ設定工程７４において、伝送路長さ算出工程７２で算出した長さｐに基づいて、出力側伝送路１４の長さｐ２を設定する。具体的に言うと、出力側伝送路１４の長さｐ２を、長さｐ以上の長さに決定する。
ある周波数における伝送路の実効特性インピーダンスには、その周波数における波長の少なくとも八分の一の長さの範囲における特性インピーダンスが影響すると考えられる。
このため、周波数ｆにおける実効特性インピーダンスは、長さｐの範囲内にある伝送路（又は回路）の特性インピーダンスの影響を受ける。
上述したとおり、入力側伝送路１３及び出力側伝送路１４は、その長さにわたって一定の特性インピーダンスを有する。このため、伝送路の長さをｐ以上とすれば、周波数ｆよりも高い周波数における実効特性インピーダンスは、安定した値となる。
そして、その特性インピーダンスに整合するよう、電気回路１５を設計することにより、ＥＭＩを改善することができる。
図５を参照して、伝送路設計処理８０について説明する。
伝送路設計処理８０では、電気回路１５の各抵抗の抵抗値を先に決定し、それに特性インピーダンスが整合するように、入力側伝送路１３及び出力側伝送路１４を設計する。
伝送路設計処理８０は、例えば、損失量設定工程８１と、抵抗値設定工程８２と、等価抵抗値算出工程８３と、入力側伝送路設計工程８４と、出力側伝送路設計工程８５とを有する。
損失量設定工程８１において、電気回路１５における損失量を設定する。上述したとおり、電磁気妨害低減装置１０は、ノイズを減衰させ、共振の発生を防ぐ。したがって、電気回路１５における損失量が大きいほど、電磁気妨害を低減できる。しかし、電気回路１５における損失量が大きいと、信号も減衰してしまう。受信装置１２０に増幅回路を設けて減衰した信号を増幅すると、ケーブル１３１が拾った外部からのノイズも増幅される。このため、電気回路１５における損失量が大きすぎると、ＥＭＳが悪化する。このため、目標とする電磁気妨害の低減量と、許容可能な信号の減衰量との兼ね合いに基づいて、電気回路１５における損失量の範囲を決定する。
なお、ケーブル１３１の両側に電磁気妨害低減装置１０を設ける場合は、送信装置１１０側における損失量と、受信装置１２０側における損失量とが異なってもよく、送信装置１１０側における損失量のほうが、受信装置１２０側における損失量よりも大きいことが好ましい。
抵抗値設定工程８２において、損失量設定工程８１で設定した損失量に基づいて、電気回路１５の各抵抗の抵抗値を設定する。すなわち、電気回路１５の損失量が、損失量設定工程８１で設定した範囲に入るように、電気回路１５の各抵抗の抵抗値を設定する。具体的に言うと、電気回路１５の損失量と、各抵抗の抵抗値との間には、以下のような関係がある。
Ｓｄ＝（Ｚ２・Ａｄ＋Ｂｄ＋Ｚ１・Ｚ２・Ｃｄ＋Ｚ１・Ｄｄ）／２√（Ｚ１・Ｚ２）
Ｓｃ＝（Ｒ０３・Ａｃ＋Ｂｃ＋Ｒ０１・Ｒ０３・Ｃｃ＋Ｒ０１・Ｄｃ）／２√（Ｒ０１・Ｒ０３）
ただし、
Ａｄ＝１＋Ｒ３／ｒ４、
Ｂｄ＝Ｒ３、
Ｃｄ＝（ｒ２＋Ｒ３＋ｒ４）／（ｒ２・ｒ４）、
Ｄｄ＝１＋Ｒ３／ｒ２、
Ａｃ＝１＋Ｒ３／Ｒ５、
Ｂｃ＝Ｒ３、
Ｃｃ＝（Ｒ１＋Ｒ３＋Ｒ５）／（Ｒ１・Ｒ５）、
Ｄｃ＝１＋Ｒ３／Ｒ１、
ｒ２＝Ｒ１・Ｒ２／（２・Ｒ１＋Ｒ２）、
ｒ４＝Ｒ５・Ｒ４／（２・Ｒ５＋Ｒ４）、
Ｚ１＝Ｒ０１・Ｒ０２／（２・Ｒ０１＋Ｒ０２）、
Ｚ２＝Ｒ０３・Ｒ０４／（２・Ｒ０３＋Ｒ０４）、
Ｒ０１＝２・Ｗｃ１、
Ｒ０２＝４・Ｗｄ１・Ｗｃ１／（４・Ｗｃ１－Ｗｄ１）、
Ｒ０３＝２・Ｗｃ２、
Ｒ０４＝４・Ｗｄ２・Ｗｃ２／（４・Ｗｃ２－Ｗｄ２）、
Ｓｄは、電気回路１５におけるディファレンシャル信号の損失量、
Ｓｃは、電気回路１５におけるコモン信号の損失量、
Ｒ１は、接地抵抗６１及び接地抵抗６２の抵抗値、
Ｒ２は、入力側抵抗６５の抵抗値、
Ｒ３は、第一抵抗６６及び第二抵抗６７の抵抗値、
Ｒ４は、出力側抵抗６８の抵抗値、
Ｒ５は、接地抵抗６３及び接地抵抗６４の抵抗値、
Ｗｃ１は、入力側伝送路１３のコモンモード等価抵抗値、
Ｗｄ１は、入力側伝送路１３のディファレンシャルモード等価抵抗値、
Ｗｃ２は、出力側伝送路１４のコモンモード等価抵抗値、
Ｗｄ２は、出力側伝送路１４のディファレンシャルモード等価抵抗値
をそれぞれ示し、以下の条件を満たす。
（条件１）Ｒ３／Ｒ１＝√（Ｒ０１・Ｒ０３＋Ｒ３２）／Ｒ０１－１、
（条件２）Ｒ３／Ｒ５＝√（Ｒ０１・Ｒ０３＋Ｒ３２）／Ｒ０３－１、
（条件３）Ｒ３／ｒ２＝√（Ｚ１・Ｚ２＋Ｒ３２）／Ｚ１－１、
（条件４）Ｒ３／ｒ４＝√（Ｚ１・Ｚ２＋Ｒ３２）／Ｚ２－１。
条件１～条件４をすべて満たしている場合、
Ｓｄ＝（Ｒ３＋√（Ｚ１・Ｚ２＋Ｒ３２））／√（Ｚ１・Ｚ２）
Ｓｃ＝（Ｒ３＋√（Ｒ０１・Ｒ０３＋Ｒ３２））／√（Ｒ０１・Ｒ０３）
となる。
そこで、例えば、この式によって求められるＳｄ及びＳｃが、損失量設定工程８１で設定した範囲に入るように、各抵抗の抵抗値Ｒ１～Ｒ５を決定する。
例えば、Ｒ３＝１５Ω（オーム）、Ｒ１＝Ｒ５＝２５０Ω、Ｒ２＝Ｒ４＝１０ｋΩ（キロオーム）とすると、Ｗｄ１＝Ｗｄ２＝８３．２Ω、Ｗｃ１＝Ｗｃ２＝２１．３Ω、Ｓｄ＝１．４２０（－３．１ｄＢ（デジベル））、Ｓｃ＝１．４１（－３．０ｄＢ）となる。
なお、電気回路１５の各抵抗として市販されているチップ抵抗を使用する場合、入手可能なチップ抵抗の抵抗値は、限られている。専用のチップ抵抗を製造してもよいが、入手可能なチップ抵抗の抵抗値のなかから電気回路１５の各抵抗の抵抗値を選択するほうが、製造コストを抑えることができ、好ましい。
等価抵抗値算出工程８３において、抵抗値設定工程８２で設定した電気回路１５の各抵抗の抵抗値に基づいて、電気回路１５の入力側及び出力側のディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値を算出する。
ここで、上述した条件１～条件４は、電気回路１５の入力側及び出力側のディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値が、入力側伝送路１３及び出力側伝送路１４の特性インピーダンスと整合するための条件なので、上述した式に出てきたＷｃ１は、電気回路１５の入力側のコモンモード等価抵抗値に一致し、Ｗｄ１は、電気回路１５の入力側のディファレンシャルモード等価抵抗値に一致し、Ｗｃ２は、電気回路１５の出力側のコモンモード等価抵抗値に一致し、Ｗｄ２は、電気回路１５の出力側のディファレンシャルモード等価抵抗値に一致する。
したがって、上述した式に出てきたＷｃ１，Ｗｄ１，Ｗｃ２，Ｗｄ２の値を計算すれば、電気回路１５の入力側及び出力側のディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値を算出することができる。
例えば、以下の式を計算することにより、Ｗｃ１，Ｗｄ１，Ｗｃ２，Ｗｄ２の値を計算する。
Ｗｃ１＝√（Ｒ１・Ｒ３・Ｒ５／（Ｒ１＋Ｒ３＋Ｒ５）・（１＋Ｒ３／Ｒ５）／（１＋Ｒ３／Ｒ１））／２
Ｗｄ１＝２・√（ｒ２・Ｒ３・ｒ４／（ｒ２＋Ｒ３＋ｒ４）・（１＋Ｒ３／ｒ４）／（１＋Ｒ３／ｒ２））
Ｗｃ２＝√（Ｒ１・Ｒ３・Ｒ５／（Ｒ１＋Ｒ３＋Ｒ５）・（１＋Ｒ３／Ｒ１）／（１＋Ｒ３／Ｒ５））／２
Ｗｄ２＝２・√（ｒ２・Ｒ３・ｒ４／（ｒ２＋Ｒ３＋ｒ４）・（１＋Ｒ３／ｒ２）／（１＋Ｒ３／ｒ４））
入力側伝送路設計工程８４において、入力側伝送路１３の特性インピーダンスが、等価抵抗値算出工程８３で算出した電気回路１５の入力側のディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値と整合するよう、入力側伝送路１３を設計する。
入力側伝送路１３の特性インピーダンスは、入力側伝送路パターン３１，３２の幅及び厚さ、入力側伝送路パターン３１，３２の間の間隔、プリント配線板１１の厚さ、プリント配線板１１の比誘電率などによって定まる。このうち、設計の自由度が高いのは、入力側伝送路パターン３１，３２の幅と、入力側伝送路パターン３１，３２の間の間隔とである。したがって、入力側伝送路１３のディファレンシャルモード等価抵抗値がＷｄ１に一致し、入力側伝送路１３のコモンモード等価抵抗値がＷｃ１に一致するように、例えば、入力側伝送路パターン３１．３２の幅と、入力側伝送路パターン３１，３２の間の間隔とを決定する。
出力側伝送路設計工程８５において、出力側伝送路１４の特性インピーダンスが、等価抵抗値算出工程８３で算出した電気回路１５の出力側のディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値と整合するよう、出力側伝送路１４を設計する。
出力側伝送路１４のディファレンシャルモード等価抵抗値がＷｄ２に一致し、出力側伝送路１４のコモンモード等価抵抗値がＷｃ２に一致するよう、例えば、出力側伝送路パターン４１．４２の幅と、出力側伝送路パターン４１，４２の間の間隔とを決定する。
このように、電気回路１５の各抵抗の抵抗値を先に決定し、それと整合するように、入力側伝送路１３及び出力側伝送路１４を設計することにより、ほぼ完全な整合を達成することができ、ＥＭＩを改善することができる。
なお、電気回路１５の各抵抗の抵抗値を先に決定するので、電気回路１５は、あらかじめ決定された抵抗値を有する抵抗を含むワンチップ化した集積回路によって構成してもよい。これにより、電磁気妨害低減装置１０の製造コストを抑えることができる。
図６を参照して、抵抗値設定処理９０について説明する。
抵抗値設定処理９０では、伝送路設計処理８０とは逆に、入力側伝送路１３及び出力側伝送路１４の特性インピーダンスを実際に測定し、測定した特性インピーダンスと整合するように、電気回路１５の各抵抗の抵抗値を決定する。
抵抗値設定処理９０は、例えば、試作工程９１と、信号周波数設定工程９２と、立ち上がり時間算出工程９３と、等価抵抗値測定工程９４と、損失量設定工程９５と、抵抗値設定工程９６とを有する。
試作工程９１において、電磁気妨害低減装置１０を試作する。ただし、図７に示すように、第一抵抗６６及び第二抵抗６７の代わりにジャンパー抵抗６９を実装し、それ以外の抵抗（接地抵抗６１～６４、入力側抵抗６５、出力側抵抗６８）は、実装しない。ジャンパー抵抗６９は、抵抗値が０Ωである点を除いて、第一抵抗６６及び第二抵抗６７と同様の構成を有するチップ抵抗である。
なお、電磁気妨害低減装置１０を実際に試作してもよいし、コンピュータシミュレーションにより仮想的に試作してもよい。
信号周波数設定工程９２において、電磁気妨害低減装置１０が透過すべき信号の周波数ｆ０を設定する。例えば、有線通信システム１００が扱う信号の周波数帯域などに基づいて、電磁気妨害低減装置１０が透過すべき信号の周波数ｆ０を決定する。
立ち上がり時間算出工程９３において、信号周波数設定工程９２で設定した周波数ｆ０に基づいて、時間領域反射率測定法（ＴＤＲ）で用いる信号（例えばステップ信号）の立ち上がり時間Ｔｒを算出する。ＴＤＲで用いる信号の立ち上がり時間は、ＴＤＲで測定する特性インピーダンスの空間解像度に関係し、立ち上がり時間が短いほど、空間解像度が高くなる。これに対し、有線通信システム１００が透過すべき信号の周波数ｆ０が低ければ、局所的な特性インピーダンスの影響は小さくなる。したがって、周波数ｆ０が低い場合は、空間解像度を高くする必要がないので、立ち上がり時間は長くてよい。具体的に言うと、周波数ｆ０と、立ち上がり時間Ｔｒとの間には、反比例の関係がある。例えば、以下の式を使用して、周波数ｆ０から立ち上がり時間Ｔｒを算出する。
Ｔｒ＝１／ｆ０
例えば、ｆ０＝８．２４ＧＨｚのとき、Ｔｒ＝１２１．４ｐｓ（ピコ秒）、ｆ０＝４．１２ＧＨｚのときＴｒ＝２４２．７ｐｓとなる。
等価抵抗値測定工程９４において、立ち上がり時間算出工程９３で算出した立ち上がり時間Ｔｒ以下の立ち上がり時間を有する信号を用いて、ＴＤＲにより、試作工程９１で作製した試作品の特性インピーダンスを測定する。そして、測定により得られた結果に基づいて、入力側伝送路１３と電気回路１５とが接続する位置３９（図７参照）における入力側伝送路１３のディファレンシャルモード等価抵抗値Ｗｄ１及びコモンモード等価抵抗値Ｗｃ１と、電気回路１５と出力側伝送路１４とが接続する位置４９（図７参照）における出力側伝送路１４のディファレンシャルモード等価抵抗値Ｗｄ２及びコモンモード等価抵抗値Ｗｃ２とを取得する。
試作工程９１で電磁気妨害低減装置１０をコンピュータシミュレーションにより仮想的に試作した場合は、特性インピーダンスの測定も、コンピュータシミュレーションによって行う。
損失量設定工程９５において、電気回路１５における損失量を設定する。これは、上述した損失量設定工程８１と同様なので、詳しい説明は省略する。
抵抗値設定工程９６において、等価抵抗値測定工程９４で測定したディファレンシャルモード等価抵抗値Ｗｄ１，Ｗｄ２及びコモンモード等価抵抗値Ｗｃ１，Ｗｃ２と、損失量設定工程９５で設定した損失量とに基づいて、電気回路１５の各抵抗の抵抗値を設定する。
抵抗値設定工程８２についての説明で記載したとおり、電気回路１５の損失量と、各抵抗の抵抗値との間には、以下のような関係がある。
Ｓｄ＝（Ｚ２・Ａｄ＋Ｂｄ＋Ｚ１・Ｚ２・Ｃｄ＋Ｚ１・Ｄｄ）／２√（Ｚ１・Ｚ２）
Ｓｃ＝（Ｒ０３・Ａｄ＋Ｂｄ＋Ｒ０１・Ｒ０３・Ｃｄ＋Ｒ０１・Ｄｄ）／２√（Ｒ０１・Ｒ０３）
ただし、
Ａｄ＝１＋Ｒ３／ｒ４、
Ｂｄ＝Ｒ３、
Ｃｄ＝（ｒ２＋Ｒ３＋ｒ４）／（ｒ２・ｒ４）、
Ｄｄ＝１＋Ｒ３／ｒ２、
Ａｃ＝１＋Ｒ３／Ｒ５、
Ｂｃ＝Ｒ３、
Ｃｃ＝（Ｒ１＋Ｒ３＋Ｒ５）／（Ｒ１・Ｒ５）、
Ｄｃ＝１＋Ｒ３／Ｒ１、
ｒ２＝Ｒ１・Ｒ２／（２・Ｒ１＋Ｒ２）、
ｒ４＝Ｒ５・Ｒ４／（２・Ｒ５＋Ｒ４）、
Ｚ１＝Ｒ０１・Ｒ０２／（２・Ｒ０１＋Ｒ０２）、
Ｚ２＝Ｒ０３・Ｒ０４／（２・Ｒ０３＋Ｒ０４）、
Ｒ０１＝２・Ｗｃ１、
Ｒ０２＝４・Ｗｄ１・Ｗｃ１／（４・Ｗｃ１－Ｗｄ１）、
Ｒ０３＝２・Ｗｃ２、
Ｒ０４＝４・Ｗｄ２・Ｗｃ２／（４・Ｗｃ２－Ｗｄ２）、
Ｓｄは、電気回路１５におけるディファレンシャル信号の損失量、
Ｓｃは、電気回路１５におけるコモン信号の損失量、
Ｒ１は、接地抵抗６１及び接地抵抗６２の抵抗値、
Ｒ２は、入力側抵抗６５の抵抗値、
Ｒ３は、第一抵抗６６及び第二抵抗６７の抵抗値、
Ｒ４は、出力側抵抗６８の抵抗値、
Ｒ５は、接地抵抗６３及び接地抵抗６４の抵抗値、
Ｗｃ１は、入力側伝送路１３のコモンモード等価抵抗値、
Ｗｄ１は、入力側伝送路１３のディファレンシャルモード等価抵抗値、
Ｗｃ２は、出力側伝送路１４のコモンモード等価抵抗値、
Ｗｄ２は、出力側伝送路１４のディファレンシャルモード等価抵抗値
をそれぞれ示し、以下の条件を満たす。
（条件１）Ｒ３／Ｒ１＝√（Ｒ０１・Ｒ０３＋Ｒ３２）／Ｒ０１－１、
（条件２）Ｒ３／Ｒ５＝√（Ｒ０１・Ｒ０３＋Ｒ３２）／Ｒ０３－１、
（条件３）Ｒ３／ｒ２＝√（Ｚ１・Ｚ２＋Ｒ３２）／Ｚ１－１、
（条件４）Ｒ３／ｒ４＝√（Ｚ１・Ｚ２＋Ｒ３２）／Ｚ２－１。
抵抗値設定工程８２と異なる点は、Ｗｃ１，Ｗｄ１，Ｗｃ２，Ｗｄ２として、等価抵抗値測定工程９４で測定した実際の値を使用する点である。
このように、Ｗｃ１，Ｗｄ１，Ｗｃ２，Ｗｄ２として、等価抵抗値測定工程９４で測定した実際の値を使用して、抵抗値を算出するので、入力側伝送路１３及び出力側伝送路１４の長さｐ１，ｐ２は、伝送路長さ設定処理７０で算出される長さｐより短くてもよい。その場合、入力側伝送路１３及び出力側伝送路１４の先にある回路も含めて、長さｐの範囲内にある部分が、Ｗｃ１，Ｗｄ１，Ｗｃ２，Ｗｄ２に影響することになるので、その部分も含めて試作工程９１で試作する必要がある。
例えば、以下の式により計算されるＳｄ及びＳｃが、損失量設定工程９５で設定した損失量の範囲に入るように、Ｒ３の値を決定する。
Ｓｄ＝（Ｒ３＋√（Ｚ１・Ｚ２＋Ｒ３２））／√（Ｚ１・Ｚ２）
Ｓｃ＝（Ｒ３＋√（Ｒ０１・Ｒ０３＋Ｒ３２））／√（Ｒ０１・Ｒ０３）
そして、以下の式を計算することにより、Ｒ１、Ｒ２、Ｒ４、Ｒ５の値を計算する。
Ｒ１＝Ｒ３／√（Ｒ０１・Ｒ０３＋Ｒ３２）／Ｒ０１－１）
Ｒ２＝２・Ｒ１・ｒ２／（Ｒ１－ｒ２）
Ｒ５＝Ｒ３／√（Ｒ０１・Ｒ０３＋Ｒ３２）／Ｒ０３－１）
Ｒ４＝２・Ｒ５・ｒ４／（Ｒ５－ｒ４）
Ｗｃ１，Ｗｄ１，Ｗｃ２，Ｗｄ２として、等価抵抗値測定工程９４で測定した実際の値を使用するので、算出された各抵抗の抵抗値が、入手可能なチップ抵抗の抵抗値になるとは限らない。
その場合、入手可能なチップ抵抗の抵抗値のなかから、算出された各抵抗の抵抗値に近いものを選択し、各抵抗の抵抗値として設定してもよい。
また、Ｗｃ１，Ｗｄ１，Ｗｃ２，Ｗｄ２の値によっては、所望の減衰量を得ることができる抵抗値が存在しない場合がある。
例えば、条件１において、Ｒ３＞０かつＲ１＞０であるＲ３及びＲ１が存在するためには、Ｒ３２＞Ｒ０１（Ｒ０１－Ｒ０３）であることが必要である。
同様に、条件２において、Ｒ３＞０かつＲ５＞０であるＲ３及びＲ５が存在するためには、Ｒ３２＞Ｒ０３（Ｒ０３－Ｒ０１）であることが必要である。
また、条件３において、Ｒ３＞０かつＲ２＞０であるＲ３及びＲ２が存在するためには、Ｒ３２＞Ｚ１（Ｚ１－Ｚ２）かつＲ３２＞（Ｒ０３・Ｚ１－Ｒ０１・Ｚ２）／（Ｒ０１／Ｚ１－Ｚ１／Ｒ０１）であることが必要である。
更に、条件４において、Ｒ３＞０かつＲ４＞０であるＲ３及びＲ４が存在するためには、Ｒ３２＞Ｚ２（Ｚ２－Ｚ１）かつＲ３２＞（Ｒ０１・Ｚ２－Ｒ０３・Ｚ１）／（Ｒ０３／Ｚ２－Ｚ２／Ｒ０３）であることが必要である。
したがって、Ｒ３を十分に大きくすれば、条件１～条件４を満たす抵抗値は存在する。しかし、それでは、電気回路１５の減衰量が大きくなり過ぎてしまう場合がある。
例えば、Ｗｄ１＝９８．０Ω、Ｗｃ１＝２５．０Ω、Ｗｄ２＝８５．６Ω、Ｗｃ２＝２３．６Ωである場合、Ｒ３を６５．４Ω以上にしなければ、Ｒ２が負の値になってしまう。しかし、Ｒ３を６５．４Ωに設定すると、Ｓｄ＝３．１７（－１０．０ｄＢ）、Ｓｃ＝３．０２（－９．６ｄＢ）になる。したがって、電気回路１５の減衰量をそれよりも小さくすることはできない。
そこで、電気回路１５の減衰量をもっと小さくしたい場合は、各抵抗の抵抗値が正であるという縛りをなくして、Ｒ３の値をもっと小さく設定する。例えば、Ｒ３＝１５Ωに設定する。そうすると、他の抵抗の抵抗値は、計算上、Ｒ１＝８８９．８Ω、Ｒ２＝－８９８．１Ω、Ｒ４＝６１５．０Ω、Ｒ５＝１９４．４Ωとなる。
この場合、Ｒ２の値が負なので、このままでは、電気回路１５を実現することはできない。そこで、計算上の抵抗値が負の値になった場合は、十分に大きな抵抗値（例えば１ｋΩ以上。好ましくは１０ｋΩ以上）で代用する。あるいは、対応する抵抗（この例では入力側抵抗６５）を実装しない。
例えば、Ｒ２＝１０ｋΩで代用した場合、Ｓｄ＝１．４６（－３．３ｄＢ）、Ｓｃ＝１．３６（－２．６ｄＢ）になる。また、入力側抵抗６５を実装しない場合も、Ｓｄ＝１．４６（－３．３ｄＢ）、Ｓｃ＝１．３６（－２．６ｄＢ）と、同様の値になる。
各抵抗の抵抗値として計算上の値とは異なる値を使用するので、インピーダンス整合は不完全となる。しかし、上述したとおり、電磁気妨害低減装置１０は、反射波を減衰させることにより、共振の発生を防ぐものなので、インピーダンスを完全に整合させることよりも、所望の減衰量を得ることのほうが重要である。
このように、インピーダンス整合と所望の減衰量の達成とが両立しない場合は、所望の減衰量の達成を優先させることにより、ＥＭＩを改善することができる。
図８を参照して、代用する抵抗値と、ディファレンシャルモードの反射係数との関係について説明する。
上述した例、すなわち、Ｗｄ１＝９８．０Ω、Ｗｃ１＝２５．０Ω、Ｗｄ２＝８５．６Ω、Ｗｃ２＝２３．６Ωの場合において、Ｒ３＝１５Ωとした場合を線２０１、Ｒ３＝３０Ωとした場合を線２０２、Ｒ３＝５１Ωとした場合を線２０３、Ｒ３＝６４Ωとした場合を線２０４でそれぞれ示す。横軸は、計算上、負の値となるＲ２を代用する抵抗値、縦軸は、その場合のディファレンシャルモードにおける反射係数を示す。なお、代用するＲ２の値はコモンモードにおける反射係数には影響しないので、代用するＲ２の値にかかわらず、コモンモード反射係数は、０である。
このグラフを見てわかるとおり、代用するＲ２の値を１ｋΩ以上とすれば、ディファレンシャルモード反射係数が十分小さくなる。
なお、各抵抗の抵抗値として計算上の値とは異なる値を使用するので、電気回路１５の減衰量を再計算して、損失量設定工程９５で設定した損失量の範囲に入るかを確認してもよい。また、インピーダンス整合が不完全になり、反射が発生するので、反射係数を算出して、許容できる範囲内に入っているかを確認してもよい。
ディファレンシャルモードノイズとコモンモードノイズとでは、コモンモードノイズのほうがＥＭＩに対する影響が大きい。このため、ディファレンシャルモード等価抵抗値の整合と、コモンモード等価抵抗値の整合とが両立しない場合は、コモンモード等価抵抗値の整合を優先して、抵抗値を設定することが好ましい。
なお、上述した例において、Ｒ２の値が負になってしまうのは、上述した条件のうち、Ｒ３２＞Ｚ１（Ｚ１－Ｚ２）及びＲ３２＞（Ｒ０３・Ｚ１－Ｒ０１・Ｚ２）／（Ｒ０１／Ｚ１－Ｚ１／Ｒ０１）が満たされていないことが原因である。（Ｒ３２＝２２５Ω２に対して、Ｚ１（Ｚ１－Ｚ２）＝３０３．８Ω２、（Ｒ０３・Ｚ１－Ｒ０１・Ｚ２）／（Ｒ０１／Ｚ１－Ｚ１／Ｒ０１）＝４２７６Ω２）
したがって、例えばＺ１を小さくしたりＺ２を大きくしたりすることにより、Ｚ１（Ｚ１－Ｚ２）及び（Ｒ０３・Ｚ１－Ｒ０１・Ｚ２）／（Ｒ０１／Ｚ１－Ｚ１／Ｒ０１）を小さくして、Ｒ３２よりも小さくなるようにすれば、Ｒ２の値が負になるのを防ぐことができる。
Ｚ１を小さくするには、入力側伝送路１３のディファレンシャルモード等価抵抗値Ｗｄ１を小さくすればよい。また、Ｚ２を大きくするためには、出力側伝送路１４のディファレンシャルモード等価抵抗値Ｗｄ２を大きくすればよい。
例えば、Ｗｄ１＝９４.０Ω、Ｗｄ２＝８８．０Ωにすれば、Ｚ１（Ｚ１－Ｚ２）＝１４１．０Ω２、（Ｒ０３・Ｚ１－Ｒ０１・Ｚ２）／（Ｒ０１／Ｚ１－Ｚ１／Ｒ０１）＝１４８．６Ω２となるので、Ｒ３＝１５Ωとした場合でも、Ｒ１＝８８９．８Ω、Ｒ２＝１５．１７ｋΩ、Ｒ４＝２．６９７ｋΩ、Ｒ５＝１９４．４Ωとなり、抵抗値が負になることはない。
このように、計算の結果、実現できない抵抗値になってしまう場合は、入力側伝送路１３や出力側伝送路１４の設計を変更して、特性インピーダンスを変更してもよい。
また、入力側伝送路１３や出力側伝送路１４の設計を変更できない場合は、入力側伝送路１３や出力側伝送路１４の特性インピーダンスが、計算の結果得られる抵抗値が実現可能な値となる値であるものとして、各抵抗の抵抗値を決定してもよい。そうすれば、インピーダンスの整合は不完全となるが、所望の減衰量を得ることができるので、ＥＭＩを改善することができる。
図９を参照して、抵抗値設定処理９０ａについて説明する。
抵抗値設定処理９０ａでは、抵抗値設定処理９０と同様に、入力側伝送路１３及び出力側伝送路１４の特性インピーダンスを実際に測定し、測定した特性インピーダンスと整合するように、電気回路１５の各抵抗の抵抗値を決定する。
抵抗値設定処理９０ａは、例えば、試作工程９１と、信号周波数設定工程９２と、上限周波数算出工程９３ａと、等価抵抗値測定工程９４と、損失量設定工程９５と、抵抗値設定工程９６とを有する。
試作工程９１，信号周波数設定工程９２、損失量設定工程９５、抵抗値設定工程９６は、抵抗値設定処理９０と同様なので、説明を省略する。
上限周波数算出工程９３ａにおいて、信号周波数設定工程９２で設定した周波数ｆ０に基づいて、ベクトルネットワークアナライザ（ＶＮＡ）で用いる信号の上限周波数を算出する。ＶＮＡは、回路の特性インピーダンスではなく、周波数特性を測定する。しかし、ＶＮＡで測定した周波数特性をフーリエ逆変換することにより、ＴＤＲで測定するのと同様の特性インピーダンスを算出することができる。このようにして算出した特性インピーダンスの空間解像度は、ＶＮＡで使用する信号の周波数範囲に関係し、上限周波数が高いほど、空間解像度が高くなる。したがって、周波数ｆ０が低い場合は、空間解像度を高くする必要がないので、上限周波数は低くてよい。具体的に言うと、周波数ｆ０と、上限周波数ｆ１との間には、比例の関係がある。例えば、以下の式を使用して、周波数ｆ０から上限周波数ｆ１を算出する。
ｆ１＝ｋ・ｆ０
ただし、ｋは、所定の定数であり、例えば、ｋ＝０．９９。好ましくは、０．４５≦ｋ≦１．４８。
等価抵抗値測定工程９４において、上限周波数算出工程９３ａで算出した上限周波数ｆ１以下の周波数範囲の信号を用いて、ベクトルネットワークアナライザで、試作工程９１で作成した試作品の周波数特性を測定する。そして、測定した周波数特性から、試作品の特性インピーダンスを算出し、入力側伝送路１３と電気回路１５とが接続する位置３９における入力側伝送路１３のディファレンシャルモード等価抵抗値Ｗｄ１及びコモンモード等価抵抗値Ｗｃ１と、電気回路１５と出力側伝送路１４とが接続する位置４９における出力側伝送路１４のディファレンシャルモード等価抵抗値Ｗｄ２及びコモンモード等価抵抗値Ｗｃ２とを取得する。
このように、特性インピーダンスを測定する方法は、ＴＤＲに限らず、ＶＮＡであってもよい。
以上説明した実施形態は、本発明の理解を容易にするための一例である。本発明は、これに限定されるものではなく、添付の特許請求の範囲によって定義される範囲から逸脱することなく様々に修正し、変更し、追加し、又は除去したものを含む。これは、以上の説明から当業者に容易に理解することができる。
例えば、入力側伝送路や出力側伝送路は、分布定数回路ではなく、集中定数回路であってもよい。電気回路は、集中定数回路ではなく、分布定数回路であってもよい。
また、電磁気妨害低減装置による信号の減衰を補うため、例えば受信回路に増幅回路を設けてもよい。
また、電磁気妨害低減装置を試作する前に、コンピュータシミュレーションにより所望の特性インピーダンスを得ることができるかを確認してもよい。
１０ 電磁気妨害低減装置、１１，１１１，１２１ プリント配線板、１２ 接地パターン、１３ 入力側伝送路、３１，３２ 入力側伝送路パターン、１４ 出力側伝送路、３９，４９ 位置、４１，４２ 出力側伝送路パターン、１５ 電気回路、５１，５２ 入力端子パターン、５３，５４ 出力端子パターン、５５～５８ 接地端子パターン、６１～６４ 接地抵抗、６５ 入力側抵抗、６６ 第一抵抗、６７ 第二抵抗、６８ 出力側抵抗、６９ ジャンパー抵抗、７０ 伝送路長さ設定処理、７１ 最低周波数設計工程、７２ 伝送路長さ算出工程、７３ 第一長さ設定工程、７４ 第二長さ設定工程、８０ 伝送路設計処理、８１，９５ 損失量設定工程、８２，９６ 抵抗値設定工程、８３ 等価抵抗値算出工程、８４ 入力側伝送路設計工程、８５ 出力側伝送路設計工程、９０，９０ａ 抵抗値設定処理、９１ 試作工程、９２ 信号周波数設定工程、９３ 立ち上がり時間算出工程、９３ａ 上限周波数算出工程、９４ 等価抵抗値測定工程、１００ 有線通信システム、１１０ 送信装置、１１２，１２２ レセプタクル、１２０ 受信装置、１３１ ケーブル、１３２，１３３ プラグ、２０１～２０４ 線。

Claims (9)

  1. 所定の第一の長さを有し、ディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値が前記第一の長さにわたって一定である一対の入力側伝送路と、
    所定の第二の長さを有し、ディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値が前記第二の長さにわたって一定である一対の出力側伝送路と、
    前記入力側伝送路と、前記出力側伝送路との間に電気接続された電気回路と
    を有し、
    前記電気回路は、
    前記一対の入力側伝送路のうち第一の入力側伝送路に電気接続された第一入力端子と、
    前記一対の入力側伝送路のうち第二の入力側伝送路に電気接続された第二入力端子と、
    前記一対の出力側伝送路のうち第一の出力側伝送路に電気接続された第一出力端子と、
    前記一対の出力側伝送路のうち第二の出力側伝送路に電気接続された第二出力端子と、
    接地端子と、
    前記第一入力端子と前記接地端子との間に電気接続された第一接地抵抗と、
    前記第二入力端子と前記接地端子との間に電気接続された第二接地抵抗と、
    前記第一入力端子と前記第二入力端子との間に電気接続された入力側抵抗と、
    前記第一入力端子と前記第一出力端子との間に電気接続された第一抵抗と、
    前記第二入力端子と前記第二出力端子との間に電気接続された第二抵抗と、
    前記第一出力端子と前記接地端子との間に電気接続された第三接地抵抗と、
    前記第二出力端子と前記接地端子との間に電気接続された第四接地抵抗と、
    前記第一出力端子と前記第二出力端子との間に電気接続された出力側抵抗と
    を有する電磁気妨害低減装置を設計する設計方法において、
    前記電磁気妨害低減装置が低減すべきノイズ又は前記電磁気妨害低減装置を透過する信号の最低周波数を設定する最低周波数設定工程と、
    前記最低周波数設定工程で設定した前記最低周波数に基づいて、前記最低周波数に反比例する伝送路長さを算出する伝送路長さ算出工程と、
    前記第一の長さを、前記伝送路長さ算出工程で算出した前記伝送路長さ以上の長さに設定する第一長さ設定工程と、
    前記第二の長さを、前記伝送路長さ算出工程で算出した前記伝送路長さ以上の長さに設定する第二長さ設定工程と、
    前記第一接地抵抗と前記第二接地抵抗と前記入力側抵抗と前記第一抵抗と前記第二抵抗と前記第三接地抵抗と前記第四接地抵抗と前記出力側抵抗との抵抗値を設定する抵抗値設定工程と、
    前記抵抗値設定工程で設定した抵抗値に基づいて、前記電気回路の入力側及び出力側のディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値をそれぞれ算出する等価抵抗値算出工程と、
    前記入力側伝送路のディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値が、前記等価抵抗値算出工程で算出した前記電気回路の入力側のディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値と整合するよう、前記入力側伝送路を設計する入力側伝送路設計工程と、
    前記出力側伝送路のディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値が、前記等価抵抗値算出工程で算出した前記電気回路の出力側のディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値と整合するよう、前記出力側伝送路を設計する出力側伝送路設計工程と
    を備え、
    前記抵抗値設定工程において、前記第一接地抵抗と、前記第二接地抵抗と、前記入力側抵抗と、前記第一抵抗と、前記第二抵抗と、前記第三接地抵抗と、前記第四接地抵抗と、前記出力側抵抗との抵抗値として、市販されている入手可能なチップ抵抗の抵抗値のなかから選択した抵抗値を設定する、
    設計方法。
  2. 前記抵抗値設定工程において、以下の条件１から条件４をすべて満たす抵抗値Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５を算出し、前記第一接地抵抗及び前記第二接地抵抗の抵抗値を、算出した前記抵抗値Ｒ１に設定し、前記第三接地抵抗及び前記第四接地抵抗の抵抗値を、算出した前記抵抗値Ｒ５に設定し、前記第一抵抗及び前記第二抵抗の抵抗値を、算出した前記抵抗値Ｒ３に設定し、前記入力側抵抗の抵抗値を、算出した前記抵抗値Ｒ２に設定し、前記出力側抵抗の抵抗値を、算出した前記抵抗値Ｒ４に設定し、
    （条件１）Ｒ３／Ｒ１＝√（Ｒ０１・Ｒ０３＋Ｒ３２）／Ｒ０１－１、
    （条件２）Ｒ３／Ｒ５＝√（Ｒ０１・Ｒ０３＋Ｒ３２）／Ｒ０３－１、
    （条件３）Ｒ３／ｒ２＝√（Ｚ１・Ｚ２＋Ｒ３２）／Ｚ１－１、
    （条件４）Ｒ３／ｒ４＝√（Ｚ１・Ｚ２＋Ｒ３２）／Ｚ２－１
    ただし、
    ｒ２＝Ｒ１・Ｒ２／（２・Ｒ１＋Ｒ２）、
    ｒ４＝Ｒ５・Ｒ４／（２・Ｒ５＋Ｒ４）、
    Ｚ１＝Ｒ０１・Ｒ０２／（２・Ｒ０１＋Ｒ０２）、
    Ｚ２＝Ｒ０３・Ｒ０４／（２・Ｒ０３＋Ｒ０４）、
    Ｒ０１＝２・Ｗｃ１、
    Ｒ０２＝４・Ｗｄ１・Ｗｃ１／（４・Ｗｃ１－Ｗｄ１）、
    Ｒ０３＝２・Ｗｃ２、
    Ｒ０４＝４・Ｗｄ２・Ｗｃ２／（４・Ｗｃ２－Ｗｄ２）、
    Ｗｃ１は、前記第一入力端子及び前記第二入力端子に電気接続される入力側外部回路のコモンモード等価抵抗値、
    Ｗｄ１は、前記入力側外部回路のディファレンシャルモード等価抵抗値、
    Ｗｃ２は、前記第一出力端子及び前記第二出力端子に電気接続される出力側外部回路のコモンモード等価抵抗値、
    Ｗｄ２は、前記出力側外部回路のディファレンシャルモード等価抵抗値を、それぞれ示す、
    請求項１の設計方法。
  3. 前記電気回路における損失量を設定する損失量設定工程
    を更に備え、
    前記抵抗値設定工程において、前記電気回路における損失量が、前記損失量設定工程で設定する損失量になるよう、前記抵抗値を設定する、
    請求項１又は２の設計方法。
  4. 所定の第一の長さを有し、ディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値が前記第一の長さにわたって一定である一対の入力側伝送路と、
    所定の第二の長さを有し、ディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値が前記第二の長さにわたって一定である一対の出力側伝送路と、
    前記入力側伝送路と、前記出力側伝送路との間に電気接続された電気回路と
    を有し、
    前記電気回路は、
    前記一対の入力側伝送路のうち第一の入力側伝送路に電気接続された第一入力端子と、
    前記一対の入力側伝送路のうち第二の入力側伝送路に電気接続された第二入力端子と、
    前記一対の出力側伝送路のうち第一の出力側伝送路に電気接続された第一出力端子と、
    前記一対の出力側伝送路のうち第二の出力側伝送路に電気接続された第二出力端子と、
    接地端子と、
    前記第一入力端子と前記接地端子との間に電気接続された第一接地抵抗と、
    前記第二入力端子と前記接地端子との間に電気接続された第二接地抵抗と、
    前記第一入力端子と前記第二入力端子との間に電気接続された入力側抵抗と、
    前記第一入力端子と前記第一出力端子との間に電気接続された第一抵抗と、
    前記第二入力端子と前記第二出力端子との間に電気接続された第二抵抗と、
    前記第一出力端子と前記接地端子との間に電気接続された第三接地抵抗と、
    前記第二出力端子と前記接地端子との間に電気接続された第四接地抵抗と、
    前記第一出力端子と前記第二出力端子との間に電気接続された出力側抵抗と
    を有する電磁気妨害低減装置を設計する設計方法において、
    前記電磁気妨害低減装置が低減すべきノイズ又は前記電磁気妨害低減装置を透過する信号の最低周波数を設定する最低周波数設定工程と、
    前記最低周波数設定工程で設定した前記最低周波数に基づいて、前記最低周波数に反比例する伝送路長さを算出する伝送路長さ算出工程と、
    前記第一の長さを、前記伝送路長さ算出工程で算出した前記伝送路長さ以上の長さに設定する第一長さ設定工程と、
    前記第二の長さを、前記伝送路長さ算出工程で算出した前記伝送路長さ以上の長さに設定する第二長さ設定工程と、
    前記第一接地抵抗と前記第二接地抵抗と前記入力側抵抗と前記第三接地抵抗と前記第四接地抵抗と前記出力側抵抗とを接続せず、前記第一抵抗と前記第二抵抗との代わりにジャンパー抵抗を接続した前記電磁気妨害低減装置を試作する試作工程と、
    前記試作工程で試作した前記電磁気妨害低減装置の前記入力側伝送路の出力側及び前記出力側伝送路の入力側のディファレンシャルモード等価抵抗値及びコモンモード等価抵抗値を測定する等価抵抗値測定工程と、
    前記電気回路における損失量を設定する損失量設定工程と、
    前記第一接地抵抗と前記第二接地抵抗と前記入力側抵抗と前記第一抵抗と前記第二抵抗と前記第三接地抵抗と前記第四接地抵抗と前記出力側抵抗との抵抗値として、入手可能なチップ抵抗の抵抗値のなかから選択した抵抗値を設定する抵抗値設定工程と
    を備え、
    前記抵抗値設定工程において、前記等価抵抗値測定工程で測定した等価抵抗値に基づいて、前記電気回路における損失量が、前記損失量設定工程で設定した損失量になるよう、前記抵抗値を選択する、
    設計方法。
  5. 前記抵抗値設定工程において、以下の条件１から条件４をすべて満たす抵抗値Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５を算出し、前記第一接地抵抗及び前記第二接地抵抗の抵抗値を、入手可能なチップ抵抗の抵抗値のなかから、算出した前記抵抗値Ｒ１に近い抵抗値を選択して設定し、前記第三接地抵抗及び前記第四接地抵抗の抵抗値を、入手可能なチップ抵抗の抵抗値のなかから、算出した前記抵抗値Ｒ５に近い抵抗値を選択して設定し、前記第一抵抗及び前記第二抵抗の抵抗値を、入手可能なチップ抵抗の抵抗値のなかから、算出した前記抵抗値Ｒ３に近い抵抗値を選択して設定し、算出した前記抵抗値Ｒ２が正の値である場合に、前記入力側抵抗の抵抗値を、入手可能なチップ抵抗の抵抗値のなかから、前記抵抗値Ｒ２に近い抵抗値を選択して設定し、算出した前記抵抗値Ｒ２が負の値である場合に、前記入力側抵抗の抵抗値を１ｋΩ以上の所定の値に設定し、算出した前記抵抗値Ｒ４が正の値である場合に、前記出力側抵抗の抵抗値を、入手可能なチップ抵抗の抵抗値のなかから、前記抵抗値Ｒ４に近い抵抗値を選択して設定し、算出した前記抵抗値Ｒ４が負の値である場合に、前記出力側抵抗の抵抗値を１ｋΩ以上の所定の値に設定し、
    （条件１）Ｒ３／Ｒ１＝√（Ｒ０１・Ｒ０３＋Ｒ３２）／Ｒ０１－１、
    （条件２）Ｒ３／Ｒ５＝√（Ｒ０１・Ｒ０３＋Ｒ３２）／Ｒ０３－１、
    （条件３）Ｒ３／ｒ２＝√（Ｚ１・Ｚ２＋Ｒ３２）／Ｚ１－１、
    （条件４）Ｒ３／ｒ４＝√（Ｚ１・Ｚ２＋Ｒ３２）／Ｚ２－１
    ただし、
    ｒ２＝Ｒ１・Ｒ２／（２・Ｒ１＋Ｒ２）、
    ｒ４＝Ｒ５・Ｒ４／（２・Ｒ５＋Ｒ４）、
    Ｚ１＝Ｒ０１・Ｒ０２／（２・Ｒ０１＋Ｒ０２）、
    Ｚ２＝Ｒ０３・Ｒ０４／（２・Ｒ０３＋Ｒ０４）、
    Ｒ０１＝２・Ｗｃ１、
    Ｒ０２＝４・Ｗｄ１・Ｗｃ１／（４・Ｗｃ１－Ｗｄ１）、
    Ｒ０３＝２・Ｗｃ２、
    Ｒ０４＝４・Ｗｄ２・Ｗｃ２／（４・Ｗｃ２－Ｗｄ２）、
    Ｗｃ１は、前記第一入力端子及び前記第二入力端子に電気接続される入力側外部回路のコモンモード等価抵抗値、
    Ｗｄ１は、前記入力側外部回路のディファレンシャルモード等価抵抗値、
    Ｗｃ２は、前記第一出力端子及び前記第二出力端子に電気接続される出力側外部回路のコモンモード等価抵抗値、
    Ｗｄ２は、前記出力側外部回路のディファレンシャルモード等価抵抗値を、それぞれ示す、
    請求項４の設計方法。
  6. 前記抵抗値設定工程において、算出した前記抵抗値Ｒ２が負の値である場合に、前記第一入力端子と前記第二入力端子との間に前記入力側抵抗を電気接続しないこととする、
    請求項５の設計方法。
  7. 前記抵抗値設定工程において、算出した前記抵抗値Ｒ４が負の値である場合に、前記第一出力端子と前記第二出力端子との間に前記出力側抵抗を電気接続しないこととする、
    請求項５の設計方法。
  8. 前記電磁気妨害低減装置が透過すべき信号の周波数を設定する信号周波数設定工程と、
    前記信号周波数設定工程で設定した前記信号の周波数に基づいて、前記信号の周波数に反比例する立ち上がり時間を算出する立ち上がり時間算出工程と
    を更に備え、
    前記等価抵抗値測定工程において、前記立ち上がり時間算出工程で算出した立ち上がり時間以下の立ち上がり時間を有する信号を用いて、時間領域反射率測定法で等価抵抗値を測定する、
    請求項４乃至７いずれかの設計方法。
  9. 前記電磁気妨害低減装置が透過すべき信号の周波数を設定する信号周波数設定工程と、
    前記信号周波数設定工程で設定した前記信号の周波数に基づいて、前記信号の周波数に比例する上限周波数を算出する上限周波数算出工程と
    を更に備え、
    前記等価抵抗値測定工程において、前記上限周波数算出工程で算出した上限周波数以下の周波数範囲においてベクトルネットワークアナライザを用いて周波数特性を測定し、測定した周波数特性に基づいて等価抵抗値を算出する、
    請求項４乃至７いずれかの設計方法。
JP2022086762A 2022-05-27 2022-05-27 電磁気妨害低減装置及び電気回路の設計方法 Active JP7227662B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022086762A JP7227662B1 (ja) 2022-05-27 2022-05-27 電磁気妨害低減装置及び電気回路の設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022086762A JP7227662B1 (ja) 2022-05-27 2022-05-27 電磁気妨害低減装置及び電気回路の設計方法

Publications (2)

Publication Number Publication Date
JP7227662B1 true JP7227662B1 (ja) 2023-02-22
JP2023174100A JP2023174100A (ja) 2023-12-07

Family

ID=85277855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022086762A Active JP7227662B1 (ja) 2022-05-27 2022-05-27 電磁気妨害低減装置及び電気回路の設計方法

Country Status (1)

Country Link
JP (1) JP7227662B1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101649A (ja) 2004-11-22 2005-04-14 Nec Corp 半導体回路およびその製造方法
JP2013115409A (ja) 2011-12-01 2013-06-10 Renesas Electronics Corp 半導体パッケージ
DE102013015736A1 (de) 2013-09-20 2014-04-10 Daimler Ag Antennenanpassungsschaltung
JP2017059517A (ja) 2015-02-27 2017-03-23 セイコーエプソン株式会社 電子機器、およびプリンター
US20170149394A1 (en) 2015-11-25 2017-05-25 Mediatek Inc. Matching network circuit and Radio-Frequency Power Amplifier with Odd Harmonic Rejection and Even Harmonic Rejection and Method of Adjusting Symmetry of Differential Signals
JP2021141437A (ja) 2020-03-05 2021-09-16 本多通信工業株式会社 電気回路、電気コネクタ、電気コネクタアセンブリ
US20210320594A1 (en) 2020-04-13 2021-10-14 Advanced Energy Industries, Inc. Input impedance networks with power recovery

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61274401A (ja) * 1985-05-29 1986-12-04 Nippon Hoso Kyokai <Nhk> ストリツプ線路型方向性結合器
JP3200247B2 (ja) * 1993-07-27 2001-08-20 花王株式会社 油性化粧料

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101649A (ja) 2004-11-22 2005-04-14 Nec Corp 半導体回路およびその製造方法
JP2013115409A (ja) 2011-12-01 2013-06-10 Renesas Electronics Corp 半導体パッケージ
DE102013015736A1 (de) 2013-09-20 2014-04-10 Daimler Ag Antennenanpassungsschaltung
JP2017059517A (ja) 2015-02-27 2017-03-23 セイコーエプソン株式会社 電子機器、およびプリンター
US20170149394A1 (en) 2015-11-25 2017-05-25 Mediatek Inc. Matching network circuit and Radio-Frequency Power Amplifier with Odd Harmonic Rejection and Even Harmonic Rejection and Method of Adjusting Symmetry of Differential Signals
JP2021141437A (ja) 2020-03-05 2021-09-16 本多通信工業株式会社 電気回路、電気コネクタ、電気コネクタアセンブリ
US20210320594A1 (en) 2020-04-13 2021-10-14 Advanced Energy Industries, Inc. Input impedance networks with power recovery

Also Published As

Publication number Publication date
JP2023174100A (ja) 2023-12-07

Similar Documents

Publication Publication Date Title
US7446624B2 (en) Transmission line and wiring forming method
US9577852B2 (en) Common-mode suppressor based on differential transmission line
JP5819007B2 (ja) 直交補償ネットワークを用いた補償ネットワーク
US10524351B2 (en) Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material
US20140022030A1 (en) Signal transmission circuit and signal transmission cell thereof
JPWO2014115578A1 (ja) プリント配線基板、電子機器及び配線接続方法
JPWO2012133755A1 (ja) 伝送システムとバックプレーンシステム構築方法
JP6892126B2 (ja) 積層基板に形成した高速差動伝送線路
De Paulis et al. EBG-based common-mode stripline filters: Experimental investigation on interlayer crosstalk
TW201818596A (zh) 共模訊號吸收器及其等效電路
JP7227662B1 (ja) 電磁気妨害低減装置及び電気回路の設計方法
US20100301965A1 (en) Waveguide System with Differential Waveguide
JP2018011055A (ja) クロストーク及び反射損失を調整するプラグコネクタ
JP2021141437A (ja) 電気回路、電気コネクタ、電気コネクタアセンブリ
Ryu et al. Signal Integrity Analysis of Notch-Routing to Reduce Near-End Crosstalk for Tightly Coupled and Short Microstrip Channel
Broomall et al. Extending the useful range of copper interconnects for high data rate signal transmission
JP2016207834A (ja) 印刷配線板
Mechaik An evaluation of single-ended and differential impedance in PCBs
JP2021158195A (ja) 信号伝送回路およびプリント基板
Lin et al. A broadband filter design for common-mode noise suppression with multilayer mushroom structure in differential transmission line
Zhang et al. Transmission Line Intra-pair Skew Analysis and Management on PCIe 6.0
JP2021019217A (ja) ４相電力分配器及び電子機器
Vladuta et al. HIGH FREQUENCY COMMON-MODE NOISE IN SERDES CIRCUITS’OPTIMIZED INTERCONNECTIONS
Chuang et al. A new common-mode EMI suppression technique for GHz differential signals crossing slotted reference planes
JP7517851B2 (ja) 結合回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221104

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20221104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230203

R150 Certificate of patent or registration of utility model

Ref document number: 7227662

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150