JP2021141437A

JP2021141437A - 電気回路、電気コネクタ、電気コネクタアセンブリ

Info

Publication number: JP2021141437A
Application number: JP2020037697A
Authority: JP
Inventors: 慎司渡邉; Shinji Watanabe
Original assignee: Honda Tsushin Kogyo Co Ltd
Current assignee: Honda Tsushin Kogyo Co Ltd
Priority date: 2020-03-05
Filing date: 2020-03-05
Publication date: 2021-09-16
Anticipated expiration: 2040-03-05
Also published as: JP7212950B2

Abstract

【課題】回路接続部におけるＥＭＣを改善する。【解決手段】抵抗３１は、入力端子２１と接地端子２５との間に電気接続されている。抵抗３２は、入力端子２２と接地端子２５との間に電気接続されている。抵抗３５は、入力端子２１と入力端子２２との間に電気接続されている。抵抗３７は、入力端子２１と出力端子２３との間に電気接続されている。抵抗３８は、入力端子２２と出力端子２４との間に電気接続されている。抵抗３３は、出力端子２３と接地端子２５との間に電気接続されている。抵抗３４は、出力端子２４と接地端子２５との間に電気接続されている。抵抗３６は、出力端子２３と出力端子２４との間に電気接続されている。【選択図】図１

Description

本発明は、電気回路と、前記電気回路を備える電気コネクタ及び電気コネクタアセンブリとに関する。

１０ギガビット毎秒（Ｇｂｐｓ）程度又はそれを超える高速大容量伝送では、電磁的両立性（ＥＭＣ）が重視される。ＥＭＣには、電磁気妨害感受（ＥＭＳ）と、電磁気妨害（ＥＭＩ）とがある。ＥＭＳは、外部からのノイズの影響を意味し、ＥＭＩは、外部へのノイズの放射を意味する。
平衡接続方式では、外部からのノイズが二本の信号線に対してほぼ同じ影響を及ぼすため、二本の信号線を介した信号の差分をとることにより、外部からのノイズの影響を低減する。
等価インピーダンスが異なる回路同士を接続すると、信号が反射することが知られている。そこで、インピーダンス整合回路を設けて、インピーダンスを整合させることにより、信号の反射を防ぐ。
平衡接続方式には、二本の信号線の間のインピーダンスであるディファレンシャルモードインピーダンス（ノーマルモードインピーダンスともいう。）と、外部との間のインピーダンスであるコモンモードインピーダンスとがある。
このうち、信号の伝達に関わるのは、ディファレンシャルモードインピーダンスである。ディファレンシャルモードインピーダンスを整合させることにより、伝達される信号の減衰を防ぐことができるので、ＥＭＳが改善する。
また、ＥＭＩには、ディファレンシャルモードだけでなく、コモンモードも関係する。したがって、ディファレンシャルモードインピーダンスだけでなく、コモンモードインピーダンスも整合させることにより、ＥＭＩを改善することができる。
すなわち、二つのモードのインピーダンスをそれぞれ整合させることにより、ＥＭＣが改善する。
特許文献１には、ディファレンシャルモードインピーダンスと、コモンモードインピーダンスとを、ともに整合させる回路が開示されている。
また、特許文献２には、平衡接続方式における信号の信頼性を向上させるためのイコライザ回路が開示されている。

特開２０１２−０４４２４８号公報特開２００５−２３５５１６号公報

特許文献１に記載された回路は、入力側のディファレンシャルモード等価抵抗値が出力側のディファレンシャルモード等価抵抗値よりも小さい場合には適用できない。
また、特許文献２に記載された回路は、インピーダンス整合を考慮していない。
本発明は、このような課題を解決することを目的とする。

電気回路は、第一入力端子と、第二入力端子と、第一出力端子と、第二出力端子と、接地端子と、前記第一入力端子と前記接地端子との間に電気接続された第一接地抵抗と、前記第二入力端子と前記接地端子との間に電気接続された第二接地抵抗と、前記第一入力端子と前記第二入力端子との間に電気接続された入力側抵抗と、前記第一入力端子と前記第一出力端子との間に電気接続された第一インピーダンスと、前記第二入力端子と前記第二出力端子との間に電気接続された第二インピーダンスと、前記第一出力端子と前記接地端子との間に電気接続された第三接地抵抗と、前記第二出力端子と前記接地端子との間に電気接続された第四接地抵抗と、前記第一出力端子と前記第二出力端子との間に電気接続された出力側抵抗とを備える。
これにより、入力側及び出力側のディファレンシャルモード等価抵抗値にかかわらず、二つのモードのインピーダンスをそれぞれ整合させ、ＥＭＣを改善することができる。
前記第一インピーダンス及び前記第二インピーダンスは、いずれも、抵抗であってもよいし、抵抗とコンデンサとの並列回路であってもよい。
前記第一インピーダンスのコンデンサと、前記第二インピーダンスのコンデンサとは、同一の静電容量値を有してもよい。
前記第一接地抵抗と、前記第二接地抵抗とは、同一の抵抗値Ｒ１を有してもよい。前記第三接地抵抗と、前記第四接地抵抗とは、同一の抵抗値Ｒ５を有してもよい。前記第一インピーダンスの抵抗と、前記第二インピーダンスの抵抗とは、同一の抵抗値Ｒ３を有してもよい。Ｒ３／Ｒ１＝√［Ｒ０３／Ｒ０１＋（Ｒ３／Ｒ０１）^２］−１、かつ、Ｒ３／Ｒ５＝√［Ｒ０１／Ｒ０３＋（Ｒ３／Ｒ０３）^２］−１、かつ、Ｒ３／ｒ２＝√［Ｚ２／Ｚ１＋（Ｒ３／Ｚ１）^２］−１、かつ、Ｒ３／ｒ４＝√［Ｚ１／Ｚ２＋（Ｒ３／Ｚ２）^２］−１（ただし、ｒ２＝Ｒ１・Ｒ２／（２・Ｒ１＋Ｒ２）、ｒ４＝Ｒ５・Ｒ４／（２・Ｒ５＋Ｒ４）、Ｚ１＝Ｒ０１・Ｒ０２／（２・Ｒ０１＋Ｒ０２）、Ｚ２＝Ｒ０３・Ｒ０４／（２・Ｒ０３＋Ｒ０４）、Ｒ０１＝２・Ｗｃ１、Ｒ０２＝４・Ｗｄ１・Ｗｃ１／（４・Ｗｃ１−Ｗｄ１）、Ｒ０３＝２・Ｗｃ２、Ｒ０４＝４・Ｗｄ２・Ｗｃ２／（４・Ｗｃ２−Ｗｄ２）、Ｒ２は、前記入力側抵抗の抵抗値、Ｒ４は、前記出力側抵抗の抵抗値、Ｗｃ１は、前記第一入力端子及び前記第二入力端子に電気接続される入力側外部回路のコモンモード等価抵抗値、Ｗｄ１は、前記入力側外部回路のディファレンシャルモード等価抵抗値、Ｗｃ２は、前記第一出力端子及び前記第二出力端子に電気接続される出力側外部回路のコモンモード等価抵抗値、Ｗｄ２は、前記出力側外部回路のディファレンシャルモード等価抵抗値を、それぞれ示す。）であってもよい。
前記電気回路を前記第一入力端子及び前記第二入力端子に電気接続される入力側外部回路から見たコモンモード等価抵抗値は、前記入力側外部回路のコモンモード等価抵抗値と整合してもよい。前記電気回路を前記入力側外部回路から見たディファレンシャルモード等価抵抗値は、前記入力側外部回路のディファレンシャルモード等価抵抗値と整合してもよい。前記電気回路を前記第一出力端子及び前記第二出力端子に電気接続される出力側外部回路から見たコモンモード等価抵抗値は、前記出力側外部回路のコモンモード等価抵抗値と整合してもよい。前記電気回路を前記出力側外部回路から見たディファレンシャルモード等価抵抗値は、前記出力側外部回路のディファレンシャルモード等価抵抗値と整合してもよい。
これにより、二つのモードのインピーダンスがそれぞれ整合するので、ＥＭＣを改善することができる。
電気コネクタは、上述した電気回路を備えてもよい。
電気コネクタアセンブリは、第一コンタクトと、第二コンタクトとを有する第一電気コネクタと、第三コンタクトと、第四コンタクトとを有し、前記第一電気コネクタに接続されることにより、前記第三コンタクトが前記第一コンタクトと接触して電気接続され、前記第四コンタクトが前記第二コンタクトと接触して電気接続される第二電気コネクタとを備えてもよい。前記第一電気コネクタと、前記第二電気コネクタとが接続されることにより、上述した電気回路が形成されてもよい。
前記第一電気コネクタは、前記第一接地抵抗と、前記第二接地抵抗と、前記入力側抵抗とを含んでもよい。前記第二電気コネクタは、前記第三接地抵抗と、前記第四接地抵抗と、前記出力側抵抗とを含んでもよい。前記第一インピーダンスは、前記第一コンタクトと前記第三コンタクトとを含む回路の等価インピーダンスによって構成されてもよい。前記第二インピーダンスは、前記第二コンタクトと前記第四コンタクトとを含む回路の等価インピーダンスによって構成されてもよい。
これにより、信号の減衰を抑えることができる。

例示的な電気回路１０Ａを示す電気回路図。例示的な電気コネクタアセンブリ８０を示す電気回路図。例示的な電気回路１０Ｂを示す電気回路図。

図１に示すとおり、電気回路１０Ａは、一対の入力端子２１，２２と、一対の出力端子２３，２４と、接地端子２５と、八個の抵抗３１〜３８とを有する。
入力端子２１，２２には、平衡接続方式の電気回路（例えば、パドルカード基板、カードエッジ基板、フレキシブル基板などの基板上に形成された電気回路や、信号ケーブルなど）が電気接続される。
出力端子２３，２４には、平衡接続方式の電気回路（例えば、パドルカード基板、カードエッジ基板、フレキシブル基板などの基板上に形成された電気回路や、信号ケーブルなど）が電気接続される。
接地端子２５は、グランド又はアースに電気接続される。
抵抗３１は、抵抗値がＲ１であり、入力端子２１と接地端子２５との間に電気接続されている。抵抗３２は、抵抗値が抵抗３１と同じＲ１であり、入力端子２２と接地端子２５との間に電気接続されている。抵抗３３は、抵抗値がＲ５であり、出力端子２３と接地端子２５との間に電気接続されている。抵抗３４は、抵抗値が抵抗３３と同じＲ５であり、出力端子２４と接地端子２５との間に電気接続されている。抵抗３５は、抵抗値がＲ２であり、入力端子２１と入力端子２２との間に電気接続されている。抵抗３６は、抵抗値がＲ４であり、出力端子２３と出力端子２４との間に電気接続されている。抵抗３７は、抵抗値がＲ３であり、入力端子２１と出力端子２３との間に電気接続されている。抵抗３８は、抵抗値が抵抗３７と同じＲ３であり、入力端子２２と出力端子２４との間に電気接続されている。

電気回路１０Ａは、入力端子２１，２２に接続される信号線を含む入力側外部回路と、出力端子２３，２４に接続される信号線を含む出力側外部回路との間で、ディファレンシャルモードインピーダンス及びコモンモードインピーダンスをそれぞれ整合させる。

入力側外部回路のディファレンシャルモードインピーダンスをＷｄ１、入力側外部回路のコモンモードインピーダンスをＷｃ１、出力側外部回路のディファレンシャルモードインピーダンスをＷｄ２、出力側外部回路のコモンモードインピーダンスをＷｃ２とすると、以下の条件をすべて満たすとき、ディファレンシャルモードインピーダンス及びコモンモードインピーダンスがともに整合する。

（条件１）Ｒ３／Ｒ１＝√（Ｒ０１・Ｒ０３＋Ｒ３^２）／Ｒ０１−１、
（条件２）Ｒ３／Ｒ５＝√（Ｒ０１・Ｒ０３＋Ｒ３^２）／Ｒ０３−１、
（条件３）Ｒ３／ｒ２＝√（Ｚ１・Ｚ２＋Ｒ３^２）／Ｚ１−１、
（条件４）Ｒ３／ｒ４＝√（Ｚ１・Ｚ２＋Ｒ３^２）／Ｚ２−１。
ただし、
ｒ２＝Ｒ１・Ｒ２／（２・Ｒ１＋Ｒ２）、
ｒ４＝Ｒ５・Ｒ４／（２・Ｒ５＋Ｒ４）、
Ｚ１＝Ｒ０１・Ｒ０２／（２・Ｒ０１＋Ｒ０２）、
Ｚ２＝Ｒ０３・Ｒ０４／（２・Ｒ０３＋Ｒ０４）、
Ｒ０１＝２・Ｗｃ１、
Ｒ０２＝４・Ｗｄ１・Ｗｃ１／（４・Ｗｃ１−Ｗｄ１）、
Ｒ０３＝２・Ｗｃ２、
Ｒ０４＝４・Ｗｄ２・Ｗｃ２／（４・Ｗｃ２−Ｗｄ２）。

上記条件１〜４を満たすＲ１〜Ｒ５が存在するためには、以下の条件を満たす必要がある。
（条件５）Ｒ０１・Ｒ０３＋Ｒ３^２＞Ｒ０１^２
（条件６）Ｒ０１・Ｒ０３＋Ｒ３^２＞Ｒ０３^２
（条件７）Ｚ１・Ｚ２＋Ｒ３^２＞Ｚ１^２
（条件８）Ｚ１・Ｚ２＋Ｒ３^２＞Ｚ２^２

条件５，６より、Ｒ３＞√（Ｒ０ｍａｘ・ΔＲ０）。ただし、Ｒ０ｍａｘは、Ｒ０１とＲ０３とのうち、どちらか大きいほうを示し、ΔＲ０は、Ｒ０１とＲ０３との差の絶対値を示す。
条件７，８より、Ｒ３＞√（Ｚｍａｘ・ΔＺ）。ただし、Ｚｍａｘは、Ｚ１とＺ２とのうち、どちらか大きいほうを示し、ΔＺは、Ｚ１とＺ２との差の絶対値を示す。

すなわち、Ｒ０１がＲ０３より小さい場合だけでなく、Ｒ０１がＲ０３より大きい場合であっても、上記の条件を満たすようＲ１〜Ｒ５の値を設定すれば、二つのモードのインピーダンスをそれぞれ整合させることができる。

なお、抵抗３７，３８は、信号の伝達経路に挿入されているので、Ｒ３が大きいと、信号の減衰が大きくなる。したがって、Ｒ３の値は、上述した条件を満たす範囲内で、なるべく小さい値に設定することが好ましい。

図２に示すとおり、電気コネクタアセンブリ８０は、二つの電気コネクタ８１，８２を有する。
電気コネクタ８１は、一対の入力端子２１，２２と、接地端子２５と、三個の抵抗３１，３２，３５と、二つのコンタクト６１，６２とを有する。コンタクト６１は、内部抵抗を有し、入力端子２１に電気接続されている。コンタクト６２は、内部抵抗を有し、入力端子２２に電気接続されている。
電気コネクタ８２は、一対の出力端子２３，２４と、接地端子２５と、三個の抵抗３３，３４，３６と、二つのコンタクト６３，６４とを有する。コンタクト６３は、内部抵抗を有し、出力端子２３に電気接続されている。コンタクト６４は、内部抵抗を有し、出力端子２４に電気接続されている。

電気コネクタ８１と電気コネクタ８２とを接続すると、コンタクト６１とコンタクト６３とが接触して電気接続し、コンタクト６２とコンタクト６４とが接触して電気接続する。コンタクト６１の内部抵抗とコンタクト６３の内部抵抗とが直列に電気接続されることにより形成された直列回路は、上述した電気回路１０Ａの抵抗３７に相当する。同様に、コンタクト６２の内部抵抗とコンタクト６４の内部抵抗とが直列に電気接続されることにより形成された直列回路は、上述した電気回路１０Ａの抵抗３８に相当する。これにより、全体として、上述した電気回路１０Ａに相当する回路が形成される。

上述したように、抵抗３７，３８は、信号の伝達経路に挿入されているので、信号の減衰を生じる。コンタクト６１〜６４の内部抵抗についても同様である。コンタクト６１〜６４の内部抵抗を抵抗３７，３８として利用することにより、信号の伝達経路に挿入される抵抗を減らすことができるので、信号の減衰を抑えることができる。

なお、コンタクト６１の内部抵抗とコンタクト６３の内部抵抗とによる直列回路の等価抵抗値が、上述した条件を満たすＲ３の値よりも小さい場合には、コンタクト６１と入力端子２１との間、及び、コンタクト６３と出力端子２３との間のうち少なくともいずれかに、抵抗を介在させ、等価抵抗値を大きくしてもよい。コンタクト６２とコンタクト６４とについても、同様である。

言うまでもなく、このように電気回路１０Ａの一部を、電気コネクタ８１と電気コネクタ８２とに分けて設けるのではなく、電気回路１０Ａの全部を、電気コネクタ８１及び電気コネクタ８２のいずれか一方に設けてもよい。
あるいは、電気コネクタ８１及び電気コネクタ８２の両方に電気回路１０Ａを設けてもよい。
また、電気回路１０Ａを、電気コネクタに設けるのではなく、電気コネクタが装着される基板上に設けてもよい。

図３に示すとおり、電気回路１０Ｂは、上述した電気回路１０Ａと同様であるが、更に、二つのコンデンサ４７，４８を有する。
コンデンサ４７は、入力端子２１と出力端子２３との間に、抵抗３７と並列に電気接続されている。
コンデンサ４８は、入力端子２２と出力端子２４との間に、抵抗３８と並列に電気接続されている。

信号の伝達経路に挿入された抵抗とコンデンサとの並列回路は、イコライザ回路として機能し、アイパターンを改善することができる。これにより、信号の品質が向上する。

アイパターン改善のためのイコライザ回路を、インピーダンス整合のための回路とは別に設けるのではなく、抵抗３７，３８を、インピーダンス整合のための回路と、イコライザ回路とで兼用することにより、信号の伝達経路に挿入される抵抗を減らすことができるので、信号の減衰を抑えることができる。

以上説明した実施形態は、本発明の理解を容易にするための一例である。本発明は、これに限定されるものではなく、添付の特許請求の範囲によって定義される範囲から逸脱することなく様々に修正し、変更し、追加し、又は除去したものを含む。これは、以上の説明から当業者に容易に理解することができる。

１０Ａ，１０Ｂ電気回路、２１，２２入力端子、２３，２４出力端子、２５接地端子、３１，３２，３３，３４，３５，３６，３７，３８抵抗、４７，４８コンデンサ、６１，６２，６３，６４コンタクト、８０電気コネクタアセンブリ、８１，８２電気コネクタ。

Claims

第一入力端子と、第二入力端子と、第一出力端子と、第二出力端子と、接地端子とを有し、
前記第一入力端子と前記接地端子との間に電気接続された第一接地抵抗と、
前記第二入力端子と前記接地端子との間に電気接続された第二接地抵抗と、
前記第一入力端子と前記第二入力端子との間に電気接続された入力側抵抗と、
前記第一入力端子と前記第一出力端子との間に電気接続された第一インピーダンスと、
前記第二入力端子と前記第二出力端子との間に電気接続された第二インピーダンスと、
前記第一出力端子と前記接地端子との間に電気接続された第三接地抵抗と、
前記第二出力端子と前記接地端子との間に電気接続された第四接地抵抗と、
前記第一出力端子と前記第二出力端子との間に電気接続された出力側抵抗と
を備える、電気回路。
前記第一インピーダンス及び前記第二インピーダンスは、いずれも、抵抗である、
請求項１の電気回路。
前記第一インピーダンス及び前記第二インピーダンスは、いずれも、抵抗とコンデンサとの並列回路である、
請求項１の電気回路。
前記第一インピーダンスのコンデンサと、前記第二インピーダンスのコンデンサとは、同一の静電容量値を有する、
請求項３の電気回路。
前記第一接地抵抗と、前記第二接地抵抗とは、同一の抵抗値Ｒ１を有し、
前記第三接地抵抗と、前記第四接地抵抗とは、同一の抵抗値Ｒ５を有し、
前記第一インピーダンスの抵抗と、前記第二インピーダンスの抵抗とは、同一の抵抗値Ｒ３を有し、
Ｒ３／Ｒ１＝√（Ｒ０１・Ｒ０３＋Ｒ３^２）／Ｒ０１−１、かつ、
Ｒ３／Ｒ５＝√（Ｒ０１・Ｒ０３＋Ｒ３^２）／Ｒ０３−１、かつ、
Ｒ３／ｒ２＝√（Ｚ１・Ｚ２＋Ｒ３^２）／Ｚ１−１、かつ、
Ｒ３／ｒ４＝√（Ｚ１・Ｚ２＋Ｒ３^２）／Ｚ２−１（ただし、
ｒ２＝Ｒ１・Ｒ２／（２・Ｒ１＋Ｒ２）、
ｒ４＝Ｒ５・Ｒ４／（２・Ｒ５＋Ｒ４）、
Ｚ１＝Ｒ０１・Ｒ０２／（２・Ｒ０１＋Ｒ０２）、
Ｚ２＝Ｒ０３・Ｒ０４／（２・Ｒ０３＋Ｒ０４）、
Ｒ０１＝２・Ｗｃ１、
Ｒ０２＝４・Ｗｄ１・Ｗｃ１／（４・Ｗｃ１−Ｗｄ１）、
Ｒ０３＝２・Ｗｃ２、
Ｒ０４＝４・Ｗｄ２・Ｗｃ２／（４・Ｗｃ２−Ｗｄ２）、
Ｒ２は、前記入力側抵抗の抵抗値、
Ｒ４は、前記出力側抵抗の抵抗値、
Ｗｃ１は、前記第一入力端子及び前記第二入力端子に電気接続される入力側外部回路のコモンモード等価抵抗値、
Ｗｄ１は、前記入力側外部回路のディファレンシャルモード等価抵抗値、
Ｗｃ２は、前記第一出力端子及び前記第二出力端子に電気接続される出力側外部回路のコモンモード等価抵抗値、
Ｗｄ２は、前記出力側外部回路のディファレンシャルモード等価抵抗値を、それぞれ示す。）である、
請求項２乃至４いずれかの電気回路。
前記電気回路を前記第一入力端子及び前記第二入力端子に電気接続される入力側外部回路から見たコモンモード等価抵抗値は、前記入力側外部回路のコモンモード等価抵抗値と整合し、
前記電気回路を前記入力側外部回路から見たディファレンシャルモード等価抵抗値は、前記入力側外部回路のディファレンシャルモード等価抵抗値と整合し、
前記電気回路を前記第一出力端子及び前記第二出力端子に電気接続される出力側外部回路から見たコモンモード等価抵抗値は、前記出力側外部回路のコモンモード等価抵抗値と整合し、
前記電気回路を前記出力側外部回路から見たディファレンシャルモード等価抵抗値は、前記出力側外部回路のディファレンシャルモード等価抵抗値と整合している、
請求項１乃至４いずれかの電気回路。
請求項１乃至６いずれかの電気回路を備える、電気コネクタ。
第一コンタクトと、第二コンタクトとを有する第一電気コネクタと、
第三コンタクトと、第四コンタクトとを有し、前記第一電気コネクタに接続されることにより、前記第三コンタクトが前記第一コンタクトと接触して電気接続され、前記第四コンタクトが前記第二コンタクトと接触して電気接続される第二電気コネクタと
を備え、
前記第一電気コネクタと、前記第二電気コネクタとが接続されることにより、請求項１乃至６いずれかの電気回路が形成される、
電気コネクタアセンブリ。
前記第一電気コネクタは、前記第一接地抵抗と、前記第二接地抵抗と、前記入力側抵抗とを含み、
前記第二電気コネクタは、前記第三接地抵抗と、前記第四接地抵抗と、前記出力側抵抗とを含み、
前記第一インピーダンスは、前記第一コンタクトと前記第三コンタクトとを含む回路の等価インピーダンスによって構成され、
前記第二インピーダンスは、前記第二コンタクトと前記第四コンタクトとを含む回路の等価インピーダンスによって構成される、
請求項８の電気コネクタアセンブリ。