JP7284541B1 - 終端装置の製造方法及びノイズ低減方法 - Google Patents
終端装置の製造方法及びノイズ低減方法 Download PDFInfo
- Publication number
- JP7284541B1 JP7284541B1 JP2022154787A JP2022154787A JP7284541B1 JP 7284541 B1 JP7284541 B1 JP 7284541B1 JP 2022154787 A JP2022154787 A JP 2022154787A JP 2022154787 A JP2022154787 A JP 2022154787A JP 7284541 B1 JP7284541 B1 JP 7284541B1
- Authority
- JP
- Japan
- Prior art keywords
- pair
- resistor
- resistor mounting
- electrically connected
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 4
- 238000004519 manufacturing process Methods 0.000 title description 12
- 230000005540 biological transmission Effects 0.000 claims description 74
- 230000005855 radiation Effects 0.000 description 7
- 230000002238 attenuated effect Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007792 addition Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
しかし、送信装置が複数の差動信号を出力する場合、受信装置がそのすべてを利用するとは限らない。
利用されない差動信号を出力する出力端子を開放したままにしておくと、そこからノイズが放射されたり、外部からのノイズを拾ったりする可能性がある。
この発明は、例えばこのような課題を解決することを目的とする。
第二抵抗器を実装するための一対の第二抵抗実装用パッドと、出力側抵抗器を実装するための一対の出力側抵抗実装用パッドと、四つの接地抵抗器をそれぞれ実装するための四対の接地抵抗実装用パッドとを有する。前記一対の入力側抵抗実装用パッドのうち第一の入力側抵抗実装用パッドは、前記一対の入力側伝送路のうち第一の入力側伝送路の出力側端部に電気接続されている。前記一対の入力側抵抗実装用パッドのうち第二の入力側抵抗実装用パッドは、前記一対の入力側伝送路のうち第二の入力側伝送路の出力側端部に電気接続されている。前記一対の出力側抵抗実装用パッドのうち第一の出力側抵抗実装用パッドは、前記一対の出力側伝送路のうち第一の出力側伝送路の入力側端部に電気接続されている。前記一対の出力側抵抗実装用パッドのうち第二の出力側抵抗実装用パッドは、前記一対の出力側伝送路のうち第二の出力側伝送路の入力側端部に電気接続されている。前記一対の第一抵抗実装用パッドのうち第一の第一抵抗実装用パッドは、前記第一の入力側抵抗実装用パッドに電気接続されている。前記一対の第一抵抗実装用パッドのうち第二の第一抵抗実装用パッドは、前記第一の出力側抵抗実装用パッドに電気接続されている。前記一対の第二抵抗実装用パッドのうち第一の第二抵抗実装用パッドは、前記第二の入力側抵抗実装用パッドに電気接続されている。前記一対の第二抵抗実装用パッドのうち第二の第二抵抗実装用パッドは、前記第二の出力側抵抗実装用パッドに電気接続されている。前記四対の接地抵抗実装用パッドのうち第一の対の第一の接地抵抗実装用パッドは、前記第一の入力側抵抗実装用パッドに電気接続されている。前記四対の接地抵抗実装用パッドのうち第一の対の第二の接地抵抗実装用パッドは、前記接地パターンに電気接続されている。前記四対の接地抵抗実装用パッドのうち第二の対の第一の接地抵抗実装用パッドは、前記第二の入力側抵抗実装用パッドに電気接続されている。前記四対の接地抵抗実装用パッドのうち第二の対の第二の接地抵抗実装用パッドは、前記接地パターンに電気接続されている。前記四対の接地抵抗実装用パッドのうち第三の対の第一の接地抵抗実装用パッドは、前記第一の出力側抵抗実装用パッドに電気接続されている。前記四対の接地抵抗実装用パッドのうち第三の対の第二の接地抵抗実装用パッドは、前記接地パターンに電気接続されている。前記四対の接地抵抗実装用パッドのうち第四の対の第一の接地抵抗実装用パッドは、前記第二の出力側抵抗実装用パッドに電気接続されている。前記四対の接地抵抗実装用パッドのうち第四の対の第二の接地抵抗実装用パッドは、前記接地パターンに電気接続されている。前記終端回路は、前記一対の入力側抵抗実装用パッドと前記第一の対の接地抵抗実装用パッドと前記第二の対の接地抵抗実装用パッドとに抵抗器を実装することによって形成される。
前記一対の第一抵抗実装用パッド及び前記一対の第二抵抗実装用パッドには、抵抗器を実装しなくてもよい。
前記製造方法によって製造された終端装置を前記電気レセプタクルに接続することにより、前記電気レセプタクルの出力端子におけるノイズを低減してもよい。
使用していない出力端子に終端装置を接続するので、ノイズを低減することができる。
ハーネス10は、例えば、差動信号を出力する送信装置(不図示)と、送信装置が出力した差動信号を入力する受信装置(不図示)との間を接続して、差動信号を伝達する。
ハーネス10は、例えば、ケーブル11と、二つの電気プラグ12,13とを有する。
ケーブル11は、差動信号を伝達する一対の信号線(不図示)を有する。
電気プラグ12は、例えば、ケース21と、接続部22と、プリント回路23とを有する。
ケース21は、接続部22やプリント回路23を収容する。
接続部22は、電気プラグ12が電気レセプタクルに接続されたとき、電気レセプタクルに設けられた一対の出力端子や接地端子と接触して電気接続される複数の端子を有する。
プリント回路23は、接続部22の端子やケーブル11の信号線に電気接続されている。
電気プラグ13は、電気プラグ12と同様の構成を有するので、説明を省略する。
プリント回路23は、例えば、プリント配線板31と、その上に実装された複数の抵抗器61~68とを有する。
プリント配線板31の表面には、接地パターン32、入力側伝送路34、出力側伝送路35などが、プリント配線によって形成されている。また、抵抗器61~68は、プリント配線板31の表面に設けられたプリント配線によって接続されて、抵抗整合回路36を形成している。
接地パターン32は、電気レセプタクルの接地端子に接触する端子に電気接続されている。
上述したとおり、抵抗整合回路36は、プリント配線板31に設けられたプリント配線と、その上に実装された抵抗器61~68とによって形成されている。
入力側抵抗器65は、一端が入力側伝送路パターン41の出力側の端部に電気接続され、他端が入力側伝送路パターン42の出力側の端部に電気接続されている。
出力側抵抗器68は、一端が出力側伝送路パターン51の入力側の端部に電気接続され、他端が出力側伝送路パターン52の入力側の端部に電気接続されている。
接地抵抗器61は、一端が入力側抵抗器65の一端に電気接続され、他端が接地パターン32に電気接続されている。
接地抵抗器62は、一端が入力側抵抗器65の他端に電気接続され、他端が接地パターン32に電気接続されている。
接地抵抗器63は、一端が出力側抵抗器68の一端に電気接続され、他端が接地パターン32に電気接続されている。
接地抵抗器64は、一端が出力側抵抗器68の他端に電気接続され、他端が接地パターン32に電気接続されている。
第一抵抗器66は、一端が入力側抵抗器65の一端に電気接続され、他端が出力側抵抗器68の一端に電気接続されている。
第二抵抗器67は、一端が入力側抵抗器65の他端に電気接続され、他端が出力側抵抗器68の他端に電気接続されている。
なお、抵抗整合回路36の詳細については、特許文献1に開示されているので、説明を省略する。
プリント配線板31には、上述した接地パターン32、入力側伝送路34、出力側伝送路35に加えて、更に、抵抗器61~68を実装するためのパッド71~78及び81~88が設けられている。
一対のパッド75及び85は、入力側抵抗器65を実装するためのものであり、パッド75は、入力側伝送路パターン41に電気接続され、パッド85は、入力側伝送路パターン42に電気接続されている。
一対のパッド78及び88は、出力側抵抗器68を実装するためのものであり、パッド78は、出力側伝送路パターン51に電気接続され、パッド88は、出力側伝送路パターン52に電気接続されている。
一対のパッド71及び81は、接地抵抗器61を実装するためのものであり、パッド71は、パッド75に電気接続され、パッド81は、接地パターン32に電気接続されている。
一対のパッド72及び82は、接地抵抗器62を実装するためのものであり、パッド72は、パッド85に電気接続され、パッド82は、接地パターン32に電気接続されている。
一対のパッド73及び83は、接地抵抗器63を実装するためのものであり、パッド73は、パッド78に電気接続され、パッド83は、接地パターン32に電気接続されている。
一対のパッド74及び84は、接地抵抗器64を実装するためのものであり、パッド74は、パッド88に電気接続され、パッド84は、接地パターン32に電気接続されている。
一対のパッド76及び86は、第一抵抗器66を実装するためのものであり、パッド76は、パッド75に電気接続され、パッド86は、パッド78に電気接続されている。
一対のパッド77及び87は、第二抵抗器67を実装するためのものであり、パッド77は、パッド85に電気接続され、パッド87は、パッド88に電気接続されている。
終端装置90は、送信装置の出力端子から出力される差動信号が未使用である電気レセプタクルに接続することにより、出力端子から外部にノイズが放射されたり、外部からのノイズが送信装置に入ったりするのを防ぐ。
ケース91は、接続部92やプリント回路93を収容する。
接続部92は、終端装置90が電気レセプタクルに接続されたとき、電気レセプタクルに設けられた一対の出力端子や接地端子と接触して電気接続される複数の端子を有する。
ケース91や接続部92には、電気プラグ12のケース21や接続部22を流用する。
プリント回路93は、接続部92の端子に電気接続されている。
プリント回路93は、例えば、プリント配線板31と、その上に実装された抵抗器95~97とを有する。抵抗器95~97は、プリント配線板31の表面に設けられたプリント配線によって接続されて、終端回路94を形成している。
抵抗器95は、プリント配線板31の一対のパッド75及び85に実装されている。
抵抗器96は、プリント配線板31の一対のパッド71及び81に実装されている。
抵抗器97は、プリント配線板31の一対のパッド72及び82に実装されている。
それ以外のパッド73,74及び76~78,83,84及び86~88には、抵抗器を実装しない。
終端回路94は、例えば、Π型終端回路である。
抵抗器95は、一端が入力側伝送路パターン41に電気接続され、他端が入力側伝送路パターン42に電気接続されている。
抵抗器96は、一端が抵抗器95の一端に電気接続され、他端が接地パターン32に電気接続されている。
抵抗器97は、一端が抵抗器95の他端に電気接続され、他端が接地パターン32に電気接続されている。
R6=R7=2Zc
R5=4ZdZc/(4Zc-Zd)
ただし、R5は抵抗器95の抵抗値、R6は抵抗器96の抵抗値、R7は抵抗器97の抵抗値、Zcは入力側伝送路34のコモンモード等価インピーダンス、Zdは入力側伝送路34のディファレンシャルモード等価インピーダンスを表す。
そこで、送信装置には、四種類の差動信号をそれぞれ出力する四対の出力端子を設けておく。
しかし、使用していない出力端子をそのまま開放しておくと、そこからノイズが放出されたり、外部のノイズを拾ったりする可能性がある。
使われていない出力端子に終端装置90を接続することにより、未使用の出力端子からノイズが放出されたり、外部からのノイズを拾ったりするのを防ぐことができ、ノイズを低減することができる。
なお、この例では、ハーネス10用の電気プラグ12の部品を用いて、終端装置90を製造しているが、電気プラグ12は、ハーネス10用のものに限らず、例えば、中継アダプタ用のものや、変換アダプタ用のものであってもよい。
また、抵抗整合回路36を終端回路として利用してもよい。その場合、抵抗整合回路36の減衰効果によって、出力側伝送路35からのノイズ放射やノイズ侵入を抑えることができる。抵抗整合回路36の減衰効果を高めるため、第一抵抗器66及び第二抵抗器67の抵抗値は、なるべく大きくすることが好ましい。
通信システム100は、例えば、差動信号を送信する送信装置130と、送信装置130が送信した差動信号を伝達するハーネス110と、ハーネス110を介して伝達された差動信号を受信する受信装置140とを有する。
この例において、送信装置130は、三種類の差動信号を出力する。三つの電気レセプタクル138は、それぞれ、異なる種類の差動信号を出力するためのものである。三つの抵抗整合回路136は、それぞれ、プリント配線板131の上に実装された送信回路(不図示)から電気レセプタクル138に差動信号を伝達するための伝送路の途中に設けられている。
この例において、受信装置140は、送信装置130が出力する三種類の差動信号のうちの一つを、電気レセプタクル138を介して入力する。
ハーネス110だけが接続された電気レセプタクル138を通る信号やノイズも、抵抗整合回路136を通ることで減衰する。これにより、ハーネス110からノイズが放射されたり、ハーネス110が拾ったノイズが送信装置130に影響したりするのを抑えることができる。
また、ハーネス110が接続されていない電気レセプタクル138を通る信号やノイズも、抵抗整合回路136を通ることで減衰する。これにより、電気レセプタクル138のなかに設けられた端子からノイズが放射されたり、端子が拾ったノイズが送信装置130に影響したりするのを抑えることができる。
抵抗整合回路のパッドを流用してπ型終端を実装することにより、終端回路専用基板が不要でEMC対策が可能となる。差動信号、コモン信号ともにほとんど反射しないので、SIを改善できる。エネルギーは略すべてGNDに落ちるので、未使用伝送路のノイズ放射経路を遮断できる。未使用伝送路の開放端が終端するので、開放端からのノイズ侵入経路を遮断できる。
抵抗整合回路をそのまま終端機能として使用してもよい。ハーネスの中間部品(ケーブル未接続)で製品化できる。中間部品まで製造しておき、要望によりケーブルを接続すれば、部品在庫を削減し、製品リードタイムを短縮できる。
終端機能として使用する抵抗整合回路は、送信装置や受信装置のなかに設けてもよい。その場合、ソフトスイッチやDIPスイッチ、プログラム等で増幅回路をオフにしてもよいし、ハーネスを削除してもよい。伝送路末端のインピーダンス値に関係なく、最小反射損失≒|抵抗整合回路固有減衰量の概ね2倍以上|であり、SIの改善が期待できる。抵抗整合回路(固有減衰量)によりノイズ透過を抑制することにより、未使用伝送路からのノイズの放射を抑制できる。また、回路以降と末端インピーダンスの差(不整合損失)でノイズ透過を抑制することにより、未使用伝送路からのノイズの放射を抑制できる。また、抵抗整合回路により多重反射を抑制することにより、未使用伝送路からのノイズの放射を抑制できる。開放単からノイズが侵入しても、少なくとも抵抗整合回路(固有減衰量)によりノイズ透過を抑制できる。
減衰機能では、抵抗整合回路をノイズ(及び信号)が通過するたび、整合条件固有の減衰が発生する。
整合機能では、抵抗整合回路自体の反射は略0となり、抵抗整合回路以降の反射を整合条件固有の減衰で抑制する。
終端機能では、減衰機能と整合機能の組み合わせで、SI対策及びEMC対策の疑似終端(あるいは簡易終端)として機能する。
使用伝送路のEMC対策としては、CMF(CMノイズ減衰の専用回路)とほぼ同様の整合を提供できるので、CM(ノイズ)及びDM(信号)の反射を抑制できる。また、CMFよりも広帯域でCMを減衰できる。なお、DMも同様に減衰するので、増幅回路で対応する。
未使用伝送路のEMC対策としては、Π型又はT型終端回路に比べるとやや劣るものの、反射を抑制し、減衰効果もあるので、疑似終端として活用できる。したがって、先端開放回路に有効である。
抵抗整合回路を、ハーネスの機器Aに接続される側のプラグコネクタの内部に設け、あるいは、機器Aの基板上に設けられるレセプタクルコネクタの近傍に外装すれば、機器Bに接続された配線上に設けられた抵抗整合回路は、使用伝送路のEMC対策として機能し、機器C~Eに接続されるべき(そして実際には接続されていない)配線上に設けられた抵抗整合回路は、未使用伝送路のEMC対策として機能するので、ノイズを抑えることができる。
また、ハーネスが未使用の配線を含まない場合や、未使用のレセプタクルコネクタにプラグコネクタを接続しない場合であっても、コネクタ内部の配線や端子がアンテナとして機能し、ノイズ放射したりノイズの侵入源となったりする可能性がある。
そこで、抵抗整合回路をレセプタクルコネクタの近傍に外装すれば、同様に、ノイズを抑えることができる。
Claims (2)
- 電気レセプタクルに接続されるための電気プラグ用の部品を用意し、
前記電気プラグ用の部品は、プリント配線板を含み、
前記プリント配線板に抵抗器を実装することにより、終端回路を形成し、
前記終端回路を形成した前記プリント配線板を含む前記電気プラグ用の部品を用いて、前記電気レセプタクルに接続される終端装置を作製し、
前記プリント配線板は、
プリント配線によって形成され、差動信号を出力する前記電気レセプタクルの一対の出力端子に入力側端部が電気接続される一対の入力側伝送路と、
プリント配線によって形成され、差動信号を伝達する前記ケーブルの一対の信号線に出力側端部が電気接続される一対の出力側伝送路と、
プリント配線によって形成され、前記電気レセプタクルの接地端子に電気接続される接地パターンと、
入力側抵抗器を実装するための一対の入力側抵抗実装用パッドと、
第一抵抗器を実装するための一対の第一抵抗実装用パッドと、
第二抵抗器を実装するための一対の第二抵抗実装用パッドと、
出力側抵抗器を実装するための一対の出力側抵抗実装用パッドと、
四つの接地抵抗器をそれぞれ実装するための四対の接地抵抗実装用パッドと
を有し、
前記一対の入力側抵抗実装用パッドのうち第一の入力側抵抗実装用パッドは、前記一対の入力側伝送路のうち第一の入力側伝送路の出力側端部に電気接続され、
前記一対の入力側抵抗実装用パッドのうち第二の入力側抵抗実装用パッドは、前記一対の入力側伝送路のうち第二の入力側伝送路の出力側端部に電気接続され、
前記一対の出力側抵抗実装用パッドのうち第一の出力側抵抗実装用パッドは、前記一対の出力側伝送路のうち第一の出力側伝送路の入力側端部に電気接続され、
前記一対の出力側抵抗実装用パッドのうち第二の出力側抵抗実装用パッドは、前記一対の出力側伝送路のうち第二の出力側伝送路の入力側端部に電気接続され、
前記一対の第一抵抗実装用パッドのうち第一の第一抵抗実装用パッドは、前記第一の入力側抵抗実装用パッドに電気接続され、
前記一対の第一抵抗実装用パッドのうち第二の第一抵抗実装用パッドは、前記第一の出力側抵抗実装用パッドに電気接続され、
前記一対の第二抵抗実装用パッドのうち第一の第二抵抗実装用パッドは、前記第二の入力側抵抗実装用パッドに電気接続され、
前記一対の第二抵抗実装用パッドのうち第二の第二抵抗実装用パッドは、前記第二の出力側抵抗実装用パッドに電気接続され、
前記四対の接地抵抗実装用パッドのうち第一の対の第一の接地抵抗実装用パッドは、前記第一の入力側抵抗実装用パッドに電気接続され、
前記四対の接地抵抗実装用パッドのうち第一の対の第二の接地抵抗実装用パッドは、前記接地パターンに電気接続され、
前記四対の接地抵抗実装用パッドのうち第二の対の第一の接地抵抗実装用パッドは、前記第二の入力側抵抗実装用パッドに電気接続され、
前記四対の接地抵抗実装用パッドのうち第二の対の第二の接地抵抗実装用パッドは、前記接地パターンに電気接続され、
前記四対の接地抵抗実装用パッドのうち第三の対の第一の接地抵抗実装用パッドは、前記第一の出力側抵抗実装用パッドに電気接続され、
前記四対の接地抵抗実装用パッドのうち第三の対の第二の接地抵抗実装用パッドは、前記接地パターンに電気接続され、
前記四対の接地抵抗実装用パッドのうち第四の対の第一の接地抵抗実装用パッドは、前記第二の出力側抵抗実装用パッドに電気接続され、
前記四対の接地抵抗実装用パッドのうち第四の対の第二の接地抵抗実装用パッドは、前記接地パターンに電気接続され、
前記終端回路は、
前記一対の入力側抵抗実装用パッドと前記第一の対の接地抵抗実装用パッドと前記第二の対の接地抵抗実装用パッドとに抵抗器を実装することによって形成され、
作製した前記終端装置を前記電気レセプタクルに接続することにより、前記電気レセプタクルの出力端子におけるノイズを低減する、
ノイズ低減方法。 - 前記一対の第一抵抗実装用パッド及び前記一対の第二抵抗実装用パッドには、抵抗器を実装しない、
請求項1のノイズ低減方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022154787A JP7284541B1 (ja) | 2022-09-28 | 2022-09-28 | 終端装置の製造方法及びノイズ低減方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022154787A JP7284541B1 (ja) | 2022-09-28 | 2022-09-28 | 終端装置の製造方法及びノイズ低減方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP7284541B1 true JP7284541B1 (ja) | 2023-05-31 |
JP2024048717A JP2024048717A (ja) | 2024-04-09 |
Family
ID=86538350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022154787A Active JP7284541B1 (ja) | 2022-09-28 | 2022-09-28 | 終端装置の製造方法及びノイズ低減方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7284541B1 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013115409A (ja) | 2011-12-01 | 2013-06-10 | Renesas Electronics Corp | 半導体パッケージ |
JP2021141437A (ja) | 2020-03-05 | 2021-09-16 | 本多通信工業株式会社 | 電気回路、電気コネクタ、電気コネクタアセンブリ |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3958157B2 (ja) * | 2002-08-30 | 2007-08-15 | キヤノン株式会社 | 差動信号伝送線路の終端回路 |
-
2022
- 2022-09-28 JP JP2022154787A patent/JP7284541B1/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013115409A (ja) | 2011-12-01 | 2013-06-10 | Renesas Electronics Corp | 半導体パッケージ |
JP2021141437A (ja) | 2020-03-05 | 2021-09-16 | 本多通信工業株式会社 | 電気回路、電気コネクタ、電気コネクタアセンブリ |
Also Published As
Publication number | Publication date |
---|---|
JP2024048717A (ja) | 2024-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8140042B2 (en) | Distributing apparatus and method for communication using the same | |
US8058904B2 (en) | System for transmission line termination by signal cancellation | |
JP4825390B2 (ja) | 高速コネクタと回路基板との間の相互接続 | |
US7916497B2 (en) | Printed circuit board and differential signaling structure | |
EP3138205B1 (en) | Coaxial data communication with reduced emi | |
KR102362810B1 (ko) | 감소된 emi를 갖는 동축 데이터 통신 | |
JP4709093B2 (ja) | 分岐コネクタ | |
JP3033424B2 (ja) | 平衡−不平衡変換器 | |
JP4582961B2 (ja) | Rf入力ピン/リード線が縁に置かれない同調器 | |
JP7284541B1 (ja) | 終端装置の製造方法及びノイズ低減方法 | |
US8174334B2 (en) | Method for transmission using a non-uniform interconnection | |
US20030006796A1 (en) | Methods and apparatus for bi-directional signaling | |
CN112929055B (zh) | 一种回波消除电路 | |
CN203675437U (zh) | 电路板及具有此电路板的电子装置 | |
JP2022141060A (ja) | ガスエンジン駆動式空気調和装置の通信システム | |
CA1167121A (en) | High speed ribbon cable bus | |
KR102338115B1 (ko) | 커넥터 및 통신 시스템 | |
WO2016060978A1 (en) | Data transmission system with minimized crosstalk | |
EP1622037B1 (en) | Integrated branching network system and joint connector | |
JP2022141057A (ja) | ガスエンジン駆動式空気調和装置の通信システム | |
EP1101169A1 (en) | Isolated high-speed communication bus | |
KR20010070829A (ko) | 낙뢰 차단형 커플러 | |
JPH04264609A (ja) | パッケージ間接続方式 | |
JP2005027226A (ja) | xDSL通信用線路のノイズ低減方法、xDSL通信用線路の終端装置、xDSL通信用局側装置、xDSL通信用線路の中継装置、及びxDSL通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221104 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20221104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230512 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7284541 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |