JP7222278B2 - 画像形成装置 - Google Patents

画像形成装置 Download PDF

Info

Publication number
JP7222278B2
JP7222278B2 JP2019046410A JP2019046410A JP7222278B2 JP 7222278 B2 JP7222278 B2 JP 7222278B2 JP 2019046410 A JP2019046410 A JP 2019046410A JP 2019046410 A JP2019046410 A JP 2019046410A JP 7222278 B2 JP7222278 B2 JP 7222278B2
Authority
JP
Japan
Prior art keywords
voltage
current detection
unit
generation circuit
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019046410A
Other languages
English (en)
Other versions
JP2020148908A (ja
Inventor
大輔 ▲徳▼永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2019046410A priority Critical patent/JP7222278B2/ja
Publication of JP2020148908A publication Critical patent/JP2020148908A/ja
Application granted granted Critical
Publication of JP7222278B2 publication Critical patent/JP7222278B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrostatic Charge, Transfer And Separation In Electrography (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、画像形成装置に関する。
下記特許文献1には、感光体を所望の電位に帯電することを目的として、直流電圧と交流電圧とが重畳された高電圧を、帯電ローラに印加することが可能な画像形成装置において、高電圧を帯電ローラに印加した際に流れる直流電流を検出する直流電流値検出回路を設ける構成が開示されている。
しかしながら、上記特許文献1の技術では、直流電圧と交流電圧とが重畳された高電圧から、直流電流を求める必要があるために、直流電流値検出回路を比較的複雑な構成とする必要がある。
そこで、例えば、直流電圧を生成する直流電圧発生回路に、直流電流検出部を設けることにより、比較的簡易な構成で、直流電流を検出することができると考えられる。しかしながら、この場合、直流電圧発生回路の起動時に、交流電圧発生回路が備えるカップリングコンデンサを充電する際に生じる突入電流の影響により、帯電ローラに印加される帯電電圧のオーバーシュートが発生し、異常画像が発生する虞がある。
本発明は、上述した従来技術の課題を解決するため、比較的簡易な構成で直流電流を検出することができるようにしつつ、直流電圧発生回路の起動時における帯電電圧のオーバーシュートの発生を抑制できるようにすることを目的とする。
上述した課題を解決するために、本発明の画像形成装置は、感光体と、感光体を帯電させる帯電ローラと、帯電ローラに印加される電圧として、直流電圧と交流電圧とが重畳された高電圧を発生させる高圧電源とを備え、高圧電源は、交流電圧を生成する交流電圧発生部と、直流電圧を生成する直流電圧発生部と、交流電圧発生部と直流電圧発生部との間に設けられたカップリングコンデンサと、直流電圧発生部によって生成される直流電圧を定電圧制御する制御部と、直流電圧発生部の出力電流を検出する電流検出部と、直流電圧発生部の起動時に、電流検出部を接地させる電流検出制御部とを備える。
本発明によれば、比較的簡易な構成で直流電流を検出することができるようにしつつ、直流電圧発生回路の起動時における帯電電圧のオーバーシュートの発生を抑制できる。
本発明の第1実施形態に係る画像形成装置の構成を示す図 従来の画像形成装置における帯電電圧および現像電圧の出力波形の一例を示す図 本発明の第1実施形態に係る高圧電源の回路構成を示す図 本発明の第1実施形態に係る制御部の機能構成を示す図 本発明の第1実施形態に係る制御部による定電圧制御処理の手順を示すフローチャート 本発明の第1実施形態に係る制御部による無効化制御処理の手順を示すフローチャート 本発明の第1実施形態に係る高圧電源における各種タイミングを示す図 本発明の第2実施形態に係る制御部の機能構成を示す図 本発明の第2実施形態に係る制御部による無効化制御処理の手順を示すフローチャート 本発明の第3実施形態に係る高圧電源の回路構成を示す図 本発明の第3実施形態に係る制御部の機能構成を示す図
〔第1実施形態〕
以下、図面を参照して、本発明の第1実施形態について説明する。
(画像形成装置10の構成)
図1は、本発明の第1実施形態に係る画像形成装置10の構成を示す図である。
図1に示すように、画像形成装置10は、高圧電源11、感光体12、帯電ローラ13、露光部14、現像器15、高圧電源16、1次転写ローラ17、高圧電源18、中間ベルト19、および除電器20を備える。
高圧電源11は、電圧を生成して、当該電圧を帯電ローラ13に印加する。帯電ローラ13は、感光体12を一様に帯電させる。露光部14は、一様に帯電された状態の感光体12に対して、印刷データに応じた露光を行うことにより、感光体12の表面に静電潜像を形成する。
現像器15は、高圧電源16から印加された電圧を用いて、感光体12の表面に形成された静電潜像にトナーを付着させることにより、感光体12の表面にトナー像を形成する。
感光体12の表面に形成されたトナー像は、感光体12と、高圧電源18によって電圧が印加された1次転写ローラ17との間において、中間ベルト19上に転写される。これにより、中間ベルト19上に、トナー画像が形成される。
中間ベルト19に形成されたトナー像は、2次転写部(図示省略)によって記録紙に転写される。その後、記録紙は、定着装置(図示省略)によって熱および圧力が加えられることにより、トナー画像が定着される。
除電器20は、感光体12表面の電荷(本来の帯電極性の電荷)を除電する。なお、画像形成装置10は、カラー印刷を行うことが可能である場合、複数の印刷色(例えば、4つの印刷色(Y,C,M,K))の各々に対して、図1に示す構成を備える。これにより、画像形成装置10は、中間ベルト19上に対して、複数の印刷色の各々のトナー画像を形成することができる。
(従来の画像形成装置における帯電電圧および現像電圧の出力波形)
図2は、従来の画像形成装置における帯電電圧および現像電圧の出力波形の一例を示す図である。
画像形成装置において、感光体の表面電位は、帯電電圧と現像電圧との差分が電位として現れる。このため、画像形成装置は、図2(a)に示すように、帯電電圧と現像電圧が一定の電圧差を持ったまま起動することが好ましい。
しかしながら、従来の画像形成装置では、図2(b)に示すように、直流電圧発生回路の起動時に、交流電圧発生回路が備えるカップリングコンデンサを充電する際に生じる突入電流の影響により、帯電電圧がオーバーシュートする場合があり、この場合、オーバーシュート部分で帯電電圧と現像電圧の差分が一定にならず、感光体の表面電位を一様に帯電することができなくなる虞がある。
(高圧電源11の回路構成)
図3は、本発明の第1実施形態に係る高圧電源11の回路構成を示す図である。図3に示すように、高圧電源11は、AC発生回路60およびDC発生回路30を備える。
AC発生回路60は、駆動回路61、トランス62、制御部63、およびカップリングコンデンサC1を備える。
駆動回路61は、トランス62の動作を制御する。トランス62は、駆動回路61の制御によって動作することにより、交流電圧を生成する。トランス62の二次側コイルの一端は、抵抗R1を介して、負荷50に接続されている。トランス62の二次側コイルの他端は、DC発生回路30(トランス32の二次側コイルの一端)に接続されている。トランス62によって生成された交流電圧は、DC発生回路30によって生成された直流電圧が重畳されて、負荷50へ印加される。
制御部63は、トランス62によって生成される交流電圧が、上位のコントローラ(図示省略)から入力されるAC制御信号が示す目標電圧となるように、駆動回路61へ駆動回路制御信号を供給して、トランス62によって生成される交流電圧を制御する。
カップリングコンデンサC1は、トランス62の二次側コイルとDC発生回路30との間に設けられている。カップリングコンデンサC1の一端は、トランス62の二次側コイルの他端に接続されている。カップリングコンデンサC1の他端は、接地されている。カップリングコンデンサC1は、AC発生回路60と負荷50との間を流れる交流電流が、DC発生回路30に流入することを防止する。
DC発生回路30は、駆動回路31、トランス32、電流検出部33、FET34、および制御部40を備える。
駆動回路31は、トランス32の動作を制御する。トランス32は、駆動回路31の制御によって動作することにより、入力電圧Vinから、入力電圧Vinよりも高電圧の直流電圧を生成する。トランス32の二次側コイルの一端は、抵抗R2を介して、AC発生回路60(トランス62の二次側コイルの他端)に接続されている。トランス32によって生成された直流電圧は、AC発生回路60によって生成された交流電圧に重畳されて、負荷50へ印加される。
制御部40は、駆動回路31へ駆動回路制御信号を供給することにより、トランス32によって生成される直流電圧を制御する。例えば、制御部40は、DC発生回路30のa点において検出されるDC発生回路30の出力電圧が、上位のコントローラから入力されるDC制御信号が示す目標電圧よりも小さい場合、駆動回路31の制御値を高める。反対に、制御部40は、DC発生回路30のa点において検出されるDC発生回路30の出力電圧が、上位のコントローラ(図示省略)から入力されるDC制御信号が示す目標電圧よりも大きい場合、駆動回路31の制御値を低める。これにより、制御部40は、DC発生回路30の出力電圧が、DC制御信号が示す目標電圧となるように、定電圧制御する。
電流検出部33は、DC発生回路30のb点において、DC発生回路30の出力電流を検出し、当該出力電流を示す電流検出信号を、上位のコントローラへ出力する。
FET34は、電流検出部33と並列接続されている。FET34は、制御部40から供給される電流検出制御信号に応じて、オン状態とオフ状態との間で切り替わる。FET34は、オン状態において、電流検出部33の一端側と他端側とを導通状態とすることにより、電流検出部33を接地させる。これにより、電流検出部33による電流検出動作が無効化される。FET34は、オフ状態において、電流検出部33の一端側と他端側とを非導通状態とする。これにより、電流検出部33による電流検出動作が有効化される。
(制御部40の機能構成)
図4は、本発明の第1実施形態に係る制御部40の機能構成を示す図である。図4に示すように、制御部40は、制御信号受信部41、電圧検出信号受信部42、出力演算部43、駆動回路制御部44、判断部45、および電流検出制御部46を備える。
制御信号受信部41は、DC発生回路30の出力電圧の目標電圧を示すDC制御信号を、上位のコントローラから受信する。
電圧検出信号受信部42は、DC発生回路30のa点(図3参照)において検出された、DC発生回路30の出力電圧に応じた電圧検出信号を受信する。
出力演算部43は、制御信号受信部41によって受信されたDC制御信号が示す目標電圧と、電圧検出信号受信部42によって受信された電圧検出信号が示す出力電圧とに基づいて、DC発生回路30の出力電圧が、DC制御信号が示す目標電圧となるように、駆動回路31の制御値を算出する。
例えば、DC発生回路30の出力電圧が目標電圧よりも小さい場合、出力演算部43は、駆動回路31の制御値を高める。反対に、DC発生回路30の出力電圧が目標電圧よりも大きい場合、出力演算部43は、駆動回路31の制御値を低める。これにより、出力演算部43は、DC発生回路30の出力電圧が、DC制御信号が示す目標電圧となるように、定電圧制御する。
駆動回路制御部44は、出力演算部43によって算出された制御値を示す駆動回路制御信号を、駆動回路31へ出力する。
判断部45は、制御信号受信部41によって受信されたDC制御信号が示す目標電圧と、電圧検出信号受信部42によって受信された電圧検出信号が示す出力電圧とに基づいて、電流検出部33による検出動作を無効化するか否かを判断する。具体的には、判断部45は、DC発生回路30が起動されてから、DC発生回路30の出力電圧が、目標電圧の所定割合(例えば、80%)の電圧値(「目標電圧に基づく電圧閾値」の一例)に達するまで、「電流検出部33による検出動作を無効化する」と判断する。そして、判断部45は、DC発生回路30の出力電圧が、目標電圧の所定割合の電圧値に達して以降、「電流検出部33による検出動作を無効化しない」と判断する。なお、電圧閾値には、予めシミュレーションや実機試験等によって求めておいた、少なくともオーバーシュートを抑制するために十分な電圧値(例えば、少なくとも突入電流が解消するまでの電圧値)が設定される。
電流検出制御部46は、判断部45による判断結果に応じて、電流検出部33による電流検出動作の無効化を制御する。
具体的には、電流検出制御部46は、判断部45によって「電流検出部33による電流検出動作を無効化する」と判断された場合、FET34をオンに切り替えるための電流検出制御信号を出力することにより、FET34をオンに切り替える。これにより、電流検出部33の検出地点bがFET34を介して接地され、よって、電流検出部33による電流検出動作が無効化されることとなる。
一方、電流検出制御部46は、判断部45によって「電流検出部33による電流検出動作を無効化しない」と判断された場合、FET34をオフに切り替えるための電流検出制御信号を出力することにより、FET34をオフに切り替える。これにより、電流検出部33の検出地点bのFET34を介した接地が解除され、よって、電流検出部33による電流検出動作の無効化が解除されることとなる。
(制御部40による定電圧制御処理の手順)
図5は、本発明の第1実施形態に係る制御部40による定電圧制御処理の手順を示すフローチャートである。
まず、制御信号受信部41が、DC発生回路30の出力電圧の目標電圧を示すDC制御信号を、上位のコントローラから受信する(ステップS501)。次に、電圧検出信号受信部42が、DC発生回路30のa点(図3参照)において検出された、DC発生回路30の出力電圧を示す電圧検出信号を受信する(ステップS502)。
次に、出力演算部43が、ステップS501で受信されたDC制御信号と、ステップS502で受信された電圧検出信号とに基づいて、DC発生回路30の出力電圧が目標電圧よりも低いか否を判断する(ステップS503)。
ステップS503において、「DC発生回路30の出力電圧が目標電圧よりも低い」と判断された場合(ステップS503:YES)、出力演算部43が、駆動回路31に出力される駆動回路制御信号の制御値を高める(ステップS504)。そして、駆動回路制御部44が、ステップS504で制御値が高められた駆動回路制御信号を、駆動回路31へ出力する(ステップS505)。その後、制御部40は、ステップS502へ処理を戻す。
一方、ステップS503において、「DC発生回路30の出力電圧が目標電圧よりも低くない」と判断された場合(ステップS503:NO)、出力演算部43が、DC発生回路30の出力電圧が目標電圧よりも高いか否を判断する(ステップS506)。
ステップS506において、「DC発生回路30の出力電圧が目標電圧よりも高い」と判断された場合(ステップS506:YES)、出力演算部43が、駆動回路31に出力される駆動回路制御信号の制御値を低める(ステップS507)。そして、駆動回路制御部44が、ステップS507で制御値が低められた駆動回路制御信号を、駆動回路31へ出力する(ステップS508)。その後、制御部40は、ステップS502へ処理を戻す。
ステップS506において、「DC発生回路30の出力電圧が目標電圧よりも高くない」と判断された場合(ステップS506:NO)、出力演算部43が、駆動回路31に出力される駆動回路制御信号の制御値を維持する(ステップS509)。そして、駆動回路制御部44が、ステップS507で制御値が維持された駆動回路制御信号を、駆動回路31へ出力する(ステップS510)。その後、制御部40は、図5に示す一連の処理を終了する。
(制御部40による無効化制御処理の手順)
図6は、本発明の第1実施形態に係る制御部40による無効化制御処理の手順を示すフローチャートである。制御部40は、DC発生回路30が起動されると、図5に示す定電圧制御処理と並行して、図6に示す無効化制御処理を実行する。
まず、判断部45が、DC発生回路30の出力電圧が、目標電圧の80%に達したか否かを判断する(ステップS601)。
ステップS601において、「DC発生回路30の出力電圧が、目標電圧の80%に達していない」と判断された場合(ステップS601:NO)、電流検出制御部46が、FET34をオンに切り替えるため(すなわち、電流検出を無効化するため)の電流検出制御信号を出力することにより、FET34をオンに切り替える(ステップS602)。これにより、電流検出部33の検出地点bがFET34を介して接地され、よって、電流検出部33による電流検出動作が無効化されることとなる。その後、制御部40は、ステップS601へ処理を戻す。
一方、ステップS601において、「DC発生回路30の出力電圧が、目標電圧の80%に達した」と判断された場合(ステップS601:YES)、電流検出制御部46が、FET34をオフに切り替えるため(すなわち、電流検出を有効化するため)の電流検出制御信号を出力することにより、FET34をオフに切り替える(ステップS603)。これにより、電流検出部33の検出地点bの接地が解除され、よって、電流検出部33による電流検出動作が有効化されることとなる。
(高圧電源11における各種タイミング)
図7は、本発明の第1実施形態に係る高圧電源11における各種タイミングを示す図である。図7(a)は、比較例として用いた、従来の高圧電源(第1実施形態に係る高圧電源11から、電流検出部33を無効化する構成を取り除いたもの)における各種タイミングを示す。図7(b)は、第1実施形態に係る高圧電源11における各種タイミングを示す。
図7(a)に示すように、従来の高圧電源では、DC発生回路30の起動時(DC制御信号が入力されたタイミングt1)に、AC発生回路60が備えるカップリングコンデンサC1を充電する際に生じる突入電流の影響により、DC発生回路30のa点およびb点の各々において検出される電圧に、跳ね上がりが生じる(図中701および702参照)。その結果、図7(a)に示すように、帯電ローラ13に印加される出力電圧にオーバーシュートが発生し(図中703参照)、図2(b)に示したように、オーバーシュート部分で帯電電圧と現像電圧の差分が一定にならず、感光体の表面電位を一様に帯電することができなくなる虞がある。
一方、図7(b)に示すように、第1実施形態に係る高圧電源11では、DC発生回路30の起動時(DC制御信号が入力されたタイミングt1)に、AC発生回路60が備えるカップリングコンデンサC1を充電する際に生じる突入電流が生じるのは同様である。しかしながら、第1実施形態に係る高圧電源11では、DC発生回路30の起動時から突入電流が解消するまでの間(タイミングt1~t2)、電流検出制御部46からHiレベルの電流検出制御信号がFET34に出力されることにより、電流検出部33が接地された状態となる。このため、図7(b)に示すように、DC発生回路30のa点およびb点の各々において検出される電圧に、跳ね上がりが生じない。したがって、第1実施形態に係る高圧電源11では、図7(b)に示すように、帯電ローラ13に印加される出力電圧にオーバーシュートが発生しない。
〔第2実施形態〕
次に、図面を参照して、本発明の第2実施形態について説明する。以下、第2実施形態に係る高圧電源11に関し、主に、第1実施形態に係る高圧電源11からの変更点について説明する。
(制御部40Aの機能構成)
図8は、本発明の第2実施形態に係る制御部40Aの機能構成を示す図である。第2実施形態に係る高圧電源11は、図4に示す制御部40の代わりに、図8に示す制御部40Aを備える。図8に示すように、制御部40Aは、判断部45の代わりに判断部45Aを備える点、および、記憶部47をさらに備える点で、図4に示す制御部40と異なる。
記憶部47は、電流検出部33による検出動作を無効化する期間を定める時間閾値を記憶する。時間閾値には、予めシミュレーションや実機試験等によって求めておいた、少なくともオーバーシュートを抑制するために十分な時間(例えば、少なくとも突入電流が解消するまでの時間)が設定される。
判断部45Aは、DC発生回路30が起動されてからの経過時間が、記憶部47に記憶されている時間閾値に達するまで、「電流検出部33による検出動作を無効化する」と判断する。そして、判断部45は、DC発生回路30の出力電圧が、記憶部47に記憶されている時間閾値に達して以降、「電流検出部33による検出動作を無効化しない」と判断する。
(制御部40Aによる無効化制御処理の手順)
図9は、本発明の第2実施形態に係る制御部40Aによる無効化制御処理の手順を示すフローチャートである。制御部40Aは、DC発生回路30が起動されると、図5に示す定電圧制御処理と並行して、図9に示す無効化制御処理を実行する。
まず、判断部45Aが、DC発生回路30が起動されてからの経過時間が、記憶部47に記憶されている時間閾値に達したか否かを判断する(ステップS901)。
ステップS901において、「DC発生回路30が起動されてからの経過時間が、記憶部47に記憶されている時間閾値に達していない」と判断された場合(ステップS901:NO)、電流検出制御部46が、FET34をオンに切り替えるため(すなわち、電流検出を無効化するため)の電流検出制御信号を出力することにより、FET34をオンに切り替える(ステップS902)。これにより、電流検出部33の検出地点bがFET34を介して接地され、よって、電流検出部33による電流検出動作が無効化されることとなる。その後、制御部40Aは、ステップS901へ処理を戻す。
一方、ステップS901において、「DC発生回路30が起動されてからの経過時間が、記憶部47に記憶されている時間閾値に達した」と判断された場合(ステップS901:YES)、電流検出制御部46が、FET34をオフに切り替えるため(すなわち、電流検出を有効化するため)の電流検出制御信号を出力することにより、FET34をオフに切り替える(ステップS903)。これにより、電流検出部33の検出地点bの接地が解除され、よって、電流検出部33による電流検出動作が有効化されることとなる。
第2実施形態に係る高圧電源11によれば、電流検出部33による検出動作を無効化する期間を予め定めているため、比較的簡単な構成で、電流検出部33による検出動作を無効化する期間を制御することができる。
〔第3実施形態〕
次に、図面を参照して、本発明の第3実施形態について説明する。以下、第3実施形態に係る高圧電源11に関し、主に、第2実施形態に係る高圧電源11からの変更点について説明する。
(高圧電源11の回路構成)
図10は、本発明の第3実施形態に係る高圧電源11の回路構成を示す図である。図10に示すように、第3実施形態の高圧電源11は、DC発生回路30に周囲温度検出部35がさらに設けられている点、および、制御部40Aの代わりに制御部40Bを備える点で、第2実施形態の高圧電源11と異なる。
周囲温度検出部35は、駆動回路31の周囲温度を検出して、当該温度を示す温度検出信号を出力する。周囲温度検出部35としては、各種温度センサを用いることができる。
(制御部40Bの機能構成)
図11は、本発明の第3実施形態に係る制御部40Bの機能構成を示す図である。図11に示すように、制御部40Bは、温度検出信号受信部48をさらに備える点、記憶部47の代わりに記憶部47Aを備える点、および、判断部45Aの代わりに判断部45Bを備える点で、図8に示す制御部40Aと異なる。
温度検出信号受信部48は、周囲温度検出部35から出力された温度検出信号を受信する。
記憶部47Aは、電流検出部33による検出動作を無効化する期間を定める時間閾値を、駆動回路31の周囲温度毎に記憶する。時間閾値には、予めシミュレーションや実機試験等によって求めておいた、少なくともオーバーシュートを抑制するために十分な時間(例えば、少なくとも突入電流が解消するまでの時間)が設定される。
判断部45Bは、DC発生回路30が起動されてからの経過時間が、記憶部47Aに記憶されている、駆動回路31の周囲温度に対応する時間閾値に達するまで、「電流検出部33による検出動作を無効化する」と判断する。そして、判断部45は、DC発生回路30の出力電圧が、記憶部47Aに記憶されている、駆動回路31の周囲温度に対応する時間閾値に達して以降、「電流検出部33による検出動作を無効化しない」と判断する。
第3実施形態に係る高圧電源11によれば、駆動回路31のトランジスタの温度特性により起動時間にバラツキが生じる場合であっても、駆動回路31の周囲温度に応じて、電流検出部33による検出動作を無効化する期間を、適切に制御することができる。
以上説明したように、上記各実施形態に係る画像形成装置10は、感光体12と、感光体12を帯電させる帯電ローラ13と、帯電ローラ13に印加される電圧として、直流電圧と交流電圧とが重畳された高電圧を発生させる高圧電源11とを備え、高圧電源11は、交流電圧を生成するAC発生回路60と、直流電圧を生成するDC発生回路30と、AC発生回路60とDC発生回路30との間に設けられたカップリングコンデンサC1と、DC発生回路30によって生成される直流電圧を定電圧制御する制御部40,40Aと、DC発生回路30の出力電流を検出する電流検出部33と、DC発生回路30の起動時に、電流検出部33を接地させる電流検出制御部46とを備える。
これにより、上記各実施形態に係る画像形成装置10は、DC発生回路30に電流検出部33を設けたことにより、比較的簡易な構成で、直流電流を検出することができる。また、上記各実施形態に係る画像形成装置10は、DC発生回路30の起動時に電流検出部33を接地させることにより、AC発生回路60が備えるカップリングコンデンサC1を充電する際に生じる突入電流の影響により、帯電ローラ13に印加される帯電電圧のオーバーシュートが発生してしまうことを抑制することができる。したがって、上記各実施形態に係る画像形成装置10によれば、比較的簡易な構成で直流電流を検出することができるようにしつつ、直流電圧発生回路の起動時における帯電電圧のオーバーシュートの発生を抑制することができる。
以上、本発明の好ましい実施形態および実施例について詳述したが、本発明はこれらの実施形態および実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形又は変更が可能である。
10 画像形成装置
11 高圧電源
12 感光体
13 帯電ローラ
14 露光部
15 現像器
16 高圧電源
17 1次転写ローラ
18 高圧電源
19 中間ベルト
20 除電器
30 DC発生回路(直流電圧発生部)
31 駆動回路
32 トランス
33 電流検出部
34 FET
40,40A,40B 制御部
41 制御信号受信部
42 電圧検出信号受信部
43 出力演算部
44 駆動回路制御部
45,45A 判断部
46 電流検出制御部
47,47A 記憶部
48 温度検出信号受信部
50 負荷
60 AC発生回路(交流電圧発生部)
61 駆動回路
62 トランス
63 制御部
C1 カップリングコンデンサ
特許第5546269号

Claims (4)

  1. 感光体と、
    前記感光体を帯電させる帯電ローラと、
    前記帯電ローラに印加される電圧として、直流電圧と交流電圧とが重畳された高電圧を発生させる高圧電源と
    を備え、
    前記高圧電源は、
    前記交流電圧を生成する交流電圧発生部と、
    前記直流電圧を生成する直流電圧発生部と、
    前記交流電圧発生部と前記直流電圧発生部との間に設けられたカップリングコンデンサと、
    前記直流電圧発生部によって生成される前記直流電圧を定電圧制御する制御部と、
    前記直流電圧発生部の出力電流を検出する電流検出部と、
    前記直流電圧発生部の起動時に、前記電流検出部による電流検出動作を無効化する手段として、前記電流検出部を接地させる電流検出制御部と
    を備えることを特徴とする画像形成装置。
  2. 前記電流検出制御部は、
    前記直流電圧発生部が起動されてから、前記直流電圧発生部から出力される前記直流電圧が、目標電圧に基づく電圧閾値に達するまでの間、前記電流検出部を接地させる
    ことを特徴とする請求項1に記載の画像形成装置。
  3. 前記電流検出制御部は、
    前記直流電圧発生部が起動されてからの経過時間が、所定の時間閾値に達するまでの間、前記電流検出部を接地させる
    ことを特徴とする請求項1に記載の画像形成装置。
  4. 前記直流電圧発生部は、
    前記直流電圧を生成するためのトランスを駆動する駆動回路の周囲温度を検出する周囲温度検出部をさらに備え、
    前記電流検出制御部は、
    前記直流電圧発生部が起動されてからの経過時間が、前記周囲温度に対応する所定の時間閾値に達するまでの間、前記電流検出部を接地させる
    ことを特徴とする請求項1に記載の画像形成装置。
JP2019046410A 2019-03-13 2019-03-13 画像形成装置 Active JP7222278B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019046410A JP7222278B2 (ja) 2019-03-13 2019-03-13 画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019046410A JP7222278B2 (ja) 2019-03-13 2019-03-13 画像形成装置

Publications (2)

Publication Number Publication Date
JP2020148908A JP2020148908A (ja) 2020-09-17
JP7222278B2 true JP7222278B2 (ja) 2023-02-15

Family

ID=72429897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019046410A Active JP7222278B2 (ja) 2019-03-13 2019-03-13 画像形成装置

Country Status (1)

Country Link
JP (1) JP7222278B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221844A (ja) 1999-02-03 2000-08-11 Canon Inc 画像記録装置の高圧電源装置及び高圧電源制御方法
JP2011123172A (ja) 2009-12-09 2011-06-23 Ricoh Co Ltd 電源装置、画像形成装置および電源制御方法
JP2018042305A (ja) 2016-09-05 2018-03-15 キヤノン株式会社 高圧発生装置及び画像形成装置
JP2019004541A (ja) 2017-06-12 2019-01-10 キヤノン株式会社 電源装置、これを有する画像形成装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09197769A (ja) * 1996-01-16 1997-07-31 Canon Inc 帯電装置、画像形成装置及び画像形成方法
JPH10210739A (ja) * 1997-01-23 1998-08-07 Ricoh Co Ltd スイッチング電源装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221844A (ja) 1999-02-03 2000-08-11 Canon Inc 画像記録装置の高圧電源装置及び高圧電源制御方法
JP2011123172A (ja) 2009-12-09 2011-06-23 Ricoh Co Ltd 電源装置、画像形成装置および電源制御方法
JP2018042305A (ja) 2016-09-05 2018-03-15 キヤノン株式会社 高圧発生装置及び画像形成装置
JP2019004541A (ja) 2017-06-12 2019-01-10 キヤノン株式会社 電源装置、これを有する画像形成装置

Also Published As

Publication number Publication date
JP2020148908A (ja) 2020-09-17

Similar Documents

Publication Publication Date Title
JP5059215B2 (ja) 画像形成装置及び電源システム
JP5241207B2 (ja) 電源装置及び画像形成装置
JP2009229577A (ja) 画像形成装置
EP2669742A1 (en) High voltage power supply and image forming apparatus
JP2008224778A (ja) 画像形成装置、電圧電源装置及びそれらの方法
JP2020042239A (ja) 電源装置及び画像形成装置
US9846382B2 (en) Image forming apparatus and image forming method
US20110038645A1 (en) Constant current-type high-voltage power supply apparatus and method of controlling power output from the same
JP7222278B2 (ja) 画像形成装置
JP5926606B2 (ja) 画像形成装置および電圧発生装置
JP5506267B2 (ja) 画像形成装置及び電圧発生回路
JP2010250096A (ja) 画像形成装置
JP6665518B2 (ja) 画像形成装置および画像形成装置の制御方法
JP2020188583A (ja) 電源装置および画像形成装置
US10656666B2 (en) Bias output apparatus including a plurality of voltage output circuits, and image forming apparatus
JP2009163221A (ja) 画像形成装置
JP7455617B2 (ja) 電源装置及び画像形成装置
JP2018197837A (ja) 画像形成装置
JP2018004741A (ja) 帯電装置、画像形成装置および帯電装置の電圧制御方法
JP2006243542A (ja) 画像形成装置
JP2006201351A (ja) 画像形成装置
JP2951993B2 (ja) 画像形成装置
JP5656398B2 (ja) 画像形成装置
JP2016153818A (ja) 電力供給装置、画像形成装置及び電力供給方法
JP2021196791A (ja) 画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230117

R151 Written notification of patent or utility model registration

Ref document number: 7222278

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151