JP7220696B2 - 複合ピンドライバコントローラ - Google Patents

Description

本発明は複合ピンドライバコントローラに関する。

電子デバイス試験のための試験システムには、試験中のデバイス（ＤＵＴ）に電圧試験パルスを提供するピンドライバ回路が含まれる場合がある。これに応答して、試験システムは、例えば、ＤＵＴが１つ以上の指定された動作パラメータを満たすかどうかを判定するために、ＤＵＴからの応答を測定するように構成することができる。試験システムには、任選択的に、異なる振幅またはタイミング特性を有する回路試験信号を提供するためのクラスＡＢドライバ回路およびクラスＡドライバ回路などの複数のドライバ回路が含まれ得る。一例では、試験システムは、ＤＵＴピンにおける遷移を検知するためのアクティブ負荷およびコンパレータ回路を使用して、ＤＵＴからの応答を測定するように構成される。

デジタル集積回路（ＩＣ）を試験するためのシステムには、ＤＵＴに複数の電圧レベル（例えば、Ｖｈｉｇｈ、Ｖｌｏｗ、およびＶｔｅｒｍ）を提供するように構成されたドライバ回路が含まれ得る。ＤＵＴは、そのＤＵＴが刺激の発信および受信の両方を行うことができるという点で、双方向（Ｉ／Ｏ）能力を呈示することができる。ドライバ回路のＶｈｉｇｈおよびＶｌｏｗレベルは、その「入力」状態の間にＤＵＴを刺激する役割を果たし、Ｖｔｅｒｍは、その「出力」状態で、ＤＵＴのための終端として機能する。Ｖｈｉｇｈと、Ｖｌｏｗと、Ｖｔｅｒｍとの間をスイッチングするプロセスは、３つのスイッチの集合体として概念的に説明することができ、各スイッチの一方の端子が、Ｖｈｉｇｈ、Ｖｌｏｗ、またはＶｔｅｒｍのいずれかに接続され、他方の端子は、共通の５０オーム抵抗器に接続されており、次いでその抵抗器は、ＤＵＴノードに接続される。このようにして、３つのレベル間の遷移が、例えば、任意の所与の時点に閉じられる１つのスイッチのみを使って、適切なスイッチを開閉することにより、実現することができる。

自動化された試験装置、またはＡＴＥ試験システムの特徴は、正確なタイミングのＶｈｉｇｈ、Ｖｌｏｗ、およびＶｔｅｒｍ信号を送り出す能力、またはＤＵＴへの遷移である。試験システムにとって、試験システムの有効性を損なう可能性のある温度、周波数、動作周期、パルス幅、または試験ベクトル履歴などの変数とは無関係に、実質的に一定の伝搬遅延、および予測可能な信号エッジ配置を提供することは、極めて重要であり得る。

米国特許出願第１６／６００，９１７号明細書

本発明者は、とりわけ、解決されるべき問題には、従来のシステムよりも比較的小型であり、安価に製造することができ、電力消費がより少ないか、または従来のシステムと比較してより高い忠実な性能を提供する試験信号発生システムを提供することが含まれることを認識している。例えば、その問題には、パルスエッジ配置精度を改善するか、または帯域幅特性を改善した試験信号発生器を提供することが含まれ得る。

一例では、これらおよび他の問題に対する解決策としては、複合段を有するドライバシステムが含まれ得る。この複合段は、広い範囲の電圧および電流の入力および出力信号に対応することができ、高帯域幅信号を改善された精度でサポートすることができる。一例では、この複合段は、電圧信号を受信することができる第１の入力を含むことができ、かつ電流信号を受信することができる第２の入力を含むことができ、ならびに受信した電圧信号および電流信号の組み合わせに基づいて、複合出力信号を提供することができる。一例では、複合段を含む試験システムが、クラスＡＢドライバのものと同様の電力処理特性を有することができ、クラスＡドライバのものと同様の帯域幅特性を有することができる。

一例では、複合段は、高インピーダンス環境を提供し、したがって、初段スイッチングまたはドライバ回路に使用されるデバイスが、従来のクラスＡスイッチング回路で使用され得るデバイスよりも何倍も小さくすることができる。さらに、スイッチング動作が複合段の高インピーダンス環境内で実行することができるため、初段スイッチング電流信号が、従来のクラスＡスイッチング回路で使用され得る電流信号よりも何倍も小さくすることができる。

一例では、この複合段はまた、ＤＵＴから初段ドライバまたはスイッチング段を分離するのに役立ち得る。従来のドライバ配置にわたる分離を改善すると、寄生負荷効果を低減することができ、かつ帯域幅を改善させることができる。したがって、より小さな、またはより少ない容量性キャンセルデバイスを使用することができるか、または完全に省略することができる。

一例では、上記の問題に対する解決策には、複合段を使用するピンドライバなどのピンドライバのための制御システムが含まれ得る。この制御システムは、電流入力ノードおよび電圧入力ノードを含む第１の電流スイッチ回路を含むことができ、その第１の電流スイッチ回路は、電圧入力ノードにおける電圧制御信号に応答して、スイッチングされる出力電流信号を提供するように構成することができる。この制御システムは、バイアス制御信号を受信し、これに応答して、第１の電流スイッチの電流入力ノードに駆動電流信号を提供するように構成された第１の電流源をさらに含むことができ、その駆動電流信号は、スイッチングされる出力電流信号の大きさを上回る大きさを有することができる。一例では、この制御システムは、第１の電流スイッチ回路による使用のための、所望のバイアス電流の大きさに関する情報を受信し、これに応答して、第１の電流源にバイアス制御信号を提供するように構成されたバイアス制御回路を含むことができる。一例では、この制御システムは、バイアス制御回路から制御電圧を受信またはモニタリングし、これに応答して、第１の電流スイッチ回路の電圧入力ノードにおける対応する電圧制御信号を提供するためのバッファ回路をさらに含むことができる。

一例では、上記の問題に対する解決策には、第１の電流スイッチを使用して、例えば、スイッチングされる試験信号に非ゼロのハイサイド値および非ゼロのローサイド値を提供するための駆動電流信号を使用するように構成された第１の電流スイッチを使用して、スイッチングされる試験信号を試験中のデバイスに提供するための方法が含まれ得る。この方法は、第１の電流スイッチについての所望のバイアス電流の大きさに関する情報を受信すること（例えば、ｉ＿ＣｌａｓｓＡ信号を受信すること）と、スイッチングされる試験信号のハイサイド値とローサイド値との間の、所望の大きさの差に関する情報を受信すること（例えば、ｉ＿Ｓｗｉｎｇ値を受信すること）と、ハイサイド値とローサイド値との間の、スイッチングされる試験信号のスイッチングを制御するように構成されたタイミング信号を受信することと、所望のバイアス電流の大きさに関する受信した情報、およびスイッチングされる試験信号のハイサイド値とローサイド値との間の、所望の大きさの差に関する情報に基づいて、第１の電流源を制御するための第１の制御信号を生成することと、を含むことができる。一例では、この方法は、所望のバイアス電流の大きさに関する受信した情報、およびタイミング信号に基づいて、第１の電流スイッチを制御するための第２の制御信号を生成することをさらに含むことができる。

一例では、上記の問題に対する解決策として、本明細書に記載されたスイッチング段を含むか、または使用して、ドライバシステムの複合段を駆動することができる。例えば、このスイッチング段を使用して、参照により本明細書に組み込まれる、「Ｃｏｍｐｏｕｎｄ Ｐｉｎ Ｄｒｉｖｅｒ」と題する米国特許出願第１６／６００，９１７号の中で、ＭｃＱｕｉｌｋｉｎによって記載された複合段に、スイッチングされる電流信号を提供することができる。

この概要は、本特許出願の主題の概要を提供することが意図されている。本発明の排他的または網羅的な説明を提供することは、意図されていない。詳細な説明は、本特許出願に関するさらなる情報を提供するために含まれている。

任意の特定の要素または動作の説明を容易に見分けるために、参照番号の最も重要な一桁または複数桁の数字が、当該要素が最初に導入される図の番号を指定する。

概して、複数のドライバ回路を含む試験システムトポロジーの一例を示す。 概して、複合段および複数のドライバ回路を含む試験システムトポロジーの一例を示す。 概して、クラスＡスイッチング段の一例を示す。 概して、図３の例の一連の対応する電圧および出力電流波形を示す。 概して、第１のピンドライバ制御システムのブロック図の一例を示す。 概して、図５からの第１のピンドライバ制御システムの概略図の一例を示す。 概して、スイッチングされる試験信号を試験中のデバイスに提供するための電流スイッチを制御することを含むことができる方法の一例を示す。

試験システムのピンドライバ回路は、指定された時間に電圧パルス刺激を試験中のデバイス（ＤＵＴ）に提供することができ、任意選択的にＤＵＴからの応答を測定することができる。この試験システムは、比較的大きな出力信号の大きさの範囲にわたって高忠実度出力信号パルスを提供して、試験中の異なるタイプのデバイスに対応するように構成することができる。いくつかの例では、試験システムが、物理的に大きな電流スイッチング段を含んでおり、大きな電圧振動を容易にする。しかしながら、そのような大きな電流スイッチング段は、試験信号波形忠実度および試験信号帯域幅を損ない得る、物理的に大きなスイッチング段に関連した寄生効果に起因するなどのスプリアス信号という理由から、小さな電圧振動を生成することについての不利益を呈示し得る。

本明細書に記載されている試験システムおよび方法は、とりわけ、ピンドライバアーキテクチャを提供し、このピンドライバアーキテクチャは、忠実度を改善させ、高周波電流信号のオーバーシュートまたはスパイク現象を最小限に抑えることができ、高または低電力動作レベルにおけるパルスエッジ配置精度および信号帯域幅を向上させることができる。一例では、本明細書に記載されているシステムは、種々のパルス信号を提供するように構成可能であるクラスＡドライバ段を含むことができる。このシステムは、スイッチング制御電圧信号およびスイッチング電流信号を正確に制御するための制御回路を含むことができる。一例では、制御回路は、所望のバイアス電流の大きさ、または「クラスＡ深度」に関する情報、およびスイッチングされる出力信号の所望の大きさに関する情報を使用して、高忠実度にスイッチングされる出力電流信号を提供することができる。

一例では、本明細書に記載されているシステムは、信号をＤＵＴに提供する前に、複数の異なるドライバ回路から信号を受信および組み合わせるための複合段を含むか、または使用することができる。一例では、この複合段は、クラスＡＢドライバ段から信号を受信および処理するように構成されるなどの電圧信号増幅器回路、ならびにクラスＡドライバ段から信号を受信および処理するように構成されるなどのトランスインピーダンス回路を含むことができる。追加のドライバ段、または１つ以上のタイプのドライバ段の複数のインスタンスは、本明細書で考察される複合段と共に、任意選択的に使用することができる。

一例では、複数のドライバまたはドライバ段を使用して、様々な電圧および速度要件を有する種々の半導体デバイスを試験するように構成可能である試験システムを提供することができる。さらに、複数のドライバを使用して、物理層試験のための多重信号レベル試験または「多重化」を向上または有効にすることができる。物理層試験中に、複数のドライバは、同時にスイッチングされて、様々な異なる刺激または駆動信号をＤＵＴに提供することができる。

一例では、クラスＡＢドライバが、広い範囲の、異なる電圧の大きさの信号を送り出すように構成することができ、最小限の電力量を消費するように構成することができる。このクラスＡＢドライバは、中程度の帯域幅およびタイミング精度を有することができる。このクラスＡＢドライバは、ダイオードブリッジ、差動ペアのトランジスタ、または他のスイッチング素子を含むか、または使用することができる。一例では、クラスＡＢドライバが、システムオンチップ回路または他の回路もしくはデバイスの中程度の速度試験のために構成され得る。

一例では、クラスＡドライバが、比較的小さい大きさの電流信号を送り出すように構成することができ、高帯域幅およびタイミング精度のために構成することができる。一例では、クラスＡドライバが、例えば、直接、ドライバの出力ノードにおいて、またはＤＵＴの入力において、より大きな電流信号をスイッチングするように構成することができる。一例では、クラスＡドライバが、メモリ回路または他のデバイスの高速試験のために構成することができる。

一例では、クラスＡドライバの使用により、試験システムの帯域幅全体を低減することができ、その理由は、例えば、ＤＵＴにおいて大きな電流信号をスイッチングするために使用される大きな構成要素デバイスに起因して、そのドライバがＤＵＴに対する寄生負荷となるからである。一例では、いくつかの試験システムは、クラスＡドライバの負荷効果を打ち消すための静電容量キャンセル素子を含むことができるが、そのような素子は、物理的に大きい場合があり、部品サイズおよびチップコストの増大の一因となり得る。一例では、本明細書で考察されるように、クラスＡドライバ制御回路および／または複合段を共に使用して、そのようなキャンセル素子の必要性を低減または解消することができる。

図１は、概して、複数のドライバ回路を含む試験システムトポロジーの第１の例１００を示す。この第１の例１００は、クラスＡＢドライバ回路を含むことができる第１のドライバＡＢ１０８、およびクラスＡドライバ回路を含むことができる第１のドライバＡ１１６を含む。この第１の例１００は、指定された出力または負荷インピーダンスを提供するように構成され得る第１の抵抗器１０４などの出力素子をさらに含むことができる。一例では、第１の例１００は、第１の負荷回路１２２を含むことができ、例えば、コンパレータ回路、アクティブ負荷、または他の負荷デバイスを含むことができる。一例では、試験システムは、ＤＵＴピン１０２において、第１の出力電流１０６、ｉ＿ＯＵＴを提供するように構成されている。

一例では、第１のドライバＡＢ１０８は、一意の専用ＤＣ電圧レベルにより駆動される各ブリッジと共に並列接続されたダイオードブリッジの間を選択することによって、電圧刺激信号を生成するように構成することができる。図１の第１の例１００では、ＤＣ電圧Ｖｉｈ１１０およびＶｉｌ１１２が、第１のドライバＡＢ１０８内のダイオードブリッジを駆動する。スイッチング段の後に、パワーゲインを提供することができる電圧バッファ段が続くことができ、その電圧バッファ段は、例えば、５０オームのＤＵＴ環境の役割を果たすための大電流を生成するために使用される。

第１のドライバＡＢ１０８とは対照的に、第１のドライバＡ１１６は、ＤＵＴピン１０２に直接結合することができる比較的大きな電流スイッチ段を使用して、ＤＵＴピン１０２での遷移を生成するように構成することができる。第１のドライバＡ１１６内の電流スイッチング段は、例えば、電圧制御信号であり得る制御信号Ｓｗｉｎｇ１２０に応答して、ＤＵＴピン１０２との間で電流の入出を交互にスイッチングすることができる。第１のドライバＡ１１６は、例えば、その付随的な帯域幅制限、および他の性能制限を有するクラスＡＢ電圧バッファリング段によって負荷を軽減することができるため、高速動作を提供することができる。

一例では、第１のドライバＡ１１６は、ＤＵＴピン１０２において、比較的小さい振幅信号を提供するように構成することができる。例えば、第１のドライバＡ１１６は、約２ボルトの振動を有する信号を提供することができる。第１のドライバＡＢ１０８は、ＤＵＴピン１０２において、比較的大きい振幅信号、例えば、－１．５～＋７ボルトを提供するように構成することができる。第１のドライバＡ１１６は、概して、第１のドライバＡＢ１０８よりも速いスイッチング速度または広い帯域幅で動作する。一例では、第１のドライバＡＢ１０８は、第１のドライバＡ１１６からスイッチング電流を吸収するように構成することができる。すなわち、第１のドライバＡＢ１０８は、第１のドライバＡ１１６が、例えば、第１の抵抗器１０４を介して、電流を供給することができるバッファとしての役割を果たすことができる。

第１のドライバＡＢ１０８および第１のドライバＡ１１６のうちの一方または両方を選択して、それ以外の場合には、単一のドライバによっては満たすことができない異種のＤＵＴ試験要件を満たすことができる。例えば、両方のドライバ回路がＤＵＴ波形を提供することができる一方で、第１のドライバＡＢ１０８は、高振幅、低帯域幅の刺激信号を提供するように構成することができ、第１のドライバＡ１１６は、低振幅、高帯域幅の刺激信号を提供するように構成することができる。

一例では、第１のドライバＡＢ１０８および第１のドライバＡ１１６は、有効ピンを共有しない。逆に、各ドライバ回路は、ピンＥｎＡＢ１１４およびＥｎＡ１１８を介する独自の有効な制御を含む。この独自の有効な制御により、第１のドライバＡＢ１０８が、低速で、高電圧の刺激源としての役割を果たし、第１のドライバＡ１１６からのスイッチング電流を吸収するための静的で非遷移のバッファとしての役割を果たすことを容易にする。

図２は、概して、複合段２０２および複数のドライバ回路を含む試験システムトポロジーの第２の例２００を示す。この第２の例２００は、第２のドライバＡＢ２０８および第２のドライバＡ２１４を含むことができる。一例では、図１の例から、第２のドライバＡＢ２０８は、第１のドライバＡＢ１０８と同じか、または同様のデバイスとすることができ、第２のドライバＡ２１４は、第１のドライバＡ１１６と同じか、または同様のデバイスとすることができる。

一例では、第２のドライバＡ２１４は、第１のドライバＡ１１６よりも物理的に小さいデバイスとすることができる。例えば、第２のドライバＡ２１４は、第１のドライバＡ１１６の大きさよりも少なくとも一桁、任意選択的には複数桁だけ小さくすることができる。第２のドライバＡ２１４は、第１のドライバＡ１１６と同様のタイミング特性を有するが、それとは異なる振幅特性を有する信号を提供するように構成することができる。一例では、第２のドライバＡ２１４の製造コストは、第１のドライバＡ１１６よりも効果的であり得、その理由は、その第２のドライバが、より小さいチップ面積を占有し得るか、またはより緩い性能要件を有するコンポーネントを含むか、または使用することができるからである。

第２の例２００は、第１の抵抗器１０４、ＤＵＴピン１０２、および第１の負荷回路１２２をさらに含むことができ、例えば、図１の説明で上述したような品目と同じか、または同様とすることができる。すなわち、第２の例２００の第２のドライバＡＢ２０８および第２のドライバＡ２１４を、図１の例からのドライバと交換可能なように使用して、ＤＵＴピン１０２を介してＤＵＴに信号を提供することができるか、または第２のドライバＡＢ２０８および第２のドライバＡ２１４は、図１の例のように、同じ第１の抵抗器１０４または第１の負荷回路１２２を使用して終端することができる。

第２の例２００は、複合段２０２および第１の増幅器回路２０４をさらに含むことができる。この複合段２０２は、第２のドライバＡＢ２０８から、かつ第２のドライバＡ２１４から試験信号を受信し、これに応答して、第１の増幅器回路２０４を介してＤＵＴピン１０２に信号を提供するように構成することができる。第１の増幅器回路２０４は、ＤＵＴピン１０２に送り出すために、複合段２０２からの信号をバッファリングまたは増幅するように構成することができる。一例では、複合段２０２は、第２のドライバＡＢ２０８または第２のドライバＡ２１４からの信号を同時にまたは連続的に受信および応答することができる。

複合段２０２は、第２のドライバＡＢ２０８または第２のドライバＡ２１４から受信した信号について、比較的高い入力インピーダンス環境を提供することができる。したがって、第２のドライバＡＢ２０８または第２のドライバＡ２１４のうちの一方または両方によって提供されるスイッチング信号は、例えば、図１からの第１の例１００の第１のドライバＡＢ１０８または第１のドライバＡ１１６によって提供される信号よりも比較的小さくてもよい。例えば、第２のドライバＡ２１４からのスイッチング電流信号は、第１のドライバＡ１１６からの信号の大きさよりも一桁以上小さい場合がある。複合段２０２は、より小さい信号を受信し、それらを電圧信号に変換し、次いで第１の増幅器回路２０４を介してＤＵＴピン１０２に信号を送り出すことができる。複合段２０２および第１の増幅器回路２０４によってＤＵＴピン１０２から分離された第２のドライバＡ２１４を使用すると、第２のドライバＡ２１４からの寄生負荷が低減または解消され得、したがって、信号経路からキャンセルコンポーネントまたは他の軽減回路を省略することができる。

図３は、概して、クラスＡスイッチング段の例３００を示す。この例３００は、ＤＵＴピン１０２との間の電流（例えば、ｉ＿ＯＵＴ）の入出をスイッチングする差動ペアのトランジスタを含む。この差動ペアは、第１のスイッチ３０２および第２のスイッチ３０４を含む。第１のスイッチ３０２および第２のスイッチ３０４の各々は、第１の寄生容量３０６および第２の寄生容量３０８によってそれぞれ表される特徴的な寄生容量を有する。この第１のスイッチ３０２および第２のスイッチ３０４は、例えば、スイッチデバイスのベースにおいて提供され得る電圧制御信号３１０に基づいて、出力電流信号をスイッチングするように構成されている。一例では、差動ペアは、例えば電流源から受信した駆動電流信号をスイッチングして、ＤＵＴピン１０２において、ＤＵＴ試験信号を提供するように構成することができる。

一例では、クラスＡスイッチング段の例３００内の差動ペアの物理的サイズは、固定または可変とすることができる。例えば、差動ペアの物理的サイズは、「Ｓｅｇｍｅｎｔｅｄ Ｐｉｎ Ｄｒｉｖｅｒ Ｓｙｓｔｅｍ」と題する米国特許出願第１５／０７４，５３３号に、ＭｃＱｕｉｌｋｉｎによって説明されているように調節することができ、当該出願は、その全体が参照により本明細書に組み込まれる。ＭｃＱｕｉｌｋｉｎ’５３３は、例えば、試験システムスイッチサイズが、わずかな時間に比較的大きな電圧振幅信号の振動でＤＵＴピンを駆動するための方向転換または電流遷移速度要件に基づいて選択され得、ドライバ回路が、物理的に大きなスイッチを採用して、比較的大きな量の方向転換電流を生成することができることを示している。

一例では、差動ペアの物理的サイズを固定することができる。差動ペアに関連する寄生容量に対処するのに役立たせるために、バイアス電流またはｉ＿ＣｌａｓｓＡ電流が、出力信号として使用される振動信号またはｉ＿Ｓｗｉｎｇ電流と共に提供することができる。

図４は、概して、図３の例３００の一連の対応する電圧および出力電流波形を示す。例えば、図４の左側は、例３００からのノードｖ＿ＥＭＩＴにおける異なる電圧信号波形を示し、図４の右側は、それぞれの対応する出力電流信号ｉ＿ＯＵＴ波形を示す。

第１の入力電流ノード電圧グラフ４０２において、ｖ＿ＥＭＩＴ信号の形態または形状は、第１のスイッチングされる出力電流信号グラフ４０４における０ｍＡのｉ＿ＯＵＴ開始値によって証明されるように、ゼロまたは最小のクラスＡ電流を含む例３００からの差動ペアの典型である。第１のスイッチングされる出力電流信号グラフ４０４における一時的なスパイクまたはスプリアス信号は、第１のスイッチ３０２が完全にスイッチオフし、続いて第２のスイッチ３０４がスイッチオンになることに大きく起因する可能性がある。この電流スパイクは、第１の寄生容量３０６および第２の寄生容量３０８を充電する第２のスイッチ３０４から生じ得、例えば、ｖ＿ＥＭＩＴノードにおける高周波負荷を表し得る。この電流スパイクは、ＤＵＴピン１０２において望ましくない電圧スパイクを提供するまで継続し得、ひいては、忠実度を低下させ、理想的なパルス波形の形状からの逸脱を引き起こし得る。

一例では、第１のスイッチングされる出力電流信号グラフ４０４のｉ＿ＯＵＴスパイクは、例えば、完全にスイッチングした差動ペアによって生成され得、ｉ＿Ｓｗｉｎｇの絶対値とは実質的に無関係であり得る。すなわち、ｉ＿Ｓｗｉｎｇの全体が遷移中にスイッチングされても、電流スパイクの大きさは、実質的に不変であり得る。その結果生じる問題は、電流スパイクが、ｉ＿Ｓｗｉｎｇが減少するにつれて、ｉ＿ＯＵＴ波形全体の中の増加部分を表し、それによって、信号忠実度を劣化させることである。スパイクの大きさは、主にｖ＿ＥＭＩＴにおいて存在するｖ＿ＥＭＩＴの振幅、ならびに第１の寄生容量３０６および第２の寄生容量３０８によって決定される。

一例では、出力信号スパイク振幅を減少させるためのアプローチには、ｖ＿ＥＭＩＴノードの静電容量を低減すること、またはｖ＿ＥＭＩＴ振幅を低減することが含まれる。一例では、別のアプローチには、差動ペアを完全にスイッチングさせることを回避すること、および逆に、利用可能な電流全体の一部をスイッチングさせることが含まれる。スイッチングされない電流の量が、本明細書では、「バイアス電流」または「クラスＡの電流」と呼ばれ、差動ペアの全電流に対するスイッチングされない部分の比率が、本明細書では、クラスＡの「深度」と呼ばれる。

再度、図３を参照すると、例３００は、クラスＡの深度、すなわち、スイッチングされない差動ペアの電流の一部を表す電流源ｉ＿ＣｌａｓｓＡを含む。このｉ＿ＣｌａｓｓＡ電流は、差動ペアを常にオン状態にバイアスすることができる。図４の第１の入力電流ノード電圧グラフ４０２、第２の入力電流ノード電圧グラフ４０６、および第３の入力電流ノード電圧グラフ４１０は、例えばｉ＿Ｓｗｉｎｇが一定に保たれているときに、ｖ＿ＥＭＩＴ振幅に関して、それに応じてｉ＿ＯＵＴ電流に関して増加するクラスＡの深度の効果を示す。第１の入力電流ノード電圧グラフ４０２、および第１のスイッチングされる出力電流信号グラフ４０４は、０ｍＡの初期ｉ＿ＯＵＴ値によって証明されるように、０％の深度を表す。第３の入力電流ノード電圧グラフ４１０、および第３のスイッチングされる出力電流信号グラフ４１２は、高クラスＡ深度を表し、これは、その結果として、比較的高い忠実度ｉ＿ＯＵＴ波形を表す。第２の入力電流ノード電圧グラフ４０６、および第２のスイッチングされる出力電流信号グラフ４０８は、比較的劣った忠実度を有する中程度または中間的なクラスＡの深度を表す。

実際には、小さなｉ＿Ｓｗｉｎｇ値において高い忠実度ｉ＿ＯＵＴ波形を達成することは、第３のスイッチングされる出力電流信号グラフ４１２によって表されているように、実質的なクラスＡ深度を必要とするか、または使用することができる。その結果、ｉ＿Ｓｗｉｎｇに含まれる情報は、クラスＡの電流「ノイズ」と共存する。高クラスＡの電流深度により、既知の電流信号ｉ＿Ｓｗｉｎｇ、すなわちＤＵＴピン１０２における既知のｉ＿ＯＵＴを生成することが、より困難である可能性がある。一例では、本明細書で考察された様々な制御ループ回路を使用して、例えば、図３の例３００にある差動ペア内のメインスイッチング段において利用可能であるスイッチング電流を制御することができる。

図５は、概して、第１のピンドライバ制御システムのブロック図５００の一例を示す。この第１のピンドライバ制御システムは、第１の電流スイッチ５０２、第１の電流源５０４、およびスイッチコントローラ５０６を含むことができる。一例では、第１の電流スイッチ５０２は、図３の例３００からのトランジスタの差動ペアを含むか、または使用することができる。すなわち、第１の電流スイッチ５０２は、一例では、第１のスイッチ３０２および第２のスイッチ３０４を含むことができる。

一例では、スイッチコントローラ５０６は、制御信号を第１の電流スイッチ５０２に、または第１の電流源５０４に提供するように構成することができる。例えば、スイッチコントローラ５０６は、プロセッサ回路、ロジック回路、または第１の制御信号５１８を第１の電流源５０４に提供することができ、また第２の制御信号５２０を第１の電流スイッチ５０２に提供することができる他の回路を含むことができる。

スイッチコントローラ５０６は、第１の制御信号５１８および第２の制御信号５２０を提供する一体化された構造を含むことができるか、またはスイッチコントローラ５０６は、例えば、第１の制御信号５１８および第２の制御信号５２０のうちの１つ以上を提供するために共に動作するように構成することができる複数の別々の制御構造を含むことができる。一例では、スイッチコントローラ５０６は、第１の制御信号５１８を提供するように構成されているバイアス制御回路５０８を含む。スイッチコントローラ５０６は、第２の制御信号５２０を提供するように構成されている電圧制御回路５１０をさらに含むことができる。一例では、スイッチコントローラ５０６、バイアス制御回路５０８、および電圧制御回路５１０は、１つ以上の入力信号に基づいて、かつそれに応答して、第１の制御信号５１８および第２の制御信号５２０を生成または決定する。

一例では、入力信号は、バイアス電流ノード５１２、振動電流ノード５１４、およびタイミングノード５１６において受信することができる。一例では、バイアス電流ノード５１２は、所望のバイアス電流の大きさに関する情報、または第１の電流スイッチ５０２内のデバイスによって使用するためのｉ＿ＣｌａｓｓＡ電流を含むか、または提供する信号を受信することができる。一例では、振動電流ノード５１４は、例えば、第１の電流スイッチ５０２を使用して提供され得るスイッチングされる出力電流信号振動の所望の大きさに関する情報を含むか、または提供する信号を受信することができる。出力信号の所望の大きさに関する情報は、ＤＵＴピン１０２に提供された出力信号のハイサイド値とローサイド値との間の、所望の大きさの差に関する情報を含むことができる。ローサイド値は、ゼロとすることができるか、または非ゼロとすることができる。一例では、タイミングノード５１６は、第１の電流スイッチ５０２内のスイッチのうちの１つ以上のスイッチタイミングもしくは状態に関する情報を含むか、または提供するタイミング信号を受信することができる。

一例では、１つ以上のデバイスは、第１の電流スイッチ５０２を含むことができる。図３の考察で同様に上述したように、スイッチコントローラ５０６は、例えば、電圧制御信号３１０を含むか、または対応する第２の制御信号５２０を、第１のスイッチ３０２および第２のスイッチ３０４などの第１の電流スイッチ５０２を含むデバイスに提供するように構成することができる。ひいては、第１の電流スイッチ５０２は、ＤＵＴピン１０２において、スイッチングされる出力信号を提供するように構成することができる。

一例では、第１の電流源５０４は、電流信号を第１の電流スイッチ５０２に提供するか、または電流信号を第１の電流スイッチ５０２から落とすことができる調節可能な、または可変の電流源を含むことができる。すなわち、第１の電流源５０４は、第１の電流スイッチ５０２によって使用するための駆動電流信号を提供することができる。この駆動電流信号は、ｉ＿ＣｌａｓｓＡ電流およびｉ＿Ｓｗｉｎｇ電流の組み合わせまたは合計を含むことができる。駆動電流信号の大きさ、またはクラスＡの深度は、スイッチコントローラ５０６からの第１の制御信号５１８によって決定または提供することができる。

動作中、第１のピンドライバ制御システムは、第１の電流スイッチ５０２を使用して、試験中のデバイス（ＤＵＴ）に、スイッチングされる試験信号を提供するために使用することができる。第１の電流スイッチ５０２は、第１の電流源５０４からの駆動電流信号５２２を使用して、スイッチングされる試験信号に、非ゼロのハイサイド値、およびゼロまたは好ましくは非ゼロのローサイド値を提供することができる。一例では、スイッチコントローラ５０６は、所望のバイアス電流の大きさ、またはクラスＡの深度に関する情報を受信するように構成することができる。バイアス情報は、バイアス電流ノード５１２から受信することができ、その結果得られたバイアス信号は、第１の電流スイッチ５０２内の１つ以上のデバイスによって使用するために提供することができる。

スイッチコントローラ５０６は、スイッチングされる試験信号のハイサイド値とローサイド値との間の、所望の大きさの差に関する情報を受信するようにさらに構成することができる。所望の大きさの差の情報は、振動電流ノード５１４を介して受信することができる。スイッチコントローラ５０６は、タイミングノード５１６などにおいて、タイミング信号を受信するようにさらに構成することができる。タイミング信号からの情報を使用して、ハイサイド値とローサイド値との間の、スイッチングされる試験信号のスイッチングを制御することができる。

バイアス電流ノード５１２、振動電流ノード５１４、およびタイミングノード５１６において受信した信号に応答して、スイッチコントローラ５０６は、所望のバイアス電流の大きさに関する受信した情報、ならびにスイッチングされる試験信号のハイサイド値とローサイド値との間の、所望の大きさの差に関する情報に基づいて、第１の電流源５０４を制御するための第１の制御信号５１８を生成することができる。一例では、スイッチコントローラ５０６は、所望のバイアス電流の大きさ、およびタイミング信号に関する受信した情報に基づいて、第１の電流スイッチ５０２を制御するための第２の制御信号５２０を同時に生成することができる。

図６は、概して、図５の例からの第１のピンドライバ制御システムの概略図６００の一例を示す。第１のピンドライバ制御システムは、概略図６００に示すように、第１の電流スイッチ５０２および第１の電流源５０４を含む様々なコンポーネントを含むことができる。第１のピンドライバ制御システムは、例えば、バイアス制御回路５０８および電圧制御回路５１０を含む、図５の例からスイッチコントローラ５０６を含む様々なコンポーネントを含むことができる。一例では、第１の電流源５０４、バイアス制御回路５０８、および電圧制御回路５１０は、制御回路または制御ループを含み、それらは、共に動作して、ＤＵＴピン１０２における所望のスイッチングされる出力信号を維持し、かつ第１の電流スイッチ５０２内のオフ側デバイスを介して所望のバイアス電流を維持するという競合的な利益に役立つことができる。

図６の概略図６００は、概して、例えば、ｉ＿ＣｌａｓｓＡバイアス情報、タイミング情報、およびｉ＿Ｓｗｉｎｇ情報を含む試験パラメータに関する情報がどのように受信および解釈されて、ＤＵＴピン１０２において高忠実度スイッチング信号を生成することができるかを示す。一例では、様々な複製またはマッチング回路を使用して、例えば、高周波ドライバ段から他の制御段に情報または信号を複製することができる。例えば、制御ループが、試験パラメータ情報を使用して、第１の電流スイッチ５０２のための駆動電流を確立することができる。制御ループからの様々なＤＣ情報を複製して（例えば、マッチング回路を介して）、第１の電流スイッチ５０２内のデバイスをスイッチングすることができ、例えば、チョッパー回路またはタイミング回路と共に使用して、第１の電流スイッチ５０２内のデバイスにスイッチング信号を提供することができる。

一例では、第１の電流スイッチ５０２は、ＢＪＴトランジスタの電流スイッチ差動ペア６１８を含む。電流スイッチ差動ペア６１８内のトランジスタのうちの第１のトランジスタは、ＤＵＴピン１０２に結合され、かつスイッチングされる出力電流信号６０２を提供するように構成されたコレクタ端子を含むことができる。スイッチングされる出力電流信号６０２は、例えば、ゼロまたは非ゼロのバイアス電流の大きさに対応する、ｉ＿ＣｌａｓｓＡのローサイド値を有することができ、スイッチングされる出力電流信号６０２は、例えば、ｉ＿Ｓｗｉｎｇの大きさの量によって、ｉ＿ＣｌａｓｓＡよりも大きいハイサイド値を有することができる。一例では、ｉ＿ＣｌａｓｓＡの大きさは、ユーザによって画定することができ、様々な使用条件によって画定することができるか、または試行錯誤を通じて決定することができる。概して、ｉ＿ＣｌａｓｓＡは、所与の試験条件に対して経験的に決定することができ、任意の所与の時間において電流スイッチ差動ペア６１８内のオフ側デバイス内で使用するための電流の最小量を表して、試験システム性能および信号忠実度を向上させることができる。ｉ＿Ｓｗｉｎｇの値は、ＤＵＴまたは実行される試験に応じて、固定されるか、または可変とすることができる。

一例では、第１の電流スイッチ５０２は、駆動電流信号を受信または提供するように構成されている電流入力ノード６３０を含む。駆動電流信号の大きさは、少なくとも、ｉ＿ＣｌａｓｓＡとｉ＿Ｓｗｉｎｇとの合計に等しくすることができる。一例では、第１の電流スイッチ５０２は、電圧入力ノード６３２を含む。この電圧入力ノード６３２は、例えば電圧制御回路５１０から、第２の制御信号５２０を受信することができる。一例では、第２の制御信号５２０は、電流スイッチ差動ペア６１８のトランジスタのベース端子に提供することができる差動電圧信号を含む。電圧入力ノード６３２における信号に応答して、電流スイッチ差動ペア６１８は、電流入力ノード６３０における駆動電流信号を、ＤＵＴピン１０２にまたはＤＵＴピン１０２から、スイッチングすることができる。すなわち、第１の電流スイッチ５０２は、電流入力ノード６３０および電圧入力ノード６３２を含むことができ、第１の電流スイッチ５０２は、例えば、スイッチコントローラ５０６からの、第１の制御信号５１８および第２の制御信号５２０のうちの１つ以上に応答および使用して、ＤＵＴピン１０２において、スイッチングされる出力電流信号を提供するように構成することができる。

図６の例では、第１の電流源５０４は、バイアス電流ノード５１２および振動電流ノード５１４から情報を受信し、これに応答して、第１の電流スイッチ５０２の電流入力ノード６３０に駆動電流信号を提供するように構成された回路を含む。一例では、第１の電流源５０４は、所望のバイアス信号の大きさに関してバイアス電流ノード５１２から情報を受信し、スイッチングされる出力電流信号の所望の大きさに関して振動電流ノード５１４から情報を受信するように構成されたテール電流制御回路を含むことができる。これに応答して、テール電流制御回路は、テール電流制御信号６０６を提供することができる。テール電流源デバイス６０８が、テール電流制御信号６０６を受信し、これに応答して、駆動電流信号５２２を提供することができる。例えば、図６において、テール電流制御回路は、例えば、電流スイッチ差動ペア６１８にマッチングするか、またはその複製である一対のトランジスタデバイスを含むことができるテール電流制御差動ペア６１６を含むことができる。テール電流制御回路は、例えば、テール電流源デバイス６０８にマッチングし得るか、またはその複製である第２のテール電流ミラーデバイス６２６をさらに含むことができる。一例では、第１の電流源５０４は、振動電流ノード５１４と、テール電流源デバイス６０８のベース端子または入力との間に結合された第３のバッファ回路６２４を含む。動作中、第３のバッファ回路６２４を含むゲインネットワークは、テール電流制御差動ペア６１６内のトランジスタのうちの１つを介して電流信号を駆動するように構成され、その結果、ＤＵＴピン１０２における被駆動電流信号およびスイッチングされる出力電流信号は、実質的に同じ大きさを有する。

一例では、本明細書の他所で考察されているように、バイアス制御回路５０８は、バイアス電流ノード５１２から所望のバイアス条件に関する情報を受信し、第１の電流スイッチ５０２のための適切なバイアス条件を確実にするための第１の電流源５０４を使用して、オーバーシュートを最小限に抑制し、かつ容量性負荷問題を軽減するように構成されている。一例では、バイアス制御回路５０８は、バイアス電流ノード５１２からの情報を使用して、テール電流制御信号６０６をテール電流源デバイス６０８に提供するように信号をテール電流制御回路に出力するように構成されている第２のバッファ回路６２２またはゲイン回路を含む。

動作中、第１の電流源５０４およびバイアス制御回路５０８は、信号をテール電流制御回路に出力することによって、共に動作してテール電流源デバイス６０８によって提供されるテール電流（例えば、図５の例からの駆動電流信号５２２）を確立して試験条件を満足させ、そのような試験条件は、バイアス電流ノード５１２および振動電流ノード５１４において試験システムに入力することができる。試験条件情報を使用してテール電流制御差動ペア６１６の動作条件を確立することによって、電流スイッチ差動ペア６１８によって使用するための電圧条件が、マッチングした差動ペアのおかげで間接的に確立することができる。言い替えると、バイアス電流ノード５１２および振動電流ノード５１４において受信した情報は、テール電流制御差動ペア６１６に適用されて、特定の試験条件に見合った様々な動作条件を確立することができる。この動作条件は、第１の電流スイッチ５０２内の電流スイッチ差動ペア６１８にミラーリングされ得、それによって、所望のスイッチングされる出力電流信号６０２を提供することができる。

図６の例では、電圧制御回路５１０は、所望のバイアス条件に関する情報を、例えば、バイアス電流ノード５１２から受信し、タイミングノード５１６においてタイミング信号６０４を受信するように構成することができる。これに応答して、電圧制御回路５１０は、例えば、差動タイミング信号を含む第２の制御信号５２０を、第１の電流スイッチ５０２の電圧入力ノード６３２に提供することができる。すなわち、電圧制御回路５１０は、スイッチング信号を生成して第１の電流スイッチ５０２を制御し、それによって、ＤＵＴピン１０２におけるスイッチングされる出力電流信号６０２を制御することができる。電圧制御回路５１０は、信号変換器回路６１０を使用して、タイミング信号６０４を受信し、そしてバイアス情報に関して第１のバッファ回路６２０から情報を受信することができ、これに応答して、信号変換器回路６１０は、例えば、電流スイッチ差動ペア６１８を含むトランジスタのそれぞれのベース端子を制御するための差動信号を含むことができる、第２の制御信号５２０を生成または提供することができる。一例では、電圧制御回路５１０は、例えば、電流スイッチ差動ペア６１８にマッチングし得るか、もしくはその電流スイッチ差動ペア６１８の複製とすることができる、かつ／またはテール電流制御差動ペア６１６にマッチングし得るか、もしくはそのテール電流制御差動ペア６１６の複製とすることができる、電圧制御差動ペア６１４を含むことができる。一例では、第１の電流スイッチ５０２、第１の電流源５０４、および電圧制御回路５１０の各々の差動ペアの様々なインスタンスがマッチングする。

一例では、例えば、電圧制御回路５１０を使用することに対する別の方法としては、バッファ回路を使用して、テール電流制御差動ペア６１６の第１および第２のトランジスタのベース端子におけるそれぞれの電圧に関する情報を受信することができる。ベース端子電圧に基づいて、バッファ回路は、第１の電流スイッチ５０２内のトランジスタの電流スイッチ差動ペア６１８のそれぞれのベース端子における対応する電圧を提供することができる。すなわち、バッファ回路を使用して、第１の電流源５０４からの制御電圧をモニタリングすることができ、これに応答して、第１の電流スイッチ５０２の電圧入力ノード６３２における対応する電圧制御信号を提供することができる。

図７は、概して、例えば、ＤＵＴピン１０２において、スイッチングされる試験信号をＤＵＴに提供するように電流スイッチを制御することを含むことができる方法７００の例を示す。一例では、方法７００のすべてまたは一部を、スイッチコントローラ５０６を使用して実行し、例えば、第１の電流スイッチ５０２または第１の電流源５０４を制御することができる。スイッチングされる試験信号の大きさが、非ゼロのハイサイド値、およびゼロのローサイド値か、または好ましくは非ゼロのローサイド値を有することができる。

ブロック７０２において、方法７００は、第１の電流スイッチ５０２などの第１の電流スイッチについての所望のバイアス電流の大きさに関する情報を受信することを含むことができる。一例では、ブロック７０２は、バイアス電流ノード５１２を使用して、信号ｉ＿ＣｌａｓｓＡを受信するか、または信号ｉ＿ＣｌａｓｓＡの所望の大きさを示す信号を受信することを含むことができる。ｉ＿ＣｌａｓｓＡに対応するバイアス信号が、第１の電流スイッチ５０２内の１つ以上のスイッチングデバイスまたはトランジスタによって使用するために提供することができる。例えば、バイアス制御回路５０８および第１の電流源５０４は、ｉ＿ＣｌａｓｓＡに関する情報を受信し、これに応答して、第１の電流スイッチ５０２の電流入力ノード６３０においてバイアス信号を生成または提供することができる。

ブロック７０４において、方法７００は、スイッチングされる試験信号のハイサイド値とローサイド値との間の、所望の大きさの差に関する情報を受信することを含むことができる。一例では、ブロック７０４は、振動電流ノード５１４を使用して、信号ｉ＿Ｓｗｉｎｇを受信するか、または信号ｉ＿Ｓｗｉｎｇの所望の大きさを示す信号を受信することを含むことができる。

ブロック７０６において、方法７００は、ハイサイド値とローサイド値との間の、スイッチングされる試験信号のスイッチングを制御するように構成されたタイミング信号を受信することを含むことができる。一例では、ブロック７０６は、タイミング信号６０４を受信するように、タイミングノード５１６を使用することを含むことができる。タイミング信号６０４は、第１の電流スイッチ５０２内の各素子が、例えば、スイッチングされる試験信号のハイサイド値と、スイッチングされる試験信号のローサイド値との間で、いつスイッチングすることができるかを示す高周波クロックまたはパルス信号を含むことができる。

ブロック７０８において、方法７００は、所望のバイアス電流の大きさに関する受信した情報、およびスイッチングされる試験信号のハイサイド値とローサイド値との間の、所望の大きさの差に関する情報に基づいて、第１の電流源を制御するための第１の制御信号を生成することを含むことができる。一例では、ブロック７０８は、バイアス制御回路５０８を使用し、バイアス電流ノード５１２および振動電流ノード５１４において受信した情報を使用して、テール電流制御信号６０６などの信号を、テール電流源デバイス６０８などの電流信号制御デバイスに提供することを含む。

ブロック７１０において、第１の電流源またはテール電流源デバイス６０８は、駆動電流信号５２２を第１の電流スイッチ５０２に提供することができる。一例では、駆動電流信号５２２の大きさが、バイアス信号ｉ＿ＣｌａｓｓＡの大きさと振動信号ｉ＿Ｓｗｉｎｇの大きさとの合計に、少なくとも等しいか、またはその合計を上回ることができる。ブロック７１２において、方法７００は、第１の電流スイッチ５０２の電流入力ノード６３０において駆動電流信号５２２を受信することができる。

ブロック７１４において、方法７００は、所望のバイアス電流の大きさに関する受信した情報（例えば、ｉ＿ＣｌａｓｓＡ）、およびタイミング信号６０４に基づいて、第１の電流スイッチ５０２を制御するための第２の制御信号５２０を生成することを含むことができる。一例では、ブロック７１４は、電圧制御回路５１０、およびバイアス電流ノード５１２からの情報を使用して、第２の制御信号５２０を提供することを含むことができる。第１の電流スイッチ５０２は、電圧入力ノード６３２において第２の制御信号５２０を受信することができる。

ブロック７１６において、方法７００は、第２の制御信号５２０に応答して、第１の電流スイッチ５０２を制御して、ＤＵＴピン１０２などのＤＵＴに、スイッチングされる試験信号を提供することを含むことができる。一例では、ブロック７１６は、電圧入力ノード６３２からのタイミングまたはスイッチ制御情報を使用して、第１の電流スイッチ５０２の異なるトランジスタデバイスの各々がいつオンまたはオフ状態であるかを決定することを含むことができる。ブロック７１６は、スイッチングされる試験信号をＤＵＴに提供するために、電流入力ノード６３０において受信した駆動電流信号５２２などの電流信号を使用することをさらに含むことができる。一例では、スイッチングされる試験信号のローサイド値は、ｉ＿ＣｌａｓｓＡのバイアス電流値とほぼ同じとすることができ、スイッチングされる試験信号のハイサイド値は、ｉ＿ＣｌａｓｓＡのバイアス電流値と、ｉ＿Ｓｗｉｎｇの値との合計とほぼ同じとすることができる。

一例では、第１の電流スイッチ５０２は、第１の差動ペアのトランジスタを含むことができ、そのトランジスタのうちの１つが、ＤＵＴピン１０２に結合されて、スイッチングされる試験信号を提供する。スイッチコントローラ５０６は、第１の電流スイッチ５０２内の第１の差動ペアのトランジスタにマッチングするか、またはその複製である、少なくとも第２の差動ペアのトランジスタを含むことができる。一例では、ブロック７１４において、第２の制御信号５２０を生成することは、バッファ回路を使用して、第２の差動ペアのトランジスタのそれぞれのベース端子電圧に関する情報を受信することを含むことができる。ベース端子電圧情報に応答して、対応する電圧信号が、第１の電流スイッチ５０２を含む第１の差動ペアのそれぞれのベース端子に提供することができる。

本開示の様々な態様は、本明細書で特定された試験システムに関連する問題の解決策を提供するのに役立ち得る。一例では、態様１は、主題（装置、システム、デバイス、方法、動作を実行するための手段、もしくはデバイスによって実行されるときにデバイスに動作を実行させることができる命令を含むデバイス可読媒体、または製品など）を含むか、または使用することができ、例えば、ピンドライバ制御システムを含むか、または使用することができる。一例では、態様１は、電流入力ノードおよび電圧入力ノードを含む第１の電流スイッチ回路を含むことができ、第１の電流スイッチ回路は、電圧入力ノードにおける電圧制御信号に応答して、スイッチングされる出力電流信号を提供するように構成され、第１の電流源は、バイアス制御信号を受信し、これに応答して、第１の電流スイッチの電流入力ノードに駆動電流信号を提供するように構成されており、駆動電流信号は、スイッチングされる出力電流信号の大きさを上回る大きさを有する。一例では、態様１は、第１の電流スイッチ回路によって使用するための、所望のバイアス電流の大きさに関する情報を受信し、これに応答して、第１の電流源にバイアス制御信号を提供するように構成されたバイアス制御回路を含むことができる。

態様２は、態様１の主題を含むか、もしくは使用することができ、またはその主題と任意選択的に組み合わされて、バイアス制御回路から制御電圧をモニタリングし、これに応答して、第１の電流スイッチ回路の電圧入力ノードにおける対応する電圧制御信号を提供するように構成されたバッファ回路を任意選択的に含むか、または使用することができる。

態様３は、態様１または２のうちの１つまたは任意の組み合わせの主題を含むか、もしくは使用することができ、またはその主題と任意選択的に組み合わされて、任意選択的に第１の電流源を含むことができ、第１の電流源は、バイアス制御信号、およびスイッチングされる出力電流信号の所望の大きさに関する情報を受信し、これに応答して、テール電流制御信号を提供するように構成されたテール電流制御回路を含むことができる。一例では、態様３は、テール電流制御信号に応答して、駆動電流信号を提供するように構成されたテール電流源デバイスを含むことができる。

態様４は、態様３の主題を含むか、もしくは使用することができ、またはその主題と任意選択的に組み合わされて、第１の電流スイッチ回路およびテール電流制御回路において、差動ペアのトランジスタのそれぞれのマッチングしたインスタンスを任意選択的に含むことができる。

態様５は、態様４の主題を含むか、もしくは使用することができ、またはその主題と任意選択的に組み合わされて、第１および第２のトランジスタを含むテール電流制御回路内の差動ペアと、第１のトランジスタを介して第１の電流信号を駆動するように構成されたゲインネットワークを含むテール電流制御回路と、を任意選択的に含むことができ、第１の電流信号およびスイッチングされる出力電流信号は、実質的に同じ大きさを有することができる。

態様６は、態様１～５のうちの１つまたは任意の組み合わせの主題を含むか、もしくは使用することができ、またはその主題と任意選択的に組み合わされて、第１の電流源内の第１のトランジスタにバイアス制御信号を提供するための、所望のバイアス電流の大きさに関する受信した情報を使用するように構成されたゲイン回路を有するバイアス制御回路を任意選択的に含むことができる。

態様７は、態様１～６のうちの１つまたは任意の組み合わせの主題を含むか、もしくは使用することができ、またはその主題と任意選択的に組み合わされて、所望のバイアス電流の大きさに関する情報と、電圧制御信号を第１の電流スイッチ回路の電圧入力ノードに提供し、それによってスイッチングされる出力電流信号を制御するためのタイミング信号と、を使用するように構成された電圧制御回路を任意選択的に含むか、または使用することができる。

態様８は、態様７の主題を含むか、もしくは使用することができ、またはその主題と任意選択的に組み合わされて、第１の電流スイッチ回路、第１の電流源、および差動ペアのトランジスタのそれぞれのマッチングしたインスタンスを含む電圧制御回路を任意選択的に含むことができ、その電圧制御回路は、電圧入力ノードにおいて、電圧制御信号を差動電圧信号として提供するように構成され、その電圧入力ノードは、第１の電流スイッチ回路の差動ペアのベース端子を含む。

態様９は、態様１～８のうちの１つまたは任意の組み合わせの主題を含むか、もしくは使用することができ、またはその主題と任意選択的に組み合わされて、所望のバイアス電流の大きさに対応するローサイドの大きさを有し、かつ所望のバイアス電流の大きさと、スイッチングされる出力電流信号の所望の大きさとの合計に対応するハイサイドの大きさを有するデジタル信号として、スイッチングされる出力電流信号を提供するように構成された第１の電流スイッチ回路を任意選択的に含むことができる。

態様１０は、主題（装置、システム、デバイス、方法、動作を実行するための手段、もしくはデバイスによって実行されるときにデバイスに動作を実行させることができる命令を含むデバイス可読媒体、または製造物品など）を含むか、または使用することができ、例えば、駆動電流信号を提供するように構成された第１の電流源と、スイッチングされる出力信号を提供するためのその駆動電流信号を使用するように構成された第１の電流スイッチであって、スイッチングされる出力信号が、非ゼロのハイサイド値、および非ゼロのローサイド値を有する、第１の電流スイッチと、第１の電流源、かつ第１の電流スイッチに制御信号を提供するように構成されたスイッチコントローラと、を備えるピンドライバ制御システムを含むか、または使用することができる。態様１０において、制御信号は、（１）第１の電流スイッチ内のスイッチングデバイスについての所望のバイアス電流の大きさに関する情報と、（２）スイッチングされる出力信号のハイサイド値とローサイド値との間の、所望の大きさの差に関する情報と、（３）ハイサイド値とローサイド値との間の、スイッチングされる出力信号のスイッチングを制御するように構成されたタイミング信号と、に基づくことができる。

態様１１は、態様１０の主題を含むか、もしくは使用することができ、またはその主題と任意選択的に組み合わされて、第１の電流スイッチ内のスイッチングデバイスについての所望のバイアス電流の大きさに関する情報、およびスイッチングされる出力信号のハイサイド値とローサイド値との間の、所望の大きさの差に関する情報を使用して、第１の電流源に第１の制御信号を提供するように構成されたスイッチコントローラを任意選択的に含むことができる。

態様１２は、態様１１の主題を含むか、もしくは使用することができ、またはその主題と任意選択的に組み合わされて、第１の電流スイッチ内のスイッチングデバイスについての所望のバイアス電流の大きさに関する情報、およびハイサイド値とローサイド値との間の、スイッチングされる出力信号のスイッチングを制御するように構成されたタイミング信号を使用して、第１の電流スイッチに第２の制御信号を提供するように構成されたスイッチコントローラを任意選択的に含むことができる。

態様１３は、態様１２の主題を含むか、もしくは使用することができ、またはその主題と任意選択的に組み合わされて、所望のバイアス電流の大きさ、およびスイッチングされる出力信号のハイサイド値とローサイド値との間の、所望の大きさの差の合計を満たすか、またはそれを上回る大きさを駆動電流信号に提供するための第１の電流源を制御するように構成されたバイアス制御回路を含むスイッチコントローラを任意選択的に含むことができる。

態様１４は、態様１３の主題を含むか、もしくは使用することができ、またはその主題と任意選択的に組み合わされて、第２の制御信号を差動電圧制御信号として提供するように構成された電圧制御回路を有するスイッチコントローラを任意選択的に含むことができ、第１の電流スイッチは、差動電圧制御信号を受信するように構成された第１の差動ペアのトランジスタを含むことができ、それらのトランジスタのうちの第１のトランジスタは、スイッチングされる出力信号を提供するように構成することができる。

態様１５は、態様１４の主題を含むか、もしくは使用することができ、またはその主題と任意選択的に組み合わされて、第１の差動ペアのトランジスタにマッチングしている第２の差動ペアのトランジスタを含む第１の電流源を任意選択的に含むことができる。態様１５において、第２の差動ペアは、駆動電流信号を提供するソースデバイスに制御信号を提供するように構成することができる。態様１５において、電圧制御回路は、第１の差動ペアのトランジスタにマッチングしている第３の差動ペアのトランジスタを含むことができ、その第３の差動ペアのトランジスタのベース端子からの電圧情報を使用は、差動電圧制御信号を提供するために使用することができる。

態様１６は、主題（装置、システム、デバイス、方法、動作を実行するための手段、もしくはデバイスによって実行されるときにデバイスに動作を実行させることができる命令を含むデバイス可読媒体、または製品など）を含むか、または使用することができ、例えば、第１の電流スイッチを使用して、スイッチングされる試験信号を試験中のデバイス（ＤＵＴ）に提供するための方法を含むか、または使用することができ、その第１の電流スイッチは、スイッチングされる試験信号に非ゼロのハイサイド値および非ゼロのローサイド値を提供するための駆動電流信号を使用するように構成されている。態様１６において、この方法は、スイッチコントローラを使用して、第１の電流スイッチについての所望のバイアス電流の大きさに関する情報を受信することと、スイッチングされる試験信号のハイサイド値とローサイド値との間の、所望の大きさの差に関する情報を受信することと、ハイサイド値とローサイド値との間の、スイッチングされる試験信号のスイッチングを制御するように構成されたタイミング信号を受信することと、を含むことができる。一例では、様々な受信した情報および信号に応答して、態様１６は、所望のバイアス電流の大きさに関する受信した情報、およびスイッチングされる試験信号のハイサイド値とローサイド値との間の、所望の大きさの差に関する情報に基づいて、第１の電流源を制御するための第１の制御信号を生成することを含むことと、所望のバイアス電流の大きさに関する受信した情報、およびタイミング信号に基づいて、第１の電流スイッチを制御するための第２の制御信号を生成することと、を含むことができる。

態様１７は、態様１６の主題を含むか、もしくは使用することができ、またはその主題と任意選択的に組み合わされて、第１の電流源において第１の制御信号を受信し、これに応答して、駆動電流信号を第１の電流スイッチに提供することを任意選択的に含むことができる。一例では、駆動電流信号は、所望のバイアス電流の大きさ（例えば、ｉ＿ＣｌａｓｓＡの大きさ）、およびスイッチングされる試験信号のハイサイド値とローサイド値との間の、差の大きさ（例えば、ｉ＿Ｓｗｉｎｇの大きさ）の合計を満たすか、または上回る大きさを有することができる。

態様１８は、態様１６または態様１７の主題を含むか、もしくは使用することができ、またはその主題と任意選択的に組み合わされて、第１の電流源を制御するための第１の制御信号を生成することを任意選択的に含むことができ、それには、スイッチングされる試験信号に提供するために使用される第２の差動ペアのトランジスタにマッチングする第１の差動ペアのトランジスタを使用することが含まれる。

態様１９は、態様１８の主題を含むか、もしくは使用することができ、またはその主題と任意選択的に組み合わされて、第１の電流スイッチを制御するための第２の制御信号を生成すること、例えば、第１の差動ペアのトランジスタにマッチングする第３の差動ペアのトランジスタを使用することを任意選択的に含むことができる。

態様２０は、態様１６の主題を含むか、もしくは使用することができ、またはその主題と任意選択的に組み合わされて、第１の差動ペアのトランジスタを含む第１の電流スイッチ、および第１の差動ペアにマッチングする異なる第２の差動ペアのトランジスタを含むスイッチコントローラを任意選択的に含むことができる。態様２０において、第１の電流スイッチを制御するための第２の制御信号を生成することは、バッファ回路を使用することと、第２の差動ペアのそれぞれのベース端子電圧に関する情報を受信することと、これに応答して、第１の差動ペアのそれぞれのベース端子において、対応する電圧信号を提供することと、を含むことができる。

これらの非限定的な態様の各々は、それ自体成り立ち得るか、または様々な並べ替え、もしくは本明細書の他所で考察された他の態様、例、もしくは特徴のうちの１つ以上との組み合わせで、組み合わせることができる。

この詳細な説明は、添付図面の参照を含み、その添付図面は、この詳細な説明の一部を形成する。それらの図面は、例示の目的で、本発明が実施されることができる具体的な実施形態を示す。これらの実施形態はまた、本明細書では、「例」とも呼ばれる。そのような例は、それらの図示または記載されたものに加えて、いくつかの要素を含むことができる。しかしながら、本発明者らはまた、それらの図示または記載された要素のみが提供される例も想定することができる。本発明者らは、特定の例（またはそれらのうちの１つ以上の態様）に関してか、または本明細書に図示もしくは記載された他の例（もしくはそれらのうちの１つ以上の態様）に関してかのどちらかで、それらの図示または説明された要素（またはそれらのうちの１つ以上の態様）のうちの任意の組み合わせまたは並べ替えを使用した例を想定することができる。

この文書では、「１つの（ａ）」または「１つの（ａｎ）」という用語は、特許文書において一般的であるように、１つ、または１つよりも大きい数を含むように使用され、「少なくとも１つ」または「１つ以上」という任意の他の事例または使用法とは無関係である。この文書では、「または」という用語は、別段の指示がない限り、非排他的な意味を指すために使用され、またはその結果、「ＡまたはＢ」は、「ＡであるがＢではない」、「ＢであるがＡではない」、および「ＡおよびＢ」を含む。この文書では、「含む（ｉｎｃｌｕｄｉｎｇ）」および「内で（ｉｎ ｗｈｉｃｈ）」という用語は、それぞれの用語「備える（ｃｏｍｐｒｉｓｉｎｇ）」および「そこでは（ｗｈｅｒｅｉｎ）」という平易な英語の等価語として使用される。

以下の特許請求の範囲において、「含む」および「備える」という用語は、オープンエンドであり、すなわち、１つの請求項内でそのような用語の後に列挙された要素に加えて、要素を含むシステム、デバイス、物品、組成物、調合物、またはプロセスは、依然として当該請求項の範囲内に入ると見なされる。さらに、それ以降の請求項では、「第１」、「第２」、「第３」などの用語は、単にラベルのみとして使用され、それらの対象物に数値的な要件を課すことを意図されていない。

本明細書に記載されている方法の例は、少なくとも部分的に、機械またはコンピュータに実装することができる。いくつかの例は、上記の例で説明したような方法を実行するための電子デバイスを構成するように動作可能である命令を使ってコード化されたコンピュータ可読媒体または機械可読媒体を含むことができる。そのような方法の実装には、マイクロコード、アセンブリ言語コード、高級言語コードなどのコードが含まれる。そのようなコードは、様々な方法を実行するためのコンピュータ可読命令を含むことができる。このコードは、コンピュータプログラム製品の一部を形成することができる。さらに、一例では、このコードは、実行中または他の時点などにおいて、１つ以上の揮発性、非一時的、または不揮発性の有形のコンピュータ可読媒体の上に有形に格納することができる。これらの有形のコンピュータ可読媒体の例には、ハードディスク、リムーバブル磁気ディスク、リムーバブル光ディスク（例えば、コンパクトディスクおよびデジタルビデオディスク）、磁気カセット、メモリカードまたはスティック、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）などが含まれるが、これらに限定されない。

上記の説明は、例示的なものであり、非限定的であることが意図されている。例えば、上述の例（またはそれらのうちの１つ以上の態様）は、互いに組み合わせて使用することができる。当業者であれば、上記の説明を再検討することにより、他の実施形態を使用することができる。要約は、読者が技術的開示の性質を迅速に特定することを可能にするために提供されている。要約は、特許請求の範囲または意味を解釈または限定するためには使用されないということを理解した上で、提示されている。また、上記の発明の詳細な説明では、様々な特徴を共にグループ化して、本開示を簡素化して効率を上げることもできる。これは、特許請求されていない開示された特徴がいずれの請求項にとっても必須であることを意図しているものと解釈されるべきではない。逆に、発明の主題は、特定の開示された実施形態のすべての特徴にない場合がある。したがって、以下の特許請求の範囲は、本明細書によって、例または実施形態として本発明の詳細な説明に組み込まれ、各請求項は、別個の実施形態としてそれ自体独立しており、かつそのような実施形態は、様々な組み合わせまたは並べ替えで互いに組み合わせることができることが考えられる。本発明の範囲は、そのような特許請求の範囲が権利化される全範囲の均等物と共に、添付の特許請求の範囲を参照して決定されるべきである。

５０２ 第１の電流スイッチ
５０４ 第１の電流源
５０６ スイッチコントローラ
５０８ バイアス制御回路
５１０ 電圧制御回路

Claims (17)

1. ピンドライバ制御システムであって、
   電流入力ノードおよび電圧入力ノードを含む第１の電流スイッチ回路であって、前記第１の電流スイッチ回路が、前記電圧入力ノードにおける電圧制御信号に応答して、非ゼロのハイサイドの電流値と非ゼロのローサイドの電流値との間でスイッチングされる出力電流信号を試験中のデバイスのピンに提供するように構成されている、第１の電流スイッチ回路と、
   バイアス制御信号を受信し、これに応答して、前記第１の電流スイッチ回路の前記電流入力ノードに駆動電流信号を提供するように構成された第１の電流源であって、前記駆動電流信号が、前記スイッチングされる出力電流信号の前記ハイサイドの電流値の大きさを上回る大きさを有する、第１の電流源と、
   前記第１の電流スイッチ回路による使用のための、バイアス電流の大きさに関する情報をバイアス電流ノードから受信し、これに応答して、前記第１の電流源に前記バイアス制御信号を提供するように構成されたバイアス制御回路と、を備え、
   前記第１の電流源が、
   前記バイアス制御信号を前記バイアス制御回路から受信し、前記スイッチングされる出力電流信号の大きさに関する情報を振動電流ノードから受信し、受信した前記バイアス制御信号及び前記情報に応答して、テール電流制御信号を提供するように構成されたテール電流制御回路と、
   前記テール電流制御信号に応答して、前記駆動電流信号を提供するように構成されたテール電流源デバイスと、を備える、ピンドライバ制御システム。
2. 前記第１の電流スイッチ回路の差動ペアのトランジスタのそれぞれが、前記テール電流制御回路の差動ペアのトランジスタのそれぞれとマッチングする、請求項１に記載のピンドライバ制御システム。
3. 前記テール電流制御回路内の前記差動ペアが、第１および第２のトランジスタを含み、
   前記テール電流制御回路が、前記第１のトランジスタを介して第１の電流信号を駆動するように構成されたゲイン回路を含み、
   前記第１の電流信号および前記スイッチングされる出力電流信号が、実質的に同じ大きさを有する、請求項２に記載のピンドライバ制御システム。
4. 前記テール電流制御回路内の差動ペアが、第１および第２のトランジスタを含み、
   前記バイアス制御回路がゲイン回路を含み、前記ゲイン回路が、前記テール電流制御回路内の差動ペアの前記第１のトランジスタに前記バイアス制御信号を提供するための、前記バイアス電流の大きさに関する前記受信した情報を使用するように構成された、請求項２に記載のピンドライバ制御システム。
5. 前記バイアス電流の大きさに関する前記情報と、タイミング信号とに基づいて前記電圧制御信号を前記第１の電流スイッチ回路の前記電圧入力ノードに提供するように構成された電圧制御回路をさらに備え、前記電圧制御信号が前記スイッチングされる出力電流信号を制御する、請求項１に記載のピンドライバ制御システム。
6. 前記第１の電流スイッチ回路の差動ペアのトランジスタのそれぞれ、前記第１の電流源の差動ペアのトランジスタのそれぞれ、および前記電圧制御回路の差動ペアのトランジスタのそれぞれが互いにマッチングし、前記電圧制御回路が、前記電圧入力ノードにおいて、前記電圧制御信号を差動電圧信号として提供するように構成され、前記電圧入力ノードが、前記第１の電流スイッチ回路の前記差動ペアのベース端子を含む、請求項５に記載のピンドライバ制御システム。
7. 前記第１の電流スイッチ回路が、前記バイアス電流の大きさに対応するローサイドの大きさを有し、かつ前記バイアス電流の大きさと、前記スイッチングされる出力電流信号の大きさとの合計に対応するハイサイドの大きさを有するデジタル信号として、前記スイッチングされる出力電流信号を提供するように構成されている、請求項１に記載のピンドライバ制御システム。
8. ピンドライバ制御システムであって、
   駆動電流信号を提供するように構成された第１の電流源と、
   スイッチングされる出力信号を試験中のデバイスのピンに提供するための前記駆動電流信号を使用するように構成された第１の電流スイッチであって、前記スイッチングされる出力信号が、非ゼロのハイサイドの電流値、および非ゼロのローサイドの電流値を有する、第１の電流スイッチと、
   前記第１の電流源に、かつ前記第１の電流スイッチに制御信号を提供するように構成されたスイッチコントローラと、を備え、前記制御信号が、
   前記第１の電流スイッチ内のスイッチングデバイスについての前記ローサイドの電流値に関する情報と、
   前記スイッチングされる出力信号の前記ハイサイドの電流値と前記ローサイドの電流値との間の差に関する情報と、
   前記ハイサイドの電流値と前記ローサイドの電流値との間の、前記スイッチングされる出力信号のスイッチングを制御するタイミング信号と、に基づき、
   前記第１の電流源が、
   前記ローサイドの電流値に関する情報及び前記ハイサイドの電流値と前記ローサイドの電流値との間の差に関する情報に応答して、テール電流制御信号を提供するように構成されたテール電流制御回路と、
   前記テール電流制御信号に応答して、前記駆動電流信号を提供するように構成されたテール電流源デバイスと、を備える、ピンドライバ制御システム。
9. 前記スイッチコントローラが、前記第１の電流スイッチ内のスイッチングデバイスについての前記ローサイドの電流値に関する前記情報、および前記スイッチングされる出力信号の前記ハイサイドの電流値と前記ローサイドの電流値との間の差に関する前記情報を使用して、前記第１の電流源に第１の制御信号を提供するように構成されている、請求項８に記載のピンドライバ制御システム。
10. 前記スイッチコントローラが、前記第１の電流スイッチ内のスイッチングデバイスについての前記ローサイドの電流値に関する前記情報、および前記ハイサイドの電流値と前記ローサイドの電流値との間の、前記スイッチングされる出力信号のスイッチングを制御する前記タイミング信号を使用して、前記第１の電流スイッチに第２の制御信号を提供するように構成されている、請求項９に記載のピンドライバ制御システム。
11. 前記スイッチコントローラが、前記ローサイドの電流値、および前記スイッチングされる出力信号の前記ハイサイドの電流値と前記ローサイドの電流値との間の差の合計を満たすか、または上回る大きさを前記駆動電流信号に提供するための前記第１の電流源を制御するように構成されたバイアス制御回路を含む、請求項１０に記載のピンドライバ制御システム。
12. 前記スイッチコントローラが、前記第２の制御信号を差動電圧制御信号として提供するように構成された電圧制御回路を含み、
    前記第１の電流スイッチが、前記差動電圧制御信号を受信するように構成された第１の差動ペアのトランジスタを含み、
    前記トランジスタのうちの第１のトランジスタが、前記スイッチングされる出力信号を前記試験中のデバイスのピンに提供するように構成されている、請求項１１に記載のピンドライバ制御システム。
13. 前記テール電流制御回路が、前記第１の差動ペアのトランジスタにマッチングしている第２の差動ペアのトランジスタを含み、
    前記第２の差動ペアが、前記駆動電流信号を提供する前記テール電流源デバイスに制御信号を提供するように構成されており、
    前記電圧制御回路が、前記第１の差動ペアのトランジスタにマッチングしている第３の差動ペアのトランジスタを含み、
    前記第３の差動ペアのエミッタ端子からの電圧情報が、前記駆動電流信号を提供するために使用される、請求項１２に記載のピンドライバ制御システム。
14. 第１の電流スイッチを使用して、スイッチングされる試験信号を試験中のデバイス（ＤＵＴ）に提供するための方法であって、前記第１の電流スイッチが、前記スイッチングされる試験信号に非ゼロのハイサイドの電流値および非ゼロのローサイドの電流値を提供するための駆動電流信号を使用するように構成されており、前記方法が、
    スイッチコントローラにおいて、
    前記第１の電流スイッチについての前記ローサイドの電流値に関する情報を受信することと、
    前記スイッチングされる試験信号の前記ハイサイドの電流値と前記ローサイドの電流値との間の差に関する情報を受信することと、
    前記ハイサイドの電流値と前記ローサイドの電流値との間の、前記スイッチングされる試験信号のスイッチングを制御するタイミング信号を受信することと、
    前記ローサイドの電流値に関する前記受信した情報、および前記スイッチングされる試験信号の前記ハイサイドの電流値と前記ローサイドの電流値との間の差に関する前記情報に基づいて、第１の電流源を制御するための第１の制御信号を生成することと、
    前記ローサイドの電流値に関する前記受信した情報、および前記タイミング信号に基づいて、前記第１の電流スイッチを制御するための第２の制御信号を生成することと、を含み、
    前記第１の電流源を制御するための前記第１の制御信号を生成することが、前記スイッチングされる試験信号を提供するために使用される第１の差動ペアのトランジスタにマッチングする第２の差動ペアのトランジスタを使用することを含む、方法。
15. 前記第１の電流源において前記第１の制御信号を受信し、これに応答して、前記駆動電流信号を前記第１の電流スイッチに提供することをさらに含み、前記駆動電流信号が、前記ローサイドの電流値、および前記スイッチングされる試験信号の前記ハイサイドの電流値と前記ローサイドの電流値との間の差の合計を満たすか、または上回る大きさを有する、請求項１４に記載の方法。
16. 前記第１の電流スイッチを制御するための前記第２の制御信号を生成することが、前記第１の差動ペアのトランジスタにマッチングする第３の差動ペアのトランジスタを使用することを含む、請求項１４に記載の方法。
17. 前記第１の電流スイッチを制御するための前記第２の制御信号を生成することが、バイアス電流ノードからの信号が入力されたバッファ回路から電圧制御信号を前記第１の差動ペアのそれぞれのベース端子に出力することを含む、請求項１４に記載の方法。

Images