JP7216790B2 - 薄膜および基板除去ｉｉｉ族窒化物ベースのデバイスおよび方法 - Google Patents

薄膜および基板除去ｉｉｉ族窒化物ベースのデバイスおよび方法 Download PDF

Info

Publication number
JP7216790B2
JP7216790B2 JP2021179394A JP2021179394A JP7216790B2 JP 7216790 B2 JP7216790 B2 JP 7216790B2 JP 2021179394 A JP2021179394 A JP 2021179394A JP 2021179394 A JP2021179394 A JP 2021179394A JP 7216790 B2 JP7216790 B2 JP 7216790B2
Authority
JP
Japan
Prior art keywords
substrate
epitaxial
layer
iii
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021179394A
Other languages
English (en)
Other versions
JP2022028712A (ja
Inventor
マックス・バットレス
ツィホン・ヤン
トーマス・ヴンデラー
Original Assignee
パロ アルト リサーチ センター インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パロ アルト リサーチ センター インコーポレイテッド filed Critical パロ アルト リサーチ センター インコーポレイテッド
Publication of JP2022028712A publication Critical patent/JP2022028712A/ja
Application granted granted Critical
Publication of JP7216790B2 publication Critical patent/JP7216790B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本開示は、極薄化された基板を有するデバイス、または基板が除去されたデバイス、より詳細には窒化アルミニウム基板に関する。
バルクＡｌＮ基板上に成長させた窒化アルミニウム（ＡｌＮ）およびＡｌＮエピタキシャル膜は、ＡｌＮ材料系特有の特性、特にその非常に高いバンドギャップエネルギーに起因していくつかの用途を有する。いくつかの例では、基板は、２０ミクロン未満など極端に薄くするか、または完全に除去する必要があり得る。そのような一例には、２４０ｎｍ付近で発光するＵＶ－Ｃ ＶＥＣＳＥＬ（垂直外部共振器面発光レーザ）デバイスがある。「バルクＡｌＮ」という用語は、エピタキシャル材料が成長するウェーハ上に区分されるＡｌＮ単結晶ＡｌＮブールを指す。
垂直レーザは、レーザ共振器を複数回横切る光に依存する。これは、反射器が非常に効率的であること、および共振器が非常に低い吸収を有することを必要とする。ＵＶ－Ｃ波長では、バルクＡｌＮ基板は、共振器内の基板材料の１ミクロンでさえも正常なレーザ発振に必要な利得を阻害する程度まで吸収損失を示す。共振器内に高品質のエピタキシャル材料のみを残して基板を除去することは、必須のプロセスおよびデバイス構造となる。薄膜エルゴードＬＥＤデバイスは、低損失の共振器を光が複数回横断しなければならない別の例を示す。基板の除去はまた、電子デバイスに利益をもたらすことができる。さらに、基板除去デバイスは、それらが形成されたデバイスと比較して優れた特性を有する基板上に、融着または接合されてもよい。基板の薄化または完全な除去、およびその後の接合または融合によって、半導体オンインシュレータ（ＳＯＩ）および無線周波数デバイスのような、コントラスト材料に接触する薄いチャネルを必要とするデバイスが可能となる。
ＩＩＩ－Ｖ族半導体デバイスの場合、基板除去は、一般的に、非ネイティブ基板上にヘテロエピタキシャル成長したデバイスに採用される。この場合、基板除去プロセスは、典型的には、基板とエピタキシャル層との間に存在する材料の差異を利用して、デバイス層を損なわずに維持しながら基板を除去する。
例えば、レーザリフトオフプロセスは、サファイア上に成長させた窒化ガリウム（ＧａＮ）青色ＬＥＤデバイス層を除去することができる。このレーザは、サファイア内で透明であるがＧａＮによって吸収される波長を用いる。基板／エピタキシャル層界面における選択的なアブレーションは、エピタキシャル層を基板から分離させる。他の例は、赤色光吸収ガリウム砒素（ＧａＡｓ）基板上に成長させたＡｌＧａＩｎＰ ＬＥＤデバイス層を含む。基板は、基板を攻撃するがデバイス層は攻撃しない化学選択的ウェットエッチングによって除去される。別の例は、戦略的に配置されたｎ型エピタキシャル材料層の光電気化学（ＰＥＣ）アンダーカットエッチングによってデバイス層を分離することを含む。
一実施形態は、バルク窒化アルミニウム基板の薄化方法であって、基板の第１の面に少なくとも１つのエピタキシャル成長ＩＩＩ族窒化物層を備えたバルク窒化アルミニウム（ＡｌＮ）基板を提供するステップと、第１の面の反対側の基板の第２の面に高ｐＨを有するスラリーを適用するステップと、基板の少なくとも一部を除去するためにスラリーを用いて基板の第２の面を化学機械的に研磨し、５０ミクロン未満の厚さを有する薄層を生じさせるステップと、エピタキシャル層を非ネイティブ基板に接合するステップとを含む。
別の実施形態は、エピタキシャルＩＩＩ族窒化物材料の層内に少なくとも１つの活性ゾーンを含むデバイスであり、エピタキシャルＩＩＩ族窒化物層は１０8／ｃｍ2以下の欠陥密度を有する。
図１は、キャリア上のエピタキシャルＡｌＮベースのウェーハを示す。 図２は、ＡｌＮ基板薄化方法の一実施形態のフローチャートを示す。
エピタキシャルプロセスは、基板成長技術の近年の進歩により、材料をエピタキシャル成長させ、窒化ガリウム（ＧａＮ）および窒化アルミニウム（ＡｌＮ）などの「ネイティブ」基板上にデバイスを製造することができる。ここで使用される「ネイティブ」という用語は、エピタキシャル層が基板と同じ材料を含むことを意味する。議論では、基板をエピタキシャル層と区別するために、基板を「バルク」基板と呼ぶことがある。
これらの材料をエピタキシャル成長させる能力により、欠陥のない材料、および新しいデバイスが可能になり、その多くは基板の除去または薄化を必要とする。基板とエピタキシャル層との間の材料挙動の「コントラスト」の欠如は、基板の薄化および除去に典型的に用いられる多くの方法を排除する。議論を簡略化する目的で、薄化および基板の除去を集合的に基板の薄化と呼ぶ。
本質的に、本明細書の実施形態では、基板の除去は、基板が残らないところまでの薄化プロセスの延長である。現在利用可能な基板除去プロセスの多くは、エピタキシャル成長ＧａＮまたはＡｌＮでは機能しない。具体的には、光電子化学エッチング（ＰＥＣ）ベースのアプローチは、ＡｌＮ基板の除去には有効でないことが分かっている。ｐ型ドーピングは現在、ＡｌＮ基板およびエピタキシャル層にとって非常に問題であり、ＰＥＣは効果的なツールであるとは考えにくい。別のアプローチでは、エピタキシャル成長層を用いてエッチストップまたは示差的な光吸収層を形成する。エピタキシャル層内に形成された多くのデバイスは、エピタキシャル成長によって得られた高品質に依存するため、十分なコントラスト特性を有するエッチストップ層または光吸収層はこの品質に反する。
同様に、従来の機械的薄化は、明らかな考慮事項であるが、成功の可能性は低い。従来の機械的薄化は、シリコンのようなより柔らかい材料において機能する。ＡｌＮおよびワイドバンドギャップ材料は、より一般的にはその反対に位置し、高い硬度を有する。従来の機械的薄化プロセスは、許容可能な材料除去速度を生み出すためには非常に積極的でなければならない。これは、大きな砥粒サイズおよび強い力を必要とし、基板の深部へ伸展し最終的にはデバイス層自体の深部に伸展するひび割れおよびサブ表面の損傷を引き起こす。
実験では、約３０ミクロンの厚さまで基板を薄くすると、機械的薄化プロセスによってサンプルの機械的完全性が破壊され、すなわちひび割れがサンプル全体に広がり、その時点でマウントチャックにはもはや付着していないことが示されている。これにより、ひび割れによってサンプルの明らかな破壊が引き起こされる前にデバイス層全体にサブ表面の損傷が広がることに留意すると、基板の厚さは３０ミクロンを超える値に制限される可能性が高い。使用可能なデバイス層を有する３０ミクロンに近い厚さも可能であるが、一般的な速度よりも桁違いに遅い材料除去速度を有する非常に時間のかかる研磨ステップを必要とする可能性が高い。さらに、従来の薄化によって作り出されるサブ表面の損傷は、到達する最終的な厚さに関係なく、光吸収領域を作り出すことが知られている。この吸収は、光電子デバイスのデバイス機能を著しく損なう可能性がある。
これらの理由から、従来の研磨剤による薄化は、厚さが３０ミクロン未満のデバイスを可能にすることは期待されず、合理的なエピタキシャル層厚さに対して完全な基板除去を達成することができない。ほぼ完全な光透過性が重要なデバイスの場合、損傷除去エッチングなどの何らかの緩和プロセスなしでは、機械的薄化はまったく使用できない。上記の証拠は、米国特許第９，２９９，８８３号明細書に見出すことができ、５０ミクロンは、機械的研磨によって実現可能な最小残存厚さとして特定されている。この特許でも、約１２ミクロンの厚いエピタキシャル層の基板除去は扱っておらず、以下で詳しく論じるＴＴＶも扱っていない。エピタキシャル層の厚さは、プロセス全体のＴＴＶ能力に適合するように、より薄くなり得る。この特許はまた、エピタキシャル成長のための表面を平滑化するためだけに、材料除去のための化学機械的研磨を適用しない。同様の特許である米国特許第７，３２３，４１４号も、表面を平滑化するための機械的研磨は扱っているが、材料の完全な除去は扱っていない。特許が化学機械的研磨（ＣＭＰ）を扱う場合、それは常に滑らかなエピタキシャル準備面を作成することである。
純粋な化学的エッチングはまた、薄化、基板除去プロセス、または損傷除去方法としての問題も有する。許容可能なエッチング耐性を有する十分に厚いエッチストップ層をエピタキシャル構造内に挿入することは、ネイティブ基板上のエピタキシャル成長層から生じる利益を放棄することになる。エピタキシャル成長は、基板とエピタキシャル層との間に格子不整合がないという利点を有し、その利点は異なる格子パラメータの置換原子を有する十分に厚い層では失われる。
ＩＩＩ族窒化物材料系は、化学的エッチング中の異方性挙動に強い傾向をもたらす既知の結晶学的非対称性および分極場を有する。ここで用いられるＩＩＩ族材料は、元素の周期律表の第３族によって識別される材料であり、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、タリウム（Ｔｌ）およびホウ素（Ｂ）を含む。窒化物面上でエッチングを行うとき、一般的にはＩＩＩ族窒化物基板の従来の配向であるが、材料は、ＡｌＮの場合は化学的におよび／またはＧａＮの場合は電気化学的に高活性に見える。
際立って対照的に、ＩＩＩ族の配向面は極めて化学的に不活性に見える。この異方性は、ウェットエッチングプロセスおよびドライエッチングプロセスの両方で観察される。エッチングが湿っているか乾燥しているか、化学的であるか、または電気化学的であるかにかかわらず、機械的研磨平坦化成分を欠く材料除去プロセスでは、表面平滑性または平坦性は保持されない。これは、バルク材料除去エッチングおよび物理的に作り出された損傷を除去するための浄化エッチングの両方に当てはまると考えられる。このことは、損傷を除去するための化学的プロセスが、多くのデバイス用途に要求される表面平坦性を損なう可能性があることを意味する。要約すると、既存の方法では、２０ミクロン未満の基板を除去または薄化することができないか、または他の問題を引き起こす。
図１は、キャリア１６に取り付けられたデバイス１０の実施形態を示す。キャリア１６は、この例では１８のような穿孔を有する。層１２は、接着剤１４の層を使用してキャリア１６上に取り付けられてもよい。層スタック１２は、光電子デバイスヘテロ構造、または非常に薄い基板に依存するデバイス、または基板が完全に除去されることに依存するデバイスを含むことができる。上述したように、これらのデバイスヘテロ構造は、垂直外部共振器面発光レーザ（ＶＥＣＳＥＬ）、分布ブラッグ反射器（ＤＢＲ）、薄膜エルゴードＬＥＤ、シリコンオンインシュレータ（ＳＯＩ）、無線周波数デバイスなどで構成することができる。
基板の薄化または除去を必要とするデバイスの例には、前述したＵＶ－Ｃ（１００～２８０ナノメートル範囲の波長を有するＵＶ光）ＶＥＣＳＥＬおよびＵＶ－Ｃ ＬＥＤが含まれる。非常に単純に言えば、ＶＥＣＳＥＬは、レーザ共振器から比較的遠くに発生する電子ビームによって電荷キャリアが注入され、双方とも真空中に収容されているレーザデバイスである。レーザ共振器は、レーザ発振に必要な条件を生成するように、特定の組成および構造を有するＡｌＮおよびＡｌＧａＮ合金の層で構成される。レーザ発振には誘導放射が必要であるため、活性領域を通る高い光子束が必要である。実際、これは生成された光子が共振器を何度も横切ることを意味し、共振器のいずれの側からも高い反射率を必要とし、共振器内の吸収は極端に低い。この最後の制約は、基板の除去を必要とする。
バルク材料は、欠陥密度が低いにもかかわらず、材料をＵＶ－Ｃ波長で吸収させる不純物ドーパント／欠陥濃度を依然として有する。共振器を構成する材料を複数通過することを考慮すると、バルク基板材料が１ミクロンでも残っていると壊滅的な吸収レベルが生じる。ここでエピタキシャル層の成長方法はＭＯＶＰＥ（金属有機気相成長法）であるため、プロセスにはＵＶ－Ｃ波長でも同等の透明性をもたらすこれらのドーパント／欠陥レベルが組み込まれていない。このデバイスに関連する他の側面もある。例えば、エピタキシャル層は、ダイヤモンドのような熱ヒートシンク基板に融着する必要がある。本明細書の方法によって生成された高度に平坦かつ滑らかで損傷のない表面は、このウェーハ融合プロセスを可能にする。
別の例は、真空中での電子ビームポンピングまたはｐ－／ｎ－接合ダイオードにおける従来の電気注入によって外部から電力を供給されるＵＶ－Ｃ ＬＥＤを含む。１つの一般的なＬＥＤチップ設計は、いわゆる「薄型チップ」または「薄膜型フリップチップ」設計である。携帯電話のカメラフラッシュには、一般的にこの設計が採用されている。この設計は共振器を有することによって機能し、モードがコヒーレンスを最小にする代わりに、逆のエルゴード性を得る。このアプローチでは、高屈折率結晶層から「抽出」されない光は、それが外界に逃げることを可能にする軌道に達するまで、無作為に、ほとんど損失のない方法で反射する。したがって、共振器は非常に透明でなければならない。さらに、所望の光抽出、熱および／または機械的特性を有する第２の基板材料にエピタキシャル層を融合させることを含むＬＥＤへのアプローチが存在する。このアプローチはまた、滑らかな基板を含まないエピタキシャル層との融合から恩恵を受けるであろう。
次に図２を参照すると、議論はデバイスの形成に変わる。一実施形態では、プロセスは、バルクＡｌＮ基板上にエピタキシャル層を成長させることによって、図２の２０で開始される。エピタキシャル層は、エピタキシャル層の少なくとも一部分またはゾーンに、光電子または他のタイプの電子デバイスを含むことができる。領域は、エピタキシャル層のうち、層の除去または薄化を防止する部分を識別する。バルクＡｌＮ基板とエピタキシャル層との組み合わせを本明細書では複合基板と呼ぶ。
このプロセスでは、次に、複合基板をキャリアウェーハに接着する（図２の２２）。この実施形態では、穿孔されたサファイア基板１６が、スピンコートされた接着剤を受ける。基板とエピタキシャル層との複合基板は、その後キャリア上に取り付けられて、化学機械的平坦化の際に機械的支持を提供する。複合基板は、「逆さに」回転されることに留意されたい。
図２の２４で適用されるＣＭＰプロセスは、多くの形態を取ることができる。一実施形態では、軟質研磨パッドは、研磨粒子を有する比較的高ｐＨのスラリーをバルクＡｌＮ基板に塗布する。本明細書で使用する「高ｐＨ」スラリーは、約９．５以上の塩基範囲のｐＨを有するスラリーで構成される。一実施形態では、スラリーは、ｐＨ９．８を有するコロイド状シリカを含む。粒径は様々であるが、いくつかの実施形態では、０．０２ミクロン～０．０５ミクロンの範囲のサイズを有する。粒径がより小さいと、材料除去速度（ＭＲＲ）は遅くなるが、プロセスによって欠陥が生じる可能性が減少し、表面平滑性がより高くなり得る。
得られたデバイスヘテロ構造は、デバイス層の部分のみから構成することができる。この後、エピタキシャル層はキャリア基板から転写され、例えば、図２の２６に示すダイヤモンドのようなヒートシンクに接合される。その後、キャリアウェーハは２８で除去され、直接結合によってヒートシンク基板に接着されたエピタキシャル層の部分のみが残る。直接接合プロセスは、接着剤を使用せずにエピタキシャル層の材料をヒートシンクに接合する表面処理、層間堆積、圧力および／または熱を含むことができる。しかし、接着接合、金属－金属接合、金属共晶接合、および陽極接合も、用途に応じて利点を有し得る。エピタキシャル層はまた、ヒートシンク以外の、異なる非ネイティブ基板に接合されてもよく、非ネイティブ基板は、それが形成された基板ではない基板である。
上述した損傷のない速い材料除去速度に加えて、基板除去または極端な基板薄化プロセスは、基板、接着剤およびキャリアウェーハスタック全体の非常に厳しい平坦性制御を必要とする。平坦性は一般に全厚変動（ＴＴＶ）として示され、ウェーハまたはサンプルスタックの最も厚い部分と最も薄い部分との間の数値的な厚さの差を表す。
エピタキシャル層は、典型的には数ミクロンのオーダであるが、基板は典型的には数百ミクロンであることに留意されたい。キャリアウェーハ１６も、典型的には、数百ミクロンまたは厚さ１ｍｍを超える。接着層は、典型的にはミクロンまたは数十ミクロンの範囲にある。これら全ての層の合計がスタック全体のＴＴＶをもたらす。
エピタキシャルデバイス層は、基板、キャリア、および接着剤スタックよりも数百倍薄いことに留意されたい。スタック全体のＴＴＶがエピタキシャルデバイス層の厚さよりも大きい場合、デバイス層はスタックの最も厚い部分で完全に除去されるが、基板材料はスタックの最も薄い部分に残る。さらに、材料除去プロセスは、研磨装置構成要素の軸平行性に起因するような、平坦性からのさらなる偏差を導入する。これらの考察を考慮すると、ｅｐｉ／基板／接着剤／キャリアスタックにおいて低いＴＴＶを維持することによく注意する必要がある。最善の努力にもかかわらず、いくらかの非ゼロＴＴＶは避けられない。
例えば、エピタキシャル層で反射された基板の上部の変化を見ることができる。基板ウェーハおよびエピタキシャル層がキャリアウェーハに取り付けられる接合ステップでは、ベストプラクティスによって高度の平坦性が達成される。キャリア裏面と基板裏面との間のこの平坦性の制約は、接着剤を通じて担持され、その差異を「吸収」することによって厚さの変動の一部を緩和する。最終的に実装された層には、依然としていくらかの変動が存在する。
より厚いエピタキシャル層を成長させることにより、拡大されたＴＴＶ許容量が可能になる。一般に、エピタキシャル層が特定の厚さよりも厚い場合、スタックの全厚が厚いエピタキシャル層を全て除去する危険を犯すことなく、全ての基板を安全に除去することができる。特定の厚さは、使用される薄化および研磨プロセスによって得られる全厚変動に依存し得る。例えば、いくつかの実験では、エピタキシャル層が１２ミクロンよりも厚い場合、デバイス層全体を残して基板全体を除去することができる。エピタキシャル層の厚さが１２ミクロン未満である場合、薄化中に潜在的に壊滅的な「パンチスルー」を防止するために、基板の一部を、採用される一般的なＴＴＶ値およびＣＭＰ方法に対して不可避的に保持してもよい。低い光吸収などの有益な特性を備えた成長する厚いエピタキシャル層は、本発明の別の重要な側面を表す。
得られたデバイスは、基板全体が除去された場合、ヘテロエピタキシーを用いて成長させたデバイスと構造が非常に類似しているように見える可能性があるが、これは、層と基板との間の関係にもはや関連性がなく、層がどのように生じたのかは層自体からは検出できないためである。しかし、本明細書で貫通転位と定義する擬似格子整合成長エピタキシャル膜の欠陥レベルは、非ネイティブ基板上で成長する欠陥レベルよりもはるかに低い。本明細書で使用されている擬似格子整合成長エピタキシャル膜への言及は層の特性であり、それが形成されるプロセスへの言及ではないことに注意すべきである。本明細書の実施形態の多くにおいて、擬似格子整合成長エピタキシャル膜は典型的に、１０8／ｃｍ2未満の貫通転位密度を有し、１０3／ｃｍ2～１０5／ｃｍ2の低転位密度を有することができる。
擬似格子整合成長とは、基板の合金であることが多い、下にある基板と組成が異なる材料の薄層を、ひずみ状態で成長させ、他の方法では異なる格子パラメータが、基板のパラメータと一致するようにするプロセスを指す。貫通転位は、典型的には、基板とエピタキシャル膜との間の格子不整合に起因する欠陥のクラスであり、光出力効率が非放射性キャリア再結合を減少させることが知られている。

Claims (7)

  1. 基板の第１の面に少なくとも１つのエピタキシャル成長ＩＩＩ族窒化物層を備えたバルク窒化アルミニウム（ＡｌＮ）基板を提供するステップと、
    前記第１の面の反対側の前記基板の第２の面に、約９．５以上のｐＨを有するスラリーを適用するステップと、
    前記基板の少なくとも一部を除去するために前記スラリーを用いて前記基板の前記第２の面を化学機械的に研磨し、５０ミクロン未満の厚さを有する前記基板の薄層を生じさせるステップと、
    前記エピタキシャル層を非ネイティブ基板に接着するステップと、
    を備える、バルク窒化アルミニウム基板の薄化方法。
  2. 前記スラリーが研磨粒子を含む、請求項１に記載の方法。
  3. 前記基板の少なくとも一部を除去することを備える前記基板の前記第２の面を研磨するステップが、前記基板の全体を除去するステップを備える、請求項１に記載の方法。
  4. 前記少なくとも１つのエピタキシャル成長ＩＩＩ族窒化物層を備えた前記基板を提供するステップは、１０8／ｃｍ2未満の貫通転位密度を有する前記少なくとも１つのエピタキシャル成長ＩＩＩ族窒化物層を備えた前記基板を提供するステップを備える、請求項１に記載の方法。
  5. 前記少なくとも１つのエピタキシャル成長ＩＩＩ族窒化物層を備えた前記基板を提供するステップは、前記エピタキシャルＩＩＩ族窒化物層を、接着、薄化および研磨によって得られる全厚変動に依存する厚さまで成長させることを備える、請求項１に記載の方法。
  6. 前記少なくとも１つのエピタキシャル成長ＩＩＩ族窒化物層を備えた前記基板を提供するステップは、前記エピタキシャルＩＩＩ族窒化物層を少なくとも１０ミクロンの厚さまで成長させることを備える、請求項１に記載の方法。
  7. 前記エピタキシャル層内に少なくとも１つの発光ヘテロ構造を形成するステップをさらに含む、請求項１に記載の方法。
JP2021179394A 2016-11-29 2021-11-02 薄膜および基板除去ｉｉｉ族窒化物ベースのデバイスおよび方法 Active JP7216790B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/363,050 US10249786B2 (en) 2016-11-29 2016-11-29 Thin film and substrate-removed group III-nitride based devices and method
US15/363,050 2016-11-29
JP2017213440A JP2018170491A (ja) 2016-11-29 2017-11-06 薄膜および基板除去ｉｉｉ族窒化物ベースのデバイスおよび方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017213440A Division JP2018170491A (ja) 2016-11-29 2017-11-06 薄膜および基板除去ｉｉｉ族窒化物ベースのデバイスおよび方法

Publications (2)

Publication Number Publication Date
JP2022028712A JP2022028712A (ja) 2022-02-16
JP7216790B2 true JP7216790B2 (ja) 2023-02-01

Family

ID=60450452

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017213440A Pending JP2018170491A (ja) 2016-11-29 2017-11-06 薄膜および基板除去ｉｉｉ族窒化物ベースのデバイスおよび方法
JP2021179394A Active JP7216790B2 (ja) 2016-11-29 2021-11-02 薄膜および基板除去ｉｉｉ族窒化物ベースのデバイスおよび方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017213440A Pending JP2018170491A (ja) 2016-11-29 2017-11-06 薄膜および基板除去ｉｉｉ族窒化物ベースのデバイスおよび方法

Country Status (3)

Country Link
US (1) US10249786B2 (ja)
EP (1) EP3327795B1 (ja)
JP (2) JP2018170491A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3061357B1 (fr) * 2016-12-27 2019-05-24 Aledia Procede de realisation d’un dispositif optoelectronique comportant une etape de gravure de la face arriere du substrat de croissance
WO2020054764A1 (ja) 2018-09-12 2020-03-19 Ｎｓマテリアルズ株式会社 赤外線センサ及びその製造方法
US10896861B2 (en) * 2019-04-22 2021-01-19 Raytheon Company Heterogeneous multi-layer MMIC assembly

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200347A (ja) 2002-12-18 2004-07-15 Sumitomo Electric Ind Ltd 高放熱性能を持つ発光ダイオード
JP2005510072A (ja) 2001-11-20 2005-04-14 レンセラール ポリテクニック インスティチュート 基板表面を研磨するための方法
US20050205875A1 (en) 2004-03-17 2005-09-22 Shih-Chang Shei Light-emitting diode
US20080182092A1 (en) 2007-01-17 2008-07-31 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
WO2012056928A1 (ja) 2010-10-29 2012-05-03 株式会社トクヤマ 光学素子の製造方法
JP2013046063A (ja) 2011-08-25 2013-03-04 Palo Alto Research Center Inc 窒化アルミニウム部分の除去
JP2014131001A (ja) 2012-10-12 2014-07-10 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2015179734A (ja) 2014-03-19 2015-10-08 旭化成株式会社 半導体発光装置の製造方法および半導体発光装置
JP2016511938A (ja) 2013-01-29 2016-04-21 ヘクサテック，インコーポレイテッド 単結晶窒化アルミニウム基板を組み込む光電子デバイス

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
KR20050087840A (ko) * 2002-12-20 2005-08-31 에이저 시스템즈 인크 구리 상호 접속 구조체로의 본딩 구조체 및 방법
US20060288929A1 (en) * 2005-06-10 2006-12-28 Crystal Is, Inc. Polar surface preparation of nitride substrates
JP5003033B2 (ja) * 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
US20100062601A1 (en) 2006-11-15 2010-03-11 Cabot Microelectronics Corporation Methods for polishing aluminum nitride
US7732301B1 (en) * 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP2009124160A (ja) * 2008-12-26 2009-06-04 Sumitomo Electric Ind Ltd 窒化物結晶およびエピ層付窒化物結晶基板の製造方法
CN103038400B (zh) * 2010-06-30 2016-06-22 晶体公司 使用热梯度控制的大块氮化铝单晶的生长
KR20120038293A (ko) * 2010-10-13 2012-04-23 삼성코닝정밀소재 주식회사 반도체 기판 제조방법
US8866149B2 (en) * 2012-02-17 2014-10-21 The Regents Of The University Of California Method for the reuse of gallium nitride epitaxial substrates
US9136337B2 (en) * 2012-10-12 2015-09-15 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
US9923063B2 (en) * 2013-02-18 2018-03-20 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005510072A (ja) 2001-11-20 2005-04-14 レンセラール ポリテクニック インスティチュート 基板表面を研磨するための方法
JP2004200347A (ja) 2002-12-18 2004-07-15 Sumitomo Electric Ind Ltd 高放熱性能を持つ発光ダイオード
US20050205875A1 (en) 2004-03-17 2005-09-22 Shih-Chang Shei Light-emitting diode
US20080182092A1 (en) 2007-01-17 2008-07-31 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
WO2012056928A1 (ja) 2010-10-29 2012-05-03 株式会社トクヤマ 光学素子の製造方法
JP2013046063A (ja) 2011-08-25 2013-03-04 Palo Alto Research Center Inc 窒化アルミニウム部分の除去
JP2014131001A (ja) 2012-10-12 2014-07-10 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2016511938A (ja) 2013-01-29 2016-04-21 ヘクサテック，インコーポレイテッド 単結晶窒化アルミニウム基板を組み込む光電子デバイス
JP2015179734A (ja) 2014-03-19 2015-10-08 旭化成株式会社 半導体発光装置の製造方法および半導体発光装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ZHOU,Shengjun et al.，Study on sapphire removal for thin-film LEDs fabrication using CMP and dry etching，Applied Surface Science，Elsevier，2009年09月15日，Volume255 No.23，p.9469-9473

Also Published As

Publication number Publication date
JP2018170491A (ja) 2018-11-01
EP3327795B1 (en) 2020-07-08
JP2022028712A (ja) 2022-02-16
US10249786B2 (en) 2019-04-02
US20180331252A1 (en) 2018-11-15
EP3327795A1 (en) 2018-05-30

Similar Documents

Publication Publication Date Title
JP7216790B2 (ja) 薄膜および基板除去ｉｉｉ族窒化物ベースのデバイスおよび方法
US7732301B1 (en) Bonded intermediate substrate and method of making same
US9773704B2 (en) Method for the reuse of gallium nitride epitaxial substrates
US8101498B2 (en) Bonded intermediate substrate and method of making same
US6607931B2 (en) Method of producing an optically transparent substrate and method of producing a light-emitting semiconductor chip
US9048169B2 (en) Formation of substantially pit free indium gallium nitride
US20090278233A1 (en) Bonded intermediate substrate and method of making same
US8492243B2 (en) Method for the production of a semiconductor structure
US20060267024A1 (en) Semiconductor layer structure and process for producing a semiconductor layer structure
JP2003234542A (ja) 窒化物系共振器半導体構造の製造方法
JP2013542608A (ja) 複合基板の形成方法
US8785294B2 (en) Silicon carbide lamina
JP4508021B2 (ja) 半導体発光素子の製造方法
US20100012947A1 (en) PROCESS FOR MAKING A GaN SUBSTRATE
US9159870B2 (en) Method of fabricating gallium nitride based semiconductor device
US20070075340A1 (en) Epitaxial substrate, component made therewith and corresponding production method
KR20090096759A (ko) 그룹 3족 질화물계 반도체 박막 성장용 기판, 그의 제조방법 및 이를 이용한 광전자 소자 제조 방법
US20180240709A1 (en) Method for transferring at least one thin film
JP2020502785A (ja) Ｚｎｏ基板上にウルツ鉱型構造を有する半導体ヘテロ構造
Faure Review of compound materials bonding and layer transfer for optoelectronic applications
FR3114910A1 (fr) Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium
Su et al. The Study of Stress Effects in GaN Epilayers on Very Thin Sapphire Substrates Using Chemical Mechanical Polishing Technique

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230120

R150 Certificate of patent or registration of utility model

Ref document number: 7216790

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150