JP2020502785A - Ｚｎｏ基板上にウルツ鉱型構造を有する半導体ヘテロ構造 - Google Patents

Ｚｎｏ基板上にウルツ鉱型構造を有する半導体ヘテロ構造 Download PDF

Info

Publication number
JP2020502785A
JP2020502785A JP2019526550A JP2019526550A JP2020502785A JP 2020502785 A JP2020502785 A JP 2020502785A JP 2019526550 A JP2019526550 A JP 2019526550A JP 2019526550 A JP2019526550 A JP 2019526550A JP 2020502785 A JP2020502785 A JP 2020502785A
Authority
JP
Japan
Prior art keywords
substrate
heterostructure
layer
wurtzite
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019526550A
Other languages
English (en)
Other versions
JP7213807B2 (ja
JPWO2018091502A5 (ja
Inventor
ブロー，ジュリアン
アル・ハールフィウィ，モハメド
ダミラノ，バンジャマン
ショボー，ジャン−ミシェル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Original Assignee
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS filed Critical Centre National de la Recherche Scientifique CNRS
Publication of JP2020502785A publication Critical patent/JP2020502785A/ja
Publication of JPWO2018091502A5 publication Critical patent/JPWO2018091502A5/ja
Application granted granted Critical
Publication of JP7213807B2 publication Critical patent/JP7213807B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2203—Cd X compounds being one element of the 6th group of the Periodic Table 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

ウルツ鉱型の結晶構造を有する半導体材料で作られたヘテロ構造を製作する方法であって、酸化亜鉛単結晶基板（Ｓ）の表面（ＳＤ）をメサ（Ｍ）に構造化する工程と、構造化された表面の上面上に前記ヘテロ構造を形成することによりウルツ鉱型の結晶構造を有する半導体材料の少なくとも１つの層（ＣＡ）をエピタキシーにより堆積する工程と、を含む方法。このような方法により得られたヘテロ構造。このようなヘテロ構造から少なくとも１つの電子装置または光電子装置を製作する方法。

Description

本発明は、ウルツ鉱型の結晶構造を有する半導体材料で作られるヘテロ構造を製作する方法と、このタイプのヘテロ構造と、このタイプのヘテロ構造から始まる電子または光電子装置の製作とに関する。
広い禁止帯（３ｅＶ以上の禁止帯）を有する半導体材料、特にＩＩＩ族元素の窒化物（ＩＩＩ−Ｎ）は、特に光電子の分野において過去２０年にわたって飛躍的発展を遂げてきた。特に、紫外線（ＵＶ）から可視光までの波長範囲では、発光ダイオード（ＬＥＤ）およびレーザダイオード（ＬＤ）が案内標識、照明、またはデータ記憶（「Ｂｌｕ−Ｒａｙ」技術）に一般的に使用される。
これらの材料に基づく電子および光電子装置は一般的には、単結晶基板上にエピタキシャル技術により堆積された層（「活性」層と呼ばれる）から形成されるヘテロ構造を含む。
歴史的に、次の３つの基板が主として使用されてきた：サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、および炭化シリコン（ＳｉＣ）。これらの基板のどれも完全には満足できるものではない。
サファイアは現在、ＩＩＩ−Ｎ材料の層が堆積されることになる基板を作るために最も一般的に使用される材料である（特に、その入手し易さ、可視光における透明性のそのウィンドウ、および高温（＞１５００℃）におけるその安定性の理由で）。さらに、サファイアは、活性層が歪み無しにまたは圧縮応力下で得られるようにし、したがってクラッキング無しに大きな厚さ（数十マイクロメートル）に達し得る。しかし、この材料はまた、非常に不利な欠点を有する：すなわち、この材料は絶縁体であるので、垂直構造を有する装置を製作することが可能ではなく、そして、その低熱伝導率が、得られた装置の許容可能電力密度を制限する。さらに、サファイアは、ＩＩＩ−Ｎ材料（ウルツ鉱）とは異なる（斜方面体晶系）結晶構造と、格子定数の大きな不整合とを有する。これは、複雑な技術プロセス（すなわちプロセス中にいくつかの工程（マスキング、表面処理、成長の再開など）を有する）に頼らずにいくつかの配向（無極性および半極性）に沿った良好な構造品質の活性層を得ることを不可能にする構造内の結晶欠陥（積層欠陥、転位、異なる極性による領域の反転など）を生じる。
炭化シリコン（ＳｉＣ）自体は、多くのＩＩＩ−Ｎ材料のものに近い格子定数を有し、垂直構造が生成され得るようにするために意図的にドープされ得、高熱伝導率を有する。しかし、その工業的発展はサファイアに比べその非常に高いコストにより阻害されている。
シリコン（Ｓｉ）はマイクロ電子工業の生産ラインとのその適合性により好ましい。しかし、その結晶構造は、「ウルツ鉱」タイプのものではなく「ダイヤモンド」タイプのものであり、いくつかの配向を有する良好な構造品質の活性層を得るのを不可能にする。さらに、活性層との熱膨張率の不整合が、非常に大きく、活性層内に引張応力を生じ、クラックの成長に繋がり得る。次に、Ｓｉ上の成長は、引張応力を圧縮応力により補償するために高価で複雑な製作方法に頼る必要がある。
最近、酸化亜鉛（ＺｎＯ）の使用がこれらの３つの材料の代案として提案された。原理的に、ＺｎＯは以下の多くの利点を提供する：すなわち、ＺｎＯは、我々が堆積したい広い禁止帯を有する半導体材料と同じ結晶構造（ウルツ鉱）、同様な格子定数、これらの材料との熱膨張率の小さな差、および比較的高い熱伝導率を有し、意図的にドープされ得る。２つのグループの材料（窒化物と酸化物）間の大きな化学選択性の理由で活性層からＺｎＯを容易に分離することも可能である。ＺｎＯの大きな基板が、優れた構造的特性および手ごろな価格でもって利用可能である。その制限は主として、典型的には７５０℃超の温度において表面劣化またはさらにはその分解に至り得るその低い熱的安定性およびその高い化学反応性（例えばアンモニア（ＮＨ３）との）に関係する。さらに、引張応力は窒化物または酸化物に基づくＺｎＯと活性層との間に発達し得る。
ウルツ鉱型の結晶構造は、それぞれがｈｃｐ（六方最密：ｈｅｘａｇｏｎａｌ ｃｌｏｓｅ−ｐａｃｋｅｄ）タイプの副格子を形成する２つのタイプの原子を含む。ウルツ鉱型構造は、非中心対称性であり、したがってしばしば圧電気および／または焦電気の特性を伴う。図１Ａ、１Ｂ、および１Ｃはウルツ鉱型構造とその成長面の一部とを概略的に示す。「ｃ」面（０００１）および（０００−１）は有極性であると言われ、「ａ」面（１１−２０）および「ｍ」面（１−１００）は無極性であると言われ、０°と９０°と異なるｃ面に対する角度を有する他の面は半極性（例えば（１１−２２）面および（１０−１２）面）であると言われる。
広い禁止帯を有するウルツ鉱型構造を有する半導体に基づくほぼすべての装置は、（０００１）配向の成長面上にそしてしたがって＜０００１＞方向に沿ってエピタキシャル成長された活性層から得られる。これらの層は、Ｆｉｎｔにより以下では表される内部電界を有する、Ｆｉｎｔは、
１）＜０００１＞軸に沿って非常に高い、所謂「自発的」分極成分に至るウルツ鉱型構造内の正および負電荷の重心間の不一致、および
２）所謂「圧電」分極成分に至る様々な材料の格子定数の不整合に関係する歪み、を起源とする。
ヘテロ構造では、Ｆｉｎｔは数百またはさらには数千ｋＶ／ｃｍに達し得る。ヘテロ構造の光電子的特性はこの電界に大いに依存する。この電界は、部品が機能することに対し有害な結果を有し：例えばＬＥＤおよびレーザダイオード（ＬＤ）の場合には高波長への放射遷移のシフトだけでなく電子正孔対の再結合の、そしてしたがって量子井戸における放射効率の低下に至る。さらに、サブバンド間装置に関し、この電界はヘテロ構造におけるバンド構造とエネルギーレベルの位置とを著しく変更し、結局、装置の製造中に複雑なバンド技術を必要とする。したがって、長波長（＞５００ｎｍ）における可視光で、および短波長（＜３５０ｎｍ）における紫外線で放射するＬＥＤとＬＤに関し、およびサブバンド間装置（トンネル効果ダイオード、電子光学変調器、光検出器、量子カスケード部品など）に関し、この分極をなくすことが望ましい。
電界Ｆｉｎｔをなくすまたは最低限でも低減するために、（０００１）配向と異なる配向（例えば図１Ａ〜１Ｃを参照して上に説明した無極性または半極性配向）を使用することが可能である。しかし、サファイア、ＳｉＣまたはＳｉ基板上に堆積される有極性または半極性配向の活性層は通常、複雑なそしてしたがって高価な製作方法に頼らない限り、非常に高い欠陥密度を有する。
ウルツ鉱型の構造を有する半導体材料の活性層を堆積するための基板としてのＺｎＯの主要利点の１つは、正確に、ＺｎＯがこれらの非極性または半極性配向の使用を控え目な費用で可能にする、ということである。これは、これらの配向を有するＺｎＯの大きな基板が優れた構造的特性でもって、そして手ごろな価格で市販されているためである。したがって、本発明者らを含むいくつかの研究グループは、配向（１１−２０）「面ａ」、（１−１００）「面ｍ」または（１０−１２）のＺｎＯ基板上に無極性および半極性配向を有する活性層の成長に関する結果を既に発表した。例えば以下を参照されたい：
−Ｊ．Ｍ．Ｃｈａｕｖｅａｕ，Ｍ．Ｔｅｉｓｓｅｉｒｅ，Ｈ．Ｋｉｍ−Ｃｈａｕｖｅａｕ，Ｃ．Ｄｅｐａｒｉｓ，Ｃ．Ｍｏｒｈａｉｎ，Ｂ．Ｖｉｎｔｅｒ，“Ｂｅｎｅｆｉｔｓ ｏｆ ｈｏｍｏｅｐｉｔａｘｙ ｏｎ ｔｈｅ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｎｏｎｐｏｌａｒ（Ｚｎ，Ｍｇ）Ｏ／ＺｎＯ ｑｕａｎｔｕｍ ｗｅｌｌｓ ｏｎ ａ−ｐｌａｎｅ ＺｎＯ ｓｕｂｓｔｒａｔｅｓ”，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．９７（２０１０）０８１９０３；
−Ｊ．Ｍ．Ｃｈａｕｖｅａｕ，Ｙ．Ｘｉａ，Ｉ．Ｂｅｎ Ｔａａｚａｅｔ−Ｂｅｌｇａｃｅｍ，Ｍ．Ｔｅｉｓｓｅｉｒｅ，Ｂ．Ｒｏｌａｎｄ，Ｍ．Ｎｅｍｏｚ，Ｊ．Ｂｒａｕｌｔ，Ｂ．Ｄａｍｉｌａｎｏ，Ｍ．Ｌｅｒｏｕｘ，Ｂ．Ｖｉｎｔｅｒ，“Ｂｕｉｌｔ−ｉｎ ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ ｉｎ ＺｎＯ ｂａｓｅｄ ｓｅｍｉｐｏｌａｒ ｑｕａｎｔｕｍ ｗｅｌｌｓ ｇｒｏｗｎ ｏｎ（１０１−２）ＺｎＯ ｓｕｂｓｔｒａｔｅｓ”，Ｊ Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．１０３（２０１３）２６２１０４。
国際公開第２０１５／１７７２２０号パンフレットは、酸化亜鉛基板の表面構造を生成する谷の傾斜側面上にこのエピタキシーを行うことにより元素−ＩＩＩ窒化物のエピタキシー中に出現する結晶欠陥を低減することを提案する。しかし、これは、配向の同じ面が基板と元素−ＩＩＩ窒化物との間に保存されることを許さない。
仏国特許第３０３１８３４号明細書の著者は、基板と窒化ガリウム間に窒化アルミニウムを含む緩衝層を使用することによりこれらの結晶欠陥を低減することを提案する。しかし、窒化アルミニウムの格子定数と酸化亜鉛の格子定数とは異なり、アセンブリの結晶品質を劣化させる。したがって、この劣化を補償するために窒化ガリウムの十分に厚い層を蒸着する必要がある。
米国特許出願公開第２０１０／０１１７０７０号明細書は半導体材料を含む発光装置を提示する。この装置は、反射構造層が蒸着される酸化亜鉛基板上に作られる。この構造層は装置の内部の光の抽出を改善するように意図されている。したがって、構造の特徴的寸法は望ましい屈折指数と装置の放射波長とに依存する。
国際公開第２０１５／１７７２２０号 仏国特許第３０３１８３４号明細書 米国特許出願公開第２０１０／０１１７０７０号明細書
Ｊ．Ｍ．Ｃｈａｕｖｅａｕ，Ｍ．Ｔｅｉｓｓｅｉｒｅ，Ｈ．Ｋｉｍ−Ｃｈａｕｖｅａｕ，Ｃ．Ｄｅｐａｒｉｓ，Ｃ．Ｍｏｒｈａｉｎ，Ｂ．Ｖｉｎｔｅｒ，"Ｂｅｎｅｆｉｔｓ ｏｆ ｈｏｍｏｅｐｉｔａｘｙ ｏｎ ｔｈｅ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｎｏｎｐｏｌａｒ（Ｚｎ，Ｍｇ）Ｏ／ＺｎＯ ｑｕａｎｔｕｍ ｗｅｌｌｓ ｏｎ ａ−ｐｌａｎｅ ＺｎＯ ｓｕｂｓｔｒａｔｅｓ"，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．９７（２０１０）０８１９０３ Ｊ．Ｍ．Ｃｈａｕｖｅａｕ，Ｙ．Ｘｉａ，Ｉ．Ｂｅｎ Ｔａａｚａｅｔ−Ｂｅｌｇａｃｅｍ，Ｍ．Ｔｅｉｓｓｅｉｒｅ，Ｂ．Ｒｏｌａｎｄ，Ｍ．Ｎｅｍｏｚ，Ｊ．Ｂｒａｕｌｔ，Ｂ．Ｄａｍｉｌａｎｏ，Ｍ．Ｌｅｒｏｕｘ，Ｂ．Ｖｉｎｔｅｒ，"Ｂｕｉｌｔ−ｉｎ ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ ｉｎ ＺｎＯ ｂａｓｅｄ ｓｅｍｉｐｏｌａｒ ｑｕａｎｔｕｍ ｗｅｌｌｓ ｇｒｏｗｎ ｏｎ（１０１−２）ＺｎＯ ｓｕｂｓｔｒａｔｅｓ"，Ｊ Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．１０３（２０１３）２６２１０４
本発明は、有極性、無極性、または半極性配向を有するＺｎＯ基板上に生成されるウルツ鉱型の結晶構造を有する半導体材料（特には広い禁止帯を有する）のヘテロ構造の構造的、電子的、および光電子的特性を改善することを目的とする。
実際、ＺｎＯの格子定数と提案された活性層の格子定数は近いが、基板とエピタキシャル層との間のパラメータ不整合がほとんど常にある。特に、この不整合は、ＧａＮ、ＡｌＮ、および合金（Ａｌ，Ｇａ）Ｎまたは（Ｚｎ，Ｍｇ）Ｏの場合は正である、すなわちΔａ／ａＣＡおよびΔｃ／ｃＣＡ（ここで、Δａ＝ａ基板−ａＣＡおよび／またはΔｃ＝ｃ基板−ｃＣＡ）の値は０より大きい。ここで下付き文字「ＣＡ」は活性層のパラメータを示し、結晶パラメータ「ａ」および「ｃ」は図１Ａに特定される。本発明者らは、この応力は、応力が加えられたエピタキシャル層の塑性緩和の機構を誘起し、これは、クラッキング、および界面転位の生成など様々な過程を通じて発生し得る、ということに気付いた。これは、ヘテロ構造の電気的および／または光電子的特性を劣化させる欠陥を生じる。本発明はこの劣化を回避することを可能にする。
本発明によると、この目的は、自由縁の存在のおかげで活性層の応力の弾性緩和を可能にするＺｎＯ基板の表面の「メサ」（平坦面を有する）への三次元構造化により達成される。メサは、数百マイクロメートルまたはさらには約１ミリメートルに達し得る横方向寸法（または少なくとも１つの横方向寸法）を有し、各メサは、ヘテロ構造から始まって生成される電子または光電子装置に対応し得る。各メサはまた、基板に対し垂直なまたは傾斜した外側面だけでなく基板の表面に平行な平坦上面を有する。
基板のメサ構造の原理は、シリコン基板上のＩＩＩ族元素の窒化物のエピタキシーのために既に使用された：非特許文献Ｂａｏｓｈｕｎ Ｚｈａｎｇ，Ｈｕ Ｌｉａｎｇ，Ｙｏｎｇ Ｗａｎｇ，Ｚｈｉｈｏｎｇ Ｆｅｎｇ，Ｋａｒ Ｗｅｉ Ｎｇ，Ｋｅｉ Ｍａｙ Ｌａｕ，“Ｈｉｇｈ−ｐｅｒｆｏｒｍａｎｃｅ ＩＩＩ−ｎｉｔｒｉｄｅ ｂｌｕｅ ＬＥＤｓ ｇｒｏｗｎ ａｎｄ ｆａｂｒｉｃａｔｅｄ ｏｎ ｐａｔｔｅｒｎｅｄ Ｓｉ ｓｕｂｓｔｒａｔｅｓ”，Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ２９８，７２５（２００７）を参照されたい。しかし、応力の出現および緩和の機構はＳｉ基板とＺｎＯ基板に関し異なるということが強調されるべきである。第１のケースでは、欠陥の出現は、活性層と基板との間の熱膨張率の差の結果である。したがって、この機構は、エピタキシャル成長段階に続く冷却段階中に関与される。しかし、ＺｎＯ上の活性層の場合、欠陥の出現は、単位セルのパラメータ不整合の結果であり、したがってエピタキシャル成長の段階中に発生する。
したがって、本発明は第１に、ウルツ鉱型の結晶構造を有する半導体材料で作られるヘテロ構造を製作する方法に関する。本方法は：
−単結晶酸化亜鉛基板の表面をメサに構造化する工程と；
−構造化表面の上にウルツ鉱型の結晶構造を有する半導体材料の少なくとも１つの層をエピタキシャル堆積する（前記ヘテロ構造を形成する）工程と、を含む。
このような方法の特定実施形態によると：
−前記メサは、１０〜１０００μｍの小さな横方向寸法と１００ｎｍ以上の高さとを有し得る。
−前記構造化工程は化学的エッチングにより行われ得る。
−本方法はまた、６００℃以上の温度における酸素ストリーム下でアニールすることにより前記基板の構造化表面を熱処理する工程であって、ウルツ鉱型の結晶構造を有する半導体材料の少なくとも１つの層をエピタキシャル堆積する前記工程の前に行われる工程を含み得る。
−ウルツ鉱型の結晶構造を有する半導体材料の少なくとも１つの層をエピタキシャル堆積する前記工程は分子線エピタキシーにより行われ得る。
−本方法はまた、構造化表面以外の前記基板の少なくとも１つの表面上に薄い保護層を蒸着する工程であって、ウルツ鉱型の結晶構造を有する半導体材料の少なくとも１つの層をエピタキシャル堆積する前記工程の前に行われる工程を含み得る。
−構造化表面は無極性または半極性配向を有し得る。
−ウルツ鉱型の結晶構造を有する半導体材料の前記層または各前記層は、２価窒化物、２価酸化物、Ｚｎ（Ｍｇ，Ｃｄ）Ｏ合金、およびＡｌ（Ｇａ，Ｉｎ）Ｎ合金から選択される少なくとも１つの材料を含み得る。
本発明は第２に、少なくとも１つの電子または光電子装置を製作する方法に関する。本方法は：
−上述の方法によりウルツ鉱型の結晶構造を有する少なくとも１つの半導体材料のヘテロ構造を製作する工程と；
−基板の構造化表面のメサに対応する前記ヘテロ構造の領域から始まる前記電子または光電子装置を製作する工程と、を含む。
本発明は第３に、酸化亜鉛の単結晶基板の表面の上部に堆積されるウルツ鉱型の結晶構造を有する半導体材料の少なくとも１つの層を含むヘテロ構造であって、前記表面はメサとして構造化されることを特徴とするヘテロ構造に関する。
このタイプのヘテロ構造の特定実施形態によると：
−前記メサは１０〜１０００μｍの小さな横方向寸法と１００ｎｍ以上の高さとを有し得る。
−前記基板の構造化表面は無極性または半極性配向を有し得る。
−ウルツ鉱型の結晶構造を有する半導体材料の前記層または各前記層は、２価窒化物、２価酸化物、Ｚｎ（Ｍｇ，Ｃｄ）Ｏ合金、およびＡｌ（Ｇａ，Ｉｎ）Ｎ合金から選択された少なくとも１つの材料を含み得る。
本発明の他の特徴、詳細、および利点は一例として与えられる添付図面を参照して本明細書を読むことより明確になる。
既に説明したようにウルツ鉱型の構造とその結晶面の一部とを示す。 既に説明したようにウルツ鉱型の構造とその結晶面の一部とを示す。 既に説明したようにウルツ鉱型の構造とその結晶面の一部とを示す。 ＺｎＯ基板上のＧａＮの層のエピタキシャル成長中のクラック形成を示す。 ＺｎＯ基板上のＧａＮの層のエピタキシャル成長中のクラック形成を示す。 本発明の一実施形態による方法の様々な工程を示す。 本発明の一実施形態による方法の様々な工程を示す。 本発明の一実施形態による方法の様々な工程を示す。 本発明の一実施形態による方法の様々な工程を示す。 本発明の一実施形態による方法の様々な工程を示す。 本発明の一実施形態によるＺｎＯ基板の構造化表面の電子顕微鏡画像を示す。 本発明の一実施形態による方法の熱処理の工程の効果を示す。 本発明の一実施形態による方法の熱処理の工程の効果を示す。 本発明の一実施形態によるＺｎＯ基板の構造化表面上にエピタキシャル成長されたＧａＮの層の電子顕微鏡画像を示す。 本発明の一実施形態によるＺｎＯ基板の構造化表面上にエピタキシャル成長されたＧａＮの層の電子顕微鏡画像を示す。 本発明の技術的結果を示す。 本発明の技術的結果を示す。
図２Ａ、２Ｂは、本発明が解決策を提供する従来技術において明確に特定されなかった問題をハイライトする。図２Ａは、ＺｎＯ基板平面ｃ（（０００１）配向、有極性）上にエピタキシャル成長されたＧａＮの１．１μｍ厚層の画像である。主として＜１１−２０＞方向に沿って配向されたクラックが見られる。上に説明したように、これらのクラックは、ＺｎＯ基板とエピタキシャル成長されたＧａＮの層との間の正のパラメータ不整合により誘起される引張応力により引き起こされる。より一般的には、この影響は（Ａｌ，Ｇａ）Ｎ合金および（Ｚｎ，Ｍｇ）Ｏ合金中に観察される。
これらのクラックは、エピタキシャル成長された層の厚さが臨界値を越えると出現し、表面から層を通して基板まで伝播される。緩和判断基準は成長中に保管される弾性エネルギーであるので、層の単位面積当たりクラックの数はエピタキシャル成長された層の性質にかかわらず厚さおよび初期歪と共に増加することになる。図２Ｂは、層厚に応じたクラック密度のグラフである。臨界厚さはＧａＮ／ＺｎＯ系に関し３００ｎｍ程度であるということと、クラック密度はこの値を越えてＧａＮの厚さと共に増加するということとが分かる。これらの機構の応力緩和の結果は、その厚さが典型的には２〜５μｍである例えばＬＥＤ構造の場合、非常に高いクラック密度が観察される。これらのクラックは特に、電流の横方向通過を妨げるのでプレーナ技術（最も一般的に使用されるＬＥＤ技術）を不可能にする。さらに、電気的コンタクトに使用される金属がクラック内に蒸着されれば、ダイオードの活性域が短絡され得る。
図３Ａ〜３Ｅは、これらのクラックの出現を妨げることを可能にする本発明の一実施形態による方法の様々な工程を示す。
図３Ａは、ウルツ鉱型構造を有する半導体材料の層がエピタキシャル成長される表面ＳＤを有するＺｎＯの平面基板Ｓを示す。この表面ＳＤの配向は有極性、半有極性、または非極性であり得る。
図３Ｂに示された方法の第１の工程は、三次元パターンＭを有する表面ＳＤをメサの形式に構造化する工程から成る。これらのパターンは、エピタキシャル成長された層の弾性緩和を生じ、活性層の応力の塑性緩和を妨げることを可能にする。この弾性緩和は、メサＭの縁における層の緩和の可能性のおかげで可能にされる。
ＺｎＯの構造化は、湿式エッチング、または乾式エッチング、またこれら２つの方法の組み合わせにより行われ得る。ＺｎＯの１つの利点は、単純な湿式エッチング方法（通常は、著しく希釈された酸性溶液を使用する）を使用することができる可能性である。例えば、ＺｎＯはアセチルアセトンなどの非酸性溶液だけでなくＨＮＯ３／ＨＣｌ、ＨＦ／ＨＮＯ３などの著しく希釈された溶液中で効率的にエッチングされる可能性があるということが示された。例えば、非特許文献Ｊ．Ｐｅａｒｔｏｎ，Ｊ．Ｊ．Ｃｈｅｎ，Ｗ．Ｔ．Ｌｉｍ，Ｆ．Ｒｅｎ ａｎｄ Ｄ．Ｐ．Ｎｏｒｔｏｎ，“Ｗｅｔ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ ｏｆ Ｗｉｄｅ Ｂａｎｄｇａｐ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ−ＧａＮ，ＺｎＯ ａｎｄ ＳｉＣ”，ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ，６（２）５０１−５１２（２００７）を参照されたい。
これらのパターンは（通常は感光性樹脂または金属の）マスクを使用して画定され、エッチング工程後に除去される。これらのパターンは、面の方向のうちの１つの方向に正方形、円形、矩形、または菱形の形式、または細長いストリップの形式であり得る。それらの横方向寸法は細長いストリップの場合の１００ナノメートルから数センチメートルまで変わり得るが、効率的応力緩和のためには、最小横方向寸法が数百マイクロメートルまたはさらには数ミリメートルを越えない、ということが必要である。数マイクロメートルより小さな寸法を有するパターンの使用は可能であるが、電子または光電子部品の製作と容易には適合しない。したがって、これらのパターンは好適にはより小さな横方向寸法１０〜１０００μｍを有することになる。
エッチングの深さ（したがってメサの高さ）は、活性層の厚さより大きくなければならず、通常、１００ｎｍから数十マイクロメートルまで変わり得る。
図４は、横方向エッチングを制限するために比２（Ｈ３ＰＯ４）／１００（Ｈ２Ｏ）を有する水中で著しく希釈されたＨ３ＰＯ４の溶液を使用した湿式エッチングにより得られた正方形メサ（数百μｍ（左側の画像の４６０μｍおよび右側の画像の３１５μｍ）の辺と数マイクロメートル高さとを有する）で構造化されたＺｎＯ基板の表面（面ｃ）の光顕微鏡像を示す。
構造化工程後、基板の表面は、少なくとも６００℃（またはさらには８００℃）に等しい温度での、そして酸素ストリームＦＯ（図３Ｃ）下での熱処理による操作を受ける。この熱処理は、酸素ベースプラズマを使用する表面の洗浄により先行され得る。この２番目の工程後、原子ステップがパターンの表面に得られる。
図５Ａ、５Ｂは、酸素ストリーム下で２分間の１０００℃の温度におけるアニーリング熱処理前のＺｎＯ基板（面ｃ）の表面の原子間力顕微鏡により得られた画像（５Ａ）および同処理後の画像（５Ｂ）である。処理前に、表面は、原子スケールでは滑らかではなく、縞が入っており、依然として研磨残留物（シリカ粒子群、そのうちの１つのシリカ粒子がその周囲に円を置くことによりハイライトされている）を有する。処理後、これらのスクラッチおよび汚染物は消えたので、原子ステップが明瞭に見られる。
次に、薄層ＣＰ（図３Ｄ）を蒸着することにより基板の表面を保護することが可能であり、基板の表面上の成長は想定されない。これらの表面はＺｎＯ基板の後面および側面を含む。この薄層は酸化物（例えばＳｉＯ２）または難溶性窒化物（例えばＳｉ３Ｎ４）であり得る。蒸着は活性層の成長に先立って例えば陰極スパッタによる行われる。有機金属気相エピタキシー（「金属有機化学気相蒸着」のアクロニムＭＯＣＶＤによっても知られる）およびハイドライド気相エピタキシー（ＨＶＰＥ）などのエピタキシャル成長技術を使用することが可能である。実際、ＭＯＣＶＤは、ＧａＮに基づく装置を作るために工業規模で現在使用されている技術である。ＨＶＰＥはまた、非常に高い成長率（１００μｍ／ｈ程度）の理由でＧａＮの（疑似）基板を製作するために使用される。
図３Ｅは、１つまたは複数の活性層ＣＡのエピタキシャル堆積（基板の構造化表面上への直接的堆積）後に得られた構造を非常に概略的に示す。より正確には、これらの層は、メサの平坦上面上へ直接（異なる材料の緩衝層をはさむこと無く）堆積される（活性層ＣＡのエピタキシーに先立ってＡｌＮの緩衝層が必ず挿入されなければならない仏国特許第３０３１８３４号明細書とは対照的に）。したがって、これらの層はＺｎＯ基板と同じ結晶方位を有する。これらの不連続層は、応力の緩和を可能にする基板のメサＭの縁に対応する自由縁を有する。活性層はまた、メサを分離する溝内に堆積されるが、活性層のこれらの部分は使用されないということに留意されたい。
上に述べたように、活性層はＭＯＣＶＤまたはＨＶＰＥなどの技術により堆積され得る。しかし、本発明の好適な実施形態によると、分子線エピタキシー（ＭＢＥ）がその代わりに使用される。この成長技術は、ＭＯＣＶＤにおいて使用されるものよりはるかに低い温度（３００〜４００℃低い）（ＺｎＯの熱分解のリスクを低減する）における窒化物材料の成長を可能にするので有利である。さらに、この成長技術は、成長技術としてＭＯＣＶＤを使用する際には可能ではないプラズマセルＲＦを使用する窒素の源としてアンモニア（ＮＨ３）の代わりにＮ２を使用することを可能にする。さて、ＺｎＯはアンモニアに非常によく反応する。さらに、この成長技術はまた、最低残留ドーピングを有するＺｎＯ／（Ｚｎ，Ｍｇ）Ｏ構造を成長することを可能にする。
本発明の原理は、構造化ＺｎＯ基板上にＧａＮの活性層のＭＢＥによる成長を行うことにより検証された。図６Ａ、６Ｂは、２つの異なる結晶方位（図６Ａの面ｃ（０００１）、図６Ｂの面ｍ（１−１００））に対して得られた構造の光顕微鏡像を示す。活性層の厚さはそれぞれ０．７μｍ、０．６μｍである。堆積された厚さが臨界クラッキング厚さよりはるかに大きくても（図２Ｂ参照）クラックが無いことがいずれの場合も確認された。これらの結果は、本発明の原理と、様々な結晶方位に応力が加えられるウルツ鉱型構造を有する材料を成長するその適応性とを明確に実証し、大きな厚さの無極性および半極性ヘテロ構造まで拡張され得るようにする。
１４０〜４６０μｍの寸法を有するメサを有する正方形幾何学形状を有するＬＥＤもまた、本発明に従って生成された（Ｉｎ，Ｇａ）Ｎ／ＧａＮヘテロ構造から始まり製作された。各ＬＥＤは構造化基板のメサに対応する。図７Ａは、ＧａＮに基づく（０００１）または（０００−１）配向を有する活性層を有するこのタイプの有極性ＬＥＤ（より正確には（Ｉｎ，Ｇａ）Ｎ／ＧａＮ量子井戸ＬＥＤであり、４００μｍの辺および２０ｍＡの注入電流を有する）に関して室温で得られた電界発光スペクトルを示す。図７Ａのスペクトルは４５５ｎｍを中心として青色で放射するピークにより支配される。この青色放射は（Ｉｎ，Ｇａ）Ｎ／ＧａＮ量子井戸中のキャリヤの再結合から発生しており、このことにより、構造化ＺｎＯ基板上のＧａＮに基づくＬＥＤのモノリシック構造の製作が成功裡に行われたということを確認した。
これらのＬＥＤの性能は、同一装置であるが未構造化ＺｎＯ基板上で作られた同一装置の性能と比較された。図７Ｂは注入電流に応じたＬＥＤの出力光パワーのグラフであり、灰色曲線は本発明による装置に対応し、黒色曲線は未構造化基板上に生成されたものに対応する。本発明が光パワーに大きな改善、例えば２０ｍＡ（４０〜８０μＷ）および８０ｍＡ（１０５〜２２０μＷ）において少なくとも２倍の改善を与え得るということが分かる。
本発明の応用は主として、超小型電子および光電子部品、より具体的には、ＬＥＤ、レーザ、高い電子移動度を有するトランジスタまたは電力トランジスタ、近および遠赤外線における量子井戸光検出器（ＱＷＩＰ、量子井戸赤外線光検出器）だけでなく、非常に大きな厚さの活性層を必要とする量子カスケード部品（レーザおよび検出器）の製作に関する。
さらに、本発明は、エレクトロニクスおよびフォトニクスの超小型部品の製作に好適な微細構造（膜、マイクロディスクなど）の製造を可能にするために、活性層に比べてＺｎＯのエッチングの極高い選択性を活用することを可能にする。例えば、ＺｎＯ基板上に既にエピタキシャル成長され、次に、水中で著しく希釈された酸性溶液（例えばＨ３ＰＯ４）により化学的サブエッチングされたＧａＮの層により形成される懸架構造を製作することが可能である。したがって、基板の選択除去に続き別の基板上への転写によりフォトニック結晶または金属／金属ガイドを生成することが可能である。

Claims (13)

  1. ウルツ鉱型の結晶構造を有する半導体材料で作られたヘテロ構造を製作する方法において、
    −酸化亜鉛の単結晶基板（Ｓ）の表面（ＳＤ）を、平坦面を有するメサ（Ｍ）に構造化する工程であって、前記メサは前記基板の前記表面に平行な平坦上面を有する、工程と；
    −前記構造化表面の前記メサの前記上面上に前記ヘテロ構造を直接形成することによりウルツ鉱型の結晶構造を有する半導体材料の少なくとも１つの層（ＣＡ）をエピタキシーにより堆積する工程と、を含む方法。
  2. 前記メサは１０〜１０００μｍの小さな横方向寸法および１００ｎｍ以上高さを有する、請求項１に記載の方法。
  3. 前記構造化工程は化学的エッチングにより行われる、請求項１乃至２のいずれか一項に記載の方法。
  4. ６００℃以上の温度における酸素ストリーム（ＦＯ）下でアニールすることにより前記基板の前記構造化表面を熱処理する工程であって、ウルツ鉱型の結晶構造を有する半導体材料の少なくとも１つの層をエピタキシャル堆積する前記工程の前に行われる工程も含む請求項１乃至３のいずれか一項に記載の方法。
  5. ウルツ鉱型の結晶構造を有する半導体材料の少なくとも１つの層（ＣＡ）をエピタキシャル堆積する前記工程は分子線エピタキシーにより行われる、請求項１乃至４のいずれか一項に記載の方法。
  6. 前記構造化表面以外の前記基板の少なくとも１つの表面上に薄い保護層（ＣＰ）を蒸着する工程であって、ウルツ鉱型の結晶構造を有する半導体材料の少なくとも１つの層をエピタキシャル堆積する前記工程の前に行われる工程も含む請求項１乃至５のいずれか一項に記載の方法。
  7. 前記構造化表面は無極性または半極性配向を有する、請求項１乃至６のいずれか一項に記載の方法。
  8. ウルツ鉱型の結晶構造を有する半導体材料の前記層または各前記層は、２価窒化物、２価酸化物、Ｚｎ（Ｍｇ，Ｃｄ）Ｏ合金、およびＡｌ（Ｇａ，Ｉｎ）Ｎ合金から選択された少なくとも１つの材料を含む、請求項１乃至７のいずれか一項に記載の方法。
  9. 少なくとも１つの電子または光電子装置を製作する方法であって、
    −請求項１乃至８のいずれか一項に記載の方法によりウルツ鉱型の結晶構造を有する少なくとも１つの半導体材料内にヘテロ構造を製作する工程と；
    −前記基板の前記構造化表面のメサに対応する前記ヘテロ構造の領域から始まる前記電子または光電子装置を製作する工程と、を含む方法。
  10. 酸化亜鉛の単結晶基板（Ｓ）の表面（ＳＤ）の上部に直接堆積されるウルツ鉱型の結晶構造を有する半導体材料の少なくとも１つの層（ＣＡ）を含むヘテロ構造であって、前記表面は前記基板の前記表面に平行な平坦上面を有するメサ（Ｍ）として構造化され、平坦面を有することを特徴とするヘテロ構造。
  11. 前記メサは１０〜１０００μｍの小さな横方向寸法および１００ｎｍ以上高さを有する、請求項１０に記載のヘテロ構造。
  12. 前記基板の前記構造化表面は無極性または半極性配向を有する、請求項１０または１１に記載のヘテロ構造。
  13. ウルツ鉱型の結晶構造を有する半導体材料の前記層または各前記層は、２価窒化物、２価酸化物、Ｚｎ（Ｍｇ，Ｃｄ）Ｏ合金、およびＡｌ（Ｇａ，Ｉｎ）Ｎ合金から選択された少なくとも１つの材料を含む、請求項１０乃至１２のいずれか一項に記載のヘテロ構造。
JP2019526550A 2016-11-18 2017-11-15 ＺｎＯ基板上にウルツ鉱型構造を有する半導体ヘテロ構造 Active JP7213807B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1661191 2016-11-18
FR1661191A FR3059147B1 (fr) 2016-11-18 2016-11-18 Heterostructures semi-conductrices avec structure de type wurtzite sur substrat en zno
PCT/EP2017/079275 WO2018091502A1 (fr) 2016-11-18 2017-11-15 HETEROSTRUCTURES SEMI-CONDUCTRICES AVEC STRUCTURE DE TYPE WURTZITE SUR SUBSTRAT EN ZnO

Publications (3)

Publication Number Publication Date
JP2020502785A true JP2020502785A (ja) 2020-01-23
JPWO2018091502A5 JPWO2018091502A5 (ja) 2022-02-17
JP7213807B2 JP7213807B2 (ja) 2023-01-27

Family

ID=57681659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019526550A Active JP7213807B2 (ja) 2016-11-18 2017-11-15 ＺｎＯ基板上にウルツ鉱型構造を有する半導体ヘテロ構造

Country Status (6)

Country Link
US (1) US11217663B2 (ja)
EP (1) EP3542392A1 (ja)
JP (1) JP7213807B2 (ja)
KR (1) KR102504115B1 (ja)
FR (1) FR3059147B1 (ja)
WO (1) WO2018091502A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11848197B2 (en) * 2020-11-30 2023-12-19 Thinsic Inc. Integrated method for low-cost wide band gap semiconductor device manufacturing

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005075651A (ja) * 2003-08-29 2005-03-24 National Institute For Materials Science ウルツ鉱型ｉｉｉ−ｖ族窒化物薄膜とその製造法
JP2006237339A (ja) * 2005-02-25 2006-09-07 Sanyo Electric Co Ltd 窒化物系半導体素子の作製方法
JP2007110159A (ja) * 2000-09-18 2007-04-26 Mitsubishi Cable Ind Ltd 半導体基材
JP2009514198A (ja) * 2005-10-27 2009-04-02 ラティス パワー （チアンシ） コーポレイション 金属支持基板を備えた半導体発光デバイス
JP2009283912A (ja) * 2008-04-25 2009-12-03 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP2011014861A (ja) * 2009-07-02 2011-01-20 Sino-American Silicon Products Inc 窒化ガリウム系化合物半導体の作製方法
US20110316004A1 (en) * 2010-06-29 2011-12-29 Lg Innotek Co., Ltd. Light emitting device
WO2016116715A1 (fr) * 2015-01-21 2016-07-28 Centre National De La Recherche Scientifique (Cnrs) Fabrication d'un support semi-conducteur à base de nitrures d'éléments iii

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3556916B2 (ja) * 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
US6979489B2 (en) * 2002-05-15 2005-12-27 Rutgers, The State University Of New Jersey Zinc oxide nanotip and fabricating method thereof
KR100631905B1 (ko) * 2005-02-22 2006-10-11 삼성전기주식회사 질화물 단결정 기판 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법
JP4637781B2 (ja) * 2006-03-31 2011-02-23 昭和電工株式会社 ＧａＮ系半導体発光素子の製造方法
US20100117070A1 (en) * 2008-09-18 2010-05-13 Lumenz Llc Textured semiconductor light-emitting devices
TWI573288B (zh) * 2010-10-18 2017-03-01 鴻海精密工業股份有限公司 發光二極體及其製作方法
CN103943754A (zh) * 2014-03-06 2014-07-23 京东方科技集团股份有限公司 一种电致发光器件及其制备方法和显示装置
FR3021454B1 (fr) * 2014-05-20 2019-12-13 Centre National De La Recherche Scientifique (Cnrs) Procede de fabrication d'un materiau semi-conducteur incluant une couche de nitrure d'element iii semi-polaire

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110159A (ja) * 2000-09-18 2007-04-26 Mitsubishi Cable Ind Ltd 半導体基材
JP2005075651A (ja) * 2003-08-29 2005-03-24 National Institute For Materials Science ウルツ鉱型ｉｉｉ−ｖ族窒化物薄膜とその製造法
JP2006237339A (ja) * 2005-02-25 2006-09-07 Sanyo Electric Co Ltd 窒化物系半導体素子の作製方法
JP2009514198A (ja) * 2005-10-27 2009-04-02 ラティス パワー （チアンシ） コーポレイション 金属支持基板を備えた半導体発光デバイス
JP2009283912A (ja) * 2008-04-25 2009-12-03 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP2011014861A (ja) * 2009-07-02 2011-01-20 Sino-American Silicon Products Inc 窒化ガリウム系化合物半導体の作製方法
US20110316004A1 (en) * 2010-06-29 2011-12-29 Lg Innotek Co., Ltd. Light emitting device
WO2016116715A1 (fr) * 2015-01-21 2016-07-28 Centre National De La Recherche Scientifique (Cnrs) Fabrication d'un support semi-conducteur à base de nitrures d'éléments iii

Also Published As

Publication number Publication date
EP3542392A1 (fr) 2019-09-25
WO2018091502A1 (fr) 2018-05-24
US20190280085A1 (en) 2019-09-12
US11217663B2 (en) 2022-01-04
JP7213807B2 (ja) 2023-01-27
FR3059147B1 (fr) 2019-01-25
FR3059147A1 (fr) 2018-05-25
KR20190079678A (ko) 2019-07-05
KR102504115B1 (ko) 2023-02-24

Similar Documents

Publication Publication Date Title
JP6484076B2 (ja) 光デバイス
US8729559B2 (en) Method of making bulk InGaN substrates and devices thereon
US6156581A (en) GaN-based devices using (Ga, AL, In)N base layers
US8415180B2 (en) Method for fabricating wafer product and method for fabricating gallium nitride based semiconductor optical device
US20150048381A1 (en) Method for the reuse of gallium nitride epitaxial substrates
US20070108456A1 (en) Superlattice strain relief layer for semiconductor devices
US20130200391A1 (en) Gallium nitride based structures with embedded voids and methods for their fabrication
US9741560B2 (en) Method of growing nitride semiconductor layer
US8247249B2 (en) Semi-polar nitride-based light emitting structure and method of forming same
US9905727B2 (en) Fabrication of thin-film devices using selective area epitaxy
US8148246B2 (en) Method for separating semiconductor layer from substrate
JP2008182069A (ja) 半導体発光素子
US20190326730A1 (en) Semiconductor device and fabrication method
CN108699687B (zh) 化合物半导体基板、表膜、和化合物半导体基板的制造方法
Demir et al. Direct growth of thick AlN layers on nanopatterned Si substrates by cantilever epitaxy
KR101274211B1 (ko) 반도체 기판, 이를 이용한 발광소자 및 그 제조방법
JP7213807B2 (ja) ＺｎＯ基板上にウルツ鉱型構造を有する半導体ヘテロ構造
Li et al. High-efficiency and crack-free InGaN-based LEDs on a 6-inch Si (111) substrate with a composite buffer layer structure and quaternary superlattices electron-blocking layers
KR101381985B1 (ko) 수직형 발광소자 제조 방법
Kim et al. Highly efficient InGaN/GaN blue LED grown on Si (111) substrate
Raj et al. Investigation of GaN-based light-emitting diodes on various substrates
KR20210130120A (ko) 질화물 반도체 소자의 제조방법
JP2013070099A (ja) 半導体発光素子の製造方法
Li et al. III-nitrides on Si substrate
JP2002261076A (ja) 窒化物系半導体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220208

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20220208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221110

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221110

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20221118

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20221122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230117

R150 Certificate of patent or registration of utility model

Ref document number: 7213807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150