JP7195382B2 - 基板処理システム、基板処理方法、プログラム、および情報記憶媒体 - Google Patents

基板処理システム、基板処理方法、プログラム、および情報記憶媒体 Download PDF

Info

Publication number
JP7195382B2
JP7195382B2 JP2021111261A JP2021111261A JP7195382B2 JP 7195382 B2 JP7195382 B2 JP 7195382B2 JP 2021111261 A JP2021111261 A JP 2021111261A JP 2021111261 A JP2021111261 A JP 2021111261A JP 7195382 B2 JP7195382 B2 JP 7195382B2
Authority
JP
Japan
Prior art keywords
substrate
resist film
resist
pattern
local exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021111261A
Other languages
English (en)
Other versions
JP2021152685A (ja
Inventor
豊 麻生
義治 太田
俊一 八尋
文彦 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021111261A priority Critical patent/JP7195382B2/ja
Publication of JP2021152685A publication Critical patent/JP2021152685A/ja
Application granted granted Critical
Publication of JP7195382B2 publication Critical patent/JP7195382B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、基板処理システム、基板処理方法、プログラム、および情報記憶媒体に関する。
FPD(フラットパネルディスプレイ)などの製造において、フォトリソグラフィが用いられる。フォトリソグラフィは、フォトレジスト膜(以下、単に「レジスト膜」と呼ぶ。)をパターン露光し、パターン露光されたレジスト膜を現像してレジストパターンを形成する技術である。
特許文献1に記載の局所露光装置は、現像の前に、レジスト膜を局所的に露光する。通常のパターン露光に加えて、膜厚をより薄くしたい任意の部位に対して局所的な露光が行われる。これにより、例えば、現像後に、レジストパターンの残膜厚の面内ばらつきを低減できる。
特開2013-84000号公報
特許文献1では、(1)パターン露光および局所露光の後に現像が行われるか、(2)局所露光、1回目の現像、パターン露光および2回目の現像がこの順で行われる。
ところで、局所露光の光は、パターン露光の光に比べて、レジスト膜で減衰されやすく、レジスト膜の深部まで届きにくい。
そのため、レジスト膜の膜厚が全体的または部分的に厚い場合、レジスト膜の深部まで局所露光の光が十分に届かず、局所露光および局所露光後の現像によって所望のレジストパターンを得ることが困難であった。
本発明は、上記課題に鑑みてなされたものであり、レジスト膜の膜厚が全体的または部分的に厚い場合に、局所露光および局所露光後の現像によって所望のレジストパターンを得ることができる、基板処理システムの提供を主な目的とする。
上記課題を解決するため、本発明の一態様によれば、
基板に成膜されたレジスト膜をパターン露光する露光装置でパターン露光された前記レジスト膜を現像してレジストパターンを形成する第1現像装置と、
前記第1現像装置で得られた前記レジストパターンの残膜厚を補正するため、前記レジスト膜を局所的に露光する局所露光装置と、
前記局所露光装置で露光された前記レジスト膜を現像し、前記レジストパターンの残膜厚を補正する第2現像装置と、を備え
前記レジスト膜は、露光された部分が現像で除去されるポジ型である、基板処理システムが提供される。
本発明の一態様によれば、レジスト膜の膜厚が全体的または部分的に厚い場合に、局所露光および局所露光後の現像によって所望のレジストパターンを得ることができる、基板処理システムが提供される。
一実施形態による基板処理システムを示す平面図である。 変形例による基板処理システムを示す平面図である。 変形例による第1現像装置、局所露光装置、および第2現像装置の配置を示す側面図である。 一実施形態による局所露光装置を示す断面図である。 一実施形態による局所露光装置を示す平面図である。 一実施形態による局所露光が行われる区画を座標で示す平面図である。 一実施形態による発光制御プログラムの設定パラメータを示す表である。 一実施形態による基板処理方法を示すフローチャートである。 一実施形態によるレジスト膜の塗布を示す図である。 一実施形態によるレジスト膜のパターン露光を示す図である。 一実施形態によるレジスト膜の1回目の現像を示す図である。 一実施形態によるレジスト膜の局所露光を示す図である。 一実施形態によるレジスト膜の2回目の現像を示す図である。 一実施形態によるレジスト膜の膜厚が一定である条件下での、局所露光の光の照度と、局所露光による線幅の変化量との関係を示す図である。
以下、本発明を実施するための形態について図面を参照して説明する。各図面において、同一の又は対応する構成には、同一の又は対応する符号を付して説明を省略する。
<基板処理システム>
図1は、一実施形態による基板処理システムを示す平面図である。図1において、X方向、Y方向およびZ方向は互いに垂直な方向である。X方向およびY方向は水平方向であり、Z方向は鉛直方向である。
基板処理システム1は、基板Gにレジストパターン9(図13参照)を形成するものである。レジストパターン9が形成されるレジスト膜5は、本実施形態では露光された部分が現像で除去されるポジ型であるが、露光された部分が現像後に残るネガ型であってもよい。基板処理システム1は、基板Gをコロなどで水平に搬送しながら基板Gに対し各種の処理を行う平流し方式である。尚、基板処理システム1は、平流し方式には限定されない。
基板処理システム1は、第1処理ライン2と、第2処理ライン3とを有する。第1処理ライン2は、X方向に延びる2つの直線ラインと、2つの直線ラインのX方向端部同士を連結するようにY方向に延びる接続ラインとを有する。第2処理ライン3はX方向に延びる2つの直線ラインを有し、当該2つの直線ラインはX方向端部で折り返す。第1処理ライン2の搬送方向下流側の端部と、第2処理ライン3の搬送方向上流側の端部とは、Y方向に隣り合う。
第1処理ライン2は、基板Gの搬送方向に沿って、洗浄装置11、塗布装置12、プリベーク装置13、露光装置14、第1現像装置15、およびコンベア20をこの順で有する。
洗浄装置11は、基板Gを洗浄する。洗浄装置11は、基板Gをコロなどで水平に搬送しながら、基板Gの上面を洗浄する。その洗浄は、例えば、紫外線洗浄、スクラバー洗浄などを含む。紫外線洗浄では、基板Gに付着する有機物が除去される。
塗布装置12は、基板Gにレジスト液を塗布してレジスト膜5(図9参照)を形成する。基板Gには所定の機能膜6が予め形成されており、機能膜6上にレジスト膜5が形成される。機能膜6としては、例えば導電膜などが挙げられる。塗布装置12は、基板Gをコロなどで水平に搬送しながら、基板Gの搬送方向(X方向)に対し直交する方向(Y方向)に延びるノズル吐出口からレジスト液を基板Gに塗布する。
プリベーク装置13は、基板G上のレジスト膜5をヒータなどで熱処理する。基板G上のレジスト膜5に残留するレジスト液の溶剤が蒸発して除去され、基板Gに対するレジスト膜5の密着性が強化される。その後、基板Gは、所定の温度に冷却されてよい。
露光装置14は、基板Gに成膜されたレジスト膜5をパターン露光する。露光装置14は、レジスト膜5に対しマスクパターン7(図10参照)を光で転写する。マスクパターン7は、レジスト膜5に縮小投影されてよい。マスクパターン7は、ハーフトーンマスクであってもよい。
第1現像装置15は、露光装置14でパターン露光されたレジスト膜5を現像してレジストパターン8(図11参照)を形成する。第1現像装置15は、例えば基板Gをコロなどで水平に搬送しながら、現像液およびリンス液をこの順で基板Gに供給し、その後、エアナイフなどで基板Gを乾燥する。第1現像装置15の基板Gを搬送する搬送路は、基板Gを水平に搬送する水平路と、基板Gを傾斜させる傾斜路とを交互に有してよい。水平路で基板Gに現像液やリンス液が供給され、傾斜路で基板Gから現像液やリンス液が落とされる。
コンベア20は、第1現像装置15から第2処理ライン3の搬送方向上流側の端部付近まで、基板Gをコロなどで水平に搬送する。コンベア20で搬送された基板Gは、不図示の搬送装置で第2処理ライン3の搬送方向上流側の端部まで搬送されてよい。
ところで、第1現像装置で得られたレジストパターン8が、目標パターンからずれることがある。例えば、線幅や穴径、残膜厚などがずれることがある。そのずれは、毎回、基板Gの特定の領域において同じように発生する。
そこで、第2処理ライン3は、基板Gの搬送方向に沿って、局所露光装置21、第2現像装置25、ポストベーク装置31、およびコンベア32をこの順で有する。
局所露光装置21は、第1現像装置15で得られたレジストパターン8を補正するため、レジスト膜5を局所的に露光する。局所露光装置21は、例えばレジストパターン8の線幅や穴径、残膜厚などの面内ばらつきを低減するため、レジスト膜5を局所的に露光する。
局所露光装置21は、基板Gを第1方向(X方向)および第2方向(Y方向)に複数の区画に分けて、第1現像装置15によって得られたレジストパターン8の補正が必要な区画を局所的に露光する(図12参照)。区画毎に、光の照度は可変とされる。尚、局所露光装置21の詳細については、後述する。
第2現像装置25は、局所露光装置21で露光されたレジスト膜5を現像してレジストパターン9(図13参照)を形成する。第2現像装置25は、例えば基板Gをコロなどで水平に搬送しながら、現像液およびリンス液をこの順で基板Gに供給し、その後、エアナイフなどで基板Gを乾燥する。第2現像装置25の基板Gを搬送する搬送路は、基板Gを水平に搬送する水平路と、基板Gを傾斜させる傾斜路とを交互に有してよい。水平路で基板Gに現像液やリンス液が供給され、傾斜路で基板Gから現像液やリンス液が落とされる。
ポストベーク装置31は、基板G上のレジスト膜5をヒータなどで熱処理する。基板G上のレジスト膜5に残留する現像液やリンス液が蒸発して除去され、基板Gに対するレジスト膜5の密着性が強化される。その後、基板Gは、所定の温度に冷却されてよい。
コンベア32は、ポストベーク装置31から第2処理ライン3の搬送方向下流側の端部まで、基板Gをコロなどで搬送する。第2処理ライン3の搬送方向下流側には、基板Gをコンベア32から受け取り、所定の位置まで搬送する搬送装置が配設される。
基板処理システム1は、制御装置50を備える。制御装置50は、例えばコンピュータで構成され、図1に示すようにCPU(Central Processing Unit)51と、メモリなどの記憶媒体52と、入力インターフェース53と、出力インターフェース54とを有する。制御装置50は、記憶媒体52に記憶されたプログラムをCPU41に実行させることにより、各種の制御を行う。また、制御装置50は、入力インターフェース53で外部からの信号を受信し、出力インターフェース54で外部に信号を送信する。
制御装置50のプログラムは、情報記憶媒体に記憶され、情報記憶媒体からインストールされる。情報記憶媒体としては、例えば、ハードディスク(HD)、フレキシブルディスク(FD)、コンパクトディスク(CD)、マグネットオプティカルデスク(MO)、メモリーカードなどが挙げられる。尚、プログラムは、インターネットを介してサーバからダウンロードされ、インストールされてもよい。
尚、基板処理システム1は、図1の構成には限定されない。図2は、変形例による基板処理システムを示す平面図である。図2に示す基板処理システム1Aは、処理ライン2Aを有する。処理ライン2Aは、X方向に延びる2つの直線ラインと、2つの直線ラインの端部同士を連結するようにY方向に延びる接続ラインとを有する。処理ライン2Aは、基板Gの搬送方向に沿って、洗浄装置11、塗布装置12、プリベーク装置13、露光装置14、第1現像装置15、局所露光装置21、第2現像装置25、およびポストベーク装置31をこの順で有する。第1現像装置15、局所露光装置21、および第2現像装置25は、図2では水平方向に並ぶが、図3に示すように鉛直方向に並んでもよい。
図3は、変形例による第1現像装置、局所露光装置、および第2現像装置の配置を示す側面図である。図3では、上側から下側に向けて、第1現像装置15、局所露光装置21、および第2現像装置25がこの順で配置される。
第1現像装置15は、基板Gの搬送方向に沿って、基板G上に現像液を供給する現像部16、基板G上に残留する現像液をリンス液で置換する置換部17、基板Gをリンス液で洗浄するリンス部18、および基板Gを乾燥する乾燥部19とをこの順で有する。現像部16、置換部17およびリンス部18は、それぞれ、基板Gを水平に搬送する水平路と、基板Gを傾斜させる傾斜路とを交互に有してよい。水平路で基板Gに現像液など供給され、傾斜路で基板Gから現像液などが落とされる。
同様に、第2現像装置25は、基板Gの搬送方向に沿って、基板G上に現像液を供給する現像部26、基板G上に残留する現像液をリンス液で置換する置換部27、基板Gをリンス液で洗浄するリンス部28、および基板Gを乾燥する乾燥部29とをこの順で有する。現像部26、置換部27およびリンス部28は、それぞれ、基板Gを水平に搬送する水平路と、基板Gを傾斜させる傾斜路とを交互に有してよい。水平路で基板Gに現像液など供給され、傾斜路で基板Gから現像液などが落とされる。
第1現像装置15と第2現像装置25の上下方向中央に、局所露光装置21が設けられる。基板Gは、第1現像装置15から降ろされた後、コンベア22によって水平搬送され、局所露光装置21に搬入される。その後、基板Gは、局所露光装置21から搬出され、コンベア23によって水平搬送された後、第2現像装置25に降ろされる。
尚、図3では、上側から下側に向けて、第1現像装置15、局所露光装置21、および第2現像装置25がこの順で配置されるが、その順序は逆でもよい。つまり、下側から上側に向けて、第1現像装置15、局所露光装置21、および第2現像装置25がこの順で配置されてもよい。
<局所露光装置>
図4は、一実施形態による局所露光装置を示す断面図である。図5は、一実施形態による局所露光装置を示す平面図である。局所露光装置21は、基板Gを第1方向(X方向)および第2方向(Y方向)に複数の区画に分けて、第1現像装置15によって得られたレジストパターン8の補正が必要な区画を局所的に露光する。区画毎に、光の照度は可変とされる。
局所露光装置21は、基板GをX方向に向かって搬送する基板搬送路61を有する。基板搬送路61は、図5に示すようにY方向に延びる円柱状のコロ62をX方向に間隔をおいて複数有する。各コロ62がその回転軸63を中心に回転することにより、基板GがX方向に搬送される。複数の回転軸63は、ベルト64などで連結され、同期して回転する。同期して回転する複数の回転軸63のうちの1つは、モータ等のコロ駆動装置65に接続されている。
局所露光装置21は、基板Gに対する露光処理空間を形成するチャンバ66を備える。チャンバ66の内部を基板搬送路61がX方向に貫通する。チャンバ66のX方向一端部には、基板搬送路61上の基板Gを露光処理空間に搬入する搬入口67が設けられている。一方、チャンバ66のX方向他端部には、基板搬送路61上の基板Gを露光処理空間から搬出する搬出口68が設けられている。
局所露光装置21は、チャンバ66内の基板搬送路61の上方に、基板Gに対し局所的な露光(UV光放射)を行う光照射器70を有する。光照射器70は、Y方向に延びるライン光源71と、ライン光源71を収容する筐体73と、筐体73の下面に設けられる光放射窓74とを備える。光放射窓74は、光拡散板を含み、ライン光源71と被照射体である基板Gとの間に配置されている。ライン光源71から放射された光は、光放射窓74によって適度に拡散される。
ライン光源71は、回路基板75上にY方向に沿って直線状に並ぶ複数の発光素子72を有する。発光素子72は、所定波長(例えば、g線(436nm)、h線(405nm)、i線(364nm)のいずれかに近い波長)のUV光を発光するUV-LED素子であってよい。ライン光源71から放射された光は光放射窓74によって適度に拡散されるため、隣り合う発光素子72の光はライン状に繋がって下方に照射される。
局所露光装置21は、複数の発光素子72を独立に発光駆動する発光駆動部76を有する。発光駆動部76は、制御装置50による制御下で、各発光素子72に対し供給される順電流値をそれぞれ変更する。各発光素子72は、発光駆動部76によって供給される順電流値に応じた放射照度で発光する。尚、複数の発光素子72は、本実施形態では直線状に並ぶが、その並び方は特に限定されない。
局所露光装置21は、光照射器70を下方から支持する昇降軸77と、昇降軸77を昇降させる昇降駆動部78とを有する。昇降駆動部78は、モータと、モータの回転運動を昇降軸77の直線運動に変換するボールねじとを有する。昇降駆動部78は、制御装置50による制御下で、昇降軸77を昇降させることにより、基板搬送路61を搬送される基板Gに対する光照射器70の高さを可変とすることができる。
局所露光装置21は、チャンバ66内に、ライン光源71から放射され光放射窓74を通過した光の照度(放射束)を検出する照度センサ81と、照度センサ81をX方向(基板Gの搬送方向)に移動させる第1水平移動駆動部82と、照度センサ81をY方向(ライン光源71の延在方向)に移動させる第2水平移動駆動部83とを有する。照度センサ81は、光放射窓74の下方において、任意のY方向位置の照度を検出し、その検出結果を示す信号を制御装置50に供給する。第1水平移動駆動部82および第2水平移動駆動部83は、制御装置50によって制御される。
局所露光装置21は、例えばチャンバ66の搬入口67の上流側に、基板搬送路61上の基板Gの所定箇所(例えば先端)を検出する基板検出センサ90を有する。基板検出センサ90は、その検出信号を制御装置50に出力する。制御装置50は、基板検出センサ90の検出信号の受信からの経過時間と、基板Gの搬送速度とに基づき、基板Gの所定の区画がライン光源71の真下を通過するタイミングを把握できる。
図6は、一実施形態による局所露光が行われる区画を座標で示す平面図である。図6において、ARは局所露光を行う領域を表す。領域ARは複数の区画で構成されてよい。図7は、一実施形態による発光制御プログラムの設定パラメータを示す表である。
制御装置50は、各発光素子72の順電流値を所定のタイミングで制御するための発光制御プログラムPを記憶媒体52の所定の記憶領域に有する。発光制御プログラムPは、図6に示すように基板Gを搬送方向(X方向)および幅方向(Y方向)に複数の区画に分けて、情報を管理する。発光制御プログラムPは、設定パラメータとして、例えば図7に示すように、局所露光を行う区画の座標と、区画を局所露光する発光素子72の識別情報(例えば識別番号)および順電流値とを含む。
発光制御プログラムPの設定パラメータは、予め行われる準備試験の結果に基づき設定される。準備試験では、(1)第1現像の後、局所露光の前のレジストパターン8の目標パターンからのずれ、そのずれが生じる区画、(2)各区画における局所露光の光の照度と、局所露光によるレジストパターンの変化量との関係(例えば図14に示す関係)などを調べる。設定パラメータは、第2現像後に得られるレジストパターン9が目標パターンと一致するように設定される。
<基板処理方法>
次に、上記構成の基板処理システム1を用いた基板処理方法について、図8~図13を参照して説明する。図8は、一実施形態による基板処理方法を示すフローチャートである。図8に示す基板処理は、制御装置50による制御下で行われる。図9は、一実施形態によるレジスト膜の塗布を示す図である。図10は、一実施形態によるレジスト膜のパターン露光を示す図である。図11は、一実施形態によるレジスト膜の1回目の現像を示す図である。図12は、一実施形態によるレジスト膜の局所露光を示す図である。図13は、一実施形態によるレジスト膜の2回目の現像を示す図である。図13において、2回目の現像前のレジスト膜の外形を二点鎖線で示す。
図3の洗浄工程S101では、洗浄装置11が基板Gの洗浄を行う。洗浄装置11は、基板Gをコロなどで水平に搬送しながら、基板Gの上面を洗浄する。その洗浄は、例えば、紫外線洗浄、スクラバー洗浄などを含む。紫外線洗浄では、基板Gに付着する有機物が除去される。
塗布工程S102では、塗布装置12が基板Gにレジスト液を塗布してレジスト膜5(図9参照)を形成する。基板Gには所定の機能膜6が予め形成されており、機能膜6上にレジスト膜5が形成される。機能膜6としては、例えば導電膜などが挙げられる。塗布装置12は、基板Gをコロなどで水平に搬送しながら、基板Gの搬送方向(X方向)に対し直交する方向(Y方向)に延びるノズル吐出口からレジスト液を基板Gに塗布する。
プリベーク工程S103では、プリベーク装置13が基板G上のレジスト膜5をヒータなどで熱処理する。基板G上のレジスト膜5に残留するレジスト液の溶剤が蒸発して除去され、基板Gに対するレジスト膜5の密着性が強化される。その後、基板Gは、所定の温度に冷却されてよい。
露光工程S104では、露光装置14が基板Gに成膜されたレジスト膜5をパターン露光する。露光装置14は、レジスト膜5に対しマスクパターン7(図10参照)を光で転写する。マスクパターン7は、レジスト膜5に縮小投影されてよい。マスクパターン7は、ハーフトーンマスクであってもよい。
第1現像工程S105では、第1現像装置15が露光装置14でパターン露光されたレジスト膜5を現像してレジストパターン8(図11参照)を形成する。第1現像工程S105では、基板G上に現像液を供給すること、基板G上に残留する現像液をリンス液で置換すること、基板Gをリンス液で洗浄すること、および基板Gを乾燥することがこの順で行われる。
ところで、第1現像工程S105で得られたレジストパターン8が、目標パターンからずれることがある。例えば、線幅や穴径、残膜厚などがずれることがある。そのずれは、毎回、基板Gの特定の領域において同じように発生する。
そこで、局所露光工程S106では、第1現像工程S105で得られたレジストパターン8を補正するため、局所露光装置21がレジスト膜5を局所的に露光する。局所露光工程S106では、例えばレジストパターン8の線幅や穴径、残膜厚などの面内ばらつきを低減するため、レジスト膜5を局所的に露光する。
局所露光工程S106では、基板Gを第1方向(X方向)および第2方向(Y方向)に複数の区画に分けて、第1現像装置15によって得られたレジストパターンの補正が必要な区画を局所的に露光する(図12参照)。区画毎に光の照度を可変とするため、複数の発光素子72が独立に発光駆動される。
本実施形態によれば、露光工程S104の後、局所露光工程S106の前に、第1現像工程S105が行われる。パターン露光の光は、局所露光の光とは異なり、レジスト膜5でほとんど減衰することなくレジスト膜5の深部(機能膜6に近い部分)まで届く。そのため、第1現像工程S105でレジスト膜5の一部が除去され、その除去された部分では局所露光工程S106において光が減衰されないために光がレジスト膜5の深部まで届きやすい。よって、レジスト膜5の膜厚が全体的または部分的に厚い場合に、局所露光および局所露光後の現像によって所望のレジストパターンを得ることができる。
第2現像工程S107では、第2現像装置25が局所露光装置21で露光されたレジスト膜5を現像してレジストパターン9(図13参照)を形成する。第2現像工程S107では、基板G上に現像液を供給すること、基板G上に残留する現像液をリンス液で置換すること、基板Gをリンス液で洗浄すること、および基板Gを乾燥することがこの順で行われる。
レジスト膜5がポジ型である場合、局所露光が行われる区画において、第2現像工程S107で得られるレジストパターン9の線幅(開口幅)CD2は、第1現像工程S105で得られるレジストパターン8の線幅(開口幅)CD1よりも大きい。以下、CD2からCD1を引いた差分(CD2-CD1)を線幅の変化量ΔCDと呼ぶ。局所露光による線幅の変化量ΔCDは、局所露光の光の照度に応じて変化する。
図14は、一実施形態によるレジスト膜の膜厚が一定である条件下での、局所露光の光の照度と、局所露光による線幅の変化量との関係を示す図である。図14において、実線はパターン露光、第1現像、局所露光および第2現像がこの順で行われる場合のデータを示し、一点鎖線は第1現像が行われずにパターン露光、局所露光および第2現像がこの順で行われる場合のデータを示す。一点鎖線は、第1現像および局所露光が行われずにパターン露光および第2現像がこの順で行われる場合のデータと比較することで線幅の変化量を求めてある。
図14に示すように、パターン露光の後、局所露光の前に、第1現像が行われることで、第1現像が行われない場合に比べて、局所露光による線幅の変化量ΔCDを大きくすることができる。これは、局所露光前の第1現像によってレジスト膜5の一部が除去され、その除去された部分では局所露光の光が減衰されないために局所露光の光がレジスト膜5の深部まで届きやすいためである。よって、レジスト膜5の膜厚が全体的または部分的に厚い場合に、局所露光および局所露光後の第2現像によって所望のレジストパターンを得ることができる。
ポストベーク工程S108では、ポストベーク装置31が基板G上のレジスト膜をヒータなどで熱処理する。基板G上のレジスト膜に残留する現像液やリンス液が蒸発して除去され、基板Gに対するレジスト膜の密着性が強化される。その後、基板Gは、所定の温度に冷却されてよい。
ポストベーク工程S108の後、レジストパターン9を用いて機能膜6のエッチングが行われる。その後、レジストパターン9は除去される。
<まとめ>
以上説明したように、本実施形態によれば、レジスト膜5のパターン露光と、レジスト膜5の第1現像と、レジスト膜5の局所露光と、レジスト膜5の第2現像とをこの順で行う。従って、レジスト膜5のパターン露光の後、レジスト膜5の局所露光の前に、レジスト膜5の第1現像が行われる。パターン露光の光は、局所露光の光とは異なり、レジスト膜5でほとんど減衰することなくレジスト膜5の深部まで届く。そのため、局所露光前の第1現像によってレジスト膜5の一部が除去され、その除去された部分では局所露光の光が減衰されないために局所露光の光がレジスト膜5の深部まで届きやすい。よって、レジスト膜5の膜厚が全体的または部分的に厚い場合に、局所露光および局所露光後の第2現像によって所望のレジストパターンを得ることができる。
本実施形態によれば、局所露光において、局所露光の前に行われる第1現像で得られたレジストパターン8の線幅を補正するため、レジスト膜5を局所的に露光する。これにより、レジスト膜5の膜厚が全体的または部分的に厚い場合に、レジストパターン8の線幅の面内ばらつきを低減できる。
尚、本実施形態では、レジストパターン8の線幅(開口幅)を補正したが、レジストパターン8の穴径を補正してもよい。レジストパターン8の穴径の面内ばらつきを低減できる。また、レジストパターン8の残膜厚を補正してもよい。レジストパターン8の残膜厚の面内ばらつきを低減できる。
<変形、改良>
以上、基板処理システムや基板処理方法などの実施形態について説明したが、本発明は上記実施形態などに限定されず、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、改良が可能である。
1 基板処理システム
5 レジスト膜
6 機能膜
7 マスクパターン
8 第1現像工程で得られるレジストパターン
9 第2現像工程で得られるレジストパターン
11 洗浄装置
12 塗布装置
13 プリベーク装置
14 露光装置
15 第1現像装置
21 局所露光装置
25 第2現像装置
31 ポストベーク装置
50 制御装置

Claims (6)

  1. 基板に成膜されたレジスト膜をパターン露光する露光装置でパターン露光された前記レジスト膜を現像してレジストパターンを形成する第1現像装置と、
    前記第1現像装置で得られた前記レジストパターンの残膜厚を補正するため、前記レジスト膜を局所的に露光する局所露光装置と、
    前記局所露光装置で露光された前記レジスト膜を現像し、前記レジストパターンの残膜厚を補正する第2現像装置と、を備え
    前記レジスト膜は、露光された部分が現像で除去されるポジ型である、基板処理システム。
  2. 前記局所露光装置は、前記第1現像装置で得られた前記レジストパターンの線幅又は穴径を補正するため、前記レジスト膜を局所的に露光する、請求項1に記載の基板処理システム。
  3. 基板に成膜されたレジスト膜をパターン露光する露光工程でパターン露光された前記レジスト膜を現像してレジストパターンを形成する第1現像工程と、
    前記第1現像工程で得られた前記レジストパターンの残膜厚を補正するため、前記レジスト膜を局所的に露光する局所露光工程と、
    前記局所露光工程で露光された前記レジスト膜を現像し、前記レジストパターンの残膜厚を補正する第2現像工程と、を備え
    前記レジスト膜は、露光された部分が現像で除去されるポジ型である、基板処理方法。
  4. 前記局所露光工程では、前記第1現像工程で得られた前記レジストパターンの線幅又は穴径を補正するため、前記レジスト膜を局所的に露光する、請求項3に記載の基板処理方法。
  5. 請求項3または4に記載の基板処理方法をコンピュータに実行させるためのプログラム。
  6. 請求項5に記載のプログラムを記憶した情報記憶媒体。
JP2021111261A 2017-05-15 2021-07-05 基板処理システム、基板処理方法、プログラム、および情報記憶媒体 Active JP7195382B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021111261A JP7195382B2 (ja) 2017-05-15 2021-07-05 基板処理システム、基板処理方法、プログラム、および情報記憶媒体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017096434A JP6918568B2 (ja) 2017-05-15 2017-05-15 基板処理システム、基板処理方法、プログラム、および情報記憶媒体
JP2021111261A JP7195382B2 (ja) 2017-05-15 2021-07-05 基板処理システム、基板処理方法、プログラム、および情報記憶媒体

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017096434A Division JP6918568B2 (ja) 2017-05-15 2017-05-15 基板処理システム、基板処理方法、プログラム、および情報記憶媒体

Publications (2)

Publication Number Publication Date
JP2021152685A JP2021152685A (ja) 2021-09-30
JP7195382B2 true JP7195382B2 (ja) 2022-12-23

Family

ID=64568947

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017096434A Active JP6918568B2 (ja) 2017-05-15 2017-05-15 基板処理システム、基板処理方法、プログラム、および情報記憶媒体
JP2021111261A Active JP7195382B2 (ja) 2017-05-15 2021-07-05 基板処理システム、基板処理方法、プログラム、および情報記憶媒体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017096434A Active JP6918568B2 (ja) 2017-05-15 2017-05-15 基板処理システム、基板処理方法、プログラム、および情報記憶媒体

Country Status (1)

Country Link
JP (2) JP6918568B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6918568B2 (ja) * 2017-05-15 2021-08-11 東京エレクトロン株式会社 基板処理システム、基板処理方法、プログラム、および情報記憶媒体

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291651A (ja) 2000-04-05 2001-10-19 Nec Corp レジストパターン形成方法及び半導体装置の製造方法
JP2002006512A (ja) 2000-06-20 2002-01-09 Mitsubishi Electric Corp 微細パターン形成方法、微細パターン形成用材料、およびこの微細パターン形成方法を用いた半導体装置の製造方法
CN1866470A (zh) 2005-05-19 2006-11-22 中华映管股份有限公司 形成图案化材料层的方法
JP2010278204A (ja) 2009-05-28 2010-12-09 Oki Semiconductor Co Ltd レジストパターンの形成方法
JP2013084000A (ja) 2012-12-19 2013-05-09 Tokyo Electron Ltd 局所露光装置及び局所露光方法
US20130295772A1 (en) 2012-05-07 2013-11-07 Samsung Electronics Co., Ltd. Method of forming patterns
JP2017028086A (ja) 2015-07-22 2017-02-02 東京エレクトロン株式会社 基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58173835A (ja) * 1982-04-06 1983-10-12 Fuji Xerox Co Ltd レジストパタ−ンの欠陥修正方法
JPH05175114A (ja) * 1991-12-25 1993-07-13 Nec Kansai Ltd 半導体装置の製造方法
JPH06202128A (ja) * 1992-12-28 1994-07-22 Sharp Corp 薄膜加工方法
US5789140A (en) * 1996-04-25 1998-08-04 Fujitsu Limited Method of forming a pattern or via structure utilizing supplemental electron beam exposure and development to remove image residue
US6566274B1 (en) * 2001-11-28 2003-05-20 Unaxis Balzer Limited Lithography process for transparent substrates
US6943124B1 (en) * 2002-07-17 2005-09-13 Taiwan Semiconductor Manufacturing Company Two step exposure to strengthen structure of polyimide or negative tone photosensitive material
US7691549B1 (en) * 2007-02-15 2010-04-06 Kla-Tencor Technologies Corporation Multiple exposure lithography technique and method
JP6918568B2 (ja) * 2017-05-15 2021-08-11 東京エレクトロン株式会社 基板処理システム、基板処理方法、プログラム、および情報記憶媒体

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291651A (ja) 2000-04-05 2001-10-19 Nec Corp レジストパターン形成方法及び半導体装置の製造方法
JP2002006512A (ja) 2000-06-20 2002-01-09 Mitsubishi Electric Corp 微細パターン形成方法、微細パターン形成用材料、およびこの微細パターン形成方法を用いた半導体装置の製造方法
CN1866470A (zh) 2005-05-19 2006-11-22 中华映管股份有限公司 形成图案化材料层的方法
JP2010278204A (ja) 2009-05-28 2010-12-09 Oki Semiconductor Co Ltd レジストパターンの形成方法
US20130295772A1 (en) 2012-05-07 2013-11-07 Samsung Electronics Co., Ltd. Method of forming patterns
JP2013084000A (ja) 2012-12-19 2013-05-09 Tokyo Electron Ltd 局所露光装置及び局所露光方法
JP2017028086A (ja) 2015-07-22 2017-02-02 東京エレクトロン株式会社 基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体

Also Published As

Publication number Publication date
JP2021152685A (ja) 2021-09-30
JP2018194608A (ja) 2018-12-06
JP6918568B2 (ja) 2021-08-11

Similar Documents

Publication Publication Date Title
KR101672559B1 (ko) 국소 노광 장치 및 국소 노광 방법
JP4592787B2 (ja) 基板処理装置
JP2012124309A (ja) 現像方法、現像装置、およびこれを備える塗布現像処理システム
KR101603343B1 (ko) 기판 반송 처리 장치
JP5017147B2 (ja) 基板の処理方法、プログラム及びコンピュータ記憶媒体及び基板処理システム
WO2008059891A1 (fr) Procédé de traitement de substrat et système de traitement de substrat
KR101408521B1 (ko) 프리 얼라이먼트 장치 및 프리 얼라이먼트 방법
JP2018036235A (ja) 基板検査装置、基板処理装置、基板検査方法および基板処理方法
JP6754247B2 (ja) 周縁部処理装置および周縁部処理方法
JP2012133163A (ja) 局所露光方法
JP2010064857A (ja) 基板処理装置
JP7195382B2 (ja) 基板処理システム、基板処理方法、プログラム、および情報記憶媒体
JP7232596B2 (ja) 基板処理装置および基板処理方法
TWI391794B (zh) 基板處理裝置
TW201834010A (zh) 光處理裝置及基板處理裝置
JP4638931B2 (ja) 基板処理装置
JP5449116B2 (ja) 現像装置、これを備える現像塗布システム、および現像方法
KR102435194B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP5014208B2 (ja) 基板処理方法及び基板処理装置
JP2006024715A (ja) リソグラフィー装置およびパターン形成方法
JP4872448B2 (ja) 塗布、現像装置、塗布、現像方法及び記憶媒体。
JP2019207961A (ja) 基板処理装置および基板処理方法
JP3595760B2 (ja) 薄膜形成装置および基板洗浄装置
JP5186264B2 (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US8105738B2 (en) Developing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221213

R150 Certificate of patent or registration of utility model

Ref document number: 7195382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150