JP7192886B2 - semiconductor equipment - Google Patents

semiconductor equipment Download PDF

Info

Publication number
JP7192886B2
JP7192886B2 JP2020565583A JP2020565583A JP7192886B2 JP 7192886 B2 JP7192886 B2 JP 7192886B2 JP 2020565583 A JP2020565583 A JP 2020565583A JP 2020565583 A JP2020565583 A JP 2020565583A JP 7192886 B2 JP7192886 B2 JP 7192886B2
Authority
JP
Japan
Prior art keywords
conductor plate
joint
plate
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020565583A
Other languages
Japanese (ja)
Other versions
JPWO2020144907A1 (en
Inventor
泰弘 小川
崇功 川島
明徳 榊原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of JPWO2020144907A1 publication Critical patent/JPWO2020144907A1/en
Application granted granted Critical
Publication of JP7192886B2 publication Critical patent/JP7192886B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本明細書が開示する技術は、半導体装置に関する。 The technology disclosed in this specification relates to a semiconductor device.

特開2017-159335号公報及び米国特許出願公開第2013/0249069号明細書に、半導体装置が開示されている。これらの半導体装置は、第1半導体素子及び第2半導体素子と、第1半導体素子及び第2半導体素子を封止する封止体と、第1半導体素子及び第2半導体素子をそれぞれ挟んで対向する第1導体板、第2導体板、第3導体板及び第4導体板とを備えている。封止体の内部において、第1導体板及び第2導体板は、第1半導体素子に電気的に接続されており、第3導体板及び第4導体板は第3導体板及び第4導体板に電気的に接続されている。そして、第2導体板と第3導体板は、封止体の内部において継手構造を介して互いに接続されている。 Japanese Patent Application Laid-Open No. 2017-159335 and US Patent Application Publication No. 2013/0249069 disclose semiconductor devices. These semiconductor devices face a first semiconductor element and a second semiconductor element, a sealing body that seals the first semiconductor element and the second semiconductor element, and sandwich the first semiconductor element and the second semiconductor element, respectively. It has a first conductor plate, a second conductor plate, a third conductor plate and a fourth conductor plate. Inside the sealing body, the first conductor plate and the second conductor plate are electrically connected to the first semiconductor element, and the third conductor plate and the fourth conductor plate are connected to the third conductor plate and the fourth conductor plate. is electrically connected to The second conductor plate and the third conductor plate are connected to each other via a joint structure inside the sealing body.

上記した継手構造を備える半導体装置では、継手構造が存在する分だけ、半導体装置を構成する部品点数が増加し、これによって工数が増加するといった製造工程の煩雑化に繋がるおそれがある。本明細書では、継手構造を備える半導体装置であっても、製造工程が煩雑化することを抑制し得る技術を提供する。 In the semiconductor device having the above-described joint structure, the number of parts constituting the semiconductor device increases by the presence of the joint structure, which may lead to complication of the manufacturing process such as an increase in man-hours. This specification provides a technique that can prevent the manufacturing process from becoming complicated even for a semiconductor device having a joint structure.

本明細書が開示する半導体装置は、第1半導体素子及び第2半導体素子と、第1半導体素子及び第2半導体素子を封止する封止体とを備える。半導体装置は、第1導体板、第2導体板、第3導体板及び第4導体板を備える。第1導体板及び第2導体板は、第1半導体素子を挟んで対向するとともに、各々が封止体の内部で第1半導体素子へ電気的に接続されている。第3導体板及び第4導体板は、第2半導体素子を挟んで対向するとともに、各々が封止体の内部で第2半導体素子へ電気的に接続されている。また、半導体装置は、封止体の内部で第2導体板と第3導体板とを互いに電気的に接続する継手構造を備えており、その継手構造は、少なくとも一つの継手部材を含み、該継手部材の一部は封止体の外部に位置する。 A semiconductor device disclosed in this specification includes a first semiconductor element, a second semiconductor element, and a sealing body that seals the first semiconductor element and the second semiconductor element. A semiconductor device includes a first conductor plate, a second conductor plate, a third conductor plate, and a fourth conductor plate. The first conductor plate and the second conductor plate face each other with the first semiconductor element interposed therebetween, and are electrically connected to the first semiconductor element inside the sealing body. The third conductor plate and the fourth conductor plate face each other with the second semiconductor element interposed therebetween, and are electrically connected to the second semiconductor element inside the sealing body. Further, the semiconductor device includes a joint structure for electrically connecting the second conductor plate and the third conductor plate to each other inside the sealing body, the joint structure including at least one joint member, A portion of the coupling member is located outside the seal.

上記した半導体装置では、第2導体板及び第3導体板を接続する継手構造が、少なくとも一つの継手部材を含んでおり、その継手部材の一部が封止体の外部に位置する。このような構成によると、封止体を形成する封止工程において、継手部材を封止体の外部から支持することができ、封止構造を精度よく形成しやすい。また、特に限定されないが、継手部材を、封止体の外部に位置する他の構成部材(例えば電力端子等)とともに、一つの部材(いわゆるリードフレーム)として用意することができる。これにより、半導体装置の製造工程が煩雑化することが抑制される。 In the semiconductor device described above, the joint structure connecting the second conductor plate and the third conductor plate includes at least one joint member, and a part of the joint member is positioned outside the sealing body. According to such a configuration, in the sealing step of forming the sealing body, the joint member can be supported from the outside of the sealing body, and the sealing structure can be easily formed with high accuracy. In addition, although not particularly limited, the joint member can be prepared as one member (so-called lead frame) together with other constituent members (for example, power terminals, etc.) located outside the sealing body. This prevents the manufacturing process of the semiconductor device from becoming complicated.

実施例1の半導体装置10を示す平面図。なお、各図面において、X方向は、二つの半導体素子20、40が並ぶ方向を示しており、各々の導体板22、26、42、46に対して平行である。Y方向は、X方向に対して垂直であるとともに、各々の導体板22、26、42、46に対して平行である。Z方向は、X方向及びY方向に対して垂直であり、半導体素子20、40及び導体板22、26、42、46のそれぞれの厚み方向に対して平行である。第1下側導体板22と第1上側導体板26は、Z方向において対向しており、第2下側導体板42と第2上側導体板46も、Z方向において対向している。また、第1下側導体板22と第2下側導体板42は、X方向において横並びに配置されており、第1上側導体板26と第2上側導体板46も、X方向において横並びに配置されている。1 is a plan view showing a semiconductor device 10 of Example 1; FIG. In each drawing, the X direction indicates the direction in which the two semiconductor elements 20 and 40 are arranged, and is parallel to the conductor plates 22, 26, 42, and 46, respectively. The Y direction is perpendicular to the X direction and parallel to each conductor plate 22,26,42,46. The Z direction is perpendicular to the X and Y directions and parallel to the thickness directions of the semiconductor elements 20, 40 and conductor plates 22, 26, 42, 46, respectively. The first lower conductor plate 22 and the first upper conductor plate 26 face each other in the Z direction, and the second lower conductor plate 42 and the second upper conductor plate 46 also face each other in the Z direction. The first lower conductor plate 22 and the second lower conductor plate 42 are arranged side by side in the X direction, and the first upper conductor plate 26 and the second upper conductor plate 46 are also arranged side by side in the X direction. It is 半導体装置10の内部構造を示す平面図。但し、内部構造を明確に示すために、封止体18は破線で表記し、導体スペーサ24、44は省略する。2 is a plan view showing the internal structure of the semiconductor device 10; FIG. However, in order to clearly show the internal structure, the sealing body 18 is indicated by broken lines, and the conductor spacers 24 and 44 are omitted. 図1のIII-III線における断面図であって、半導体装置10の内部構造を示す。FIG. 2 is a cross-sectional view taken along line III-III of FIG. 1 and shows the internal structure of the semiconductor device 10; 半導体装置10の電子回路図。3 is an electronic circuit diagram of the semiconductor device 10. FIG. 半導体装置10の一使用例を示す斜視図。FIG. 2 is a perspective view showing a usage example of the semiconductor device 10; 実施例2の半導体装置100の内部構造を示す断面図。FIG. 2 is a cross-sectional view showing the internal structure of the semiconductor device 100 of Example 2; 実施例3の半導体装置200の内部構造を示す断面図。FIG. 10 is a cross-sectional view showing the internal structure of a semiconductor device 200 of Example 3; 実施例4の半導体装置300の内部構造を示す平面図。内部構造を明確に示すために、封止体18及び上側導体板26、46は破線で表記し、導体スペーサ24、44、絶縁基板334、338、第3下側導体板335及び第3上側導体板339は省略する。なお、図10、12、14、16、18についても、図8と同様に図示する。FIG. 11 is a plan view showing the internal structure of a semiconductor device 300 of Example 4; In order to clearly show the internal structure, the encapsulant 18 and the upper conductor plates 26, 46 are indicated by dashed lines, and the conductor spacers 24, 44, the insulating substrates 334, 338, the third lower conductor plate 335 and the third upper conductor Plate 339 is omitted. 10, 12, 14, 16, and 18 are illustrated in the same manner as FIG. 図8のIX-IX線における断面図。FIG. 9 is a cross-sectional view taken along line IX-IX of FIG. 8; 第3電力端子316の一変形例を示す平面図。A plan view showing a modified example of the third power terminal 316 . 図10のXI-XI線における断面図。Sectional drawing in the XI-XI line of FIG. 第3電力端子316の一変形例を示す平面図。A plan view showing a modified example of the third power terminal 316 . 図12のXIII-XIII線における断面図。Sectional drawing in the XIII-XIII line of FIG. 第3電力端子316の一変形例を示す平面図。A plan view showing a modified example of the third power terminal 316 . 図14のXV-XV線における断面図。FIG. 14 is a cross-sectional view taken along line XV-XV of FIG. 14; 第3電力端子316の一変形例を示す平面図。A plan view showing a modified example of the third power terminal 316 . 図16のXVII-XVII線における断面図。Sectional drawing in the XVII-XVII line of FIG. 実施例5の半導体装置400の内部構造を示す平面図。FIG. 11 is a plan view showing the internal structure of a semiconductor device 400 of Example 5;

本技術の一実施形態では、封止体の外部に位置する継手部材の一部は、第1半導体素子又は第2半導体素子を外部の回路へ電気的に接続するための電力端子として機能するように構成されていてもよい。このような構成によると、継手部材と電力端子とを単一の部材で構成することができ、部品点数の削減や半導体装置の小型化を図ることができる。 In one embodiment of the present technology, a portion of the joint member located outside the encapsulant functions as a power terminal for electrically connecting the first semiconductor element or the second semiconductor element to an external circuit. may be configured to According to such a configuration, the joint member and the power terminal can be configured with a single member, and the number of parts can be reduced and the size of the semiconductor device can be reduced.

一例ではあるが、上記構成において、半導体装置は、封止体の内部で第1導体板に接続されているとともに、封止体から突出する第1電力端子と、封止体の内部で第4導体板に接続されているとともに、封止体から突出する第2電力端子と、封止体の内部で前記第2導体板及び前記第3導体板に接続された第3電力端子とを備えていてよい。この場合、継手部材は、第3電力端子の基端部に一体に形成されていてもよい。 Although it is an example, in the above configuration, the semiconductor device includes a first power terminal connected to the first conductor plate inside the encapsulant, protruding from the encapsulant, and a fourth power terminal inside the encapsulant. a second power terminal connected to the conductor plate and protruding from the encapsulant; and a third power terminal connected to the second conductor plate and the third conductor plate inside the encapsulant. you can In this case, the joint member may be formed integrally with the base end portion of the third power terminal.

本技術の一実施形態では、継手部材は、封止体の内部で第2導体板に接合された第1接合面と、封止体の内部で第3導体板に接合された第2接合面とを有していてもよい。この場合、第1接合面と第2接合面は、継手部材の同じ面に位置してもよいし、継手部材の異なる面に位置してもよい。 In one embodiment of the present technology, the joint member includes a first joint surface joined to the second conductor plate inside the sealing body and a second joint surface joined to the third conductor plate inside the sealing body. and In this case, the first joint surface and the second joint surface may be positioned on the same surface of the joint member, or may be positioned on different surfaces of the joint member.

上記した実施形態において、継手部材は、第1接合面を有する第1板状部分と、第2接合面を有する第2板状部分と、第1板状部分と第2板状部分との間を延びる中間板状部分とを有していてもよい。このような構成によると、第2導体板と第3導体板との位置関係に応じて、中間板状部分を適宜設計することができる。 In the above-described embodiment, the joint member includes a first plate-shaped portion having a first joint surface, a second plate-shaped portion having a second joint surface, and a portion between the first plate-shaped portion and the second plate-shaped portion. and an intermediate plate-like portion extending through the According to such a configuration, the intermediate plate-like portion can be appropriately designed according to the positional relationship between the second conductor plate and the third conductor plate.

上記した実施形態において、継手部材は、第1板状部分と中間板状部分との間の境界と、第2板状部分と中間板状部分との間の境界との少なくとも一方に、屈曲部を有していてもよい。継手部材に屈曲部を設けることで、継手部材の変形性能(外力に応じて変形する性質)を高めることができる。これにより、半導体装置の構成部品を組み合わせるときに、第2導体板と第3導体板との間の位置関係に応じて、継手部材は柔軟に変形することができる。継手部材が柔軟に変形することで、第2導体板及び第3導体板が、対向する第1導体板又は第4導体板に対して意図せず傾くことを避けることができる。また、半導体装置の使用時においても、半導体装置に生じる熱膨張に応じて、継手部材が柔軟に変形することにより、半導体装置の内部に生じる応力が緩和される。 In the above-described embodiment, the joint member has a bent portion on at least one of the boundary between the first plate-shaped portion and the intermediate plate-shaped portion and the boundary between the second plate-shaped portion and the intermediate plate-shaped portion. may have By providing the bent portion in the joint member, the deformability of the joint member (property of deforming in response to external force) can be enhanced. Thereby, the joint member can be flexibly deformed according to the positional relationship between the second conductor plate and the third conductor plate when combining the components of the semiconductor device. The flexible deformation of the joint member can prevent the second conductor plate and the third conductor plate from unintentionally tilting with respect to the opposing first conductor plate or the fourth conductor plate. Also, when the semiconductor device is used, the joint member is flexibly deformed in accordance with the thermal expansion of the semiconductor device, thereby relieving the stress generated inside the semiconductor device.

上記した実施形態において、第1板状部分と第2板状部分は、中間板状部分に対して同じ方向に屈曲していてもよい。あるいは、第1板状部分と第2板状部分は、中間板状部分に対して互いに反対方向へ屈曲していてもよい。これらに加えて、継手部材は、中間板状部分に少なくとも一つの屈曲部をさらに有していてもよい。継手部材に複数の屈曲部を設けることによって、継手部材の変形性能を高めるとともに、継手部材に所望の形状を与えることができる。 In the above-described embodiment, the first plate-like portion and the second plate-like portion may be bent in the same direction with respect to the intermediate plate-like portion. Alternatively, the first plate-like portion and the second plate-like portion may be bent in mutually opposite directions with respect to the intermediate plate-like portion. In addition to these, the joint member may further have at least one bend in the intermediate plate-like portion. By providing the joint member with a plurality of bent portions, it is possible to enhance the deformation performance of the joint member and to give the joint member a desired shape.

本技術の一実施形態では、継手部材は、第1接合面を一方側に有するとともに第2接合面を他方側に有する共通板状部分を有していてもよい。 In one embodiment of the present technology, the joint member may have a common plate-like portion having a first joint surface on one side and a second joint surface on the other side.

第1半導体素子の厚み方向における平面視において、第1接合面と第2接合面とのそれぞれは、第1半導体素子及び第2半導体素子の各中心を通過する直線を跨いで広がっていてもよい。このような構成によると、継手部材から各半導体素子への距離を比較的に短くすることができ、電流経路におけるインダクタンスを低減することができる。 In a plan view in the thickness direction of the first semiconductor element, each of the first bonding surface and the second bonding surface may extend across a straight line passing through the centers of the first semiconductor element and the second semiconductor element. . With such a configuration, the distance from the joint member to each semiconductor element can be relatively shortened, and the inductance in the current path can be reduced.

本技術の一実施形態では、第1導体板と第3導体板は、第1の平面に沿って配置され、第2導体板と第4導体板は、第1の平面に平行な第2の平面に沿って配置されていてもよい。即ち、第1導体板と第3導体板とが隣り合うように配置され、第2導体板と第4導体板とが隣り合うように配置されてもよい。 In one embodiment of the present technology, the first conductor plate and the third conductor plate are arranged along a first plane, and the second conductor plate and the fourth conductor plate are arranged in a second plane parallel to the first plane. It may be arranged along a plane. That is, the first conductor plate and the third conductor plate may be arranged to be adjacent to each other, and the second conductor plate and the fourth conductor plate may be arranged to be adjacent to each other.

本技術の一実施形態では、継手構造は、第2導体板に設けられており、第2導体板から第4導体板に向かって延びる第1継手部と、第3導体板に設けられており、第3導体板から第1導体板に向かって延びる第2継手部とを含んでいてもよい。この場合、第1継手部は、第2継手部に少なくとも部分的に対向していてもよい。そして、第3電力端子の基端部は、第1継手部と第2継手部との間において、第1継手部と第2継手部とのそれぞれに接続されていてもよい。このような構成によると、継手構造を簡素に構成することができる。 In one embodiment of the present technology, the joint structure is provided on the second conductor plate and provided on the first joint portion extending from the second conductor plate toward the fourth conductor plate and the third conductor plate. , and a second joint extending from the third conductor plate toward the first conductor plate. In this case, the first joint part may at least partially face the second joint part. Further, the base end portion of the third power terminal may be connected to each of the first joint portion and the second joint portion between the first joint portion and the second joint portion. With such a configuration, the joint structure can be configured simply.

本技術の一実施形態では、第1継手部は、第2導体板の第4導体板と対向する一側面から延びており、第2継手部は、第3導体板の第1導体板と対向する一側面から延びていてもよい。このような構成によると、継手構造をより簡素に構成することができる。但し、他の実施形態として、第1継手部は、例えば第2導体板の第1導体板に対向する主表面に設けられてもよい。加えて、又は代えて、第2継手部は、第3導体板の第4導体板に対向する主表面に設けられてもよい。 In one embodiment of the present technology, the first joint portion extends from one side of the second conductor plate facing the fourth conductor plate, and the second joint portion faces the first conductor plate of the third conductor plate. may extend from one side of the With such a configuration, the joint structure can be configured more simply. However, as another embodiment, the first joint portion may be provided, for example, on the main surface of the second conductor plate facing the first conductor plate. Additionally or alternatively, the second joint portion may be provided on the main surface of the third conductor plate facing the fourth conductor plate.

上記構成に加えて、本技術の一実施形態では、第1継手部の厚みは、第2導体板の厚みより小さくてもよい。また、第2継手部の厚みは、第3導体板の厚みより小さくてもよい。第1継手部や第2継手部の厚みが小さいと、半導体装置が動作して発熱したときに、継手構造で生じる熱応力を小さくすることができる。なお、第1継手部及び第2継手部の具体的な厚みは、適宜設計することができる。 In addition to the above configuration, in one embodiment of the present technology, the thickness of the first joint portion may be smaller than the thickness of the second conductor plate. Also, the thickness of the second joint portion may be smaller than the thickness of the third conductor plate. When the thickness of the first joint portion and the second joint portion is small, the thermal stress generated in the joint structure can be reduced when the semiconductor device operates and generates heat. In addition, the specific thickness of the first joint portion and the second joint portion can be appropriately designed.

本技術の一実施形態では、第1継手部が、第3電力端子の基端部に、第1継手接合層を介して接合されていてもよい。この場合、第1継手接合層が第1継手部に接触する面積は、第1継手接合層が基端部に接触する面積よりも、大きくてもよい。このような構成によると、第1継手接合層が良好なフィレット形状を形成して、第1継手部と第3電力端子の基端部との間がしっかりと接合される。なお、特に限定されないが、第1継手接合層のフィレット角度は、鋭角(即ち、90度未満)であるとよい。同様に、第2継手部は、第3電力端子の基端部に、第2継手接合層を介して接合されていてもよい。この場合、第2継手接合層が第2継手部に接触する面積は、第2継手接合層が基端部に接触する面積よりも、大きくてもよい。このような構成によると、第2継手接合層が良好なフィレット形状を形成して、第2継手部と第3電力端子の基端部との間がしっかりと接合される。第2継手接合層についても、特に限定されないが、そのフィレット角度が鋭角(即ち、90度未満)であるとよい。 In one embodiment of the present technology, the first joint portion may be joined to the proximal end portion of the third power terminal via the first joint joint layer. In this case, the area where the first joint bonding layer contacts the first joint portion may be larger than the area where the first joint bonding layer contacts the base end portion. With such a configuration, the first joint bonding layer forms a good fillet shape, and the first joint portion and the base end portion of the third power terminal are firmly bonded. Although not particularly limited, the fillet angle of the first joint bonding layer is preferably an acute angle (that is, less than 90 degrees). Similarly, the second joint portion may be joined to the proximal end portion of the third power terminal via the second joint joining layer. In this case, the area where the second joint bonding layer contacts the second joint portion may be larger than the area where the second joint bonding layer contacts the base end portion. With such a configuration, the second joint bonding layer forms a good fillet shape, and the second joint portion and the base end portion of the third power terminal are firmly bonded. The second joint joining layer is also not particularly limited, but preferably has an acute angle (that is, less than 90 degrees).

本技術の一実施形態では、第1電力端子及び第2電力端子は、封止体の第1主表面と第2主表面との間を延びる第1側面から、互いに平行に突出していてもよい。第1電力端子と第2電力端子との間では、互いに反対方向へ電流が流れる。このような二つの電力端子が隣接して配置されていると、各々の電力端子を流れる電流によって形成される磁界が互いに打ち消されるので、半導体装置のインダクタンスが低減される。 In an embodiment of the present technology, the first power terminal and the second power terminal may protrude parallel to each other from a first side extending between the first and second major surfaces of the encapsulant. . Current flows in opposite directions between the first power terminal and the second power terminal. When two such power terminals are arranged adjacent to each other, the inductance of the semiconductor device is reduced because the magnetic fields created by the currents flowing through each power terminal cancel each other.

上記した実施形態において、第3電力端子は、封止体の第1側面とは反対側に位置する第2側面から突出していてもよい。このような構成によると、三つの電力端子が同一の側面から突出している場合に比べて、半導体装置の小型化を実現しつつ、各々の電力端子のサイズを大きくすることができる。加えて、又は代えて、第1電力端子と第2電力端子との間の間隔を比較的自由に設計することができる。 In the above-described embodiments, the third power terminal may protrude from a second side of the encapsulant opposite the first side. According to such a configuration, compared to the case where the three power terminals protrude from the same side surface, the size of each power terminal can be increased while miniaturizing the semiconductor device. Additionally or alternatively, the spacing between the first power terminal and the second power terminal can be designed relatively freely.

本技術の一実施形態では、封止体は、互いに反対側に位置するとともに第1端面と第2端面との間に延びている第1主表面及び第2主表面を有し、第1主表面は第1導体板及び第3導体板を露出し、第2主表面は第2導体板及び第4導体板を露出する、このような構成によると、半導体装置は、各導体板が封止体の両面において露出し、それらが放熱板として機能する両面冷却構造を有することができる。 In one embodiment of the present technology, the encapsulant has a first major surface and a second major surface opposite each other and extending between the first end surface and the second end surface, the first major surface The surface exposes the first conductor plate and the third conductor plate, and the second main surface exposes the second conductor plate and the fourth conductor plate. It can have double-sided cooling structures that are exposed on both sides of the body, where they act as heat sinks.

本技術の一実施形態では、半導体装置は、絶縁基板をさらに備えていてもよい。この場合、第1導体板、第2導体板、第3導体板及び第4導体板の少なくとも一つは、絶縁基板上に設けられていてもよい。絶縁基板は比較的剛性が高く、半導体装置に生じ得る熱変形を抑制する。これにより、半導体装置の内部(特に、半導体素子の周辺)に生じ得る応力が抑制される。一例ではあるが、第1導体板、第2導体板、第3導体板及び第4導体板が、それぞれ異なる絶縁基板上に設けられていてもよい。あるいは、第1導体板及び第3導体板が共通の絶縁基板上に設けられていてもよいし、代えて、又は加えて、第2導体板及び第4導体板が、共通の絶縁基板上に設けられていてもよい。 In one embodiment of the present technology, the semiconductor device may further comprise an insulating substrate. In this case, at least one of the first conductor plate, the second conductor plate, the third conductor plate and the fourth conductor plate may be provided on the insulating substrate. The insulating substrate has relatively high rigidity and suppresses thermal deformation that may occur in the semiconductor device. This suppresses the stress that may occur inside the semiconductor device (especially around the semiconductor element). As an example, the first conductor plate, the second conductor plate, the third conductor plate, and the fourth conductor plate may be provided on different insulating substrates. Alternatively, the first conductor plate and the third conductor plate may be provided on a common insulating substrate, or alternatively or additionally, the second conductor plate and the fourth conductor plate may be provided on a common insulating substrate. may be provided.

本技術の一実施形態では、第1半導体素子と第2半導体素子とのそれぞれは、スイッチング素子であってよい。具体的には、第1半導体素子と第2半導体素子とのそれぞれは、IGBT構造を有し、第1半導体素子のIGBT構造は、第1導体板に接続されたコレクタと、第2導体板に接続されたエミッタとを有し、第2半導体素子のIGBT構造は、第3導体板に接続されたコレクタと、第4導体板に接続されたエミッタとを有していてもよい。あるいは、第1半導体素子と第2半導体素子とのそれぞれは、MOSFET構造を有し、第1半導体素子のMOSFET構造は、第1導体板に接続されたドレインと、第2導体板に接続されたソースとを有し、第2半導体素子のMOSFET構造は、第3導体板に接続されたドレインと、第4導体板に接続されたソースとを有していてもよい。 In one embodiment of the present technology, each of the first semiconductor device and the second semiconductor device may be a switching device. Specifically, each of the first semiconductor element and the second semiconductor element has an IGBT structure, and the IGBT structure of the first semiconductor element includes a collector connected to the first conductor plate and a collector connected to the second conductor plate. The IGBT structure of the second semiconductor device may have a collector connected to the third conductor plate and an emitter connected to the fourth conductor plate. Alternatively, each of the first semiconductor element and the second semiconductor element has a MOSFET structure, the MOSFET structure of the first semiconductor element having a drain connected to the first conductor plate and a drain connected to the second conductor plate. a source, and the MOSFET structure of the second semiconductor device may have a drain connected to the third conductive plate and a source connected to the fourth conductive plate.

(実施例1)図1-図4を参照して、半導体装置10について説明する。半導体装置10は、例えば電気自動車の電力制御装置に採用され、コンバータやインバータといった電力変換回路の少なくとも一部を構成することができる。ここでいう電気自動車は、車輪を駆動するモータを有する自動車を広く意味し、例えば、外部の電力によって充電される電気自動車、モータに加えてエンジンを有するハイブリッド車、及び燃料電池を電源とする燃料電池車等を含む。 (Embodiment 1) A semiconductor device 10 will be described with reference to FIGS. The semiconductor device 10 is employed, for example, in a power control device for an electric vehicle, and can constitute at least part of a power conversion circuit such as a converter or an inverter. The term "electric vehicle" as used herein broadly means a vehicle having a motor that drives the wheels, and includes, for example, an electric vehicle that is charged by external power, a hybrid vehicle that has an engine in addition to the motor, and a fuel cell that uses a fuel cell as a power source. Including battery-powered vehicles.

図1-図4に示すように、半導体装置10は、第1半導体素子20、第2半導体素子40及び封止体18を有する。封止体18は、絶縁性の材料を用いて構成されている。一例ではあるが、封止体18は、例えばエポキシ樹脂を用いて形成されることができる。封止体18は、概して板形状を有しており、第1主表面18aと、第1主表面18aとは反対側に位置する第2主表面18bとを有する。また、封止体18は、第1主表面18aと第2主表面18bとの間を延びる第1端面18cと、第1端面18cとは反対側に位置する第2端面18dとを有している。 As shown in FIGS. 1-4, the semiconductor device 10 has a first semiconductor element 20, a second semiconductor element 40 and a sealing body 18. As shown in FIG. The sealing body 18 is configured using an insulating material. As an example, the encapsulant 18 can be formed using epoxy resin, for example. The encapsulant 18 generally has a plate shape and has a first main surface 18a and a second main surface 18b opposite to the first main surface 18a. In addition, the sealing body 18 has a first end face 18c extending between the first main surface 18a and the second main surface 18b, and a second end face 18d located on the opposite side of the first end face 18c. there is

第1半導体素子20は、パワー半導体素子であって、半導体基板20aと、複数の電極20b、20c、20dとを有する。複数の電極20b、20c、20dには、電力回路に接続される第1主電極20b及び第2主電極20cと、信号回路に接続される複数の信号電極20dとが含まれる。特に限定されないが、第1半導体素子20はスイッチング素子であり、第1主電極20bと第2主電極20cとの間を導通及び遮断することができる。第1主電極20b及び複数の信号電極20dは、半導体基板20aの一方の表面に位置しており、第2主電極20cは、半導体基板20aの他方の表面に位置している。 The first semiconductor element 20 is a power semiconductor element and has a semiconductor substrate 20a and a plurality of electrodes 20b, 20c and 20d. The plurality of electrodes 20b, 20c, 20d includes a first main electrode 20b and a second main electrode 20c connected to the power circuit, and a plurality of signal electrodes 20d connected to the signal circuit. Although not particularly limited, the first semiconductor element 20 is a switching element, and is capable of conducting and disconnecting between the first main electrode 20b and the second main electrode 20c. The first main electrode 20b and the plurality of signal electrodes 20d are located on one surface of the semiconductor substrate 20a, and the second main electrode 20c is located on the other surface of the semiconductor substrate 20a.

特に限定されないが、本実施例における第1半導体素子20は、スイッチング素子であって、IGBT構造20eを有している。第1主電極20bは、IGBT構造20eのエミッタに接続されており、第2主電極20cは、IGBT構造20eのコレクタに接続されており、信号電極20dは、IGBT構造20eのゲートに接続されている。加えて、第1半導体素子20は、IGBT構造20eと並列に接続されたダイオード構造20fを有している。第1主電極20bは、ダイオード構造20fのアノードに接続されており、第2主電極20cは、ダイオード構造20fのカソードに接続されている。なお、他の実施形態として、第1半導体素子20は、MOSFET構造を有してもよい。この場合、第1主電極20bは、MOSFET構造のソースに接続され、第2主電極20cは、MOSFET構造のドレインに接続され、信号電極20dは、MOSFET構造のゲートに接続されている。 Although not particularly limited, the first semiconductor element 20 in this embodiment is a switching element and has an IGBT structure 20e. The first main electrode 20b is connected to the emitter of the IGBT structure 20e, the second main electrode 20c is connected to the collector of the IGBT structure 20e, and the signal electrode 20d is connected to the gate of the IGBT structure 20e. there is In addition, the first semiconductor device 20 has a diode structure 20f connected in parallel with the IGBT structure 20e. The first main electrode 20b is connected to the anode of the diode structure 20f and the second main electrode 20c is connected to the cathode of the diode structure 20f. As another embodiment, the first semiconductor element 20 may have a MOSFET structure. In this case, the first main electrode 20b is connected to the source of the MOSFET structure, the second main electrode 20c is connected to the drain of the MOSFET structure and the signal electrode 20d is connected to the gate of the MOSFET structure.

同様に、第2半導体素子40は、パワー半導体素子であって、半導体基板40aと、複数の電極40b、40c、40dとを有する。複数の電極40b、40c、40dには、電力回路に接続される第1主電極40b及び第2主電極40cと、信号回路に接続される複数の信号電極40dとが含まれる。特に限定されないが、第2半導体素子40はスイッチング素子であり、第1主電極40bと第2主電極40cとの間を導通及び遮断することができる。第1主電極40b及び複数の信号電極40dは、半導体基板40aの一方の表面に位置しており、第2主電極40cは、半導体基板40aの他方の表面に位置している。 Similarly, the second semiconductor element 40 is a power semiconductor element and has a semiconductor substrate 40a and a plurality of electrodes 40b, 40c and 40d. The plurality of electrodes 40b, 40c, 40d includes a first main electrode 40b and a second main electrode 40c connected to the power circuit, and a plurality of signal electrodes 40d connected to the signal circuit. Although not particularly limited, the second semiconductor element 40 is a switching element capable of conducting and interrupting conduction between the first main electrode 40b and the second main electrode 40c. The first main electrode 40b and the plurality of signal electrodes 40d are located on one surface of the semiconductor substrate 40a, and the second main electrode 40c is located on the other surface of the semiconductor substrate 40a.

特に限定されないが、本実施例における第2半導体素子40は、スイッチング素子であって、IGBT構造40eを有している。第1主電極40bは、IGBT構造40eのエミッタに接続されており、第2主電極40cは、IGBT構造40eのコレクタに接続されており、信号電極40dは、IGBT構造40eのゲートに接続されている。加えて、第2半導体素子40は、IGBT構造40eと並列に接続されたダイオード構造40fを有している。第1主電極40bは、ダイオード構造40fのアノードに接続されており、第2主電極40cは、ダイオード構造40fのカソードに接続されている。なお、他の実施形態として、第2半導体素子40は、MOSFET構造を有してもよい。この場合、第1主電極40bは、MOSFET構造のソースに接続され、第2主電極40cは、MOSFET構造のドレインに接続され、信号電極40dは、MOSFET構造のゲートに接続されている。 Although not particularly limited, the second semiconductor element 40 in this embodiment is a switching element and has an IGBT structure 40e. The first main electrode 40b is connected to the emitter of the IGBT structure 40e, the second main electrode 40c is connected to the collector of the IGBT structure 40e, and the signal electrode 40d is connected to the gate of the IGBT structure 40e. there is In addition, the second semiconductor device 40 has a diode structure 40f connected in parallel with the IGBT structure 40e. The first main electrode 40b is connected to the anode of the diode structure 40f and the second main electrode 40c is connected to the cathode of the diode structure 40f. As another embodiment, the second semiconductor element 40 may have a MOSFET structure. In this case, the first main electrode 40b is connected to the source of the MOSFET structure, the second main electrode 40c is connected to the drain of the MOSFET structure and the signal electrode 40d is connected to the gate of the MOSFET structure.

本実施例では、第1半導体素子20及び第2半導体素子40は、互いに同種の半導体素子である。但し、同種に限定されず、第1半導体素子20及び第2半導体素子40は、互いに異種の半導体素子であってもよい。第1半導体素子20及び第2半導体素子40の具体的な構成は、特に限定されず、第1半導体素子20及び第2半導体素子40には、各種の半導体素子を採用することができる。第1半導体素子20及び第2半導体素子40の半導体基板20a、40aを構成する材料についても特に限定されず、例えばシリコン(Si)、炭化シリコン(SiC)、又は窒化ガリウム(GaN)といった各種の半導体材料を採用することができる。 In this embodiment, the first semiconductor element 20 and the second semiconductor element 40 are semiconductor elements of the same type. However, they are not limited to the same type, and the first semiconductor element 20 and the second semiconductor element 40 may be different types of semiconductor elements. The specific configurations of the first semiconductor element 20 and the second semiconductor element 40 are not particularly limited, and various semiconductor elements can be employed as the first semiconductor element 20 and the second semiconductor element 40 . Materials constituting the semiconductor substrates 20a and 40a of the first semiconductor element 20 and the second semiconductor element 40 are not particularly limited, and various semiconductors such as silicon (Si), silicon carbide (SiC), or gallium nitride (GaN) can be used. materials can be employed.

半導体装置10は、複数の導体板22、26、42、46と、第1導体スペーサ24及び第2導体スペーサ44とを備える。第1導体スペーサ24及び第2導体スペーサ44は、概してブロック形状を有し、銅又は他の金属といった導体材料を用いて形成される。第1導体スペーサ24は、上面24aと、その上面24aとは反対側に位置する下面24bとを有する。導体スペーサ24、44は、必ずしも必要とされないが、後述する第1信号端子12及び第2信号端子13を信号電極20d、40dに接続するためのスペースを確保している。 The semiconductor device 10 includes a plurality of conductor plates 22 , 26 , 42 , 46 , first conductor spacers 24 and second conductor spacers 44 . The first conductor spacer 24 and the second conductor spacer 44 have a generally block shape and are formed using a conductor material such as copper or other metal. The first conductor spacer 24 has an upper surface 24a and a lower surface 24b opposite the upper surface 24a. The conductor spacers 24, 44 are not necessarily required, but secure spaces for connecting the first signal terminals 12 and the second signal terminals 13, which will be described later, to the signal electrodes 20d, 40d.

複数の導体板22、26、42、46は、概して板形状を有する。複数の導体板22、26、42、46は、銅又は他の金属といった導体材料を用いて形成される。複数の導体板22、26、42、46には、第1下側導体板22、第1上側導体板26、第2下側導体板42及び第2上側導体板46が含まれる。第1下側導体板22は、上面22aと、その上面22aとは反対側に位置する下面22bと、その上面22aと下面22bとの間に延びる側面とを有する。同様に、第1上側導体板26は、上面26aと、その上面26aとは反対側に位置する下面26bと、その上面26aと下面26bとの間に延びる側面とを有する。第1下側導体板22と第1上側導体板26は、第1半導体素子20を挟んで対向しており、第1導体スペーサ24は、第1半導体素子20と第1上側導体板26との間に介挿されている。 The plurality of conductor plates 22, 26, 42, 46 generally have plate shapes. The plurality of conductor plates 22, 26, 42, 46 are formed using a conductor material such as copper or other metal. The plurality of conductor plates 22 , 26 , 42 , 46 includes a first lower conductor plate 22 , a first upper conductor plate 26 , a second lower conductor plate 42 and a second upper conductor plate 46 . The first lower conductor plate 22 has an upper surface 22a, a lower surface 22b opposite to the upper surface 22a, and side surfaces extending between the upper surface 22a and the lower surface 22b. Similarly, the first upper conductor plate 26 has an upper surface 26a, a lower surface 26b opposite to the upper surface 26a, and side surfaces extending between the upper surface 26a and the lower surface 26b. The first lower conductor plate 22 and the first upper conductor plate 26 face each other with the first semiconductor element 20 interposed therebetween. interposed in between.

一例ではあるが、第1下側導体板22の上面22aと、第1半導体素子20の第2主電極20cとの間は、はんだ層21を介して互いに接合されている。これにより、第1下側導体板22は、第1半導体素子20と電気的及び熱的に接続されている。同様に、第1半導体素子20の第1主電極20bと、第1導体スペーサ24の下面24bとの間は、はんだ層23を介して互いに接合されており、第1導体スペーサ24の上面24aと、第1上側導体板26の下面26bとの間は、はんだ層25を介して互いに接合されている。これにより、第1上側導体板26は、第1導体スペーサ24を介して、第1半導体素子20と電気的及び熱的に接続されている。但し、これらの構成部材の間の接合は、はんだ層に限定されず、導電性を有する他の種類の接合層を介して接合されてもよい。ここで、第1下側導体板22は、本明細書が開示する技術における第1導体板の一例であり、第1上側導体板26は、本明細書が開示する技術における第2導体板の一例である。 As an example, the upper surface 22a of the first lower conductor plate 22 and the second main electrode 20c of the first semiconductor element 20 are joined to each other via the solder layer 21 . Thereby, the first lower conductor plate 22 is electrically and thermally connected to the first semiconductor element 20 . Similarly, the first main electrode 20b of the first semiconductor element 20 and the lower surface 24b of the first conductor spacer 24 are joined to each other via the solder layer 23, and the upper surface 24a of the first conductor spacer 24 and , and the lower surface 26 b of the first upper conductor plate 26 are joined to each other via a solder layer 25 . Thereby, the first upper conductor plate 26 is electrically and thermally connected to the first semiconductor element 20 via the first conductor spacers 24 . However, the bonding between these constituent members is not limited to solder layers, and may be bonded via other types of conductive bonding layers. Here, the first lower conductor plate 22 is an example of the first conductor plate in the technology disclosed in this specification, and the first upper conductor plate 26 is an example of the second conductor plate in the technology disclosed in this specification. An example.

第2下側導体板42は、上面42aと、その上面42aとは反対側に位置する下面42bと、その上面42aと下面42bとの間に延びる側面とを有する。同様に、第2上側導体板46は、上面46aと、その上面46aとは反対側に位置する下面46bと、その上面46aと下面46bとの間に延びる側面とを有する。第2下側導体板42と第2上側導体板46は、第2半導体素子40を挟んで対向しており、第2導体スペーサ44は、第2半導体素子40と第2上側導体板46との間に介挿されている。 The second lower conductor plate 42 has an upper surface 42a, a lower surface 42b located opposite to the upper surface 42a, and side surfaces extending between the upper surface 42a and the lower surface 42b. Similarly, the second upper conductor plate 46 has an upper surface 46a, a lower surface 46b opposite to the upper surface 46a, and side surfaces extending between the upper surface 46a and the lower surface 46b. The second lower conductor plate 42 and the second upper conductor plate 46 face each other with the second semiconductor element 40 interposed therebetween. interposed in between.

一例ではあるが、第2下側導体板42の上面42aと、第2半導体素子40の第2主電極40cとの間は、はんだ層41を介して互いに接合されている。これにより、第2下側導体板42は、第2半導体素子40と電気的及び熱的に接続されている。同様に、第2半導体素子40の第1主電極40bと、第2導体スペーサ44の下面44bとの間は、はんだ層43を介して互いに接合されており、第2導体スペーサ44の上面44aと、第2上側導体板46の下面46bとの間は、はんだ層45を介して互いに接合されている。これにより、第2上側導体板46は、第2導体スペーサ44を介して、第2半導体素子40と電気的及び熱的に接続されている。但し、これらの構成部材の間の接合は、はんだ層に限定されず、導電性を有する他の種類の接合層を介して接合されていてもよい。ここで、第2下側導体板42は、本明細書が開示する技術における第3導体板の一例であり、第2上側導体板46は、本明細書が開示する技術における第4導体板の一例である。 As an example, the upper surface 42 a of the second lower conductor plate 42 and the second main electrode 40 c of the second semiconductor element 40 are joined to each other via the solder layer 41 . Thereby, the second lower conductor plate 42 is electrically and thermally connected to the second semiconductor element 40 . Similarly, the first main electrode 40b of the second semiconductor element 40 and the lower surface 44b of the second conductor spacer 44 are joined to each other via the solder layer 43, and the upper surface 44a of the second conductor spacer 44 and , and the lower surface 46 b of the second upper conductor plate 46 are joined to each other via a solder layer 45 . Thereby, the second upper conductor plate 46 is electrically and thermally connected to the second semiconductor element 40 via the second conductor spacers 44 . However, the joining between these constituent members is not limited to the solder layer, and may be joined through other types of conductive joining layers. Here, the second lower conductor plate 42 is an example of the third conductor plate in the technology disclosed in this specification, and the second upper conductor plate 46 is an example of the fourth conductor plate in the technology disclosed in this specification. An example.

第1下側導体板22と第2下側導体板42は、封止体18の第1主表面18aに沿って配置されており、それらの下面22b、42bは、封止体18の第1主表面18aにおいて露出されている。また、第2下側導体板42の一側面42cは、封止体18の内部において、第1下側導体板22に対向している。同様に、第1上側導体板26と第2上側導体板46は、封止体18の第2主表面18bに沿って配置されており、それらの上面26a、46aは、封止体18の第2主表面18bにおいて露出されている。また、第1上側導体板26の一側面26cは、封止体18の内部において、第2上側導体板46に対向している。本実施例の半導体装置10は、各導体板22、26、42、46が封止体18の両主表面18a、18bにおいて露出し、それらが放熱板として機能する両面冷却構造を有する。ここで、特に限定されないが、封止体18の第1主表面18aと第2主表面18bは、互いに平行な平面である。 The first lower conductor plate 22 and the second lower conductor plate 42 are arranged along the first main surface 18a of the encapsulant 18, and their lower surfaces 22b, 42b extend along the first main surface 18a of the encapsulant 18. It is exposed at main surface 18a. One side surface 42 c of the second lower conductor plate 42 faces the first lower conductor plate 22 inside the sealing body 18 . Similarly, the first upper conductor plate 26 and the second upper conductor plate 46 are arranged along the second main surface 18b of the encapsulant 18, and their upper surfaces 26a, 46a are located along the second main surface 18b of the encapsulant 18. It is exposed at the two major surfaces 18b. One side surface 26 c of the first upper conductor plate 26 faces the second upper conductor plate 46 inside the sealing body 18 . The semiconductor device 10 of this embodiment has a double-sided cooling structure in which the conductor plates 22, 26, 42, 46 are exposed on both main surfaces 18a, 18b of the sealing body 18 and function as heat sinks. Here, although not particularly limited, the first main surface 18a and the second main surface 18b of the sealing body 18 are planes parallel to each other.

半導体装置10は、継手構造30をさらに備える。継手構造30は、第1上側導体板26と第2下側導体板42とを互いに接続する。一例ではあるが、継手構造30は、第1継手部28と第2継手部48とを含む。第1継手部28は、第1上側導体板26の一側面26cから、第2上側導体板46に向かって延びている。本実施例の第1継手部28は、第1上側導体板26に一体に設けられているが、これに限定されない。第1継手部28は、第1上側導体板26とは別の部材で用意され、第1上側導体板26に接合されていてもよい。第2継手部48は、第2下側導体板42の一側面42cから、第1下側導体板22に向かって延びている。本実施例の第2継手部48は、第2下側導体板42に一体に設けられているが、これに限定されない。第2継手部48は、第2下側導体板42とは別の部材で用意され、第2下側導体板42に接合されていてもよい。第1継手部28は、第2継手部48に対向している。但し、第1継手部28が第2継手部48に対向する範囲は、特に限定されず、第2継手部48に少なくとも部分的に対向していてもよい。 Semiconductor device 10 further includes a joint structure 30 . The joint structure 30 connects the first upper conductor plate 26 and the second lower conductor plate 42 to each other. By way of example only, the joint structure 30 includes a first joint portion 28 and a second joint portion 48 . The first joint portion 28 extends from one side surface 26 c of the first upper conductor plate 26 toward the second upper conductor plate 46 . The first joint portion 28 of this embodiment is provided integrally with the first upper conductor plate 26, but is not limited to this. The first joint portion 28 may be prepared as a member separate from the first upper conductor plate 26 and joined to the first upper conductor plate 26 . The second joint portion 48 extends from one side surface 42 c of the second lower conductor plate 42 toward the first lower conductor plate 22 . The second joint portion 48 of this embodiment is provided integrally with the second lower conductor plate 42, but is not limited to this. The second joint portion 48 may be prepared as a member separate from the second lower conductor plate 42 and joined to the second lower conductor plate 42 . The first joint portion 28 faces the second joint portion 48 . However, the range in which the first joint portion 28 faces the second joint portion 48 is not particularly limited, and may at least partially face the second joint portion 48 .

半導体装置10は、複数の外部接続端子12、13、14、15、16を備える。各々の外部接続端子12、13、14、15、16は、例えば銅又は他の金属といった導電体で構成されており、封止体18の内外に亘って延びている。複数の外部接続端子12、13、14、15、16には、複数の第1信号端子12と、複数の第2信号端子13と、第1電力端子14、第2電力端子15及び第3電力端子16とが含まれる。一例ではあるが、第1電力端子14及び第2電力端子15は、封止体18の第1端面18cから突出しており、第3電力端子16及び複数の信号端子12、13は、封止体18の第2端面18dから突出している。 A semiconductor device 10 includes a plurality of external connection terminals 12 , 13 , 14 , 15 and 16 . Each external connection terminal 12 , 13 , 14 , 15 , 16 is made of a conductor such as copper or other metal, and extends inside and outside the sealing body 18 . The plurality of external connection terminals 12, 13, 14, 15, and 16 include a plurality of first signal terminals 12, a plurality of second signal terminals 13, a first power terminal 14, a second power terminal 15, and a third power terminal. terminals 16 are included. As an example, the first power terminal 14 and the second power terminal 15 protrude from the first end surface 18c of the encapsulant 18, and the third power terminal 16 and the plurality of signal terminals 12, 13 protrude from the encapsulant. 18 protruding from the second end face 18d.

第1信号端子12は、第1半導体素子20の信号電極20dに、はんだ層(図示省略)を介して接合されている。即ち、第1信号端子12は、第1半導体素子20の信号電極20dと電気的に接続されている。第2信号端子13は、第2半導体素子40の信号電極40dに、はんだ層(図示省略)を介して接合されている。即ち、第2信号端子13は、第2半導体素子40の信号電極40dと電気的に接続されている。なお、第1信号端子12と信号電極20dとの間、及び、第2信号端子13と信号電極40dとの間の接合は、はんだ層に限られず、導電性を有する他の種類の接合層を介して接合されてもよい。 The first signal terminal 12 is joined to the signal electrode 20d of the first semiconductor element 20 via a solder layer (not shown). That is, the first signal terminal 12 is electrically connected to the signal electrode 20 d of the first semiconductor element 20 . The second signal terminal 13 is joined to the signal electrode 40d of the second semiconductor element 40 via a solder layer (not shown). That is, the second signal terminal 13 is electrically connected to the signal electrode 40 d of the second semiconductor element 40 . The bonding between the first signal terminal 12 and the signal electrode 20d and between the second signal terminal 13 and the signal electrode 40d is not limited to the solder layer, and other types of conductive bonding layers may be used. may be joined via

第1電力端子14及び第2電力端子15は、概して幅広の板形状を有する。第1電力端子14は、第1下側導体板22に接続されている。第2電力端子15は、第2上側導体板46に接続されている。第3電力端子16は、概して板形状を有し、幅広の先端部16aと先端部16aから細長く延びる基端部16bとを有する。第3電力端子16は、その基端部16bにおいて第1上側導体板26と第2下側導体板42とに接続されている。従って、第1電力端子14、第2電力端子15及び第3電力端子16は、第1半導体素子20及び第2半導体素子40に電気的に接続されている。第1電力端子14及び第2電力端子15は外部の直流電源(図示省略)の高電位側と低電位側へそれぞれ接続されており、第3電力端子16の先端部16aは負荷(例えば、モータ)へ接続される。これにより、半導体装置10は、例えば、インバータ回路の一部を構成することができる。ここで、第3電力端子16は、継手構造30の一部を構成しており、本明細書が開示する技術における継手部材の一例である。以降、第3電力端子16は、継手部材16とも称する。 The first power terminal 14 and the second power terminal 15 generally have a wide plate shape. The first power terminal 14 is connected to the first lower conductor plate 22 . The second power terminal 15 is connected to the second upper conductor plate 46 . The third power terminal 16 generally has a plate shape and has a wide distal end portion 16a and a base end portion 16b elongated from the distal end portion 16a. The third power terminal 16 is connected to the first upper conductor plate 26 and the second lower conductor plate 42 at its base end 16b. Accordingly, the first power terminal 14 , the second power terminal 15 and the third power terminal 16 are electrically connected to the first semiconductor element 20 and the second semiconductor element 40 . The first power terminal 14 and the second power terminal 15 are connected to the high-potential side and the low-potential side of an external DC power supply (not shown), respectively. ). Thereby, the semiconductor device 10 can constitute a part of an inverter circuit, for example. Here, the third power terminal 16 constitutes a part of the joint structure 30 and is an example of a joint member in the technique disclosed in this specification. Hereinafter, the third power terminal 16 is also referred to as the joint member 16 .

実施例1において、半導体装置10は継手構造30を備えている。半導体装置10の内部に継手構造30が存在すると、その分だけ、半導体装置10のサイズも大きくなりやすい。この点に関して、本実施例の半導体装置10では、第3電力端子16の基端部16bが、第1継手部28と第2継手部48との間に位置しており、第1継手部28と第2継手部48とのそれぞれに、第1継手はんだ層27又は第2継手はんだ層47を介して接合されている。即ち、第1継手部28と第2継手部48との間が、第3電力端子16の基端部16bを介して互いに接続されている。このような構成によると、継手構造30において、継手部材16と第3電力端子16とが単一の部材で構成されることができ、部品点数の削減や半導体装置10の小型化を図ることができる。なお、第3電力端子16の基端部16bは、本技術における継手部材16の共通板状部分の一例である。また、第3電力端子16の基端部16bと第1継手部28との間、及び、第3電力端子16の基端部16bと第2継手部48との間の接合は、継手はんだ層27、47に限られず、導電性を有する他の種類の接合層を介して接合されてもよい。 In Example 1, the semiconductor device 10 has a joint structure 30 . If the joint structure 30 exists inside the semiconductor device 10, the size of the semiconductor device 10 tends to increase accordingly. Regarding this point, in the semiconductor device 10 of the present embodiment, the base end portion 16b of the third power terminal 16 is positioned between the first joint portion 28 and the second joint portion 48, and the first joint portion 28 and the second joint portion 48 via the first joint solder layer 27 or the second joint solder layer 47 . That is, the first joint portion 28 and the second joint portion 48 are connected to each other via the base end portion 16 b of the third power terminal 16 . According to such a configuration, in the joint structure 30, the joint member 16 and the third power terminal 16 can be configured as a single member, and the number of parts can be reduced and the size of the semiconductor device 10 can be reduced. can. Note that the base end portion 16b of the third power terminal 16 is an example of a common plate-like portion of the joint member 16 in the present technology. Also, the joint between the base end portion 16b of the third power terminal 16 and the first joint portion 28 and the joint between the base end portion 16b of the third power terminal 16 and the second joint portion 48 is formed by a joint solder layer. It is not limited to 27 and 47, and may be joined via other types of conductive joining layers.

継手部材16は、上記のように第3電力端子16の基端部16bに一体に形成されていてもよいし、第3電力端子16に限定されず、他の電力端子(例えば電力端子14、15)と一体に形成されていてもよい。継手部材16は、第1半導体素子20又は第2半導体素子40を外部の回路へ電気的に接続するための電力端子として機能するように構成されていればよい。 The joint member 16 may be formed integrally with the base end portion 16b of the third power terminal 16 as described above, and is not limited to the third power terminal 16, and may be other power terminals (for example, the power terminal 14, 15) may be integrally formed. The joint member 16 may be configured to function as a power terminal for electrically connecting the first semiconductor element 20 or the second semiconductor element 40 to an external circuit.

本実施例の半導体装置10では、第1上側導体板26と第2上側導体板46が、封止体18の第2主表面18bに沿って配置されており、第1下側導体板22と第2下側導体板42は、封止体18の第1主表面18aに沿って配置されている。そして、第1継手部28は、第1上側導体板26の側面のうち、第2上側導体板46と対向する一側面26cから、第2上側導体板46に向けて延びている。同様に、第2継手部48は、第2下側導体板42の側面のうち、第1下側導体板22と対向する一側面42cから、第1下側導体板22に向けて延びている。そして、第3電力端子16の基端部16bが、第1継手部28と第2継手部48との間に位置しており、それらの継手部28、48が第3電力端子16の基端部16bを介して互いに接続されている。このような構成によると、継手構造30を簡素に構成することができる。例えば、第1継手部28と第2継手部48とのそれぞれを、平坦な板状で形成することもできる。それぞれの継手部28、48に複雑な形状が必要とされないことから、継手構造30を小型に構成することができ、もって半導体装置10の小型化を図ることができる。 In the semiconductor device 10 of this embodiment, the first upper conductor plate 26 and the second upper conductor plate 46 are arranged along the second main surface 18b of the sealing body 18. The second lower conductor plate 42 is arranged along the first main surface 18 a of the sealing body 18 . The first joint portion 28 extends toward the second upper conductor plate 46 from one side surface 26 c of the side surfaces of the first upper conductor plate 26 that faces the second upper conductor plate 46 . Similarly, the second joint portion 48 extends toward the first lower conductor plate 22 from one side surface 42 c of the side surfaces of the second lower conductor plate 42 that faces the first lower conductor plate 22 . . The base end portion 16 b of the third power terminal 16 is located between the first joint portion 28 and the second joint portion 48 , and the joint portions 28 , 48 are located at the base end of the third power terminal 16 . They are connected to each other via the portion 16b. With such a configuration, the joint structure 30 can be configured simply. For example, each of the first joint portion 28 and the second joint portion 48 can be formed in a flat plate shape. Since the joint portions 28 and 48 do not require a complicated shape, the joint structure 30 can be made small, and the size of the semiconductor device 10 can be reduced.

本実施例の半導体装置10では、第1継手部28の厚みが、第1上側導体板26の厚みより小さい。同様に、第2継手部48の厚みは、第2下側導体板42の厚みより小さい。第1継手部28や第2継手部48の厚みが小さいと、半導体装置10が動作して発熱したときに、継手構造30で生じる熱応力を小さくすることができる。なお、第1継手部28及び第2継手部48の具体的な厚みは、適宜設計することができる。 In the semiconductor device 10 of this embodiment, the thickness of the first joint portion 28 is smaller than the thickness of the first upper conductor plate 26 . Similarly, the thickness of the second joint portion 48 is smaller than the thickness of the second lower conductor plate 42 . When the thickness of the first joint portion 28 and the second joint portion 48 is small, the thermal stress generated in the joint structure 30 can be reduced when the semiconductor device 10 operates and generates heat. The specific thicknesses of the first joint portion 28 and the second joint portion 48 can be appropriately designed.

本実施例の半導体装置10では、第1電力端子14及び第2電力端子15が、封止体18の第1端面18cから、互いに平行に突出している。第1電力端子14と第2電力端子15との間では、互いに反対方向へ電流が流れる。このような二つの端子14、15が隣接して配置されていると、各々の端子14、15を流れる電流によって形成される磁界が互いに打ち消される。これにより、半導体装置10のインダクタンスが低減される。 In the semiconductor device 10 of this embodiment, the first power terminal 14 and the second power terminal 15 protrude parallel to each other from the first end surface 18c of the sealing body 18 . Currents flow in opposite directions between the first power terminal 14 and the second power terminal 15 . When two such terminals 14, 15 are placed next to each other, the magnetic fields created by the currents flowing through each terminal 14, 15 cancel each other out. Thereby, the inductance of the semiconductor device 10 is reduced.

本実施例の半導体装置10では、第3電力端子16が、封止体18の第1端面18cとは反対側に位置する第2端面18dから突出している。このような構成によると、三つの端子14、15、16が封止体18の同一の側面(例えば、第1端面18c)から突出している場合に比べて、半導体装置10の小型化を実現しつつ、各々の端子14、15、16のサイズを大きくすることができる。加えて、又は代えて、第1電力端子14と第2電力端子15との間の間隔を比較的自由に設計することができる。 In the semiconductor device 10 of this embodiment, the third power terminal 16 protrudes from the second end face 18d of the sealing body 18 located on the opposite side of the first end face 18c. With such a configuration, the semiconductor device 10 can be made smaller than when the three terminals 14, 15, and 16 protrude from the same side surface (for example, the first end surface 18c) of the sealing body 18. while the size of each terminal 14, 15, 16 can be increased. Additionally or alternatively, the spacing between the first power terminal 14 and the second power terminal 15 can be designed relatively freely.

本実施例の半導体装置10では、第1下側導体板22及び第1上側導体板26の間に第1半導体素子20が実装されている。但し、これに限定されず、第1下側導体板22及び第1上側導体板26の間に二以上の半導体素子が実装されていてもよい。同様に、第2下側導体板42及び第2上側導体板46の間に第2半導体素子40が実装されている。但し、これに限定されず、第2下側導体板42及び第2上側導体板46の間に二以上の半導体素子が実装されていてもよい。 In the semiconductor device 10 of this embodiment, the first semiconductor element 20 is mounted between the first lower conductor plate 22 and the first upper conductor plate 26 . However, it is not limited to this, and two or more semiconductor elements may be mounted between the first lower conductor plate 22 and the first upper conductor plate 26 . Similarly, the second semiconductor element 40 is mounted between the second lower conductor plate 42 and the second upper conductor plate 46 . However, it is not limited to this, and two or more semiconductor elements may be mounted between the second lower conductor plate 42 and the second upper conductor plate 46 .

ここで、図5を参照して、半導体装置10の一使用例について説明する。図5に示すように、第3電力端子16と第1信号端子12と第2信号端子13とは、Z方向に曲げて外部装置に接続されてもよい。ここでいう外部装置は、例えば、半導体装置10を制御する制御基板等のことを示す。このとき、第3電力端子16と、第1信号端子12及び第2信号端子13とを曲げる位置は互いに離れているとよい。この場合において、第3電力端子16と第1信号端子12及び第2信号端子13との間に空間距離が形成され、互いの絶縁性を確保することができる。 Here, one usage example of the semiconductor device 10 will be described with reference to FIG. As shown in FIG. 5, the third power terminal 16, the first signal terminal 12, and the second signal terminal 13 may be bent in the Z direction and connected to an external device. The external device here indicates, for example, a control board or the like that controls the semiconductor device 10 . At this time, the bending positions of the third power terminal 16 and the first signal terminal 12 and the second signal terminal 13 are preferably separated from each other. In this case, a spatial distance is formed between the third power terminal 16 and the first signal terminal 12 and the second signal terminal 13, so that mutual insulation can be ensured.

継手構造30及び第3電力端子16の構成は、上述した実施形態に限られず、様々な実施形態によって構成することができる。他の実施形態について、以下の実施例で説明する。 The configurations of the joint structure 30 and the third power terminal 16 are not limited to the embodiments described above, and can be configured according to various embodiments. Other embodiments are described in the examples below.

(実施例2)図6を参照して、実施例2の半導体装置100について説明する。図6に示すように、実施例2の半導体装置100は、実施例1の半導体装置10と比較して、第1上側導体板126、第2下側導体板142及び継手構造130の構造が変更されている。第2下側導体板142及び継手構造130以外の他の構成については、実施例1と同様に構成することができるため、ここでは重複する説明は省略する。 (Embodiment 2) A semiconductor device 100 of Embodiment 2 will be described with reference to FIG. As shown in FIG. 6, the semiconductor device 100 of Example 2 differs from the semiconductor device 10 of Example 1 in the structures of the first upper conductor plate 126, the second lower conductor plate 142, and the joint structure 130. It is Configurations other than the second lower conductor plate 142 and the joint structure 130 can be configured in the same manner as in the first embodiment, and redundant description will be omitted here.

実施例2の半導体装置100では、第1上側導体板126と第2下側導体板142との一方又は両方が拡大されており、第1上側導体板126の一部は、第2下側導体板142の一部と対向している。そして、継手構造130は、第1上側導体板126と第2下側導体板142の互いに対向する部分の間に位置している。継手構造130では、第3電力端子16の基端部16bが、第1継手はんだ層127を介して第1上側導体板126に接合されている。また、第3電力端子16の基端部16bは、第2継手はんだ層147を介して第2下側導体板142に接合されている。即ち、本実施例における継手構造130は、実施例1で説明したような第1継手部28や第2継手部48を有していない。 In the semiconductor device 100 of Example 2, one or both of the first upper conductor plate 126 and the second lower conductor plate 142 are enlarged, and a part of the first upper conductor plate 126 becomes the second lower conductor. It faces part of the plate 142 . The joint structure 130 is located between the mutually facing portions of the first upper conductor plate 126 and the second lower conductor plate 142 . In joint structure 130 , base end portion 16 b of third power terminal 16 is joined to first upper conductor plate 126 via first joint solder layer 127 . Also, the base end portion 16 b of the third power terminal 16 is joined to the second lower conductor plate 142 via a second joint solder layer 147 . That is, the joint structure 130 in this embodiment does not have the first joint portion 28 and the second joint portion 48 described in the first embodiment.

従って、実施例2の半導体装置100では、実施例1の半導体装置10と同様に、継手構造130において、継手部材16と第3電力端子16とが単一の部材で構成されることができる。これにより、部品点数の削減や半導体装置100の小型化を図ることができる。なお、第3電力端子16の基端部16bと第1上側導体板126との間、及び、第3電力端子16の基端部16bと第2下側導体板142との間の接合は、継手はんだ層127、147に限られず、導電性を有する他の種類の接合層を介して接合されてもよい。 Accordingly, in the semiconductor device 100 according to the second embodiment, the joint member 16 and the third power terminal 16 can be configured as a single member in the joint structure 130, like the semiconductor device 10 according to the first embodiment. As a result, the number of components can be reduced and the size of the semiconductor device 100 can be reduced. The joint between the base end portion 16b of the third power terminal 16 and the first upper conductor plate 126 and the joint between the base end portion 16b of the third power terminal 16 and the second lower conductor plate 142 is It is not limited to the joint solder layers 127 and 147, and may be joined through other types of conductive joining layers.

(実施例3)図7を参照して、実施例3の半導体装置200について説明する。図7に示すように、実施例3の半導体装置200では、実施例1の半導体装置10と比較して、第3電力端子216(即ち、継手部材216)の構成が変更されている。具体的には、半導体素子20、40の並ぶ方向(図中のX方向)において、第3電力端子216の基端部216bの寸法が、第1継手部28及び第2継手部48の各寸法よりも小さい。なお、本実施例においても、第3電力端子216の基端部216bは、第1継手部28と第2継手部48との間に位置しており、第1継手部28と第2継手部48とのそれぞれに、第1継手はんだ層227又は第2継手はんだ層247を介して接合されている。 (Embodiment 3) A semiconductor device 200 of Embodiment 3 will be described with reference to FIG. As shown in FIG. 7, in the semiconductor device 200 of Example 3, the configuration of the third power terminal 216 (that is, the joint member 216) is changed as compared with the semiconductor device 10 of Example 1. FIG. Specifically, in the direction in which the semiconductor elements 20 and 40 are arranged (the X direction in the drawing), the dimension of the base end portion 216b of the third power terminal 216 is the same as the dimension of the first joint portion 28 and the second joint portion 48. less than Also in the present embodiment, the base end portion 216b of the third power terminal 216 is positioned between the first joint portion 28 and the second joint portion 48, and is located between the first joint portion 28 and the second joint portion. 48 via the first joint solder layer 227 or the second joint solder layer 247 .

従って、実施例3の半導体装置200では、実施例1の半導体装置10と同様に、継手構造30において、継手部材216と第3電力端子216とが単一の部材で構成されることができる。これにより、部品点数の削減や半導体装置200の小型化を図ることができる。なお、第3電力端子216の基端部216bと第1上側導体板26との間、及び、第3電力端子216の基端部216bと第2下側導体板42との間の接合は、継手はんだ層227,247に限られず、導電性を有する他の種類の接合層を介して接合されてもよい。 Therefore, in the semiconductor device 200 according to the third embodiment, the joint member 216 and the third power terminal 216 can be configured as a single member in the joint structure 30, similarly to the semiconductor device 10 according to the first embodiment. As a result, the number of components can be reduced and the size of the semiconductor device 200 can be reduced. The joint between the base end portion 216b of the third power terminal 216 and the first upper conductor plate 26 and the joint between the base end portion 216b of the third power terminal 216 and the second lower conductor plate 42 is It is not limited to the joint solder layers 227 and 247, and may be joined through other types of conductive joining layers.

実施例3の半導体装置200では、第1継手部28が、第3電力端子216の基端部216bに、第1継手はんだ層227を介して接合されている。この場合、第1継手はんだ層227が第1継手部28に接触する面積は、第1継手はんだ層227が基端部216bに接触する面積よりも大きい。このような構成によると、第1継手はんだ層227が良好なフィレット形状を形成して、第1継手部28と第3電力端子216の基端部216bとの間がしっかりと接合される。なお、特に限定されないが、第1継手はんだ層227のフィレット角度は、鋭角(即ち、90度未満)であるとよい。同様に、第2継手部48は、第3電力端子216の基端部216bに、第2継手はんだ層247を介して接合されている。この場合、第2継手はんだ層247が第2継手部48に接触する面積は、第2継手はんだ層247が基端部216bに接触する面積よりも大きい。このような構成によると、第2継手はんだ層247が良好なフィレット形状を形成して、第2継手部48と第3電力端子216の基端部216bとの間がしっかりと接合される。第2継手はんだ層247についても、特に限定されないが、そのフィレット角度が鋭角(即ち、90度未満)であるとよい。 In the semiconductor device 200 of Example 3, the first joint portion 28 is joined to the base end portion 216 b of the third power terminal 216 via the first joint solder layer 227 . In this case, the area where the first joint solder layer 227 contacts the first joint portion 28 is larger than the area where the first joint solder layer 227 contacts the base end portion 216b. With such a configuration, the first joint solder layer 227 forms a good fillet shape, and the first joint portion 28 and the proximal end portion 216b of the third power terminal 216 are firmly joined together. Although not particularly limited, the fillet angle of the first joint solder layer 227 is preferably an acute angle (that is, less than 90 degrees). Similarly, the second joint portion 48 is joined to the base end portion 216b of the third power terminal 216 via a second joint solder layer 247. As shown in FIG. In this case, the area where the second joint solder layer 247 contacts the second joint portion 48 is larger than the area where the second joint solder layer 247 contacts the base end portion 216b. With such a configuration, the second joint solder layer 247 forms a good fillet shape, and the joint between the second joint portion 48 and the base end portion 216b of the third power terminal 216 is firmly joined. The second joint solder layer 247 is also not particularly limited, but preferably has an acute fillet angle (that is, less than 90 degrees).

(実施例4)図8、図9を参照して、実施例4の半導体装置300について説明する。図8、図9に示すように、実施例4の半導体装置300は、実施例1の半導体装置10と比較して、各々が絶縁基板334、338を備える一対の積層基板332、336をさらに備えている。後述するように、一対の積層基板332、336の一部は、実施例1における各導体板22、26、42、46に対応している。さらに、実施例4では、実施例1に対して継手構造330、特に、継手部材316の構造が変更されている。ここでは、継手部材316は、実施例1と同様に、第3電力端子316と一体に形成されている。また、実施例1では、各信号端子12、13は例えばはんだ層といった導電性を有する接合層を介して信号電極20d、40dに電気的に接続されている。これに対し、実施例4では、各信号端子312、313は、例えばボンディングワイヤといった導電部材を介して信号電極20d、40dに電気的に接続されている。それに伴い、各信号端子312、313は、ボンディングワイヤに代えた分だけ長さが比較的短く形成されている。 (Embodiment 4) A semiconductor device 300 of Embodiment 4 will be described with reference to FIGS. As shown in FIGS. 8 and 9, the semiconductor device 300 of Example 4 further includes a pair of laminated substrates 332 and 336 each having insulating substrates 334 and 338, unlike the semiconductor device 10 of Example 1. ing. As will be described later, part of the pair of laminated substrates 332 and 336 corresponds to each of the conductor plates 22, 26, 42 and 46 in the first embodiment. Furthermore, in the fourth embodiment, the joint structure 330, particularly the structure of the joint member 316, is changed from the first embodiment. Here, the joint member 316 is formed integrally with the third power terminal 316 as in the first embodiment. Further, in Example 1, the signal terminals 12 and 13 are electrically connected to the signal electrodes 20d and 40d via conductive bonding layers such as solder layers. In contrast, in Example 4, the signal terminals 312 and 313 are electrically connected to the signal electrodes 20d and 40d via conductive members such as bonding wires. Along with this, the signal terminals 312 and 313 are formed relatively short in length by the amount replaced by the bonding wires.

なお、実施例4の半導体装置300における各積層基板332、336、継手構造330、第3電力端子316、及び各信号端子312、313以外の他の部分については、実施例1の半導体装置10と同様に構成されることができ、重複する説明は省略する。 It should be noted that other parts of the semiconductor device 300 of the fourth embodiment other than the laminated substrates 332 and 336, the joint structure 330, the third power terminal 316, and the signal terminals 312 and 313 are the same as those of the semiconductor device 10 of the first embodiment. It can be configured in the same way, and redundant description will be omitted.

半導体装置300は、第1半導体素子20及び第2半導体素子40を挟んで対向する下側積層基板332及び上側積層基板336を備える。下側積層基板332は、下側絶縁基板334と、第1下側導体板22及び第2下側導体板42とに加え、第3下側導体板335を有する。下側積層基板332において、下側絶縁基板334の一方(半導体素子20、40側)の面上には、第1下側導体板22及び第2下側導体板42が設けられており、下側絶縁基板334の他方(反半導体素子20、40側)の面上には第3下側導体板335が設けられている。上側積層基板336において、上側絶縁基板338の一方(半導体素子20、40側)の面上には、第1上側導体板26及び第2上側導体板46が設けられており、上側絶縁基板338の他方(反半導体素子20、40側)の面上には第3上側導体板339が設けられている。 The semiconductor device 300 includes a lower multilayer substrate 332 and an upper multilayer substrate 336 facing each other with the first semiconductor element 20 and the second semiconductor element 40 interposed therebetween. The lower laminated substrate 332 has a third lower conductor plate 335 in addition to the lower insulating substrate 334 , the first lower conductor plate 22 and the second lower conductor plate 42 . In the lower laminated substrate 332, the first lower conductor plate 22 and the second lower conductor plate 42 are provided on one surface (on the side of the semiconductor elements 20, 40) of the lower insulating substrate 334. A third lower conductor plate 335 is provided on the other side (the side opposite to the semiconductor elements 20 and 40) of the side insulating substrate 334 . In the upper laminated substrate 336, the first upper conductor plate 26 and the second upper conductor plate 46 are provided on one surface of the upper insulating substrate 338 (on the side of the semiconductor elements 20 and 40). A third upper conductor plate 339 is provided on the other surface (the side opposite to the semiconductor elements 20 and 40).

上述したが、各積層基板332、336の一方の面上の導体板22、26、42、46は、封止体18の内部で第1半導体素子20又は第2半導体素子40と電気的及び熱的に接続されている。特に限定されないが、各積層基板332、336の他方の面上の導体板335、339は、封止体18の主表面18a、18bに露出している。 As described above, the conductive plates 22 , 26 , 42 , 46 on one side of each laminated substrate 332 , 336 are electrically and thermally connected to the first semiconductor element 20 or the second semiconductor element 40 inside the encapsulant 18 . properly connected. Conductive plates 335 and 339 on the other surfaces of the laminated substrates 332 and 336 are exposed to the main surfaces 18 a and 18 b of the sealing body 18 , although not particularly limited thereto.

積層基板332、336は、例えばDBC(Direct Bonded Copper)基板である。絶縁基板334、338は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウム等といった、セラミック材料を用いて構成されている。また、第3下側導体板335及び第3上側導体板339は、他の導体板22、26、42、46と同様に、銅で構成されている。但し、積層基板332、336の具体的構成は、特に限定されない。積層基板332、336は、例えばDBA(Direct Bonded Aluminum)基板、AMB(Active Metal Brazed Copper)基板、又は他の種類の積層基板を採用していてもよい。 The laminated substrates 332 and 336 are, for example, DBC (Direct Bonded Copper) substrates. The insulating substrates 334, 338 are constructed using a ceramic material such as aluminum oxide, silicon nitride, aluminum nitride, or the like. The third lower conductor plate 335 and the third upper conductor plate 339 are made of copper, like the other conductor plates 22, 26, 42, 46. However, the specific configuration of the laminated substrates 332 and 336 is not particularly limited. The laminate substrates 332 and 336 may employ, for example, a DBA (Direct Bonded Aluminum) substrate, an AMB (Active Metal Brazed Copper) substrate, or other types of laminate substrates.

継手構造330は、第3電力端子316(即ち、継手部材316)の基端部316bを含んでおり、第1上側導体板26は、第2下側導体板42に基端部316bを介して接続されている。第3電力端子316は、幅広の先端部316aとその先端部316aから延びる基端部316bを有している。一例ではあるが、先端部316aと基端部316bとの間には、先端部316a及び基端部316bの幅寸法に対して、X方向の幅寸法が比較的に小さいくびれ部が設けられている。基端部316bは、一端が第1上側導体板26と部分的に対向しており、他端が第2下側導体板42と部分的に対向している。 Coupling structure 330 includes a proximal end 316b of a third power terminal 316 (i.e., a coupling member 316) that connects first upper conductive plate 26 to second lower conductive plate 42 via proximal end 316b. It is connected. The third power terminal 316 has a wide distal end 316a and a proximal end 316b extending from the distal end 316a. As an example, between the distal end portion 316a and the proximal end portion 316b, a constricted portion having a width dimension in the X direction relatively smaller than the width dimension of the distal end portion 316a and the proximal end portion 316b is provided. there is One end of the base end portion 316 b partially faces the first upper conductor plate 26 , and the other end partially faces the second lower conductor plate 42 .

第3電力端子316は、基端部316bにおいて、第1上側導体板26と第1継手はんだ層327を介して接合された第1接合面BA1と、第2下側導体板42と第2継手はんだ層347を介して接合された第2接合面BA2とを有する。従って、実施例4における継手構造330には、実施例1の継手構造30ように第1継手部28及び第2継手部48が含まれない。また、第3電力端子316は、第1接合面BA1を有する第1板状部分316b1と、第2接合面BA2を有する第2板状部分316b2と、第1板状部分316b1と第2板状部分316b2との間を延びる中間板状部分316b3とを有している。さらに、第3電力端子316は、第1板状部分316b1と中間板状部分316b3との間の境界と、第2板状部分316b2と中間板状部分316b3との間の境界に、屈曲部316wを有している。一例ではあるが、第1板状部分316b1と第2板状部分316b2は、中間板状部分316b3に対して互いに反対方向に屈曲している。なお、第3電力端子316の基端部316bと第1上側導体板26との間、及び、第3電力端子316の基端部316bと第2下側導体板42との間の接合は、継手はんだ層327、347に限られず、導電性を有する他の種類の接合層を介して接合されてもよい。 The third power terminal 316 has, at the base end portion 316b, a first joint surface BA1 joined to the first upper conductor plate 26 via the first joint solder layer 327, a second lower conductor plate 42, and a second joint surface BA1. and a second bonding surface BA2 bonded via a solder layer 347 . Therefore, unlike the joint structure 30 of the first embodiment, the joint structure 330 of the fourth embodiment does not include the first joint portion 28 and the second joint portion 48 . The third power terminal 316 includes a first plate-like portion 316b1 having a first joint surface BA1, a second plate-like portion 316b2 having a second joint surface BA2, and a first plate-like portion 316b1 and a second plate-like portion 316b1. It has an intermediate plate-like portion 316b3 extending between the portion 316b2. Further, the third power terminal 316 has a bent portion 316w at the boundary between the first plate-shaped portion 316b1 and the intermediate plate-shaped portion 316b3 and the boundary between the second plate-shaped portion 316b2 and the intermediate plate-shaped portion 316b3. have. Although it is an example, the first plate-like portion 316b1 and the second plate-like portion 316b2 are bent in opposite directions with respect to the intermediate plate-like portion 316b3. The joint between the base end portion 316b of the third power terminal 316 and the first upper conductor plate 26 and the joint between the base end portion 316b of the third power terminal 316 and the second lower conductor plate 42 is It is not limited to the joint solder layers 327 and 347, and may be joined through other types of conductive joining layers.

実施例4における半導体装置300では、第3電力端子316に屈曲部316wを設けることで、第3電力端子316における変形性能(外力に応じて変形する性質)を高めることができる。これにより、半導体装置300の構成部品を組み合わせるときに、第1上側導体板26と第2下側導体板42との間の位置関係に応じて、第3電力端子316は柔軟に変形することができる。第3電力端子316が柔軟に変形することで、第1上側導体板26及び第2下側導体板42が、対向する第1下側導体板22又は第2上側導体板46に対して意図せず傾くことを避けることができる。また、半導体装置300の使用時においても、半導体装置300に生じる熱膨張に応じて、第3電力端子316が柔軟に変形することにより、半導体装置300の内部に生じる応力が緩和される。 In the semiconductor device 300 according to the fourth embodiment, by providing the third power terminal 316 with the bent portion 316w, the deformability (property of deforming according to external force) in the third power terminal 316 can be enhanced. Accordingly, when the components of the semiconductor device 300 are combined, the third power terminal 316 can be flexibly deformed according to the positional relationship between the first upper conductor plate 26 and the second lower conductor plate 42. can. The flexible deformation of the third power terminal 316 allows the first upper conductor plate 26 and the second lower conductor plate 42 to be aligned with the opposing first lower conductor plate 22 or the second upper conductor plate 46 . You can avoid tilting. Also, when the semiconductor device 300 is in use, the third power terminal 316 is flexibly deformed according to thermal expansion occurring in the semiconductor device 300, so that the stress generated inside the semiconductor device 300 is relieved.

実施例4における第3電力端子316は、第1板状部分316b1と中間板状部分316b3との間の境界と、第2板状部分316b2と中間板状部分316b3との間の境界との少なくとも一方に、屈曲部316wを有していてもよい。但し、第3電力端子316の具体的な構成は、特に限定されず、第1上側導体板26と第2下側導体板42との位置関係に応じて、適宜変更し設計することができる。 The third power terminal 316 in the fourth embodiment has at least the boundary between the first plate-shaped portion 316b1 and the intermediate plate-shaped portion 316b3 and the boundary between the second plate-shaped portion 316b2 and the intermediate plate-shaped portion 316b3. One side may have a bent portion 316w. However, the specific configuration of the third power terminal 316 is not particularly limited, and can be appropriately changed and designed according to the positional relationship between the first upper conductor plate 26 and the second lower conductor plate 42 .

図10-17を参照して、第3電力端子316(特に基端部316b)における様々な変形例について説明する。図10、図11に示すように、第3電力端子316は、第1板状部分316b1と中間板状部分316b3との間の境界と、第2板状部分316b2と中間板状部分316b3との間の境界とに加え、中間板状部分316b3にも少なくとも一つの(ここでは、二つの)屈曲部316wを有していてもよい。この場合に、中間板状部分316b3の先端部316aと基端部316bとの間において、両端にそれぞれくびれ部が設けられていてもよい。あるいは、図12、13に示すように、中間板状部分316b3の先端部316aと基端部316bとの間において、くびれ部が設けられていなくてもよい。即ち、先端部316aから基端部316bに亘って、第3電力端子316の幅寸法が略一定に設けられていてよい。 Various variations on the third power terminal 316 (particularly the proximal end 316b) are described with reference to FIGS. 10-17. As shown in FIGS. 10 and 11, the third power terminal 316 has a boundary between the first plate-shaped portion 316b1 and the intermediate plate-shaped portion 316b3 and a boundary between the second plate-shaped portion 316b2 and the intermediate plate-shaped portion 316b3. In addition to the boundary between them, the intermediate plate-like portion 316b3 may also have at least one (here, two) bends 316w. In this case, constricted portions may be provided at both ends between the distal end portion 316a and the proximal end portion 316b of the intermediate plate-shaped portion 316b3. Alternatively, as shown in FIGS. 12 and 13, the constricted portion may not be provided between the distal end portion 316a and the proximal end portion 316b of the intermediate plate-like portion 316b3. That is, the width dimension of the third power terminal 316 may be substantially constant from the distal end portion 316a to the proximal end portion 316b.

また、実施例4における第3電力端子316は、基端部316bにおいて、第1板状部分316b1と第2板状部分316b2は、中間板状部分316b3に対して互いに反対方向に屈曲している。第3電力端子316は、この形状に限定されず、図14、15に示すように、第1板状部分316b1と第2板状部分316b2は、中間板状部分316b3に対して同じ方向に屈曲していてもよい。 Further, in the third power terminal 316 according to the fourth embodiment, the first plate-like portion 316b1 and the second plate-like portion 316b2 are bent in opposite directions with respect to the intermediate plate-like portion 316b3 at the base end portion 316b. . The third power terminal 316 is not limited to this shape, and as shown in FIGS. You may have

あるいは、図16、17に示すように、第3電力端子316は、中間板状部分316b3を有していなくてもよい。この場合、第1板状部分316b1と第2板状部分316b2は、封止体18の内部であって、各導体板22、26、42、46に対向しない領域において接続される。 Alternatively, as shown in FIGS. 16 and 17, the third power terminal 316 may not have the intermediate plate-like portion 316b3. In this case, the first plate-like portion 316b1 and the second plate-like portion 316b2 are connected inside the sealing body 18 in a region that does not face the conductor plates 22, 26, 42, 46. FIG.

実施例4における半導体装置300では、第1下側導体板22及び第2下側導体板42が共通の絶縁基板334に設けられており、第1上側導体板26及び第2上側導体板46が共通の絶縁基板338に設けられている。これに限定されず、各導体板22、26、42、46がそれぞれ異なる絶縁基板上に設けられていてもよいし、複数の導体板22、26、42、46のうちの少なくとも一つが絶縁基板上に設けられていてもよい。 In the semiconductor device 300 according to the fourth embodiment, the first lower conductor plate 22 and the second lower conductor plate 42 are provided on a common insulating substrate 334, and the first upper conductor plate 26 and the second upper conductor plate 46 are It is provided on a common insulating substrate 338 . The conductor plates 22, 26, 42, 46 may be provided on different insulating substrates, or at least one of the plurality of conductor plates 22, 26, 42, 46 may be an insulating substrate. may be provided above.

実施例4における半導体装置300では、第3電力端子316は、第1半導体素子20の厚み方向(即ち、Z方向)における平面視において、第1接合面BA1と第2接合面BA2とのそれぞれは、第1半導体素子20及び第2半導体素子40の各中心を通過する直線SLを跨いで広がっている。このような構成によると、第3電力端子316から各半導体素子20、40への距離を比較的に短くすることができ、電流経路におけるインダクタンスを低減することができる。 In the semiconductor device 300 according to the fourth embodiment, the third power terminal 316 has the first bonding surface BA1 and the second bonding surface BA2 in plan view in the thickness direction (that is, the Z direction) of the first semiconductor element 20. , extending across a straight line SL passing through the respective centers of the first semiconductor element 20 and the second semiconductor element 40 . With such a configuration, the distance from the third power terminal 316 to each semiconductor element 20, 40 can be relatively shortened, and the inductance in the current path can be reduced.

また、実施例4の半導体装置300では、実施例1の半導体装置10と同様に、継手部材316が第3電力端子316と一体に形成されている。即ち、継手構造330において、継手部材316と第3電力端子316とが単一の部材で構成されることができる。これにより、部品点数の削減や半導体装置300の小型化を図ることができる。 Further, in the semiconductor device 300 of the fourth embodiment, the joint member 316 is integrally formed with the third power terminal 316, like the semiconductor device 10 of the first embodiment. That is, in the joint structure 330, the joint member 316 and the third power terminal 316 can be constructed as a single member. As a result, the number of parts can be reduced and the size of the semiconductor device 300 can be reduced.

先の実施例1-4で説明した継手構造30、130、330を備える半導体装置10、100、200、300では、継手構造30、130、330が存在する分だけ、半導体装置10、100、200、300を構成する部品点数が増加し、これによって工数が増加するといった製造工程の煩雑化に繋がるおそれがある。 In the semiconductor devices 10, 100, 200, 300 including the joint structures 30, 130, 330 described in the previous embodiment 1-4, the semiconductor devices 10, 100, 200 , 300 is increased, which may lead to complication of the manufacturing process such as an increase in the number of man-hours.

上記課題に対して、本実施例における半導体装置10、100、200、300は、第1半導体素子20及び第2半導体素子40と、第1半導体素子20及び第2半導体素子40を封止する封止体18とを備える。半導体装置10、100、200、300は、第1下側導体板22、第1上側導体板26、126、第2下側導体板42、142及び第2上側導体板46を備える。第1下側導体板22及び第1上側導体板26、126は、第1半導体素子20を挟んで対向するとともに、各々が封止体18の内部で第1半導体素子20へ電気的に接続されている。第2下側導体板42、142及び第2上側導体板46は、第2半導体素子40を挟んで対向するとともに、各々が封止体18の内部で第2半導体素子40へ電気的に接続されている。また、半導体装置10は、封止体18の内部で第1上側導体板26、126と第2下側導体板42、142とを互いに電気的に接続する継手構造30、130、330を備えており、その継手構造30は、少なくとも一つの継手部材16、216、316(即ち、第3電力端子16、216、316)を含み、該継手部材16、216、316の一部は封止体18の外部に位置する。 In order to solve the above problems, the semiconductor devices 10, 100, 200, and 300 of the present embodiment provide the first semiconductor element 20 and the second semiconductor element 40, and the sealing structure for sealing the first semiconductor element 20 and the second semiconductor element 40. and a stop body 18 . A semiconductor device 10 , 100 , 200 , 300 includes a first lower conductor plate 22 , a first upper conductor plate 26 , 126 , a second lower conductor plate 42 , 142 and a second upper conductor plate 46 . The first lower conductor plate 22 and the first upper conductor plates 26 , 126 face each other with the first semiconductor element 20 interposed therebetween, and are electrically connected to the first semiconductor element 20 inside the sealing body 18 . ing. The second lower conductor plates 42 , 142 and the second upper conductor plate 46 face each other with the second semiconductor element 40 interposed therebetween, and are electrically connected to the second semiconductor element 40 inside the sealing body 18 . ing. The semiconductor device 10 also includes joint structures 30 , 130 , 330 for electrically connecting the first upper conductor plates 26 , 126 and the second lower conductor plates 42 , 142 to each other inside the sealing body 18 . and the joint structure 30 includes at least one joint member 16, 216, 316 (i.e., the third power terminal 16, 216, 316), a portion of which joint member 16, 216, 316 is the seal 18. located outside the

このような構成によると、封止体18を形成する封止工程において、継手部材16、216、316を封止体18の外部から支持することができ、封止構造を精度よく形成しやすい。また、特に限定されないが、継手部材16、216、316を、封止体18の外部に位置する他の構成部材(例えば電力端子14、15や信号端子12、13、312、313等)とともに、一つの部材(いわゆるリードフレーム)として用意することができる。これにより、半導体装置10、100、200、300の製造工程が煩雑化することを抑制する。 With such a configuration, the joint members 16, 216, and 316 can be supported from the outside of the sealing body 18 in the sealing step of forming the sealing body 18, and the sealing structure can be easily formed with high accuracy. In addition, although not particularly limited, the joint members 16, 216, and 316 together with other components (for example, the power terminals 14 and 15 and the signal terminals 12, 13, 312, 313, etc.) located outside the sealing body 18, It can be prepared as one member (so-called lead frame). This prevents the manufacturing process of the semiconductor devices 10, 100, 200, and 300 from becoming complicated.

(実施例5)図18を参照して、実施例5の半導体装置400について説明する。図18に示すように、実施例5の半導体装置400は、第1継手部28、第2継手部48と継手部材417とを含む継手構造430を備える。継手部材417は、第3電力端子416とは別個の部材で形成されており、この点において前述した他の実施例における半導体装置10、100、200、300とは異なる。従って、継手構造430は、第3電力端子416を含まない。それに伴って、第3電力端子416の構造も変更されており、第3電力端子416は、封止体18の内部において、第2下側導体板42に接続されており、第1電力端子14及び第2電力端子15と同様に、封止体18の第1端面18cから突出する。 (Embodiment 5) A semiconductor device 400 of Embodiment 5 will be described with reference to FIG. As shown in FIG. 18 , a semiconductor device 400 of Example 5 includes a joint structure 430 including a first joint portion 28 , a second joint portion 48 and a joint member 417 . The joint member 417 is formed of a member separate from the third power terminal 416, and is different from the semiconductor devices 10, 100, 200, and 300 in the other embodiments described above in this respect. Accordingly, joint structure 430 does not include third power terminal 416 . Along with this, the structure of the third power terminal 416 is also changed, the third power terminal 416 is connected to the second lower conductor plate 42 inside the sealing body 18, and the first power terminal 14 And like the second power terminal 15 , it protrudes from the first end face 18 c of the sealing body 18 .

実施例5の半導体装置400における継手構造430及び第3電力端子416以外の他の構成について、実施例1、4に基づいて適宜構成されることができ、重複する説明は省略する。なお、図示していないが、継手部材417と第1継手部28との間、及び、継手部材417と第2継手部48との間は、例えばはんだ層といった導電性を有する接合層を介して接合されていてよい。 Configurations other than the joint structure 430 and the third power terminal 416 in the semiconductor device 400 of Example 5 can be appropriately configured based on Examples 1 and 4, and redundant description will be omitted. Although not shown, the connection between the joint member 417 and the first joint portion 28 and between the joint member 417 and the second joint portion 48 are performed via a conductive joining layer such as a solder layer. May be joined.

継手部材417は、封止体18の内部において、第1上側導体板26及び第2下側導体板42を接続する。それとともに、継手部材417の一部は、封止体18の外部に位置する。一例ではあるが、継手部材417の一部は、封止体18の第2端面18dから突出している。但し、継手部材417の一部は、突出している必要はなく、封止体18(本実施例では第2端面18d)から露出していればよい。本実施例における継手部材417は、封止体18の外部において、端子として機能する必要はない。 The joint member 417 connects the first upper conductor plate 26 and the second lower conductor plate 42 inside the sealing body 18 . Along with that, a portion of the joint member 417 is located outside the sealing body 18 . Although it is an example, a part of the joint member 417 protrudes from the second end face 18d of the sealing body 18 . However, a part of the joint member 417 need not protrude, and may be exposed from the sealing body 18 (second end face 18d in this embodiment). The joint member 417 in this embodiment need not function as a terminal outside the sealing body 18 .

このような構成であっても、封止体18を形成する封止工程において、継手部材417を封止体18の外部から支持することができ、封止構造を精度よく形成しやすい。また、特に限定されないが、継手部材417を、封止体18の外部に位置する他の構成部材(例えば電力端子14、15、416や信号端子312、313等)とともに、一つの部材(いわゆるリードフレーム)として用意することができる。これにより、半導体装置400の製造工程が煩雑化することを抑制する。 Even with such a configuration, the joint member 417 can be supported from the outside of the sealing body 18 in the sealing process for forming the sealing body 18, and the sealing structure can be easily formed with high accuracy. Also, although not particularly limited, the joint member 417 may be combined with other components (for example, power terminals 14, 15, 416, signal terminals 312, 313, etc.) located outside the sealing body 18 into one member (so-called lead). frame) can be prepared. This prevents the manufacturing process of the semiconductor device 400 from becoming complicated.

以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、請求の範囲を限定するものではない。請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。 Although several specific examples have been described in detail above, these are merely examples and are not intended to limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or drawings exhibit technical usefulness alone or in various combinations.

10、100、200、300、400:半導体装置
12、13、312、313:信号端子
14:第1電力端子
15:第2電力端子
16、216、316、416:第3電力端子
16a、316a:先端部
16b、216b、316b:基端部
18:封止体
18a:第1主表面
18b:第2主表面
18c:第1端面
18d:第2端面
20、40:半導体素子
20a、40a:半導体基板
20b、40b:第1主電極
20c、40c:第2主電極
20d、40d:信号電極
20e、40e:IGBT構造
20f、40f:ダイオード構造
21、23、25、41、43、45:はんだ層
22:第1下側導体板
24、44:導体スペーサ
26、126:第1上側導体板
26c:側面
27、127、227、327:第1継手はんだ層
28:第1継手部
30、130、330、430:継手構造
42、142:第2下側導体板
42c:側面
46:第2上側導体板
48:第2継手部
316b1:第1板状部分
316b2:第2板状部分
316b3:中間板状部分
316w:屈曲部
332、336:積層基板
334、338:絶縁基板
47、147、247、347:第2継手はんだ層
417:継手部材
BA1、BA2:接合部
10, 100, 200, 300, 400: semiconductor devices 12, 13, 312, 313: signal terminals 14: first power terminals 15: second power terminals 16, 216, 316, 416: third power terminals 16a, 316a: Tip portions 16b, 216b, 316b: base end portion 18: sealing body 18a: first main surface 18b: second main surface 18c: first end face 18d: second end faces 20, 40: semiconductor elements 20a, 40a: semiconductor substrate 20b, 40b: first main electrodes 20c, 40c: second main electrodes 20d, 40d: signal electrodes 20e, 40e: IGBT structures 20f, 40f: diode structures 21, 23, 25, 41, 43, 45: solder layer 22: First lower conductor plates 24, 44: conductor spacers 26, 126: first upper conductor plate 26c: side surfaces 27, 127, 227, 327: first joint solder layer 28: first joint portions 30, 130, 330, 430 : joint structures 42, 142: second lower conductor plate 42c: side surface 46: second upper conductor plate 48: second joint portion 316b1: first plate-shaped portion 316b2: second plate-shaped portion 316b3: intermediate plate-shaped portion 316w : bent portions 332, 336: laminated substrates 334, 338: insulating substrates 47, 147, 247, 347: second joint solder layer 417: joint members BA1, BA2: joints

Claims (25)

第1半導体素子及び第2半導体素子と、
前記第1半導体素子及び前記第2半導体素子を一体に封止する封止体と、
前記第1半導体素子を挟んで対向するとともに、各々が前記封止体の内部で前記第1半導体素子へ電気的に接続された第1導体板及び第2導体板と、
前記第2半導体素子を挟んで対向するとともに、各々が前記封止体の内部で前記第2半導体素子へ電気的に接続された第3導体板及び第4導体板と、
前記封止体の内部で前記第2導体板と前記第3導体板とを互いに電気的に接続する継手構造と、を備え、
前記継手構造は、少なくとも一つの継手部材を含み、前記継手部材は、前記封止体の内部で前記第2導体板と前記第3導体板とを互いに電気的に接続する基端部と、前記基端部から前記封止体の外部まで延びる先端部とを有する、
半導体装置。
a first semiconductor element and a second semiconductor element;
a sealing body that integrally seals the first semiconductor element and the second semiconductor element;
a first conductor plate and a second conductor plate facing each other across the first semiconductor element and electrically connected to the first semiconductor element inside the sealing body;
a third conductor plate and a fourth conductor plate facing each other across the second semiconductor element and electrically connected to the second semiconductor element inside the sealing body;
a joint structure that electrically connects the second conductor plate and the third conductor plate to each other inside the sealing body,
The joint structure includes at least one joint member, the joint member having a proximal end portion electrically connecting the second conductor plate and the third conductor plate to each other inside the sealing body; a distal end extending from the proximal end to the outside of the sealing body,
semiconductor equipment.
前記封止体の外部に位置する前記継手部材の前記先端部は、前記第1半導体素子又は前記第2半導体素子を外部の回路へ電気的に接続するための電力端子として機能する、請求項1に記載の半導体装置。 2. The distal end portion of the joint member positioned outside the encapsulant functions as a power terminal for electrically connecting the first semiconductor element or the second semiconductor element to an external circuit. The semiconductor device according to . 前記継手部材の前記基端部は、前記封止体の内部で前記第2導体板に接合された第1接合面と、前記封止体の内部で前記第3導体板に接合された第2接合面とを有する、請求項1又は2に記載の半導体装置。 The base end portion of the joint member includes a first joint surface joined to the second conductor plate inside the sealing body, and a second joint surface joined to the third conductor plate inside the sealing body. 3. The semiconductor device according to claim 1, further comprising a bonding surface. 前記継手部材の前記基端部は、前記第1接合面を有する第1板状部分と、前記第2接合面を有する第2板状部分と、前記第1板状部分と前記第2板状部分との間を延びる中間板状部分とを有する、請求項3に記載の半導体装置。 The base end portion of the joint member includes a first plate-like portion having the first joint surface, a second plate-like portion having the second joint surface, and the first plate-like portion and the second plate-like portion. 4. The semiconductor device according to claim 3, further comprising an intermediate plate-like portion extending between said portions. 前記継手部材の前記基端部は、前記第1板状部分と前記中間板状部分との間の境界と、前記第2板状部分と前記中間板状部分との間の境界との少なくとも一方に、屈曲部を有する、請求項4に記載の半導体装置。 The base end portion of the joint member includes at least one of a boundary between the first plate-shaped portion and the intermediate plate-shaped portion and a boundary between the second plate-shaped portion and the intermediate plate-shaped portion. 5. The semiconductor device according to claim 4, further comprising a bent portion. 前記第1板状部分と前記第2板状部分は、前記中間板状部分に対して同じ方向に屈曲している、請求項5に記載の半導体装置。 6. The semiconductor device according to claim 5, wherein said first plate-like portion and said second plate-like portion are bent in the same direction with respect to said intermediate plate-like portion. 前記第1板状部分と前記第2板状部分は、前記中間板状部分に対して互いに反対方向へ屈曲している、請求項5に記載の半導体装置。 6. The semiconductor device according to claim 5, wherein said first plate-like portion and said second plate-like portion are bent in directions opposite to each other with respect to said intermediate plate-like portion. 前記継手部材の前記基端部は、前記中間板状部分に少なくとも一つの屈曲部を有する、請求項6又は7に記載の半導体装置。 8. The semiconductor device according to claim 6, wherein said base end portion of said joint member has at least one bent portion in said intermediate plate-like portion. 前記継手部材の前記基端部は、前記第1接合面を一方側に有するとともに前記第2接合面を他方側に有する共通板状部分を有する、請求項3に記載の半導体装置。 4. The semiconductor device according to claim 3, wherein said base end portion of said joint member has a common plate-like portion having said first joint surface on one side and said second joint surface on the other side. 前記第1半導体素子の厚み方向における平面視において、前記第1接合面と前記第2接合面とのそれぞれは、前記第1半導体素子及び前記第2半導体素子の各中心を通過する直線を跨いで広がる、請求項3から9のいずれか一項に記載の半導体装置。 In a plan view in the thickness direction of the first semiconductor element, each of the first bonding surface and the second bonding surface straddles a straight line passing through each center of the first semiconductor element and the second semiconductor element. 10. The semiconductor device according to any one of claims 3 to 9, which extends. 前記封止体の内部で前記第1導体板に接続されているとともに、前記封止体から突出する第1電力端子と、
前記封止体の内部で前記第4導体板に接続されているとともに、前記封止体から突出する第2電力端子と、
前記継手部材の前記先端部によって構成された第3電力端子と、
をさらに備える、
求項1に記載の半導体装置。
a first power terminal connected to the first conductor plate inside the encapsulant and protruding from the encapsulant;
a second power terminal connected to the fourth conductor plate inside the sealing body and protruding from the sealing body;
a third power terminal configured by the distal end portion of the joint member ;
further comprising
2. The semiconductor device according to claim 1.
前記第1導体板と前記第3導体板は、第1の平面に沿って配置され、
前記第2導体板と前記第4導体板は、前記第1の平面に平行な第2の平面に沿って配置されている、
請求項11に記載の半導体装置。
The first conductor plate and the third conductor plate are arranged along a first plane,
The second conductor plate and the fourth conductor plate are arranged along a second plane parallel to the first plane,
12. The semiconductor device according to claim 11.
前記継手構造は、
前記第2導体板に設けられており、前記第2導体板から前記第4導体板に向かって延びる第1継手部と、
前記第3導体板に設けられており、前記第3導体板から前記第1導体板に向かって延びる第2継手部と、
を含み、
前記第1継手部は、前記第2継手部に少なくとも部分的に対向しており、
前記第3電力端子を構成する前記継手部材の前記基端部は、前記第1継手部と前記第2継手部との間において、前記第1継手部と前記第2継手部とのそれぞれに接続されている、
請求項11又は12に記載の半導体装置。
The joint structure is
a first joint portion provided on the second conductor plate and extending from the second conductor plate toward the fourth conductor plate;
a second joint portion provided on the third conductor plate and extending from the third conductor plate toward the first conductor plate;
including
the first joint portion at least partially faces the second joint portion;
The proximal end portion of the joint member constituting the third power terminal is connected to each of the first joint portion and the second joint portion between the first joint portion and the second joint portion. has been
13. The semiconductor device according to claim 11 or 12.
前記第1継手部は、前記第2導体板の前記第4導体板と対向する一側面から延びており、
前記第2継手部は、前記第3導体板の前記第1導体板と対向する一側面から延びている、請求項13に記載の半導体装置。
The first joint portion extends from one side surface of the second conductor plate facing the fourth conductor plate,
14. The semiconductor device according to claim 13, wherein said second joint portion extends from one side surface of said third conductor plate facing said first conductor plate.
前記第1継手部の厚みは、前記第2導体板の厚みより小さい、請求項13又は14に記載の半導体装置。 15. The semiconductor device according to claim 13, wherein the thickness of said first joint portion is smaller than the thickness of said second conductor plate. 前記第2継手部の厚みは、前記第3導体板の厚みより小さい、請求項13から15のいずれか一項に記載の半導体装置。 16. The semiconductor device according to claim 13, wherein the thickness of said second joint portion is smaller than the thickness of said third conductor plate. 前記第1継手部は、前記第3電力端子を構成する前記継手部材の前記基端部に第1継手接合層を介して接合されており、
前記第1継手接合層が前記第1継手部に接触する面積は、前記第1継手接合層が前記基端部に接触する面積よりも大きい、請求項13から16のいずれか一項に記載の半導体装
置。
The first joint portion is joined to the proximal end portion of the joint member constituting the third power terminal via a first joint joining layer,
17. The area according to any one of claims 13 to 16, wherein the first joint bonding layer contacts the first joint portion in a larger area than the first joint bonding layer contacts the base end portion. semiconductor device.
前記第2継手部は、前記第3電力端子を構成する前記継手部材の前記基端部に第2継手接合層を介して接合されており、
前記第2継手接合層が前記第2継手部に接触する面積は、前記第2継手接合層が前記基端部に接触する面積よりも大きい、請求項13から17のいずれか一項に記載の半導体装置。
The second joint portion is joined to the proximal end portion of the joint member constituting the third power terminal via a second joint joining layer,
18. The area according to any one of claims 13 to 17, wherein the second joint bonding layer contacts the second joint portion in a larger area than the second joint bonding layer contacts the base end portion. semiconductor device.
前記第1電力端子及び前記第2電力端子は、前記封止体の第1端面から、互いに平行に突出している、請求項11から18のいずれか一項に記載の半導体装置。 19. The semiconductor device according to any one of claims 11 to 18, wherein said first power terminal and said second power terminal protrude parallel to each other from a first end surface of said sealing body. 前記第3電力端子は、前記封止体の前記第1端面とは反対側に位置する第2端面から突出している、請求項19に記載の半導体装置。 20. The semiconductor device according to claim 19, wherein said third power terminal protrudes from a second end surface of said encapsulant opposite said first end surface. 前記封止体は、互いに反対側に位置するとともに前記第1端面と前記第2端面との間に延びている第1主表面及び第2主表面を有し、
前記第1主表面は前記第1導体板及び前記第3導体板を露出し、
前記第2主表面は前記第2導体板及び前記第4導体板を露出する、請求項20に記載の半導体装置。
the encapsulant has a first major surface and a second major surface opposite each other and extending between the first end face and the second end face;
the first main surface exposes the first conductor plate and the third conductor plate;
21. The semiconductor device according to claim 20, wherein said second main surface exposes said second conductor plate and said fourth conductor plate.
絶縁基板をさらに備え、
前記第1導体板、前記第2導体板、前記第3導体板及び前記第4導体板の少なくとも一つは、前記絶縁基板上に設けられている、請求項1から20のいずれか一項に記載の半導体装置。
It further comprises an insulating substrate,
21. The method according to any one of claims 1 to 20, wherein at least one of said first conductor plate, said second conductor plate, said third conductor plate and said fourth conductor plate is provided on said insulating substrate. The semiconductor device described.
前記第1半導体素子と前記第2半導体素子とのそれぞれは、スイッチング素子である、請求項1から22のいずれか一項に記載の半導体装置。 23. The semiconductor device according to claim 1, wherein each of said first semiconductor element and said second semiconductor element is a switching element. 前記第1半導体素子と前記第2半導体素子とのそれぞれは、IGBT(Insulated Gate Bipolar Transistor)構造を有し、
前記第1半導体素子の前記IGBT構造は、前記第1導体板に接続されたコレクタと、前記第2導体板に接続されたエミッタとを有し、
前記第2半導体素子の前記IGBT構造は、前記第3導体板に接続されたコレクタと、前記第4導体板に接続されたエミッタとを有する、請求項1から23のいずれか一項に記載の半導体装置。
each of the first semiconductor element and the second semiconductor element has an IGBT (Insulated Gate Bipolar Transistor) structure,
the IGBT structure of the first semiconductor element has a collector connected to the first conductor plate and an emitter connected to the second conductor plate;
24. The IGBT structure of the second semiconductor element according to any one of the preceding claims, wherein said IGBT structure has a collector connected to said third conductor plate and an emitter connected to said fourth conductor plate. semiconductor device.
前記第1半導体素子と前記第2半導体素子とのそれぞれは、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)構造を有し、
前記第1半導体素子の前記MOSFET構造は、前記第1導体板に接続されたドレインと、前記第2導体板に接続されたソースとを有し、
前記第2半導体素子の前記MOSFET構造は、前記第3導体板に接続されたドレインと、前記第4導体板に接続されたソースとを有する、請求項1から23のいずれか一項に記載の半導体装置。
each of the first semiconductor element and the second semiconductor element has a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) structure,
the MOSFET structure of the first semiconductor device having a drain connected to the first conductive plate and a source connected to the second conductive plate;
24. The MOSFET structure of any one of claims 1 to 23, wherein the MOSFET structure of the second semiconductor device has a drain connected to the third conductive plate and a source connected to the fourth conductive plate. semiconductor device.
JP2020565583A 2019-01-08 2019-10-11 semiconductor equipment Active JP7192886B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019001443 2019-01-08
JP2019001443 2019-01-08
PCT/JP2019/040223 WO2020144907A1 (en) 2019-01-08 2019-10-11 Semiconductor device

Publications (2)

Publication Number Publication Date
JPWO2020144907A1 JPWO2020144907A1 (en) 2021-11-11
JP7192886B2 true JP7192886B2 (en) 2022-12-20

Family

ID=71520337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020565583A Active JP7192886B2 (en) 2019-01-08 2019-10-11 semiconductor equipment

Country Status (2)

Country Link
JP (1) JP7192886B2 (en)
WO (1) WO2020144907A1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241734A (en) 2003-02-10 2004-08-26 Toyota Industries Corp Semiconductor module
JP2006080153A (en) 2004-09-07 2006-03-23 Toshiba Corp Semiconductor device
JP2010287737A (en) 2009-06-11 2010-12-24 Renesas Electronics Corp Semiconductor device
JP2013101993A (en) 2011-11-07 2013-05-23 Denso Corp Semiconductor device
JP2017063136A (en) 2015-09-25 2017-03-30 トヨタ自動車株式会社 Semiconductor device
JP2018117048A (en) 2017-01-18 2018-07-26 株式会社デンソー Semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241734A (en) 2003-02-10 2004-08-26 Toyota Industries Corp Semiconductor module
JP2006080153A (en) 2004-09-07 2006-03-23 Toshiba Corp Semiconductor device
JP2010287737A (en) 2009-06-11 2010-12-24 Renesas Electronics Corp Semiconductor device
JP2013101993A (en) 2011-11-07 2013-05-23 Denso Corp Semiconductor device
JP2017063136A (en) 2015-09-25 2017-03-30 トヨタ自動車株式会社 Semiconductor device
JP2018117048A (en) 2017-01-18 2018-07-26 株式会社デンソー Semiconductor device

Also Published As

Publication number Publication date
WO2020144907A1 (en) 2020-07-16
JPWO2020144907A1 (en) 2021-11-11

Similar Documents

Publication Publication Date Title
CN108735692B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP7069787B2 (en) Semiconductor device
JP6988345B2 (en) Semiconductor device
JP7040032B2 (en) Semiconductor device
KR20190095144A (en) Semiconductor device
JP7135930B2 (en) Semiconductor module and power converter using it
JP2019153752A (en) Semiconductor device
JP7183594B2 (en) semiconductor equipment
CN110771027B (en) Power semiconductor device and power conversion device using the same
JP5217015B2 (en) Power converter and manufacturing method thereof
CN111354710A (en) Semiconductor device and method for manufacturing the same
JP7192886B2 (en) semiconductor equipment
CN110943062B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
JP7147186B2 (en) semiconductor equipment
JP7196761B2 (en) semiconductor equipment
JP7088094B2 (en) Semiconductor equipment
WO2021153447A1 (en) Semiconductor device
US11658231B2 (en) Semiconductor device
TWI718473B (en) Semiconductor device
JP7147187B2 (en) semiconductor equipment
JP7106891B2 (en) semiconductor equipment
JP7159609B2 (en) semiconductor equipment
JP2020167749A (en) Switching element module
JP2024051117A (en) Semiconductor unit and semiconductor device
JP2019153756A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221121

R151 Written notification of patent or utility model registration

Ref document number: 7192886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151