JP7173171B2 - 積層体および電子素子 - Google Patents
積層体および電子素子 Download PDFInfo
- Publication number
- JP7173171B2 JP7173171B2 JP2020569360A JP2020569360A JP7173171B2 JP 7173171 B2 JP7173171 B2 JP 7173171B2 JP 2020569360 A JP2020569360 A JP 2020569360A JP 2020569360 A JP2020569360 A JP 2020569360A JP 7173171 B2 JP7173171 B2 JP 7173171B2
- Authority
- JP
- Japan
- Prior art keywords
- ions
- exposed surface
- less
- laminate
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 150000002500 ions Chemical class 0.000 claims description 90
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 79
- 229910021389 graphene Inorganic materials 0.000 claims description 74
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 46
- 229910003923 SiC 4 Inorganic materials 0.000 claims description 30
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 30
- -1 cesium ions Chemical class 0.000 claims description 26
- 238000005011 time of flight secondary ion mass spectroscopy Methods 0.000 claims description 17
- 238000002042 time-of-flight secondary ion mass spectrometry Methods 0.000 claims description 17
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- 229910001451 bismuth ion Inorganic materials 0.000 claims description 4
- 229910052792 caesium Inorganic materials 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 32
- 239000007789 gas Substances 0.000 description 23
- 239000002994 raw material Substances 0.000 description 16
- 238000001514 detection method Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- 239000010410 layer Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052786 argon Inorganic materials 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 239000010931 gold Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 150000001793 charged compounds Chemical class 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 125000004432 carbon atom Chemical group C* 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004530 SIMS 5 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C01—INORGANIC CHEMISTRY
- C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
- C01B32/00—Carbon; Compounds thereof
- C01B32/15—Nano-sized carbon materials
- C01B32/182—Graphene
-
- C—CHEMISTRY; METALLURGY
- C01—INORGANIC CHEMISTRY
- C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
- C01B32/00—Carbon; Compounds thereof
- C01B32/15—Nano-sized carbon materials
- C01B32/182—Graphene
- C01B32/184—Preparation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1606—Graphene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66045—Field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- C—CHEMISTRY; METALLURGY
- C01—INORGANIC CHEMISTRY
- C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
- C01B2204/00—Structure or properties of graphene
- C01B2204/04—Specific amount of layers or specific thickness
-
- C—CHEMISTRY; METALLURGY
- C01—INORGANIC CHEMISTRY
- C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
- C01B2204/00—Structure or properties of graphene
- C01B2204/20—Graphene characterized by its properties
- C01B2204/22—Electronic properties
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Nanotechnology (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Carbon And Carbon Compounds (AREA)
- Laminated Bodies (AREA)
- Thin Film Transistor (AREA)
Description
本開示は、積層体および電子素子に関するものである。
本出願は、2019年1月28日出願の日本出願第2019-012044号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
グラフェンは、炭素原子がsp2混成軌道を形成して平面的に結合した物質である。このような炭素原子の結合状態に起因して、グラフェンにおけるキャリア(電子)の移動度は、極めて高い。グラフェンをトランジスタなどの電子素子のチャネルとして有効に利用することができれば、電子素子の性能の向上を図ることができる。
SiC(炭化珪素)からなる基板を加熱して珪素原子を離脱させることで基板の表層部をグラフェンに変換し、基板の表層部にグラフェン膜が形成された積層体を得る方法が提案されている(例えば、特許文献1参照)。特許文献1によると、珪素原子を離脱させた後に基板に水素処理を行い、基板側に位置する珪素原子の終端に水素を結合させている。
本開示に従った積層体は、炭化珪素を含み、第1主面を有するベース部と、第1主面上に配置され、ベース部が位置する側と反対側の主面である露出面を有するグラフェン膜と、を備える。一次イオンとしてビスマスイオンを用い、スパッタイオンとしてセシウムイオンを用いた飛行時間型二次イオン質量分析により求めた積層体の深さ方向のイオン質量分布において、C6イオンの検出強度は、露出面から0nmを超えて2.5nm以下の深さで最大値を有する。C3イオンの検出強度は、露出面から0nmを超えて3.0nm以下の深さで最大値を有する。SiC4イオンの検出強度は、露出面から0.5nm以上5.0nm以下の深さで最大値を有する。SiCイオンの検出強度は、露出面から0.5nm以上10.0nm以下の深さで最大値を有する。Si2イオンの検出強度は、露出面から0.5nm以上10.0nm以下の深さで最大値を有する。SiC4イオンの検出強度の最大値を、積層体の厚み方向において露出面からの距離が8nm以上12nm以下である領域におけるSiC4イオンの検出強度の平均値で除した値は、1以上3.5以下である。
[本開示が解決しようとする課題]
従来の積層体を用いて電子素子を製造した場合、高い変調特性が得られないという問題がある。そこで、変調特性を向上した積層体および当該積層体を含む電子素子を提供することを目的の1つとする。
従来の積層体を用いて電子素子を製造した場合、高い変調特性が得られないという問題がある。そこで、変調特性を向上した積層体および当該積層体を含む電子素子を提供することを目的の1つとする。
[本開示の効果]
変調特性を向上した積層体および当該積層体を含む電子素子を提供することができる。
変調特性を向上した積層体および当該積層体を含む電子素子を提供することができる。
[本開示の実施形態の説明]
最初に本開示の実施態様を列記して説明する。本開示に係る積層体は、積層体は、炭化珪素を含み、第1主面を有するベース部と、第1主面上に配置され、ベース部が位置する側と反対側の主面である露出面を有するグラフェン膜と、を備える。一次イオンとしてビスマスイオンを用い、スパッタイオンとしてセシウムイオンを用いた飛行時間型二次イオン質量分析により求めた積層体の深さ方向のイオン質量分布において、C6イオンの検出強度は、露出面から0nmを超えて2.5nm以下の深さで最大値を有する。C3イオンの検出強度は、露出面から0nmを超えて3.0nm以下の深さで最大値を有する。SiC4イオンの検出強度は、露出面から0.5nm以上5.0nm以下の深さで最大値を有する。SiCイオンの検出強度は、露出面から0.5nm以上10.0nm以下の深さで最大値を有する。Si2イオンの検出強度は、露出面から0.5nm以上10.0nm以下の深さで最大値を有する。SiC4イオンの検出強度の最大値を、積層体の厚み方向において露出面からの距離が8nm以上12nm以下である領域におけるSiC4イオンの検出強度の平均値で除した値は、1以上3.5以下である。
最初に本開示の実施態様を列記して説明する。本開示に係る積層体は、積層体は、炭化珪素を含み、第1主面を有するベース部と、第1主面上に配置され、ベース部が位置する側と反対側の主面である露出面を有するグラフェン膜と、を備える。一次イオンとしてビスマスイオンを用い、スパッタイオンとしてセシウムイオンを用いた飛行時間型二次イオン質量分析により求めた積層体の深さ方向のイオン質量分布において、C6イオンの検出強度は、露出面から0nmを超えて2.5nm以下の深さで最大値を有する。C3イオンの検出強度は、露出面から0nmを超えて3.0nm以下の深さで最大値を有する。SiC4イオンの検出強度は、露出面から0.5nm以上5.0nm以下の深さで最大値を有する。SiCイオンの検出強度は、露出面から0.5nm以上10.0nm以下の深さで最大値を有する。Si2イオンの検出強度は、露出面から0.5nm以上10.0nm以下の深さで最大値を有する。SiC4イオンの検出強度の最大値を、積層体の厚み方向において露出面からの距離が8nm以上12nm以下である領域におけるSiC4イオンの検出強度の平均値で除した値は、1以上3.5以下である。
炭化珪素を含むベース部と、ベース部上に配置されるグラフェン膜とを備える積層体においては、グラフェン膜におけるキャリア(電子)の移動度が非常に高い。したがって、電子素子としてのトランジスタのチャネル層にグラフェン膜を利用することが考えられる。
本発明者らは、グラフェン膜をチャネル層とするトランジスタを製造した場合において、変調特性を向上させる方策について検討を行った。その結果、飛行時間型二次イオン質量分析(TOF-SIMS)により検出される各イオンの強度の最大値の位置およびSiC4イオンの強度の比率が上記の通りとなることにより、変調特性が向上することを見出した。
各イオンの検出状態が上記の通りとなることにより変調特性が向上する理由は、例えば以下の通りであると考えることができる。SiCからなるベース部とグラフェン膜とを備える積層体については、露出面側からグラフェン膜、グラフェン膜とベース部との界面、ベース部の順に配置される。グラフェン膜とベース部との界面の結晶性の低下等の影響により、トランジスタの動作を阻害する抵抗層が発生し易くなる。このような抵抗層が存在すると、ゲート電圧を変化させても、印加されるドレイン電圧に対するドレイン電流の大きさが変わらず、高い変調特性が得られない。さらに、このような積層体を用いてトランジスタを製造したとしても、相互コンダクタンスが低減することとなり、キャリアの高い移動度を有するグラフェン膜を含むにもかかわらず、トランジスタの高周波特性を悪化させてしまうおそれがある。
ここで、上記した飛行時間型二次イオン質量分析におけるC6イオンは、6つのCからなる分子イオンであり、グラフェンの存在に起因して主に検出されると考えられる。C3イオンは、3つのCからなる分子イオンであり、グラフェンの存在に起因して主に検出されると考えられる。SiC4イオンは、1つのSiと4つのCからなる分子イオンであり、グラフェン膜とベース部との界面において主に検出されると考えられる。SiCイオンは、1つのSiと1つのCからなる分子イオンであり、ベース部において主に検出されると考えられる。Si2イオンは、2つのSiからなる分子イオンであり、ベース部において主に検出されると考えられる。
グラフェンに対応するC6イオンおよびC3イオンが上記条件を満たす程度に露出面に極めて近い位置にピークを有するような状態を達成することで、露出面付近に十分な結晶性を有するグラフェン膜とすることができる。また、SiCに対応するSiCイオンおよびSi2イオンが上記条件を満たす程度に露出面から遠い位置にピークを有するような状態を達成することで、露出面から十分遠い位置に十分な結晶性を有するSiCとすることができる。グラフェン膜とベース部との界面におけるSiとCとの遷移領域に対応するSiC4イオンが上記条件を満たす程度に露出面からある程度離れた位置にピークを有するような状態を達成する。そして、SiC4イオンの検出強度の最大値をSiCが配置された領域に位置するSiC4イオンの平均値で除した値を上記範囲とする。このようにすることにより、グラフェン膜とベース部との界面の結晶性および界面に存在するSiとCとからなる分子の量を多く含むことなく適切にすることができる。このような構成の積層体により、変調特性が向上すると考えることができる。
上記積層体において、C6イオンの検出強度は、露出面から0nmを超えて1.5nm以下の深さで最大値を有してもよい。このような積層体は、グラフェン膜が露出面側により近く配置しているため、変調特性をより向上させることができる。なお、C6イオンの検出強度が、露出面から0nmを超えて1.0nm以下の深さで最大値を有する構成として、さらに変調特性を向上させてもよい。
上記積層体において、C3イオンの検出強度は、露出面から0nmを超えて2.0nm以下の深さで最大値を有してもよい。このような積層体は、グラフェン膜が露出面側により近く配置しているため、変調特性をより向上させることができる。なお、C3イオンの検出強度が、露出面から0nmを超えて1.0nm以下の深さで最大値を有する構成として、さらに変調特性を向上させてもよい。
上記積層体において、SiC4イオンの検出強度は、露出面から0.5nm以上3.5nm以下の深さで最大値を有してもよい。このような積層体は、グラフェン膜とベース部との界面が露出面側により近く配置しているため、変調特性をより向上させることができる。なお、SiC4イオンの検出強度が、露出面から0.5nm以上3.5nm以下の深さで最大値を有する構成として、さらに変調特性を向上させてもよい。
上記積層体において、SiC4イオンの検出強度の最大値を、積層体の厚み方向において露出面からの距離が8nm以上12nm以下である領域におけるSiC4イオンの検出強度の平均値で除した値は、1以上2.5以下であってもよい。このような積層体は、グラフェン膜とベース部との界面の結晶性および界面に存在するSiとCとからなる分子の量をより適切にすることができるため、変調特性をより向上させることができる。
上記積層体において、SiCイオンの検出強度は、露出面から0.5nm以上8.0nm以下の深さで最大値を有してもよい。Si2イオンの検出強度は、露出面から0.5nm以上8.0nm以下の深さで最大値を有してもよい。このような積層体は、SiCからなるベース部を露出面から適度に遠ざけて配置しているため、変調特性をより向上させることができる。なお、SiCイオンの検出強度は、露出面から0.5nm以上1.5nm以下の深さで最大値を有してもよい。また、Si2イオンの検出強度は、露出面から0.5nm以上1.5nm以下の深さで最大値を有してもよい。このようにすることにより、さらに変調特性を向上させることができる。
上記積層体において、グラフェン膜の原子層数は、1以上5以下であってもよい。このようにすることにより、キャリアの高い移動度を安定して確保することができるグラフェン膜を備える積層体とすることができる。
上記積層体において、第1主面は、炭化珪素のカーボン面であってもよい。このようにすることにより、基板の表面から珪素原子を離脱させてグラフェン膜を形成する際に、効率的に行うことができる。
本開示に係る電子素子は、上記積層体と、露出面上に配置される第1電極と、露出面上に第1電極とは離れて配置される第2電極と、を備える。
このような電子素子は、上記積層体を備えるため、変調特性を向上させることができる。
[本開示の実施の形態の詳細]
次に、本開示の積層体の一実施形態を、図面を参照しつつ説明する。以下の図面において同一または相当する部分には同一の参照符号を付しその説明は繰り返さない。
次に、本開示の積層体の一実施形態を、図面を参照しつつ説明する。以下の図面において同一または相当する部分には同一の参照符号を付しその説明は繰り返さない。
(実施の形態1)
本開示の実施の形態1に係る積層体について説明する。図1は、実施の形態1における積層体の構造を示す概略断面図である。図2は、実施の形態1における積層体を厚み方向に見た図である。図1において、積層体11の深さ方向を矢印Tで示す。
本開示の実施の形態1に係る積層体について説明する。図1は、実施の形態1における積層体の構造を示す概略断面図である。図2は、実施の形態1における積層体を厚み方向に見た図である。図1において、積層体11の深さ方向を矢印Tで示す。
図1および図2を参照して、実施の形態1における積層体11は、円板状である。図2に示す積層体11の直径Lは、例えば2インチ(50.8mm)が選択される。
実施の形態1における積層体11は、ベース部12と、グラフェン膜13とを備える。ベース部12は、板状である。ベース部12は、炭化珪素を含む。ベース部12は、炭化珪素(SiC)からなる。ベース部12を構成する材料は、炭化珪素である。ベース部12を構成するSiCは、六方晶SiCであって、例えば6H構造を有する。ベース部12は、第1主面12Aを有する。第1主面12Aは、平面状である。第1主面12Aは、ベース部12を構成するSiCのカーボン面である。
グラフェン膜13は、ベース部12の第1主面12A上に配置される。グラフェン膜13は、一方の主面13Bがベース部12の第1主面12Aと対向して配置される。一方の主面13Bとグラフェン膜13の厚み方向の反対側に位置するグラフェン膜13の他方の主面が積層体11の露出面13Aとなる。すなわち、グラフェン膜13は、ベース部12が位置する側と反対側の主面である露出面13Aを有する。グラフェン膜13は、本実施形態においては、原子層数が1以上5以下とすることができる。なお、グラフェン膜13の原子層数については、積層体11を板厚方向に切断した場合の断面のTEM(Transmission Electron Microscope)観察により確認することができる。グラフェン膜13の厚み方向は、矢印Tによって示される。なお、図1において、理解の容易の観点から、グラフェン膜13の厚みを厚く図示している。
積層体11は、露出面13A側から深さ方向にグラフェン膜13、グラフェン膜13とベース部12との界面12B、ベース部12の順に配置される構造である。
図3は、実施の形態1における積層体11の飛行時間型二次イオン質量分析(TOF-SIMS:Time-of-Flight Secondary Ion Mass Spectromrtry)の結果を示すグラフである。図3において、縦軸は検出強度(arb.unit)を示し、横軸は、露出面13Aからのベース部12の厚み方向の深さ(nm)を示す。縦軸は、積層体11の厚み方向において露出面13Aからの距離が10nm以上12nm以下である領域におけるSiCイオンの検出強度の平均値を1として規格化した値を示している。図3において、線21AでC6イオンの検出強度を示し、線21BでC3イオンの検出強度を示し、線21CでSiC4イオンの検出強度を示し、線21DでSiCイオンの検出強度を示し、線21EでSi2イオンの検出強度を示す。また、図3において、領域22Aで主にグラフェン膜13が存在している領域を示し、領域22Bで主にグラフェン膜13とベース部12との界面12Bの領域を示し、領域22Cで主にベース部12が存在している領域を示す。
飛行時間型二次イオン質量分析(TOF-SIMS)については、設備として、例えばION-TOF社製のTOF.SIMS 5が採用される。質量分析計としては、飛行時間2次イオン質量分析計を用い、1次イオンとしてビスマスイオンを用い、スパッタイオンとしてセシウムイオンを用いた。スパッタレートとしては、SiO2の標準試料による深さ方向を指標とし、深さ分解能を0.01~0.15nm/point、測定深さを上記標準試料による10nm以上で行った。測定面積については、検出されるC6イオンが露出面13AからC6イオンの検出強度の最大値が検出される位置までの積層体11の厚み方向の深さが、0nmを超えて2.5nm以下に収まる測定点において、25~2500μm2の平均プロファイルを取得することにより行った。
図3を参照して、実施の形態1における積層体11については、飛行時間型二次イオン質量分析により求めた積層体11の深さ方向のイオン質量分布において、C6イオンの検出強度は、露出面13Aから0nmを超えて2.5nm以下の深さで最大値を有する。C3イオンの検出強度は、露出面13Aから0nmを超えて3.0nm以下の深さで最大値を有する。SiC4イオンの検出強度は、露出面13Aから0.5nm以上5.0nm以下の深さで最大値を有する。SiCイオンの検出強度は、露出面13Aから0.5nm以上10.0nm以下の深さで最大値を有する。Si2イオンの検出強度は、露出面13Aから0.5nm以上10.0nm以下の深さで最大値を有する。SiC4イオンの検出強度の最大値を、積層体11の厚み方向において露出面13Aからの距離が8nm以上12nm以下である領域におけるSiC4イオンの検出強度の平均値で除した値は、1以上3.5以下である。
具体的には、実施の形態1の積層体11における露出面13AからC6イオンの検出強度の最大値が検出される位置までの積層体11の厚み方向の距離は約0.4nmである。実施の形態1の積層体11における露出面13AからC3イオンの検出強度の最大値が検出される位置までの積層体11の厚み方向の距離は約1.1nmである。実施の形態1の積層体11における露出面13AからSiC4イオンの検出強度の最大値が検出される位置までの積層体11の厚み方向の距離は約1.7nmである。実施の形態1の積層体11における露出面13AからSiCイオンの検出強度の最大値が検出される位置までの積層体11の厚み方向の距離は約8nmである。実施の形態1の積層体11における露出面13AからSi2イオンの検出強度の最大値が検出される位置までの積層体11の厚み方向の距離は約8nmである。SiC4イオンの検出強度の最大値を、積層体11の厚み方向において露出面13Aからの距離が8nm以上12nm以下である領域におけるSiC4イオンの検出強度の平均値で除した値は、約1.8である。
図4は、実施の形態1における積層体11を用いて製造されるトランジスタにおいて、ゲート電圧を変化させた場合のドレイン電圧とドレイン電流との関係を示すグラフである。図4において、縦軸は、ドレイン電流(A)を示し、横軸は、ドレイン電圧(V)を示す。また、図4において、線23Aは、ゲート電圧が10Vの場合を示し、線23Bは、ゲート電圧が5Vの場合を示し、線23Cは、ゲート電圧が0Vの場合を示し、線23Dは、ゲート電圧が-5Vの場合を示し、線23Eは、ゲート電圧が-10Vの場合を示す。
図4を参照して、ゲート電圧を-10Vから10Vまで5Vずつ変化させた場合において、印加するドレイン電圧の大きさに応じて流れるドレイン電流が変化している。すなわち、変調特性が向上されている。
図5は、本開示の範囲外である積層体の飛行時間型二次イオン質量分析の結果を示すグラフである。縦軸および横軸については、図3に示す場合と同様である。図5において、線26AでC6イオンの検出強度を示し、線26BでC3イオンの検出強度を示し、線26CでSiC4イオンの検出強度を示し、線26DでSiCイオンの検出強度を示し、線26EでSi2イオンの検出強度を示す。また、図6において、領域27Aで主にグラフェン膜が存在している領域を示し、領域27Bで主にグラフェン膜とベース部との界面の領域を示し、領域27Cで主にベース部が存在している領域を示す。
図5に示す積層体の場合、飛行時間型二次イオン質量分析において、露出面からC6イオンの強度の最大値が検出される位置までの積層体の厚み方向の距離は約3.5nmであり、2.5nmよりも長い。露出面からC3イオンの強度の最大値が検出される位置までの積層体の厚み方向の距離は約4nmであり、3.0nmよりも長い。露出面からのSiC4イオンの強度、露出面からのSiCイオンの強度、露出面からのSi2イオンの強度は徐々に増え続け、いずれも露出面から強度の最大値が検出される位置までの距離が12nmよりも長い。
図6は、図5に示す飛行時間型二次イオン質量分析の特徴を有する積層体を用いて製造されるトランジスタにおいて、ゲート電圧を変化させた場合のドレイン電圧とドレイン電流との関係を示すグラフである。図6において、縦軸および横軸については、図4に示す場合と同様である。また、図6において、線28Aは、ゲート電圧が10Vの場合を示し、線28Bは、ゲート電圧が5Vの場合を示し、線28Cは、ゲート電圧が0Vの場合を示し、線28Dは、ゲート電圧が-5Vの場合を示し、線28Eは、ゲート電圧が-10Vの場合を示す。
図6を参照して、線28B、線28C、線28D、線28Eはほとんど重なっている状態である。すなわち、ゲート電圧を-10Vから5Vまで5Vずつ変化させた場合において、印加するドレイン電圧の大きさに応じて流れるドレイン電流がほとんど変化していない。このような積層体を含む電子素子は、高い変調特性が得られない。
なお、積層体11において、C6イオンの検出強度は、露出面から0nmを超えて1.5nm以下の深さで最大値を有する。このような積層体11は、グラフェン膜13が露出面13A側により近く配置しているため、変調特性をより向上させることができる。なお、C6イオンの検出強度が、露出面13Aから0nmを超えて1.0nm以下の深さで最大値を有する構成として、さらに変調特性を向上させてもよい。
また、積層体11において、C3イオンの検出強度は、露出面13Aから0nmを超えて2.0nm以下の深さで最大値を有する。このような積層体11は、グラフェン膜13が露出面13A側により近く配置しているため、変調特性をより向上させることができる。なお、C3イオンの検出強度が、露出面13Aから0nmを超えて1.0nm以下の深さで最大値を有する構成として、さらに変調特性を向上させてもよい。
また、積層体11において、SiC4イオンの検出強度は、露出面13Aから0.5nm以上3.5nm以下の深さで最大値を有する。このような積層体11は、グラフェン膜13とベース部12との界面12Bが露出面13A側により近く配置しているため、変調特性をより向上させることができる。なお、SiC4イオンの検出強度が、露出面13Aから0.5nm以上3.5nm以下の深さで最大値を有する構成として、さらに変調特性を向上させてもよい。
また、積層体11において、SiC4イオンの検出強度の最大値を、積層体11の厚み方向において露出面13Aからの距離が8nm以上12nm以下である領域におけるSiC4イオンの検出強度の平均値で除した値は、1以上2.5以下である。このような積層体11は、グラフェン膜13とベース部12との界面12Bの結晶性および界面12Bに存在するSiとCとからなる分子の量をより適切にすることができるため、変調特性をより向上させることができる。
また、積層体11において、SiCイオンの検出強度は、露出面13Aから0.5nm以上8.0nm以下の深さで最大値を有する。Si2イオンの検出強度は、露出面13Aから0.5nm以上8.0nm以下の深さで最大値を有する。このような積層体11は、SiCからなるベース部12を露出面13Aから適度に遠ざけて配置しているため、変調特性をより向上させることができる。なお、SiCイオンの検出強度は、露出面13Aから0.5nm以上1.5nm以下の深さで最大値を有してもよい。また、Si2イオンの検出強度は、露出面13Aから0.5nm以上1.5nm以下の深さで最大値を有してもよい。このようにすることにより、さらに変調特性を向上させることができる。
なお、上記の実施の形態においては、グラフェン膜13の原子層数を1以上5以下としたが、必要に応じてグラフェン膜13の原子層数が6以上であるものを適用してもよい。
次に、図7~図9を参照して、実施の形態1における積層体11の製造方法の一例の概要について説明する。
図7は、実施の形態1における積層体11の製造方法の代表的な工程を示すフローチャートである。図7を参照して、実施の形態1における積層体11の製造方法では、まず工程(S10)として原料基板準備工程が実施される。図8は、積層体11の製造方法を示すための概略断面図である。図8を参照して、この工程(S10)では、例えば、直径2インチ(50.8mm)の6H-SiCからなる原料基板31が準備される。具体的には、例えばSiCからなるインゴットをスライスすることにより、SiCからなる原料基板31が得られる。原料基板31の表面が研磨された後、洗浄等のプロセスを経て主面の平坦性および清浄性が確保される。原料基板31は、第1主面31Aを有する。第1主面31Aは、原料基板31を構成するSiCのカーボン面である。
次に、工程(S20)としてグラフェン化工程が実施される。この工程(S20)は、例えば図9に示す加熱装置を用いて実施することができる。図9は、加熱装置の構造を示す概略断面図である。図9を参照して、加熱装置41は、本体部42と、サセプタ43と、カバー部材44と、気体導入管45と、気体排出管46とを備える。
本体部42は、中空円筒状の形状を有する側壁部42Aと、側壁部42Aの第1の端部を閉塞する底壁部42Bと、側壁部42Aの第2の端部を閉塞する上壁部42Cとを含む。本体部42の内部の底壁部42B上には、サセプタ43が配置される。サセプタ43は、原料基板31を保持するための基板保持面43Aを有する。
本体部42の内部には、サセプタ43を覆うためのカバー部材44が配置される。カバー部材44は、たとえば一対の端部のうちの一方の端部が閉塞され、他方の端部が開口する中空円筒状の形状を有する。カバー部材44の他方の端部側が底壁部42Bに接触するようにカバー部材44が配置される。サセプタ43およびサセプタ43上の原料基板31は、カバー部材44および本体部42の底壁部42Bにより取り囲まれる。カバー部材44および本体部42の底壁部42Bにより取り囲まれる空間である閉塞空間43C内に、サセプタ43およびサセプタ43上の原料基板31が配置される。カバー部材44の上壁面44Aと、原料基板31の第1主面31Aとが対向する。
ここで、上記した実施の形態1における積層体11を得るための手法として、例えば、第1主面31Aと対向するカバー部材44の上壁面44Aを、他の部分よりも粗くする。具体的には、後述する加熱温度や処理時間等にもよるが、上壁面44Aの表面粗さを、カバー部材44の側壁面44Bの表面粗さの2倍程度とする。このようにすることにより、第1主面31Aからの珪素原子を離脱させる昇華の速度を速くして、実施の形態1における積層体11を得ることが容易となる。
気体導入管45および気体排出管46は、本体部42の上壁部42Cに接続される。気体導入管45および気体排出管46は、上壁部42Cに形成された貫通孔に一方の端部において接続される。気体導入管45の他方の端部は、不活性ガスを保持するガス保持部(図示しない)に接続される。実施の形態1では、ガス保持部にはアルゴンが保持される。気体排出管46の他方の端部は、ポンプ等の排気装置(図示しない)に接続される。
工程(S20)は、加熱装置41を用いて以下のように実施することができる。まず、サセプタ43の基板保持面43Aに工程(S10)において準備された原料基板31が配置される。次に、サセプタ43および原料基板31を覆うように、カバー部材44が底壁部42B上に配置される。これにより、サセプタ43およびサセプタ43上の原料基板31は、カバー部材44および本体部42の底壁部42Bにより取り囲まれる。
次に、気体導入管45に取り付けられたバルブ(図示しない)が閉じた状態で気体排出管46に取り付けられたバルブ(図示しない)が開いた状態とされる。そして、気体排出管46に接続された排気装置が作動することにより、本体部42の内部の気体が矢印F2に沿って気体排出管46から排出される。これにより、本体部42の内部が減圧される。ここで、サセプタ43および原料基板31は、カバー部材44および本体部42の底壁部42Bにより取り囲まれているものの、カバー部材44と底壁部42Bとは接合されているわけではない。そのため、本体部42の内部の減圧が進行すると、閉塞空間43Cの内部と外部との圧力差によりカバー部材44と底壁部42Bとのわずかな隙間から閉塞空間43C内の気体が排出される。その結果、閉塞空間43C内も減圧される。
次に、排気装置の動作が停止されると共に、気体導入管45に取り付けられたバルブが開いた状態とされる。これにより、ガス保持部に保持されているアルゴンが、気体導入管45を通って矢印F1に沿って本体部42の内部に導入される。ここで、本体部42内の圧力が上昇すると、閉塞空間43Cの内部と外部との圧力差によりカバー部材44と底壁部42Bとのわずかな隙間から内部にアルゴンが侵入する。このようにして、本体部42の内部の気体が、アルゴンにより置換される。本体部42の内部のアルゴンの圧力が常圧(大気圧)にまで上昇すると、余剰のアルゴンが気体排出管46から排出されることにより、内部の圧力が常圧に維持される。すなわち、本体部42の内部が、常圧のアルゴン雰囲気に維持される。
次に、原料基板31が加熱される。原料基板31は、例えば本体部42が加熱されることにより加熱される。本体部42は、例えば誘導加熱により加熱されてもよい。原料基板31は、例えば常圧のアルゴン中において1300℃以上1800℃以下の温度に加熱される。具体的な加熱処理の内容として、例えば1700℃で10分間加熱してもよい。これにより、図8を参照して、SiCからなる原料基板31の第1主面31A側から珪素原子が離脱し、第1主面31Aを含む表層部がグラフェンに変換される。ここで、上記加熱により、第1主面31Aを含む領域の原子配列は、原料基板31を構成するSiCの原子配列に対して配向する。その結果、第1主面31Aが変換されて生成するグラフェンの原子配列は、原料基板31を構成するSiCの原子配列に対して配向する。このようにして、図1を参照して、SiCからなるベース部12と、ベース部12の第1主面12A上に配置され、ベース部12を構成するSiCの原子配列に対して配向する原子配列を有するグラフェン膜13と、を備える積層体11が得られる。
なお、このようにして得られる積層体11については、グラフェン膜13とSiCからなるベース部12との密着性が良好である。また、グラフェン膜13を原料基板31の全面に形成することができる。したがって、量産性が求められるトランジスタのような電子素子を製造する際に好適である。
(実施の形態2)
次に、上記実施の形態1の積層体11を用いて作製される電子素子の一例であるFET(Field Effect Transister)について説明する。図10は、実施の形態2におけるFETの概略断面図である。図10を参照して、実施の形態2におけるFET15は、上記実施の形態1の積層体11を用いて作製されたものである。FET15は、実施の形態1と同様に積層されたベース部12およびグラフェン膜13を備える積層体11を含む。FET15は、さらに第1電極としてのソース電極16と、ソース電極16とは離れて配置される第2電極としてのドレイン電極17と、ソース電極16およびドレイン電極17と離れて配置される第3電極としてのゲート電極18と、ゲート絶縁膜19と、を含む。
次に、上記実施の形態1の積層体11を用いて作製される電子素子の一例であるFET(Field Effect Transister)について説明する。図10は、実施の形態2におけるFETの概略断面図である。図10を参照して、実施の形態2におけるFET15は、上記実施の形態1の積層体11を用いて作製されたものである。FET15は、実施の形態1と同様に積層されたベース部12およびグラフェン膜13を備える積層体11を含む。FET15は、さらに第1電極としてのソース電極16と、ソース電極16とは離れて配置される第2電極としてのドレイン電極17と、ソース電極16およびドレイン電極17と離れて配置される第3電極としてのゲート電極18と、ゲート絶縁膜19と、を含む。
ソース電極16は、露出面13Aに接触して形成される。ソース電極16は、グラフェン膜13とオーミック接触可能な導電体、例えばNi(ニッケル)/Au(金)からなっている。ドレイン電極17は、露出面13Aに接触して形成される。ドレイン電極17は、グラフェン膜13とオーミック接触可能な導電体、例えばNi/Auからなっている。
ソース電極16とドレイン電極17との間に位置するグラフェン膜13の露出面13Aを覆うように、ゲート電極18が形成される。ゲート絶縁膜19は、ソース電極16とドレイン電極17との間に位置する露出面13Aを覆うと共に、ソース電極16とドレイン電極17の上部表面(グラフェン膜13に接触する側とは反対側の主面)の一部を覆う領域にまで延在する。ゲート絶縁膜19は、例えば窒化珪素(SiN)、酸化アルミニウム(Al2O3)等の絶縁体からなっている。
ゲート電極18は、ゲート絶縁膜19上に接触するように配置される。ゲート電極18は、ソース電極16とドレイン電極17との間に位置する露出面13Aに対応する領域に配置される。ゲート電極18は、導電体、例えばNi/Auからなっている。
このFET15において、ゲート電極18に印加される電圧が閾値電圧未満の状態、すなわち、FET15がオフの状態では、ソース電極16とドレイン電極17との間(チャネル領域)に位置するグラフェン膜13にはキャリアとなる電子が十分に存在せず、ソース電極16とドレイン電極17との間に電圧が印加されても非導通の状態が維持される。一方、ゲート電極18に閾値電圧以上の電圧が印加されてFET15がオンの状態となると、チャネル領域にキャリアとなる電子が生成する。その結果、キャリアとなる電子が生成したチャネル領域によってソース電極16とドレイン電極17とが電気的に接続された状態となる。このような状態でソース電極16とドレイン電極17との間に電圧が印加されると、ソース電極16とドレイン電極17との間に電流が流れる。
ここで、実施の形態2のFET15では、ソース電極16とドレイン電極17とが、上記実施の形態1において説明した積層体11の露出面13A上に形成される。このような積層体11を含むFET15は、変調特性が向上されている。
次に、図1および図11を参照して、実施の形態2のFET15の製造方法について説明する。図11は、グラフェン膜を含むFET15の製造方法の代表的な工程を示すフローチャートである。図11を参照して、実施の形態2のFET15の製造方法では、まず工程(S110)として積層体準備工程が実施される。この工程(S110)では、上記実施の形態1の積層体11が準備される(図1参照)。積層体11は、上記実施の形態1において説明した製造方法により製造することができる。
次に、図11を参照して、工程(S120)としてオーミック電極形成工程が実施される。この工程(S120)では、図1および図12を参照して、積層体11の露出面13Aに接触するようにソース電極16およびドレイン電極17が形成される。ソース電極16およびドレイン電極17は、例えばグラフェン膜13の露出面13A上に、ソース電極16およびドレイン電極17が形成されるべき領域に対応する開口を有するレジストからなるマスク層を形成し、ソース電極16およびドレイン電極17を構成する導電体(例えばNi/Au)からなる導電膜を形成した後、リフトオフを実施することにより形成することができる。
次に、図11を参照して、工程(S130)として絶縁膜形成工程が実施される。この工程(S130)では、図12および図13を参照して、ソース電極16とドレイン電極17との間に位置するグラフェン膜13の露出面13A、ソース電極16の積層体11とは反対側の主面およびドレイン電極17の積層体11とは反対側の主面を覆うように、絶縁膜20が形成される。絶縁膜20は、例えばCVD法により形成することができる。絶縁膜20を構成する材料としては、例えば窒化珪素(SiN)を採用することができる。
次に、図11を参照して、工程(S140)としてゲート電極形成工程が実施される。この工程(S140)では、図13および図14を参照して、ソース電極16とドレイン電極17との間に位置する露出面13Aを覆う絶縁膜20上に接触するように、ゲート電極18が形成される。ゲート電極18は、例えばゲート電極18が形成されるべき領域に対応する開口を有するレジストからなるマスク層を形成し、ゲート電極18を構成する導電体(例えばNi/Au)からなる導電膜を形成した後、リフトオフを実施することにより形成することができる。
次に、図11を参照して、工程(S150)としてコンタクトホール形成工程が実施される。この工程(S150)では、図14および図10を参照して、ソース電極16上およびドレイン電極17上に位置する絶縁膜20を除去することにより、ソース電極16およびドレイン電極17と配線とのコンタクトを可能にするためのコンタクトホールが形成される。具体的には、例えばソース電極16上およびドレイン電極17上に対応する領域に開口を有するマスクを形成し、開口から露出する絶縁膜20をエッチングにより除去する。これにより、コンタクトホールが形成されると共に、残存する絶縁膜20は、ゲート絶縁膜19となる。ゲート絶縁膜19は、ソース電極16とドレイン電極17との間に位置する露出面13Aを覆うと共に、ソース電極16およびドレイン電極17の上部表面(グラフェン膜13に接触する側とは反対側の主面)の一部を覆う領域にまで延在する。
以上の工程により、実施の形態2におけるFET15が完成する。その後、例えば配線が形成され、ダイシングにより各電子素子に分離される。
なお、上記の実施の形態においては、積層体11は、SiCの第1主面から珪素原子を離脱させることにより製造することとしたが、これに限らず、例えばSiCとグラフェン膜とを貼り合わせるようにして積層体11を製造することにしてもよい。また、原料基板31において、カーボン面ではなくシリコン面から珪素原子を離脱させることとしてもよい。
今回開示された実施の形態はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本開示の範囲は上記した説明ではなく、請求の範囲によって規定され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
11 積層体
12 ベース部
12A,13B,31A 主面
12B 界面
13 グラフェン膜
13A 露出面
15 FET
16 ソース電極
17 ドレイン電極
18 ゲート電極
19 ゲート絶縁膜
20 絶縁膜
21A,21B,21C,21D,21E,23A,23B,23C,23D,23E,26A,26B,26C,26D,26E,28A,28B,28C,28D,28E 線
22A,22B,22C,27A,27B,27C 領域
31 原料基板
41 加熱装置
42 本体部
42A 側壁部
42B 底壁部
42C 上壁部
43 サセプタ
43A 基板保持面
43C 閉塞空間
44 カバー部材
44A 上壁面
44B 側壁面
45 気体導入管
46 気体排出管
12 ベース部
12A,13B,31A 主面
12B 界面
13 グラフェン膜
13A 露出面
15 FET
16 ソース電極
17 ドレイン電極
18 ゲート電極
19 ゲート絶縁膜
20 絶縁膜
21A,21B,21C,21D,21E,23A,23B,23C,23D,23E,26A,26B,26C,26D,26E,28A,28B,28C,28D,28E 線
22A,22B,22C,27A,27B,27C 領域
31 原料基板
41 加熱装置
42 本体部
42A 側壁部
42B 底壁部
42C 上壁部
43 サセプタ
43A 基板保持面
43C 閉塞空間
44 カバー部材
44A 上壁面
44B 側壁面
45 気体導入管
46 気体排出管
Claims (9)
- 炭化珪素を含み、第1主面を有するベース部と、
前記第1主面上に配置され、前記ベース部が位置する側と反対側の主面である露出面を有するグラフェン膜と、を備える積層体において、
一次イオンとしてビスマスイオンを用い、スパッタイオンとしてセシウムイオンを用いた飛行時間型二次イオン質量分析により求めた前記積層体の深さ方向のイオン質量分布において、
C6イオンの検出強度は、前記露出面から0nmを超えて2.5nm以下の深さで最大値を有し、
C3イオンの検出強度は、前記露出面から0nmを超えて3.0nm以下の深さで最大値を有し、
SiC4イオンの検出強度は、前記露出面から0.5nm以上5.0nm以下の深さで最大値を有し、
SiCイオンの検出強度は、前記露出面から0.5nm以上10.0nm以下の深さで最大値を有し、
Si2イオンの検出強度は、前記露出面から0.5nm以上10.0nm以下の深さで最大値を有し、
前記SiC4イオンの検出強度の最大値を、前記積層体の厚み方向において前記露出面からの距離が8nm以上12nm以下である領域における前記SiC4イオンの検出強度の平均値で除した値は、1以上3.5以下である、積層体。 - 前記C6イオンの検出強度は、前記露出面から0nmを超えて1.5nm以下の深さで最大値を有する、請求項1に記載の積層体。
- 前記C3イオンの検出強度は、前記露出面から0nmを超えて2.0nm以下の深さで最大値を有する、請求項1または請求項2に記載の積層体。
- 前記SiC4イオンの検出強度は、前記露出面から0.5nm以上3.5nm以下の深さで最大値を有する、請求項1から請求項3のいずれか1項に記載の積層体。
- 前記SiC4イオンの検出強度の最大値を、前記積層体の厚み方向において前記露出面からの距離が8nm以上12nm以下である領域における前記SiC4イオンの検出強度の平均値で除した値は、1以上2.5以下である、請求項1から請求項4のいずれか1項に記載の積層体。
- 前記SiCイオンの検出強度は、前記露出面から0.5nm以上8.0nm以下の深さで最大値を有し、
前記Si2イオンの検出強度は、前記露出面から0.5nm以上8.0nm以下の深さで最大値を有する、請求項1から請求項5のいずれか1項に記載の積層体。 - 前記グラフェン膜の原子層数は、1以上5以下である、請求項1から請求項6のいずれか1項に記載の積層体。
- 前記第1主面は、炭化珪素のカーボン面である、請求項1から請求項7のいずれか1項に記載の積層体。
- 請求項1から請求項8のいずれか1項に記載の積層体と、
前記露出面上に配置される第1電極と、
前記露出面上に前記第1電極とは離れて配置される第2電極と、を備える、電子素子。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019012044 | 2019-01-28 | ||
JP2019012044 | 2019-01-28 | ||
PCT/JP2019/037057 WO2020158041A1 (ja) | 2019-01-28 | 2019-09-20 | 積層体および電子素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020158041A1 JPWO2020158041A1 (ja) | 2021-12-02 |
JP7173171B2 true JP7173171B2 (ja) | 2022-11-16 |
Family
ID=71841030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020569360A Active JP7173171B2 (ja) | 2019-01-28 | 2019-09-20 | 積層体および電子素子 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11884546B2 (ja) |
JP (1) | JP7173171B2 (ja) |
WO (1) | WO2020158041A1 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5990145B2 (ja) * | 2013-08-30 | 2016-09-07 | 日本電信電話株式会社 | グラフェン製造方法 |
US10580869B2 (en) * | 2016-04-19 | 2020-03-03 | Sumitomo Electric Industries, Ltd. | Stacked body including graphene film and electronic device including graphene film |
-
2019
- 2019-09-20 JP JP2020569360A patent/JP7173171B2/ja active Active
- 2019-09-20 US US17/421,057 patent/US11884546B2/en active Active
- 2019-09-20 WO PCT/JP2019/037057 patent/WO2020158041A1/ja active Application Filing
Non-Patent Citations (2)
Title |
---|
吹留博一,基板相互作用を援用したグラフェンのナノ構造・物性制御,表面科学,Vol.33,No.10,2012,日本,2012年08月02日,pp.546-551,https://www.jstage.jst.go.jp/article/jsssj/33/10/33_546/_article/-char/ja/,特集「カーボン系材料の特異な表面科学」 |
徳光, 永輔,半導体コンタクトを用いたグラフェンチャネルトランジスタの電流制御,科学研究費助成事業研究成果報告書:1-5,日本,JAIST,2014年06月06日,http://hdl.handle.net/10119/12200 |
Also Published As
Publication number | Publication date |
---|---|
US11884546B2 (en) | 2024-01-30 |
JPWO2020158041A1 (ja) | 2021-12-02 |
US20220064005A1 (en) | 2022-03-03 |
WO2020158041A1 (ja) | 2020-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8525274B2 (en) | Semiconductor device and method of manufacturing the same | |
TWI515896B (zh) | 自對準石墨烯電晶體 | |
CN103459137B (zh) | 用于石墨烯mosfet的氮化物栅极电介质 | |
WO2013178027A1 (zh) | 绝缘栅场效应晶体管及其制造方法 | |
JP2018082190A (ja) | 炭化ケイ素装置におけるオーミック接触のためのシステム及び方法 | |
JP7047250B2 (ja) | 炭化珪素半導体素子の製造方法 | |
CN104103684A (zh) | 半导体器件和制造方法 | |
WO2008018342A1 (fr) | Dispositif semi-conducteur au carbure de silicium et son procédé de fabrication | |
US20190081166A1 (en) | Gate-all-around device and method for fabricating the same | |
CN103597582B (zh) | 氮化物半导体装置及其制造方法 | |
JP7173171B2 (ja) | 積層体および電子素子 | |
KR20190028260A (ko) | 게이트 올 어라운드 소자 및 이를 제조하는 방법 | |
US20150325667A1 (en) | Semiconductor device and manufacturing method | |
US10083831B2 (en) | Substrate and electronic device | |
US10529807B2 (en) | Stacked body and electronic device | |
JP7443905B2 (ja) | 積層体および電子素子 | |
JP2021138559A (ja) | 積層体および電子素子 | |
CN112951899A (zh) | 环形MIS栅增强型AlGaN沟道异质结功率器件及其制备方法 | |
US20160079407A1 (en) | Semiconductor device | |
JP7342949B2 (ja) | 積層体、電子素子および積層体の製造方法 | |
CN107419237B (zh) | 半导体装置的制造方法和半导体装置 | |
CN104885194B (zh) | 半导体装置及半导体装置的制造方法 | |
JP5329606B2 (ja) | 窒化物半導体装置の製造方法 | |
JP2018163928A (ja) | 半導体装置の製造方法 | |
JP6229443B2 (ja) | 炭化珪素半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221017 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7173171 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |