JP7167623B2 - 化合物半導体装置及びその製造方法、検波器、エネルギーハーベスタ - Google Patents
化合物半導体装置及びその製造方法、検波器、エネルギーハーベスタ Download PDFInfo
- Publication number
- JP7167623B2 JP7167623B2 JP2018199190A JP2018199190A JP7167623B2 JP 7167623 B2 JP7167623 B2 JP 7167623B2 JP 2018199190 A JP2018199190 A JP 2018199190A JP 2018199190 A JP2018199190 A JP 2018199190A JP 7167623 B2 JP7167623 B2 JP 7167623B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- nanowire diodes
- nanowire
- diodes
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は、化合物半導体装置及びその製造方法、検波器、エネルギーハーベスタに関する。
例えば、検波器やエネルギーハーベスタには、通常、ショットキーダイオードが用いられる。
より検波感度や変換効率を高くするために、図１４に示すようなバンド間トンネル現象を利用したバックワードダイオードが用いられる場合もある。
より検波感度や変換効率を高くするために、図１４に示すようなバンド間トンネル現象を利用したバックワードダイオードが用いられる場合もある。
ところで、ダイオードを高効率化するためには、ｐｎ接合部の面積を縮小して接合容量を抑制することが効果的である。
通常のメサ型のダイオードではｐｎ接合部の面積を縮小するのにも限界があるため、ダイオードをナノワイヤ化することでｐｎ接合部の面積を縮小することが考えられる（例えば図１５参照）。
通常のメサ型のダイオードではｐｎ接合部の面積を縮小するのにも限界があるため、ダイオードをナノワイヤ化することでｐｎ接合部の面積を縮小することが考えられる（例えば図１５参照）。
しかしながら、この場合、ナノワイヤダイオードの周囲には絶縁膜が設けられるため、ｐｎ接合部に絶縁膜による寄生容量が追加されてしまう（例えば図１６参照）。
また、抵抗を小さくするために複数のナノワイヤダイオードを用いることも考えられるが、この場合、隣接するナノワイヤダイオード間に絶縁膜による寄生容量が追加されてしまうため、さらに寄生容量が大きくなってしまう（例えば図１７参照）。
また、抵抗を小さくするために複数のナノワイヤダイオードを用いることも考えられるが、この場合、隣接するナノワイヤダイオード間に絶縁膜による寄生容量が追加されてしまうため、さらに寄生容量が大きくなってしまう（例えば図１７参照）。
本発明は、ナノワイヤダイオードの周囲の絶縁膜による寄生容量を低減することを目的とする。
１つの態様では、化合物半導体装置は、基板の上方に設けられた第１導電型半導体と、第１導電型半導体の上方に接合された第２導電型半導体とを有する複数のナノワイヤダイオードと、複数のナノワイヤダイオードのうち最外周に位置する複数の最外周ナノワイヤダイオードの周囲に設けられた絶縁膜とを備え、複数のナノワイヤダイオードのそれぞれを構成する第２導電型半導体は、少なくとも上部が互いに接触しており、複数のナノワイヤダイオードのうち複数の最外周ナノワイヤダイオードの内側に位置する複数の内側ナノワイヤダイオードのそれぞれを構成する第２導電型半導体が複数の内側ナノワイヤダイオードのそれぞれを構成する第１導電型半導体よりも大きな水平断面サイズを有することで少なくとも第１導電型半導体の周囲に形成した空間が、空洞として用いられる。
１つの態様では、検波器は、アンテナと、アンテナに接続された化合物半導体装置とを備え、化合物半導体装置は、基板の上方に設けられた第１導電型半導体と、第１導電型半導体の上方に接合された第２導電型半導体とを有する複数のナノワイヤダイオードと、複数のナノワイヤダイオードのうち最外周に位置する複数の最外周ナノワイヤダイオードの周囲に設けられた絶縁膜とを備え、複数のナノワイヤダイオードのそれぞれを構成する第２導電型半導体は、少なくとも上部が互いに接触しており、複数のナノワイヤダイオードのうち複数の最外周ナノワイヤダイオードの内側に位置する複数の内側ナノワイヤダイオードのそれぞれを構成する第２導電型半導体が複数の内側ナノワイヤダイオードのそれぞれを構成する第１導電型半導体よりも大きな水平断面サイズを有することで少なくとも第１導電型半導体の周囲に形成した空間が、空洞として用いられる。
１つの態様では、エネルギーハーベスタは、アンテナと、アンテナに接続され、化合物半導体装置を含む電力変換器とを備え、化合物半導体装置は、基板の上方に設けられた第１導電型半導体と、第１導電型半導体の上方に接合された第２導電型半導体とを有する複数のナノワイヤダイオードと、複数のナノワイヤダイオードのうち最外周に位置する複数の最外周ナノワイヤダイオードの周囲に設けられた絶縁膜とを備え、複数のナノワイヤダイオードのそれぞれを構成する第２導電型半導体は、少なくとも上部が互いに接触しており、複数のナノワイヤダイオードのうち複数の最外周ナノワイヤダイオードの内側に位置する複数の内側ナノワイヤダイオードのそれぞれを構成する第２導電型半導体が複数の内側ナノワイヤダイオードのそれぞれを構成する第１導電型半導体よりも大きな水平断面サイズを有することで少なくとも第１導電型半導体の周囲に形成した空間が、空洞として用いられる。
１つの態様では、化合物半導体装置の製造方法は、基板の上方に設けられた第１導電型半導体と、第１導電型半導体の上方に接合された第２導電型半導体とを有する複数のナノワイヤダイオードを形成する工程と、複数のナノワイヤダイオードのうち最外周に位置する複数の最外周ナノワイヤダイオードの周囲に設けられるように絶縁膜を形成する工程とを含み、複数のナノワイヤダイオードを形成する工程において、複数のナノワイヤダイオードのそれぞれを構成する第２導電型半導体が少なくとも上部で互いに接触し、かつ、複数のナノワイヤダイオードのうち複数の最外周ナノワイヤダイオードの内側に位置する複数の内側ナノワイヤダイオードのそれぞれを構成する第２導電型半導体が複数の内側ナノワイヤダイオードのそれぞれを構成する導電型半導体よりも大きな水平断面サイズを有することで少なくとも第１導電型半導体の周囲に形成した空間が、空洞として用いられるように、複数のナノワイヤダイオードを形成する。
１つの側面として、ナノワイヤダイオードの周囲の絶縁膜による寄生容量を低減することができるという効果を有する。
以下、図面により、本発明の実施の形態にかかる化合物半導体装置及びその製造方法、検波器、エネルギーハーベスタについて、図１～図４１を参照しながら説明する。
本実施形態にかかる化合物半導体装置は、ナノワイヤからなるダイオード（ナノワイヤダイオード）を含む化合物半導体装置である。
このため、化合物半導体装置を、ナノワイヤ半導体装置又はナノワイヤ型の半導体装置ともいう。また、ナノワイヤダイオードを、ナノワイヤ型ダイオードともいう。特に、抵抗を下げるために複数のナノワイヤダイオードを備える化合物半導体装置である。
本実施形態にかかる化合物半導体装置は、ナノワイヤからなるダイオード（ナノワイヤダイオード）を含む化合物半導体装置である。
このため、化合物半導体装置を、ナノワイヤ半導体装置又はナノワイヤ型の半導体装置ともいう。また、ナノワイヤダイオードを、ナノワイヤ型ダイオードともいう。特に、抵抗を下げるために複数のナノワイヤダイオードを備える化合物半導体装置である。
ここでは、ダイオード（整流素子）は、例えばバンド間トンネルダイオードであって、ナノワイヤ化したトンネルダイオードである。
特に、より検波感度や変換効率が高くするために、バンド間トンネル現象を利用したバックワードダイオードである（例えば図１４参照）。このため、ナノワイヤダイオードを、ナノワイヤ型バックワードダイオードともいう。
特に、より検波感度や変換効率が高くするために、バンド間トンネル現象を利用したバックワードダイオードである（例えば図１４参照）。このため、ナノワイヤダイオードを、ナノワイヤ型バックワードダイオードともいう。
本実施形態の化合物半導体装置は、例えば図１に示すように、基板１の上方に設けられた第１導電型半導体２と、第１導電型半導体２の上方に接合された第２導電型半導体３とを有する複数のナノワイヤダイオード４と、複数のナノワイヤダイオード４の周囲に設けられた絶縁膜（層間絶縁膜）５とを備える。
なお、ナノワイヤダイオード４は、円柱状又は六角柱状の形状となる。また、図１では、上部電極、下部電極、コンタクト配線等は図示を省略している。また、図１中、符号８はＡｕ触媒を示しており、符号９は絶縁膜としてのＳｉＯ２膜を示している。
なお、ナノワイヤダイオード４は、円柱状又は六角柱状の形状となる。また、図１では、上部電極、下部電極、コンタクト配線等は図示を省略している。また、図１中、符号８はＡｕ触媒を示しており、符号９は絶縁膜としてのＳｉＯ２膜を示している。
そして、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体３は、少なくとも上部（上部側面）が互いに接触している。
また、複数のナノワイヤダイオード４のそれぞれを構成する第１導電型半導体２の周囲が空洞になっている。
本実施形態では、基板１は、例えば表面にｎ型ＧａＡｓ層６を有するＧａＡｓ基板（半導体基板）である。高周波動作を考慮すると、表面にｎ型ＧａＡｓ層６を有する半絶縁性ＧａＡｓ基板［例えば半絶縁性ＧａＡｓ（１１１）Ｂ基板］を用いるのが好ましい。
また、複数のナノワイヤダイオード４のそれぞれを構成する第１導電型半導体２の周囲が空洞になっている。
本実施形態では、基板１は、例えば表面にｎ型ＧａＡｓ層６を有するＧａＡｓ基板（半導体基板）である。高周波動作を考慮すると、表面にｎ型ＧａＡｓ層６を有する半絶縁性ＧａＡｓ基板［例えば半絶縁性ＧａＡｓ（１１１）Ｂ基板］を用いるのが好ましい。
複数のナノワイヤダイオード４は、それぞれ、基板１の上方、ここでは、ｎ型ＧａＡｓ層６上に設けられている。
つまり、複数のナノワイヤダイオード４は、それぞれ、少なくともＩｎＡｓを含むｎ型半導体（第１導電型半導体）２と、少なくともＧａＳｂを含むｐ型半導体（第２導電型半導体）３とからなり、ｎ型ＧａＡｓ層６上に設けられたｎ型半導体２の上方にｐ型半導体３が接合されている。
つまり、複数のナノワイヤダイオード４は、それぞれ、少なくともＩｎＡｓを含むｎ型半導体（第１導電型半導体）２と、少なくともＧａＳｂを含むｐ型半導体（第２導電型半導体）３とからなり、ｎ型ＧａＡｓ層６上に設けられたｎ型半導体２の上方にｐ型半導体３が接合されている。
このため、ｎ型ＧａＡｓ層６は、ＧａＡｓ基板１とｎ型半導体２の間に設けられていることになる。
ここでは、ｎ型半導体２は、ｎ型ＩｎＡｓであり、ｐ型半導体３は、ｐ型ＧａＡｓＳｂである。
なお、これに限られるものではなく、ｎ型半導体２は、少なくともＩｎＡｓを含むものであれば良く、例えばＩｎＧａＡｓなどであっても良い。また、ｐ型半導体３は、少なくともＧａＳｂを含むものであれば良く、例えばＧａＳｂ、ＡｌＧａＳｂなどであっても良い。
ここでは、ｎ型半導体２は、ｎ型ＩｎＡｓであり、ｐ型半導体３は、ｐ型ＧａＡｓＳｂである。
なお、これに限られるものではなく、ｎ型半導体２は、少なくともＩｎＡｓを含むものであれば良く、例えばＩｎＧａＡｓなどであっても良い。また、ｐ型半導体３は、少なくともＧａＳｂを含むものであれば良く、例えばＧａＳｂ、ＡｌＧａＳｂなどであっても良い。
例えば、ｎ型半導体２は、ＩｎＡｓ又はＩｎＧａＡｓからなり、ｐ型半導体３は、ＧａＳｂ、ＧａＡｓＳｂ、ＡｌＧａＳｂからなるものとすれば良い。
また、複数のナノワイヤダイオード４のそれぞれを構成するｎ型半導体２をｎ型ナノワイヤ又はｎ型半導体層ともいい、ｐ型半導体３をｐ型ナノワイヤ又はｐ型半導体層ともいう。また、ナノワイヤをナノワイヤ型半導体又は半導体ナノワイヤともいう。
また、複数のナノワイヤダイオード４のそれぞれを構成するｎ型半導体２をｎ型ナノワイヤ又はｎ型半導体層ともいい、ｐ型半導体３をｐ型ナノワイヤ又はｐ型半導体層ともいう。また、ナノワイヤをナノワイヤ型半導体又は半導体ナノワイヤともいう。
また、ここでは、複数のナノワイヤダイオード４のそれぞれを構成するｎ型半導体２の上方にｐ型半導体３が接合されてｐｎ接合部７が形成されるようにしているが、これに限られるものではなく、複数のナノワイヤダイオード４のそれぞれを構成するｎ型半導体２の上方にｐ型半導体３が接合されていれば良い。
例えば、複数のナノワイヤダイオード４のそれぞれを構成するｎ型半導体２の上部及びｐ型半導体３の下部の少なくとも一方をドーピングされていない部分（アンドーピング部）とし、これらが接合されてｐｉｎ接合部が形成されるようにしても良い。
例えば、複数のナノワイヤダイオード４のそれぞれを構成するｎ型半導体２の上部及びｐ型半導体３の下部の少なくとも一方をドーピングされていない部分（アンドーピング部）とし、これらが接合されてｐｉｎ接合部が形成されるようにしても良い。
絶縁膜５は、例えばＢＣＢからなる層間絶縁膜であり、ここでは、複数のナノワイヤダイオード４の周囲を覆っている。
また、本実施形態では、ｎ型ＧａＡｓ層６は、複数のナノワイヤダイオード４の側方へ延びており、ｎ型ＧａＡｓ層６の複数のナノワイヤダイオード４の側方へ延びている部分に第１電極（下部電極）１０が設けられており、ｐ型半導体３の上側に第２電極１１が設けられている（例えば図１３参照）。また、ｐ型半導体３上にＡｕ触媒８を備える。
また、本実施形態では、ｎ型ＧａＡｓ層６は、複数のナノワイヤダイオード４の側方へ延びており、ｎ型ＧａＡｓ層６の複数のナノワイヤダイオード４の側方へ延びている部分に第１電極（下部電極）１０が設けられており、ｐ型半導体３の上側に第２電極１１が設けられている（例えば図１３参照）。また、ｐ型半導体３上にＡｕ触媒８を備える。
そして、本実施形態では、図１、図２に示すように、複数のナノワイヤダイオード４のそれぞれを構成するｐ型半導体３（ここではｐ－ＧａＡｓＳｂ；ｐ型半導体３の側面）は、全長にわたって互いに接触している。
これは、「複数のナノワイヤダイオード４のそれぞれを構成するｐ型半導体３は、少なくとも上部が互いに接触している」との規定に含まれる。
これは、「複数のナノワイヤダイオード４のそれぞれを構成するｐ型半導体３は、少なくとも上部が互いに接触している」との規定に含まれる。
ここでは、ｐ型半導体３は、ｎ型半導体２よりも断面サイズが大きくなっている。
このように、複数のナノワイヤダイオード４のそれぞれを構成するｐ型半導体３が互いに接触するようにし、側面同士が接続されるようにして、これらの隙間を埋めることで、絶縁膜５を形成するために絶縁材料で埋め込んでも、これらの隙間に絶縁材料が入り込まないようにすることができる。
このように、複数のナノワイヤダイオード４のそれぞれを構成するｐ型半導体３が互いに接触するようにし、側面同士が接続されるようにして、これらの隙間を埋めることで、絶縁膜５を形成するために絶縁材料で埋め込んでも、これらの隙間に絶縁材料が入り込まないようにすることができる。
なお、絶縁材料が入り込まないようにすることができるのであれば、複数のナノワイヤダイオード４のそれぞれを構成するｐ型半導体３とｐ型半導体３の間の隙間は完全に埋められていなくても良い（例えば図２参照）。
但し、確実に絶縁材料が入り込まないようにするには、複数のナノワイヤダイオード４のそれぞれを構成するｐ型半導体３とｐ型半導体３の間の隙間がなくなるように隣接するｐ型半導体同士が接触するようにし、上部を閉じるのが好ましい（例えば図２中、符号Ｘで示す部分を右側に示した図を参照）。
但し、確実に絶縁材料が入り込まないようにするには、複数のナノワイヤダイオード４のそれぞれを構成するｐ型半導体３とｐ型半導体３の間の隙間がなくなるように隣接するｐ型半導体同士が接触するようにし、上部を閉じるのが好ましい（例えば図２中、符号Ｘで示す部分を右側に示した図を参照）。
また、本実施形態では、図３に示すように、複数のナノワイヤダイオード４のうち最外周に位置する複数の最外周ナノワイヤダイオード４Ｘのそれぞれを構成するｎ型半導体２（ここではｎ－ＩｎＡｓ；ｎ型半導体２の側面）は、互いに接触している。
ここでは、ｎ型半導体２の全長にわたって互いに接触しており、ｎ型半導体２の側面同士が接続されている。
ここでは、ｎ型半導体２の全長にわたって互いに接触しており、ｎ型半導体２の側面同士が接続されている。
また、図１、図３に示すように、複数の最外周ナノワイヤダイオード４Ｘの内側に位置する複数の内側ナノワイヤダイオード４Ｙのそれぞれを構成するｎ型半導体２の周囲が空洞になっている。つまり、複数のナノワイヤダイオード４のそれぞれを構成するｎ型半導体２の周囲が空洞になっている。
この場合、最外周を構成する隣り合うナノワイヤダイオード４（４Ｘ）を構成するｎ型半導体２同士は接触しており、その内側に位置する複数のナノワイヤダイオード４（４Ｙ）のそれぞれを構成するｎ型半導体２は適度な間隔で配置され、隣り合うｎ型半導体２の間は間隔があいているものとなる。
この場合、最外周を構成する隣り合うナノワイヤダイオード４（４Ｘ）を構成するｎ型半導体２同士は接触しており、その内側に位置する複数のナノワイヤダイオード４（４Ｙ）のそれぞれを構成するｎ型半導体２は適度な間隔で配置され、隣り合うｎ型半導体２の間は間隔があいているものとなる。
ここでは、複数の最外周ナノワイヤダイオード４Ｘのそれぞれを構成するｎ型半導体２は、複数の内側ナノワイヤダイオード４Ｙのそれぞれを構成するｎ型半導体２よりも断面サイズが大きくなっている。
ここで、図４中、上側は、内側に位置する複数のナノワイヤダイオード４Ｙの集合体を示している。また、図４中、上側に示すように、ｐ型半導体３（ここではｐ－ＧａＡｓＳｂ）同士は接触しているが、ｎ型半導体２（ここではｎ－ＩｎＡｓ）の間には適度な間隔があいている。
ここで、図４中、上側は、内側に位置する複数のナノワイヤダイオード４Ｙの集合体を示している。また、図４中、上側に示すように、ｐ型半導体３（ここではｐ－ＧａＡｓＳｂ）同士は接触しているが、ｎ型半導体２（ここではｎ－ＩｎＡｓ）の間には適度な間隔があいている。
また、図４中、下側は、最外周を構成する複数のナノワイヤダイオード４Ｘを示している。また、図４中、下側に示すように、複数の最外周ナノワイヤダイオード４Ｘのそれぞれを構成するｎ型半導体２（ここではｎ－ＩｎＡｓ）、ｐ型半導体３（ここではｐ－ＧａＡｓ）は、共に隣り合うもの同士が接触している。
なお、図４の上側に示すものと図４の下側に示すものは同時に形成されるが、ナノワイヤダイオード４の間隔や形状を分かりやすくするために分解して図示している。
なお、図４の上側に示すものと図４の下側に示すものは同時に形成されるが、ナノワイヤダイオード４の間隔や形状を分かりやすくするために分解して図示している。
また、確実に絶縁材料が入り込まないようにするために、例えば図５に示すように、複数のナノワイヤダイオード４のそれぞれを構成するｐ型半導体３とｐ型半導体３の間の隙間がなくなるようにｐ型半導体３を成長させ、隣接するｐ型半導体同士が接続されるようにするのが好ましい。
このように、複数のナノワイヤダイオード４のそれぞれを構成するｐ型半導体３は相互に接触しており、ｎ型半導体２は最外周のみ接触しており、それ以外の内側に位置するｎ型半導体２の周囲が空洞になっている。
このように、複数のナノワイヤダイオード４のそれぞれを構成するｐ型半導体３は相互に接触しており、ｎ型半導体２は最外周のみ接触しており、それ以外の内側に位置するｎ型半導体２の周囲が空洞になっている。
つまり、複数のナノワイヤダイオード４は、上部を構成する隣り合うナノワイヤダイオード同士（ｐ型半導体３同士）が接触してこれらの間隔（隙間）が埋まっており、蓋状になっている（例えば図２参照）。
また、最外周を構成する隣り合うナノワイヤダイオード４Ｘ同士（最外周のｎ型半導体２同士）が接触してこれらの間隔（隙間）が埋まっており、内側のナノワイヤダイオード４Ｙ（内側のｎ型半導体２）を壁状に取り囲む構造になっている（例えば図３参照）。
また、最外周を構成する隣り合うナノワイヤダイオード４Ｘ同士（最外周のｎ型半導体２同士）が接触してこれらの間隔（隙間）が埋まっており、内側のナノワイヤダイオード４Ｙ（内側のｎ型半導体２）を壁状に取り囲む構造になっている（例えば図３参照）。
このように、複数のナノワイヤダイオード４は、周辺（側面）及び上面に隙間がなく、内部のみに空間があいているものとなるため（例えば図１参照）、絶縁膜（層間絶縁膜）５を形成するために絶縁材料で埋め込んでも複数のナノワイヤダイオード４のそれぞれを構成するｎ型半導体２の間の空間に絶縁材料が入らないようにすることができる。
この結果、複数のナノワイヤダイオード４の周囲を埋め込むように絶縁膜５を設けても、複数のナノワイヤダイオード４のそれぞれを構成するｎ型半導体２の周囲が空洞になる。
この結果、複数のナノワイヤダイオード４の周囲を埋め込むように絶縁膜５を設けても、複数のナノワイヤダイオード４のそれぞれを構成するｎ型半導体２の周囲が空洞になる。
これにより、複数のナノワイヤダイオード４のそれぞれを構成するｎ型半導体２とｐ型半導体３の接合部（ｐｎ接合部７）の周囲が空洞になり、ｐｎ接合部７に絶縁膜５による寄生容量が生じるのを抑制することができる。
また、複数のナノワイヤダイオード４を設ける場合に、隣接するナノワイヤダイオード４間に絶縁膜５による寄生容量が追加されてしまい、さらに寄生容量が大きくなってしまうのを抑制することができる。
また、複数のナノワイヤダイオード４を設ける場合に、隣接するナノワイヤダイオード４間に絶縁膜５による寄生容量が追加されてしまい、さらに寄生容量が大きくなってしまうのを抑制することができる。
なお、複数のナノワイヤダイオード４を、ナノワイヤダイオード束又はナノワイヤ束ともいう。
ところで、上述のように構成される化合物半導体装置は、以下のようにして製造することができる。
本実施形態にかかる化合物半導体装置の製造方法は、基板１の上方に設けられた第１導電型半導体（ここではｎ型半導体）２と、第１導電型半導体２の上方に接合された第２導電型半導体（ここではｐ型半導体）３とを有する複数のナノワイヤダイオード４を形成する工程（例えば図６～図１０参照）と、複数のナノワイヤダイオード４の周囲に設けられるように絶縁膜５を形成する工程とを含む（例えば図１２参照）。
ところで、上述のように構成される化合物半導体装置は、以下のようにして製造することができる。
本実施形態にかかる化合物半導体装置の製造方法は、基板１の上方に設けられた第１導電型半導体（ここではｎ型半導体）２と、第１導電型半導体２の上方に接合された第２導電型半導体（ここではｐ型半導体）３とを有する複数のナノワイヤダイオード４を形成する工程（例えば図６～図１０参照）と、複数のナノワイヤダイオード４の周囲に設けられるように絶縁膜５を形成する工程とを含む（例えば図１２参照）。
そして、複数のナノワイヤダイオード４を形成する工程において、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体３が少なくとも上部で互いに接触し、かつ、複数のナノワイヤダイオード４のそれぞれを構成する第１導電型半導体２の周囲が空洞になるように、複数のナノワイヤダイオード４を形成する（例えば図９、図１０参照）。
特に、本実施形態では、複数のナノワイヤダイオード４を形成する工程の後に、絶縁膜５を形成する工程を行なう（例えば図１２参照）。
また、複数のナノワイヤダイオード４を形成する工程において、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体３が全長にわたって互いに接触し、複数のナノワイヤダイオード４のうち最外周に位置する複数の最外周ナノワイヤダイオード４Ｘのそれぞれを構成する第１導電型半導体２が互いに接触し、複数の最外周ナノワイヤダイオード４Ｘの内側に位置する複数の内側ナノワイヤダイオード４Ｙのそれぞれを構成する第１導電型半導体２の周囲が空洞になるように、複数のナノワイヤダイオード４を形成する（例えば図９、図１０照）。
また、複数のナノワイヤダイオード４を形成する工程において、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体３が全長にわたって互いに接触し、複数のナノワイヤダイオード４のうち最外周に位置する複数の最外周ナノワイヤダイオード４Ｘのそれぞれを構成する第１導電型半導体２が互いに接触し、複数の最外周ナノワイヤダイオード４Ｘの内側に位置する複数の内側ナノワイヤダイオード４Ｙのそれぞれを構成する第１導電型半導体２の周囲が空洞になるように、複数のナノワイヤダイオード４を形成する（例えば図９、図１０照）。
また、絶縁膜５を形成する工程において、複数のナノワイヤダイオード４の周囲が絶縁膜５で埋め込まれるように絶縁膜５を形成する（例えば図１２参照）。
以下、図６～図１３を参照しながら、具体例を挙げて、具体的に説明する。
まず、図６に示すように、半絶縁性ＧａＡｓ基板１としての半絶縁性ＧａＡｓ（１１１）Ｂ基板［Ｓ．Ｉ．ＧａＡｓ（１１１）Ｂ基板］上に、ｎ型ＧａＡｓ層６としてのｎ＋－ＧａＡｓ層（例えばドーピング濃度約５×１０１８ｃｍ－２、厚さ約２００ｎｍ）を成長させる。
以下、図６～図１３を参照しながら、具体例を挙げて、具体的に説明する。
まず、図６に示すように、半絶縁性ＧａＡｓ基板１としての半絶縁性ＧａＡｓ（１１１）Ｂ基板［Ｓ．Ｉ．ＧａＡｓ（１１１）Ｂ基板］上に、ｎ型ＧａＡｓ層６としてのｎ＋－ＧａＡｓ層（例えばドーピング濃度約５×１０１８ｃｍ－２、厚さ約２００ｎｍ）を成長させる。
次いで、全面を厚さ約５０ｎｍ程度の絶縁膜９としてのＳｉＯ２膜でカバーする。
次に、図７に示すように、例えば電子ビーム（ＥＢ）リソグラフィーによって、ナノワイヤダイオード４を成長させるためのＡｕ触媒８を形成する領域を規定する。
つまり、例えば電子ビーム（ＥＢ）リソグラフィーによってＡｕ触媒８を形成する領域を規定すべく、ＳｉＯ２膜９上にレジストを塗布し、レジストに複数の開口を形成して、Ａｕ触媒８を形成する領域を規定する複数の開口を有するレジストマスク１２を形成する。
次に、図７に示すように、例えば電子ビーム（ＥＢ）リソグラフィーによって、ナノワイヤダイオード４を成長させるためのＡｕ触媒８を形成する領域を規定する。
つまり、例えば電子ビーム（ＥＢ）リソグラフィーによってＡｕ触媒８を形成する領域を規定すべく、ＳｉＯ２膜９上にレジストを塗布し、レジストに複数の開口を形成して、Ａｕ触媒８を形成する領域を規定する複数の開口を有するレジストマスク１２を形成する。
この時に、最外周に設けられる開口は、それらの内側に設けられる開口よりもサイズ（ここでは径）を大きくする。
そして、レジストマスク１２を用いて、例えばドライエッチングによって、ＳｉＯ２膜９をエッチングして、ＳｉＯ２膜９にＡｕ触媒８を形成する領域としての複数の開口を形成する。このようにして、ＳｉＯ２膜９に位置を制御して開口が設けられる。なお、ＳｉＯ２膜９をＳｉＯ２マスクともいう。
そして、レジストマスク１２を用いて、例えばドライエッチングによって、ＳｉＯ２膜９をエッチングして、ＳｉＯ２膜９にＡｕ触媒８を形成する領域としての複数の開口を形成する。このようにして、ＳｉＯ２膜９に位置を制御して開口が設けられる。なお、ＳｉＯ２膜９をＳｉＯ２マスクともいう。
次に、図８に示すように、複数のナノワイヤダイオード４を成長させるために、例えば厚さ約３０ｎｍ程度のＡｕ触媒８を、例えば蒸着・リフトオフによって、ＳｉＯ２膜９に形成された複数の開口のそれぞれに設ける。
ここでは、ＳｉＯ２膜９に形成された複数の開口のそれぞれに設けられるＡｕ触媒８のサイズ（ここでは直径）は、最外周に設けられているものが、それらの内側に設けられているものよりも大きくなる。
ここでは、ＳｉＯ２膜９に形成された複数の開口のそれぞれに設けられるＡｕ触媒８のサイズ（ここでは直径）は、最外周に設けられているものが、それらの内側に設けられているものよりも大きくなる。
次に、図９に示すように、複数のナノワイヤダイオード４を構成する第１導電型半導体２としてのｎ型ＩｎＡｓ（ｎ型ＩｎＡｓナノワイヤ）を、約１μmほど同時に成長させる。
ここでは、ＳｉＯ２膜９に形成された複数の開口のそれぞれに設けられたＡｕ触媒８によって、ＳｉＯ２膜９に形成された複数の開口のそれぞれのｎ＋－ＧａＡｓ層６上に、ｎ型ＩｎＡｓナノワイヤ２を成長させる。
ここでは、ＳｉＯ２膜９に形成された複数の開口のそれぞれに設けられたＡｕ触媒８によって、ＳｉＯ２膜９に形成された複数の開口のそれぞれのｎ＋－ＧａＡｓ層６上に、ｎ型ＩｎＡｓナノワイヤ２を成長させる。
このとき、最外周に形成されるｎ型ＩｎＡｓナノワイヤ２は、これらの内側に形成されるｎ型ＩｎＡｓナノワイヤ２よりもサイズ（ここでは直径；ナノワイヤ径）が大きくなる。このため、最外周に形成されるｎ型ＩｎＡｓナノワイヤ２は互いに近接するもの同士が接触して、ｎ型ＩｎＡｓナノウォールを形成する。一方、これらの内側に形成されるｎ型ＩｎＡｓナノワイヤ２の間には空間が形成される。
続いて、図１０に示すように、複数のナノワイヤダイオード４を構成する第２導電型半導体３としてのｐ型ＧａＡｓＳｂ（ｐ型ＧａＡｓＳｂナノワイヤ）を、ｎ型ＩｎＡｓナノワイヤ２上に、約１μmほど同時に成長させる。
ここでは、ｎ型ＩｎＡｓナノワイヤ２に連続してｐ型ＧａＡｓＳｂナノワイヤ３を成長させる。
ここでは、ｎ型ＩｎＡｓナノワイヤ２に連続してｐ型ＧａＡｓＳｂナノワイヤ３を成長させる。
ここで、ＧａＡｓＳｂはＩｎＡｓよりも太く成長する性質（特徴）があるため、隣り合うｐ型ＧａＡｓＳｂナノワイヤ３は互いに接触して成長することになる。なお、下側のｎ－ＩｎＡｓナノワイヤ２のピッチを適度に狭く保つことで、上側の太いｐ－ＧａＡｓＳｂナノワイヤ３は隣り合うものが接触する程度に並べることが可能である。
このようにして、複数のｎ型ＩｎＡｓナノワイヤ２のそれぞれにｐ型ＧａＡｓＳｂナノワイヤ３が接合されて、複数のナノワイヤダイオード４が形成される。
このようにして、複数のｎ型ＩｎＡｓナノワイヤ２のそれぞれにｐ型ＧａＡｓＳｂナノワイヤ３が接合されて、複数のナノワイヤダイオード４が形成される。
つまり、複数のナノワイヤダイオード４のそれぞれを構成するｐ型ＧａＡｓＳｂ（ナノワイヤ）３が少なくとも上部で（ここでは全長にわたって）互いに接触し、かつ、複数のナノワイヤダイオード４のそれぞれを構成するｎ型ＩｎＡｓ（ナノワイヤ）２の周囲が空洞になるように、複数のナノワイヤダイオード４が形成される。
ここでは、複数のナノワイヤダイオード４のうち最外周に位置する複数の最外周ナノワイヤダイオード４Ｘのそれぞれを構成するｎ型ＩｎＡｓ（ナノワイヤ）２が互いに接触し、複数の最外周ナノワイヤダイオード４Ｘの内側に位置する複数の内側ナノワイヤダイオード４Ｙのそれぞれを構成するｎ型ＩｎＡｓ（ナノワイヤ）２の周囲が空洞になるように、複数のナノワイヤダイオード４が形成される（例えば図２～図４参照）。
ここでは、複数のナノワイヤダイオード４のうち最外周に位置する複数の最外周ナノワイヤダイオード４Ｘのそれぞれを構成するｎ型ＩｎＡｓ（ナノワイヤ）２が互いに接触し、複数の最外周ナノワイヤダイオード４Ｘの内側に位置する複数の内側ナノワイヤダイオード４Ｙのそれぞれを構成するｎ型ＩｎＡｓ（ナノワイヤ）２の周囲が空洞になるように、複数のナノワイヤダイオード４が形成される（例えば図２～図４参照）。
次に、図１１に示すように、例えばフォトリソグラフィーによって下部電極（第１電極）１０の領域を規定し、例えばドライエッチングでＳｉＯ２膜９を開口する。
そして、例えばＡｕＧｅ／Ａｕ（厚さ約２０ｎｍ／約４００ｎｍ）からなる金属を蒸着し、リフトオフした後、熱処理を行なうことで、ｎ＋－ＧａＡｓ層６とオーミックコンタクトを形成する。
そして、例えばＡｕＧｅ／Ａｕ（厚さ約２０ｎｍ／約４００ｎｍ）からなる金属を蒸着し、リフトオフした後、熱処理を行なうことで、ｎ＋－ＧａＡｓ層６とオーミックコンタクトを形成する。
このようにして、ｎ＋－ＧａＡｓ層６の複数のナノワイヤダイオード４の側方へ延びている部分に、例えばＡｕＧｅ／Ａｕからなる下部電極（オーミック電極）１０を形成する。なお、下部電極１０をカソード電極ともいう。
次に、例えばフォトリソグラフィーによって上部電極（第２電極）１１の領域を規定し、例えばＰｔ（約３００ｎｍ）からなる金属を蒸着し、リフトオフする。
次に、例えばフォトリソグラフィーによって上部電極（第２電極）１１の領域を規定し、例えばＰｔ（約３００ｎｍ）からなる金属を蒸着し、リフトオフする。
このようにして、複数のナノワイヤダイオード４のそれぞれを構成するｐ型ＧａＡｓＳｂナノワイヤ３の上側に、例えばＰｔからなる上部電極１１を形成する。なお、上部電極１１をアノード電極ともいう。
次に、図１２に示すように、全体を例えばＢＣＢからなる絶縁膜（層間絶縁膜；ＢＣＢ層間絶縁膜）５で埋め込んで、複数のナノワイヤダイオード４の全体をパッシベーションする。
次に、図１２に示すように、全体を例えばＢＣＢからなる絶縁膜（層間絶縁膜；ＢＣＢ層間絶縁膜）５で埋め込んで、複数のナノワイヤダイオード４の全体をパッシベーションする。
このようにして、複数のナノワイヤダイオード４の周囲に設けられるように、即ち、複数のナノワイヤダイオード４の周囲が絶縁膜５で埋め込まれるように、絶縁膜５を形成する。
このように、複数のナノワイヤダイオード４を形成する工程の後に、絶縁膜５を形成する工程を行なう。
このように、複数のナノワイヤダイオード４を形成する工程の後に、絶縁膜５を形成する工程を行なう。
次いで、例えばフォトリソグラフィーによって、上部電極１１及び下部電極１０の上面まで達するコンタクトホール１３、１４を形成し、上部電極１１及び下部電極１０の上面を露出させる。
そして、図１３に示すように、例えばフォトリソグラフィーによって、コンタクト配線１５、１６を形成する領域を規定し、例えばＡｕめっきによって、上部電極１１及び下部電極１０のそれぞれに接続されるように、コンタクト配線１５、１６を形成する。その後、レジストは除去する。
そして、図１３に示すように、例えばフォトリソグラフィーによって、コンタクト配線１５、１６を形成する領域を規定し、例えばＡｕめっきによって、上部電極１１及び下部電極１０のそれぞれに接続されるように、コンタクト配線１５、１６を形成する。その後、レジストは除去する。
このようにして、本実施形態の具体例の化合物半導体装置を製造することができる。
ところで、上述のように構成しているのは、以下の理由による。
例えば、無線通信の受信機用の検波器やエネルギーハーベスタのエネルギー変換素子として、通常はショットキーダイオードが用いられる。
より検波感度や変換効率が高い素子として、バンド間トンネル現象を利用したバックワードダイオードがある（例えば図１４参照）。
ところで、上述のように構成しているのは、以下の理由による。
例えば、無線通信の受信機用の検波器やエネルギーハーベスタのエネルギー変換素子として、通常はショットキーダイオードが用いられる。
より検波感度や変換効率が高い素子として、バンド間トンネル現象を利用したバックワードダイオードがある（例えば図１４参照）。
ダイオードを高効率化するためには、ｐｎ接合部の面積を縮小して接合容量を抑制することが効果的である。
通常のメサ型のダイオードではｐｎ接合部の面積を縮小するのにも限界があったため、素子をナノワイヤ化する方法が用いられる（例えば図１５参照）。
例えばＧａＡｓ（１１１）Ｂ基板の上方にｎ－ＩｎＡｓとｐ－ＧａＡｓＳｂからならナノワイヤ化したトンネルダイオードを形成することで、ｐｎ接合部の面積を縮小することが可能である。
通常のメサ型のダイオードではｐｎ接合部の面積を縮小するのにも限界があったため、素子をナノワイヤ化する方法が用いられる（例えば図１５参照）。
例えばＧａＡｓ（１１１）Ｂ基板の上方にｎ－ＩｎＡｓとｐ－ＧａＡｓＳｂからならナノワイヤ化したトンネルダイオードを形成することで、ｐｎ接合部の面積を縮小することが可能である。
しかしながら、このようなナノワイヤダイオードでは、上部のｐ－ＧａＡｓＳｂにオーミック電極を設けるために、ナノワイヤダイオードの周囲に絶縁膜（層間絶縁膜）を設け、上部のｐ－ＧａＡｓＳｂの上側に電極金属を形成する。
この場合、ナノワイヤダイオードは絶縁膜の中に埋もれるため、ｐｎ接合部に絶縁膜による寄生容量が追加されてしまう（例えば図１６参照)。
この場合、ナノワイヤダイオードは絶縁膜の中に埋もれるため、ｐｎ接合部に絶縁膜による寄生容量が追加されてしまう（例えば図１６参照)。
特に、抵抗を小さくするために複数のナノワイヤダイオードを束ねた構造を採用する場合、隣接するナノワイヤダイオード間にも絶縁膜による寄生容量が追加されてしまうため、さらに寄生容量が大きくなってしまう（例えば図１７参照)。
そして、寄生容量が大きくなると高周波特性が劣化することになるため、ナノワイヤダイオード本来の特性が得られなくなる。
そして、寄生容量が大きくなると高周波特性が劣化することになるため、ナノワイヤダイオード本来の特性が得られなくなる。
このため、例えばエネルギーハーベスタに用いた場合に電力を変換するときの変換効率の低下を招き、通信用の検波器に用いた場合に検波感度の低下を招くことになる。
そこで、ナノワイヤダイオードの周囲の絶縁膜による寄生容量を低減すべく、上述のような構成を採用している。
ところで、上述のようなナノワイヤダイオード４を含む化合物半導体装置は、例えば図１８に示すような微小電力のエネルギーハーベスティングに用いられるエネルギーハーベスタ、あるいは、例えば図１９に示すようなマイクロ波、ミリ波、テラヘルツ波などの高周波信号を検波する検波器（通信用検波器；受信機用検波器）として利用することができる。
そこで、ナノワイヤダイオードの周囲の絶縁膜による寄生容量を低減すべく、上述のような構成を採用している。
ところで、上述のようなナノワイヤダイオード４を含む化合物半導体装置は、例えば図１８に示すような微小電力のエネルギーハーベスティングに用いられるエネルギーハーベスタ、あるいは、例えば図１９に示すようなマイクロ波、ミリ波、テラヘルツ波などの高周波信号を検波する検波器（通信用検波器；受信機用検波器）として利用することができる。
ここでは、エネルギーハーベスタは、例えば図１８に示すように、アンテナ１７と、電力変換器１８と、昇圧器１９と、二次電池２０とを備える。
また、電力変換器１８は、ダイオード２１と、キャパシタ２２と、インダクタ２３とを備える。
そして、ダイオード２１に、上述のように構成されるナノワイヤダイオード４を適用することができる。
また、電力変換器１８は、ダイオード２１と、キャパシタ２２と、インダクタ２３とを備える。
そして、ダイオード２１に、上述のように構成されるナノワイヤダイオード４を適用することができる。
また、検波器は、例えば図１９に示すように、アンテナ２４と、ダイオード２５と、インダクタ２６とを備える。
そして、ダイオード２５に、上述のように構成されるナノワイヤダイオード４を適用することができる。
これらのエネルギーハーベスタや検波器は、上述のように構成されるナノワイヤダイオード４を備え、ナノワイヤダイオード４の集合体の内部に空洞を設けることで、複数のナノワイヤダイオード４の周囲の絶縁膜５による寄生容量を低減することができる。
そして、ダイオード２５に、上述のように構成されるナノワイヤダイオード４を適用することができる。
これらのエネルギーハーベスタや検波器は、上述のように構成されるナノワイヤダイオード４を備え、ナノワイヤダイオード４の集合体の内部に空洞を設けることで、複数のナノワイヤダイオード４の周囲の絶縁膜５による寄生容量を低減することができる。
このため、配線後のナノワイヤダイオード４の高周波特性に劣化がなく、ナノワイヤダイオード本来の特性を得ることができる。
つまり、上述のように構成されるナノワイヤダイオード４を用いることで、ダイオードの高周波化に寄与できる。
この結果、例えばエネルギーハーベスタに用いた場合（例えば図１８参照）に、効率良く電力エネルギー変換が行なえるようになり、エネルギー変換効率が向上する。
つまり、上述のように構成されるナノワイヤダイオード４を用いることで、ダイオードの高周波化に寄与できる。
この結果、例えばエネルギーハーベスタに用いた場合（例えば図１８参照）に、効率良く電力エネルギー変換が行なえるようになり、エネルギー変換効率が向上する。
また、例えば通信用検波器に用いた場合（例えば図１９参照）に、検波感度の劣化を引き起こさないようにすることができる。
したがって、本実施形態にかかる化合物半導体装置及びその製造方法、検波器、エネルギーハーベスタは、ナノワイヤダイオード４の周囲の絶縁膜５による寄生容量を低減することができるという効果を有する。
したがって、本実施形態にかかる化合物半導体装置及びその製造方法、検波器、エネルギーハーベスタは、ナノワイヤダイオード４の周囲の絶縁膜５による寄生容量を低減することができるという効果を有する。
なお、上述の実施形態では、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体（ここではｐ型半導体）３が、全長にわたって互いに接触しているものとしているが、これに限られるものではなく、複数のナノワイヤダイオード４のそれぞれを構成するｐ型半導体（第２導電型半導体）３は、少なくとも上部が互いに接触していれば良い。
例えば、図２０に示すように、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体（ここではｐ型半導体）３は、上部（上部側面）３Ｙが互いに接触しており、下部３Ｘの周囲が空洞になっていても良い。なお、これを第１変形例という。
つまり、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体（ここではｐ型半導体）３の上側部分３Ｙだけがその全長にわたって互いに接触し、その側面同士が接続されるようにしても良い。
つまり、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体（ここではｐ型半導体）３の上側部分３Ｙだけがその全長にわたって互いに接触し、その側面同士が接続されるようにしても良い。
ここでは、第２導電型半導体（ここではｐ型半導体）３は、上部３Ｙの断面サイズが下部３Ｘの断面サイズよりも大きくなっている。
このように、複数のナノワイヤダイオード４のそれぞれを構成するｐ型半導体３の上側部分３Ｙだけが互いに接触するようにし、側面同士が接続されるようにして、これらの隙間を埋めることで、絶縁膜５を形成するために絶縁材料で埋め込んでも、これらの隙間に絶縁材料が入り込まないようにすることができる。
このように、複数のナノワイヤダイオード４のそれぞれを構成するｐ型半導体３の上側部分３Ｙだけが互いに接触するようにし、側面同士が接続されるようにして、これらの隙間を埋めることで、絶縁膜５を形成するために絶縁材料で埋め込んでも、これらの隙間に絶縁材料が入り込まないようにすることができる。
なお、絶縁材料が入り込まないようにすることができるのであれば、複数のナノワイヤダイオード４のそれぞれを構成するｐ型半導体３の上側部分３Ｙとｐ型半導体３の上側部分３Ｙの間の隙間は完全に埋められていなくても良い。
但し、確実に絶縁材料が入り込まないようにするには、複数のナノワイヤダイオード４のそれぞれを構成するｐ型半導体３の上側部分３Ｙとｐ型半導体３の上側部分３Ｙの間の隙間がなくなるように隣接するｐ型半導体３の上側部分３Ｙ同士が接触するようにして、上部を閉じるのが好ましい。
但し、確実に絶縁材料が入り込まないようにするには、複数のナノワイヤダイオード４のそれぞれを構成するｐ型半導体３の上側部分３Ｙとｐ型半導体３の上側部分３Ｙの間の隙間がなくなるように隣接するｐ型半導体３の上側部分３Ｙ同士が接触するようにして、上部を閉じるのが好ましい。
また、複数の最外周ナノワイヤダイオード４Ｘのそれぞれを構成する第２導電型半導体（ここではｐ型半導体）３は、下部３Ｘが互いに接触しており、複数の内側ナノワイヤダイオード４Ｙのそれぞれを構成する第２導電型半導体（ここではｐ型半導体）３の下部３Ｘの周囲が空洞になっている。
なお、複数の最外周ナノワイヤダイオード４Ｘのそれぞれを構成する第２導電型半導体（ここではｐ型半導体）３は、全長にわたって互いに接触していることになる。また、ここでは、複数の最外周ナノワイヤダイオード４Ｘのそれぞれを構成する第２導電型半導体（ここではｐ型半導体）３の下部３Ｘは、全長にわたって互いに接触しており、その側面同士が接続されている。
なお、複数の最外周ナノワイヤダイオード４Ｘのそれぞれを構成する第２導電型半導体（ここではｐ型半導体）３は、全長にわたって互いに接触していることになる。また、ここでは、複数の最外周ナノワイヤダイオード４Ｘのそれぞれを構成する第２導電型半導体（ここではｐ型半導体）３の下部３Ｘは、全長にわたって互いに接触しており、その側面同士が接続されている。
ここでは、複数の最外周ナノワイヤダイオード４Ｘのそれぞれを構成する第２導電型半導体（ここではｐ型半導体）３の下部３Ｘは、複数の内側ナノワイヤダイオード４Ｙのそれぞれを構成する第２導電型半導体（ここではｐ型半導体）３の下部３Ｘよりも断面サイズが大きくなっている。
このように、本第１変形例では、複数のナノワイヤダイオード４のそれぞれを構成するｎ型半導体２の周囲が空洞になるだけでなく、ｐ型半導体３の下部３Ｘの周囲も空洞になる。
このように、本第１変形例では、複数のナノワイヤダイオード４のそれぞれを構成するｎ型半導体２の周囲が空洞になるだけでなく、ｐ型半導体３の下部３Ｘの周囲も空洞になる。
これにより、複数のナノワイヤダイオード４のそれぞれを構成するｎ型半導体２とｐ型半導体３の接合部（ｐｎ接合部）７の周囲が空洞になり、ｐｎ接合部７に絶縁膜５による寄生容量が生じるのを抑制することができる。
また、複数のナノワイヤダイオード４を設ける場合に、隣接するナノワイヤダイオード４間（具体的には隣接するｎ型半導体２間及び隣接するｐ型半導体３間）に絶縁膜５による寄生容量が追加されてしまい、さらに寄生容量が大きくなってしまうのを抑制することができる。
また、複数のナノワイヤダイオード４を設ける場合に、隣接するナノワイヤダイオード４間（具体的には隣接するｎ型半導体２間及び隣接するｐ型半導体３間）に絶縁膜５による寄生容量が追加されてしまい、さらに寄生容量が大きくなってしまうのを抑制することができる。
この結果、ダイオード全体の高周波特性が改善される。
このため、例えばエネルギーハーベスタに用いた場合（例えば図１８参照）に、効率良く電力エネルギー変換が行なえるようになり、エネルギー変換効率が向上する。
また、例えば通信用検波器に用いた場合（例えば図１９参照）に、検波感度の劣化を引き起こさないようにすることができる。
このため、例えばエネルギーハーベスタに用いた場合（例えば図１８参照）に、効率良く電力エネルギー変換が行なえるようになり、エネルギー変換効率が向上する。
また、例えば通信用検波器に用いた場合（例えば図１９参照）に、検波感度の劣化を引き起こさないようにすることができる。
なお、その他の構成は上述の実施形態の場合と同様にすれば良い。
具体的には、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体（ここではｐ型半導体）３の上部（上側部分）３Ｙを例えばｐ型ＧａＳｂとし、下部（下側部分）３Ｘを例えばｐ型ＧａＡｓＳｂとすれば良い。
つまり、上述の実施形態の構成において、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体（ここではｐ型半導体）３の上部３Ｙだけを例えばｐ型ＧａＳｂとすれば良い。
具体的には、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体（ここではｐ型半導体）３の上部（上側部分）３Ｙを例えばｐ型ＧａＳｂとし、下部（下側部分）３Ｘを例えばｐ型ＧａＡｓＳｂとすれば良い。
つまり、上述の実施形態の構成において、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体（ここではｐ型半導体）３の上部３Ｙだけを例えばｐ型ＧａＳｂとすれば良い。
これにより、ＧａＳｂはＧａＡｓＳｂよりも太く成長する性質を利用して、隣り合うｐ型ＧａＡｓＳｂ３Ｘ間に空間（隙間）を形成するとともに、隣り合うｐ型ＧａＳｂ３Ｙ間が互いに接触してこれらの間の隙間が埋められているものとすることができる。
このように、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体（ここではｐ型半導体）３の上部３Ｙと下部３Ｘで異なるｐ型半導体を用いることで、上部３Ｙが互いに接触し、下部３Ｘの周囲が空洞になっているものとすることができる。
このように、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体（ここではｐ型半導体）３の上部３Ｙと下部３Ｘで異なるｐ型半導体を用いることで、上部３Ｙが互いに接触し、下部３Ｘの周囲が空洞になっているものとすることができる。
このように構成される第１変形例の化合物半導体装置は、以下のようにして製造することができる。
つまり、第１変形例の化合物半導体装置の製造方法は、上述の実施形態の化合物半導体装置の製造方法と同様に、基板１の上方に設けられた第１導電型半導体（ここではｎ型半導体）２と、第１導電型半導体２の上方に接合された第２導電型半導体（ここではｐ型半導体）３とを有する複数のナノワイヤダイオード４を形成する工程（例えば図２１～図２６参照）と、複数のナノワイヤダイオード４の周囲に設けられるように絶縁膜５を形成する工程（例えば図２０参照）とを含む。
つまり、第１変形例の化合物半導体装置の製造方法は、上述の実施形態の化合物半導体装置の製造方法と同様に、基板１の上方に設けられた第１導電型半導体（ここではｎ型半導体）２と、第１導電型半導体２の上方に接合された第２導電型半導体（ここではｐ型半導体）３とを有する複数のナノワイヤダイオード４を形成する工程（例えば図２１～図２６参照）と、複数のナノワイヤダイオード４の周囲に設けられるように絶縁膜５を形成する工程（例えば図２０参照）とを含む。
そして、上述の実施形態の化合物半導体装置の製造方法と同様に、複数のナノワイヤダイオード４を形成する工程において、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体３が少なくとも上部で互いに接触し、かつ、複数のナノワイヤダイオード４のそれぞれを構成する第１導電型半導体２の周囲が空洞になるように、複数のナノワイヤダイオード４を形成する。
また、上述の実施形態の化合物半導体装置の製造方法と同様に、複数のナノワイヤダイオード４を形成する工程の後に、絶縁膜５を形成する工程を行なう。
一方、上述の実施形態の化合物半導体装置の製造方法と異なり、複数のナノワイヤダイオード４を形成する工程において、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体３の上部３Ｙが互いに接触し、複数のナノワイヤダイオード４のうち最外周に位置する複数の最外周ナノワイヤダイオード４Ｘのそれぞれを構成する第１導電型半導体２及び第２導電型半導体３の下部３Ｘが互いに接触し、複数の最外周ナノワイヤダイオード４Ｘの内側に位置する複数の内側ナノワイヤダイオード４Ｙのそれぞれを構成する第１導電型半導体２及び第２導電型半導体３の下部３Ｘの周囲が空洞になるように、複数のナノワイヤダイオード４を形成する。また、絶縁膜５を形成する工程において、複数のナノワイヤダイオード４の周囲が絶縁膜５で埋め込まれるように絶縁膜５を形成する。
一方、上述の実施形態の化合物半導体装置の製造方法と異なり、複数のナノワイヤダイオード４を形成する工程において、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体３の上部３Ｙが互いに接触し、複数のナノワイヤダイオード４のうち最外周に位置する複数の最外周ナノワイヤダイオード４Ｘのそれぞれを構成する第１導電型半導体２及び第２導電型半導体３の下部３Ｘが互いに接触し、複数の最外周ナノワイヤダイオード４Ｘの内側に位置する複数の内側ナノワイヤダイオード４Ｙのそれぞれを構成する第１導電型半導体２及び第２導電型半導体３の下部３Ｘの周囲が空洞になるように、複数のナノワイヤダイオード４を形成する。また、絶縁膜５を形成する工程において、複数のナノワイヤダイオード４の周囲が絶縁膜５で埋め込まれるように絶縁膜５を形成する。
以下、図２１～図２６を参照しながら、具体例を挙げて、具体的に説明する。
まず、図２１に示すように、上述の実施形態の場合と同様に、半絶縁性ＧａＡｓ（１１１）Ｂ基板１上に、ｎ＋－ＧａＡｓ層６を成長させ、その表面全体にＳｉＯ２を堆積させて絶縁膜９としてのＳｉＯ２膜を形成する。
次に、図２２に示すように、上述の実施形態の場合と同様に、例えば電子ビーム（ＥＢ）リソグラフィーによって、ＳｉＯ２膜９上に、ナノワイヤダイオード４を成長させるための領域を規定し、例えばドライエッチングによって、ＳｉＯ２膜９に複数の開口を形成する。
まず、図２１に示すように、上述の実施形態の場合と同様に、半絶縁性ＧａＡｓ（１１１）Ｂ基板１上に、ｎ＋－ＧａＡｓ層６を成長させ、その表面全体にＳｉＯ２を堆積させて絶縁膜９としてのＳｉＯ２膜を形成する。
次に、図２２に示すように、上述の実施形態の場合と同様に、例えば電子ビーム（ＥＢ）リソグラフィーによって、ＳｉＯ２膜９上に、ナノワイヤダイオード４を成長させるための領域を規定し、例えばドライエッチングによって、ＳｉＯ２膜９に複数の開口を形成する。
次に、図２３に示すように、上述の実施形態の場合と同様に、複数のナノワイヤダイオード４を成長させるために、Ａｕ触媒８を、例えば蒸着・リフトオフによって、ＳｉＯ２膜９に形成された複数の開口のそれぞれに設ける。
次に、図２４に示すように、上述の実施形態の場合と同様に、複数のナノワイヤダイオード４を構成する第１導電型半導体２としてのｎ型ＩｎＡｓ（ｎ型ＩｎＡｓナノワイヤ）を同時に成長させる。
次に、図２４に示すように、上述の実施形態の場合と同様に、複数のナノワイヤダイオード４を構成する第１導電型半導体２としてのｎ型ＩｎＡｓ（ｎ型ＩｎＡｓナノワイヤ）を同時に成長させる。
このとき、最外周に形成されるｎ型ＩｎＡｓナノワイヤ２（４Ｘ）は、これらの内側に形成されるｎ型ＩｎＡｓナノワイヤ２（４Ｙ）よりもサイズ（ここでは直径）が大きくなる。このため、最外周に形成されるｎ型ＩｎＡｓナノワイヤ２（４Ｘ）は互いに近接するもの同士が接触して、ｎ型ＩｎＡｓナノウォールを形成する。一方、これらの内側に形成されるｎ型ＩｎＡｓナノワイヤ２（４Ｙ）の間には空間が形成される。
続いて、図２５に示すように、上述の実施形態の場合と同様に、複数のナノワイヤダイオード４を構成する第２導電型半導体３（３Ｘ）としてのｐ型ＧａＡｓＳｂ（ｐ型ＧａＡｓＳｂナノワイヤ）を、ｎ型ＩｎＡｓナノワイヤ２上に同時に成長させる。ここでは、ｎ型ＩｎＡｓナノワイヤ２に連続してｐ型ＧａＡｓＳｂナノワイヤ３（３Ｘ）を成長させる。
ここで、ＧａＡｓＳｂはＩｎＡｓよりも太く成長する性質があるが、ここでは、上述のｎ型ＩｎＡｓナノワイヤ２と同様に、最外周に形成されるｐ型ＧａＡｓＳｂナノワイヤ３（３Ｘ、４Ｘ）は互いに近接するもの同士が接触して、ｐ型ＧａＡｓＳｂナノウォールを形成し、これらの内側に形成されるｐ型ＧａＡｓＳｂナノワイヤ３（３Ｘ、４Ｙ）の間には空間（隙間）が形成される。
次に、図２６に示すように、複数のナノワイヤダイオード４を構成する第２導電型半導体３（３Ｙ）としてのｐ型ＧａＳｂ（ｐ型ＧａＳｂナノワイヤ）を、ｐ型ＧａＡｓＳｂナノワイヤ３（３Ｘ）上に同時に成長させる。ここでは、ｐ型ＧａＡｓＳｂナノワイヤ３（３Ｘ）に連続してｐ型ＧａＳｂナノワイヤ３（３Ｙ）を成長させる。
ここで、ＧａＳｂはＧａＡｓＳｂよりも太く成長する性質があるため、隣り合うｐ型ＧａＳｂナノワイヤ３（３Ｙ）は互いに接触して成長することになる。
ここで、ＧａＳｂはＧａＡｓＳｂよりも太く成長する性質があるため、隣り合うｐ型ＧａＳｂナノワイヤ３（３Ｙ）は互いに接触して成長することになる。
なお、ナノワイヤダイオード４の間隔、即ち、下側のｎ－ＩｎＡｓ２のピッチ（間隔）を調整することで、中間のｐ－ＧａＡｓＳｂ３（３Ｘ）の間には隙間ができ、上側のｐ－ＧａＳｂ３（３Ｙ）は隣り合うものが接触するようにすることが可能である。
このようにして、複数のｎ型ＩｎＡｓナノワイヤ２のそれぞれにｐ型ＧａＡｓＳｂナノワイヤ３（３Ｘ）及びｐ型ＧａＳｂナノワイヤ３（３Ｙ）が接合されて、複数のナノワイヤダイオード４が形成される。
このようにして、複数のｎ型ＩｎＡｓナノワイヤ２のそれぞれにｐ型ＧａＡｓＳｂナノワイヤ３（３Ｘ）及びｐ型ＧａＳｂナノワイヤ３（３Ｙ）が接合されて、複数のナノワイヤダイオード４が形成される。
つまり、複数のナノワイヤダイオード４のそれぞれを構成するｐ型ＧａＳｂ（ナノワイヤ）３（３Ｙ）が互いに接触し、かつ、複数のナノワイヤダイオード４のそれぞれを構成するｎ型ＩｎＡｓ（ナノワイヤ）２及びｐ型ＧａＡｓＳｂ（ナノワイヤ）３（３Ｘ）の周囲が空洞になるように、複数のナノワイヤダイオード４が形成される。
ここでは、複数のナノワイヤダイオード４のうち最外周に位置する複数の最外周ナノワイヤダイオード４Ｘのそれぞれを構成するｎ型ＩｎＡｓ（ナノワイヤ）２及びｐ型ＧａＡｓＳｂ（ナノワイヤ）３Ｘが互いに接触し、複数の最外周ナノワイヤダイオード４Ｘの内側に位置する複数の内側ナノワイヤダイオード４Ｙのそれぞれを構成するｎ型ＩｎＡｓ（ナノワイヤ）２及びｐ型ＧａＡｓＳｂ（ナノワイヤ）３Ｘの周囲が空洞になるように、複数のナノワイヤダイオード４が形成される。
ここでは、複数のナノワイヤダイオード４のうち最外周に位置する複数の最外周ナノワイヤダイオード４Ｘのそれぞれを構成するｎ型ＩｎＡｓ（ナノワイヤ）２及びｐ型ＧａＡｓＳｂ（ナノワイヤ）３Ｘが互いに接触し、複数の最外周ナノワイヤダイオード４Ｘの内側に位置する複数の内側ナノワイヤダイオード４Ｙのそれぞれを構成するｎ型ＩｎＡｓ（ナノワイヤ）２及びｐ型ＧａＡｓＳｂ（ナノワイヤ）３Ｘの周囲が空洞になるように、複数のナノワイヤダイオード４が形成される。
これにより、複数のナノワイヤダイオード４のそれぞれを構成するｎ型ＩｎＡｓ２とｐ型ＧａＡｓＳｂ３Ｘの接合部（ｐｎ接合部）７の周囲が空洞になり、ｐｎ接合部７に絶縁膜５による寄生容量が生じるのを抑制することができる。
また、複数のナノワイヤダイオード４を設ける場合に、隣接するナノワイヤダイオード４間（具体的には近接するｎ型ＩｎＡｓ２間及び近接するｐ型ＧａＡｓＳｂ３（３Ｘ）間）に絶縁膜５による寄生容量が追加されてしまい、さらに寄生容量が大きくなってしまうのを抑制することができる。
また、複数のナノワイヤダイオード４を設ける場合に、隣接するナノワイヤダイオード４間（具体的には近接するｎ型ＩｎＡｓ２間及び近接するｐ型ＧａＡｓＳｂ３（３Ｘ）間）に絶縁膜５による寄生容量が追加されてしまい、さらに寄生容量が大きくなってしまうのを抑制することができる。
以降、上述の実施形態の場合と同様に、下部電極（第１電極）１０、上部電極（第２電極）１１、絶縁膜（層間絶縁膜）５、コンタクト配線１５、１６を形成して、化合物半導体装置を製造することができる。
ところで、上述の実施形態では、先に、複数のナノワイヤダイオード４を形成し、その後に、絶縁膜（層間絶縁膜）５を形成しているが、これに限られるものではなく、例えば図２７～図４１に示すように、先に、絶縁膜（層間絶縁膜）５（５Ｘ）を形成し、その後に、複数のナノワイヤダイオード４を形成しても良い。なお、これを第２変形例という。
ところで、上述の実施形態では、先に、複数のナノワイヤダイオード４を形成し、その後に、絶縁膜（層間絶縁膜）５を形成しているが、これに限られるものではなく、例えば図２７～図４１に示すように、先に、絶縁膜（層間絶縁膜）５（５Ｘ）を形成し、その後に、複数のナノワイヤダイオード４を形成しても良い。なお、これを第２変形例という。
第２変形例の化合物半導体装置の製造方法は、上述の実施形態の化合物半導体装置の製造方法と同様に、基板１の上方に設けられた第１導電型半導体（ここではｎ型半導体）２と、第１導電型半導体２の上方に接合された第２導電型半導体（ここではｐ型半導体）３とを有する複数のナノワイヤダイオード４を形成する工程（例えば図３７、図３８参照）と、複数のナノワイヤダイオード４の周囲に設けられるように絶縁膜５（５Ｘ）を形成する工程（例えば図３３～図３６参照）とを含む。
そして、上述の実施形態の化合物半導体装置の製造方法と同様に、複数のナノワイヤダイオード４を形成する工程において、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体３が少なくとも上部で互いに接触し、かつ、複数のナノワイヤダイオード４のそれぞれを構成する第１導電型半導体２の周囲が空洞になるように、複数のナノワイヤダイオード４を形成する。
一方、上述の実施形態の化合物半導体装置の製造方法と異なり、絶縁膜５（５Ｘ）を形成する工程の後に、複数のナノワイヤダイオード４を形成する工程を行なう。また、絶縁膜５（５Ｘ）を形成する工程において、複数のナノワイヤダイオード４を形成する領域に開口部が形成されるように絶縁膜５（５Ｘ）を形成する。また、複数のナノワイヤダイオード４を形成する工程において、開口部に複数のナノワイヤダイオード４を形成する。
このようにして製造される場合、上述の実施形態の場合と異なり、絶縁膜（層間絶縁膜）５（５Ｘ）を形成する際に絶縁材料が複数のナノワイヤダイオード４の間に入り込むことを考慮しなくても良い。
このため、複数の最外周ナノワイヤダイオード４Ｘのそれぞれを構成するｎ型半導体２（ここではｎ－ＩｎＡｓ；ｎ型半導体２の側面）は互いに接触していなくても良い。
このため、複数の最外周ナノワイヤダイオード４Ｘのそれぞれを構成するｎ型半導体２（ここではｎ－ＩｎＡｓ；ｎ型半導体２の側面）は互いに接触していなくても良い。
そこで、第２変形例の化合物半導体装置は、図２７に示すように、基板１の上方に設けられた第１導電型半導体（ここではｎ型半導体）２と、第１導電型半導体２の上方に接合された第２導電型半導体（ここではｐ型半導体）３とを有する複数のナノワイヤダイオード４と、複数のナノワイヤダイオード４の周囲に設けられた絶縁膜５（５Ｘ）とを備え、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体３は、少なくとも上部が互いに接触しており、複数のナノワイヤダイオード４のそれぞれを構成する第１導電型半導体２の周囲が空洞になっているものであれば良い。
ここで、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体３は、全長にわたって互いに接触しているものとすれば良い。
また、複数のナノワイヤダイオード４のそれぞれを構成する第１導電型半導体２は、最外周のものとそれらの内側のものとで断面サイズが同一になっており、第１導電型半導体２の周囲が空洞になっているものとすれば良い。
また、複数のナノワイヤダイオード４のそれぞれを構成する第１導電型半導体２は、最外周のものとそれらの内側のものとで断面サイズが同一になっており、第１導電型半導体２の周囲が空洞になっているものとすれば良い。
なお、上述の実施形態の場合と同様に、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体３は、全長にわたって互いに接触している（少なくとも上部が互いに接触している）ものとしているのは、複数のナノワイヤダイオード４の上方に上部電極（第２電極）１１を設ける必要があるためである。
なお、その他の構成は上述の実施形態の場合と同様にすれば良い。
なお、その他の構成は上述の実施形態の場合と同様にすれば良い。
以下、図２８～図４１を参照しながら、具体例を挙げて、具体的に説明する。
まず、図２８に示すように、上述の実施形態の場合と同様に、半絶縁性ＧａＡｓ（１１１）Ｂ基板１上に、ｎ＋－ＧａＡｓ層６を成長させる。
次に、図２９に示すように、表面全体にＳｉＮを堆積させて絶縁膜９としてのＳｉＮ膜９Ｘを形成する。
まず、図２８に示すように、上述の実施形態の場合と同様に、半絶縁性ＧａＡｓ（１１１）Ｂ基板１上に、ｎ＋－ＧａＡｓ層６を成長させる。
次に、図２９に示すように、表面全体にＳｉＮを堆積させて絶縁膜９としてのＳｉＮ膜９Ｘを形成する。
次に、図３０に示すように、上述の実施形態の場合と同様に、例えば電子ビーム（ＥＢ）リソグラフィーによって、ＳｉＮ膜９Ｘ上に、ナノワイヤダイオード４を成長させるための領域を規定し、例えばドライエッチングによって、ＳｉＮ膜９Ｘに複数の開口を形成する。
なお、ここでは、複数の最外周ナノワイヤダイオード４のそれぞれを構成するｎ型半導体２は互いに接触していなくても良いため、複数の開口のサイズ（ここでは径）は全て同一としている。
なお、ここでは、複数の最外周ナノワイヤダイオード４のそれぞれを構成するｎ型半導体２は互いに接触していなくても良いため、複数の開口のサイズ（ここでは径）は全て同一としている。
次に、図３１に示すように、上述の実施形態の場合と同様に、複数のナノワイヤダイオード４を成長させるために、Ａｕ触媒８を、例えば蒸着・リフトオフによって、ＳｉＮ膜９Ｘに形成された複数の開口のそれぞれに設ける。
なお、ここでは、ＳｉＮ膜９Ｘに形成された複数の開口のそれぞれに設けられるＡｕ触媒８のサイズ（ここでは直径）は全て同一となる。
なお、ここでは、ＳｉＮ膜９Ｘに形成された複数の開口のそれぞれに設けられるＡｕ触媒８のサイズ（ここでは直径）は全て同一となる。
次に、図３２に示すように、上述の実施形態の場合と同様に、例えばフォトリソグラフィーによって下部電極（第１電極）１０の領域を規定し、例えばＡｕＧｅ／Ａｕからなる金属を蒸着し、リフトオフし、ｎ＋－ＧａＡｓ層６とオーミックコンタクトを形成する。
このようにして、ｎ＋－ＧａＡｓ層６の複数のナノワイヤダイオード４の側方へ延びている部分に、例えばＡｕＧｅ／Ａｕからなる下部電極（オーミック電極）１０を形成する。
このようにして、ｎ＋－ＧａＡｓ層６の複数のナノワイヤダイオード４の側方へ延びている部分に、例えばＡｕＧｅ／Ａｕからなる下部電極（オーミック電極）１０を形成する。
次に、図３３～図３６に示すように、複数のナノワイヤダイオード４を形成する領域に開口部が形成されるように絶縁膜（層間絶縁膜）５を形成する。
つまり、まず、図３３に示すように、フィラー２７として耐熱性樹脂をコートし、Ａｕ触媒８が設けられている領域を覆うように例えばフォトリソグラフィー及びドライエッチングを用いて加工する。これにより、複数のナノワイヤダイオード４を形成する領域にフィラー２７が形成される。
つまり、まず、図３３に示すように、フィラー２７として耐熱性樹脂をコートし、Ａｕ触媒８が設けられている領域を覆うように例えばフォトリソグラフィー及びドライエッチングを用いて加工する。これにより、複数のナノワイヤダイオード４を形成する領域にフィラー２７が形成される。
次に、図３４に示すように、例えばＳＯＧなどのＳｉＯ２材をコートして、フィラー２７が埋め込まれるように絶縁膜（層間絶縁膜）５としてのＳｉＯ２膜５Ｘを形成する。
そして、図３５に示すように、例えばドライエッチングによって全体をエッチバックして、フィラー２７を露出させる。
その後、図３６に示すように、フィラー２７を選択的に除去する。
そして、図３５に示すように、例えばドライエッチングによって全体をエッチバックして、フィラー２７を露出させる。
その後、図３６に示すように、フィラー２７を選択的に除去する。
このようにして、複数のナノワイヤダイオード４を形成する領域に開口部２８が形成されるように絶縁膜（層間絶縁膜）５Ｘ（５）を形成する。
次に、図３７、図３８に示すように、複数のナノワイヤダイオード４を形成する。つまり、上述のようにして形成された開口部２８に複数のナノワイヤダイオード４を形成する。
次に、図３７、図３８に示すように、複数のナノワイヤダイオード４を形成する。つまり、上述のようにして形成された開口部２８に複数のナノワイヤダイオード４を形成する。
このように、絶縁膜５Ｘ（５）を形成した後に、複数のナノワイヤダイオード４を形成する。つまり、複数のナノワイヤダイオード４の周囲に設けられるように絶縁膜５Ｘ（５）を形成する工程の後に、複数のナノワイヤダイオード４を形成する工程を行なう。
ここでは、まず、図３７に示すように、上述の実施形態の場合と同様に、Ａｕ触媒８を用いて、複数のナノワイヤダイオード４を構成する第１導電型半導体２としてのｎ型ＩｎＡｓ（ｎ型ＩｎＡｓナノワイヤ）を同時に成長させる。
ここでは、まず、図３７に示すように、上述の実施形態の場合と同様に、Ａｕ触媒８を用いて、複数のナノワイヤダイオード４を構成する第１導電型半導体２としてのｎ型ＩｎＡｓ（ｎ型ＩｎＡｓナノワイヤ）を同時に成長させる。
なお、ここでは、ｎ型ＩｎＡｓナノワイヤ２のサイズ（ここでは直径）は全て同一となる。そして、ｎ型ＩｎＡｓナノワイヤ２の間には空間が形成される。
続いて、図３８に示すように、上述の実施形態の場合と同様に、複数のナノワイヤダイオード４を構成する第２導電型半導体３としてのｐ型ＧａＡｓＳｂ（ｐ型ＧａＡｓＳｂナノワイヤ）を、ｎ型ＩｎＡｓナノワイヤ２上に同時に成長させる。ここでは、ｎ型ＩｎＡｓナノワイヤ２に連続してｐ型ＧａＡｓＳｂナノワイヤ３を成長させる。
続いて、図３８に示すように、上述の実施形態の場合と同様に、複数のナノワイヤダイオード４を構成する第２導電型半導体３としてのｐ型ＧａＡｓＳｂ（ｐ型ＧａＡｓＳｂナノワイヤ）を、ｎ型ＩｎＡｓナノワイヤ２上に同時に成長させる。ここでは、ｎ型ＩｎＡｓナノワイヤ２に連続してｐ型ＧａＡｓＳｂナノワイヤ３を成長させる。
ここで、ＧａＡｓＳｂはＩｎＡｓよりも太く成長する性質があるため、隣り合うｐ型ＧａＡｓＳｂナノワイヤ３は互いに接触して成長することになる。
このようにして、複数のｎ型ＩｎＡｓナノワイヤ２のそれぞれにｐ型ＧａＡｓＳｂナノワイヤ３が接合されて、複数のナノワイヤダイオード４が形成される。
つまり、複数のナノワイヤダイオード４のそれぞれを構成するｐ型ＧａＡｓＳｂ（ナノワイヤ）３が少なくとも上部で（ここでは全長にわたって）互いに接触し、かつ、複数のナノワイヤダイオード４のそれぞれを構成するｎ型ＩｎＡｓ（ナノワイヤ）２の周囲が空洞になるように、複数のナノワイヤダイオード４が形成される。
このようにして、複数のｎ型ＩｎＡｓナノワイヤ２のそれぞれにｐ型ＧａＡｓＳｂナノワイヤ３が接合されて、複数のナノワイヤダイオード４が形成される。
つまり、複数のナノワイヤダイオード４のそれぞれを構成するｐ型ＧａＡｓＳｂ（ナノワイヤ）３が少なくとも上部で（ここでは全長にわたって）互いに接触し、かつ、複数のナノワイヤダイオード４のそれぞれを構成するｎ型ＩｎＡｓ（ナノワイヤ）２の周囲が空洞になるように、複数のナノワイヤダイオード４が形成される。
これにより、複数のナノワイヤダイオード４のそれぞれを構成するｎ型ＩｎＡｓ２とｐ型ＧａＡｓＳｂ３の接合部（ｐｎ接合部）７の周囲が空洞になり、ｐｎ接合部７に絶縁膜５による寄生容量が生じるのを抑制することができる。
また、複数のナノワイヤダイオード４を設ける場合に、隣接するナノワイヤダイオード４間に絶縁膜５Ｘ（５）による寄生容量が追加されてしまい、さらに寄生容量が大きくなってしまうのを抑制することができる。
また、複数のナノワイヤダイオード４を設ける場合に、隣接するナノワイヤダイオード４間に絶縁膜５Ｘ（５）による寄生容量が追加されてしまい、さらに寄生容量が大きくなってしまうのを抑制することができる。
次に、図３９に示すように、例えばフォトリソグラフィーによって上部電極（第２電極）１１の領域を規定し、例えばＰｔなどの金属を蒸着し、リフトオフする。
このようにして、複数のナノワイヤダイオード４のそれぞれを構成するｐ型ＧａＡｓＳｂナノワイヤ３の上側に、Ｐｔからなる上部電極１１を形成する。
次いで、図４０に示すように、例えばフォトリソグラフィーによってコンタクトホール２９の領域を規定し、例えばドライエッチングによって下部電極１０に達するコンタクトホール２９を形成する。
このようにして、複数のナノワイヤダイオード４のそれぞれを構成するｐ型ＧａＡｓＳｂナノワイヤ３の上側に、Ｐｔからなる上部電極１１を形成する。
次いで、図４０に示すように、例えばフォトリソグラフィーによってコンタクトホール２９の領域を規定し、例えばドライエッチングによって下部電極１０に達するコンタクトホール２９を形成する。
そして、図４１に示すように、例えばフォトリソグラフィーによって、コンタクト配線３０、３１を形成する領域を規定し、例えばＡｕめっきによって、上部電極１１及び下部電極１０のそれぞれに接続されるように、コンタクト配線３０、３１を形成する。その後、レジストは除去する。
このようにして、第２変形例の化合物半導体装置を製造することができる。
このようにして、第２変形例の化合物半導体装置を製造することができる。
なお、この第２変形例は、上述の実施形態の変形例として、即ち、上述の実施形態の製造方法を変更したものとして説明しているが、この第２変形例を、上述の第１変形例に適用することもできる。
この第２変形例を上述の第１変形例に適用する場合、絶縁膜（層間絶縁膜）５（５Ｘ）を形成する際に絶縁材料が複数のナノワイヤダイオード４の間に入り込むことを考慮しなくても良い。
この第２変形例を上述の第１変形例に適用する場合、絶縁膜（層間絶縁膜）５（５Ｘ）を形成する際に絶縁材料が複数のナノワイヤダイオード４の間に入り込むことを考慮しなくても良い。
このため、複数の最外周ナノワイヤダイオード４Ｘのそれぞれを構成するｎ型半導体２（ｎ型半導体２の側面）及びｐ型半導体３の下部３Ｘ（ｐ型半導体３の下部３Ｘの側面）は互いに接触していなくても良い。
そこで、化合物半導体装置は、基板１の上方に設けられた第１導電型半導体（ここではｎ型半導体）２と、第１導電型半導体２の上方に接合された第２導電型半導体（ここではｐ型半導体）３とを有する複数のナノワイヤダイオード４と、複数のナノワイヤダイオード４の周囲に設けられた絶縁膜５（５Ｘ）とを備え、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体２は、少なくとも上部が互いに接触しており、複数のナノワイヤダイオード４のそれぞれを構成する第１導電型半導体２の周囲が空洞になっているものであれば良い。
そこで、化合物半導体装置は、基板１の上方に設けられた第１導電型半導体（ここではｎ型半導体）２と、第１導電型半導体２の上方に接合された第２導電型半導体（ここではｐ型半導体）３とを有する複数のナノワイヤダイオード４と、複数のナノワイヤダイオード４の周囲に設けられた絶縁膜５（５Ｘ）とを備え、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体２は、少なくとも上部が互いに接触しており、複数のナノワイヤダイオード４のそれぞれを構成する第１導電型半導体２の周囲が空洞になっているものであれば良い。
また、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体３は、上部３Ｙが互いに接触しており、下部３Ｘの周囲が空洞になっているものであれば良い。
ここで、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体３の上部３Ｙは、全長にわたって互いに接触しているものとすれば良い。
また、複数のナノワイヤダイオード４のそれぞれを構成する第１導電型半導体２及び第２導電型半導体３の下部３Ｘは、最外周のものとそれらの内側のものとで断面サイズが同一になっており、第１導電型半導体２及び第２導電型半導体３の下部３Ｘの周囲が空洞になっているものとすれば良い。
ここで、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体３の上部３Ｙは、全長にわたって互いに接触しているものとすれば良い。
また、複数のナノワイヤダイオード４のそれぞれを構成する第１導電型半導体２及び第２導電型半導体３の下部３Ｘは、最外周のものとそれらの内側のものとで断面サイズが同一になっており、第１導電型半導体２及び第２導電型半導体３の下部３Ｘの周囲が空洞になっているものとすれば良い。
なお、上述の実施形態の場合と同様に、複数のナノワイヤダイオード４のそれぞれを構成する第２導電型半導体３は、上部３Ｙが互いに接触している（少なくとも上部が互いに接触している）ものとするのは、複数のナノワイヤダイオード４の上方に上部電極（第２電極）１１を設ける必要があるためである。
なお、上述の実施形態及び各変形例では、基板１をＧａＡｓ基板としているが、これに限られるものではなく、例えば、Ｓｉ、ＩｎＰ、ＧａＳｂなどの基板を用いても良い。
なお、上述の実施形態及び各変形例では、基板１をＧａＡｓ基板としているが、これに限られるものではなく、例えば、Ｓｉ、ＩｎＰ、ＧａＳｂなどの基板を用いても良い。
また、高周波動作を考慮すると基板１は半絶縁性の方が望ましいため、上述の実施形態及び各変形例では、基板１を半絶縁性基板としているが、半絶縁性基板でなくても良い。
また、上述の実施形態及び各変形例では、基板１上に形成する絶縁膜９をＳｉＯ２膜としているが、これに限られるものではなく、例えばＳｉＮなどの他の絶縁膜としても良い。
また、上述の実施形態及び各変形例では、基板１上に形成する絶縁膜９をＳｉＯ２膜としているが、これに限られるものではなく、例えばＳｉＮなどの他の絶縁膜としても良い。
また、上述の実施形態及び各変形例において、複数のナノワイヤダイオード４の全体を、例えばＳｉＮ、ＳｉＯ２、Ａｌ２Ｏ３などの絶縁膜（薄い絶縁膜）でカバーされるようにしても良い。
また、上述の実施形態及び各変形例では、ナノワイヤダイオード４を構成するｎ型半導体２（第１導電型半導体）を基板１側に設け、ｐ型半導体３（第２導電型半導体）を基板１から遠い側に設けているが、これに限られるものではなく、逆に、ナノワイヤダイオード４を構成するｐ型半導体２（第１導電型半導体）を基板１側に設け、ｎ型半導体３（第２導電型半導体）を基板１から遠い側に設けても良い。
また、上述の実施形態及び各変形例では、ナノワイヤダイオード４を構成するｎ型半導体２（第１導電型半導体）を基板１側に設け、ｐ型半導体３（第２導電型半導体）を基板１から遠い側に設けているが、これに限られるものではなく、逆に、ナノワイヤダイオード４を構成するｐ型半導体２（第１導電型半導体）を基板１側に設け、ｎ型半導体３（第２導電型半導体）を基板１から遠い側に設けても良い。
なお、上述の実施形態及び各変形例では、Ａｕ触媒８を用いているが、これに限られるものではなく、Ａｕ触媒を用いないでも良い。
なお、本発明は、上述した実施形態及び各変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態及び各変形例に関し、更に、付記を開示する。
なお、本発明は、上述した実施形態及び各変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態及び各変形例に関し、更に、付記を開示する。
（付記１）
基板の上方に設けられた第１導電型半導体と、前記第１導電型半導体の上方に接合された第２導電型半導体とを有する複数のナノワイヤダイオードと、
前記複数のナノワイヤダイオードの周囲に設けられた絶縁膜とを備え、
前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体は、少なくとも上部が互いに接触しており、
前記複数のナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体の周囲が空洞になっていることを特徴とする化合物半導体装置。
基板の上方に設けられた第１導電型半導体と、前記第１導電型半導体の上方に接合された第２導電型半導体とを有する複数のナノワイヤダイオードと、
前記複数のナノワイヤダイオードの周囲に設けられた絶縁膜とを備え、
前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体は、少なくとも上部が互いに接触しており、
前記複数のナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体の周囲が空洞になっていることを特徴とする化合物半導体装置。
（付記２）
前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体は、上部が互いに接触しており、下部の周囲が空洞になっていることを特徴とする、付記１に記載の化合物半導体装置。
（付記３）
前記第２導電型半導体は、上部の断面サイズが下部の断面サイズよりも大きいことを特徴とする、付記２に記載の化合物半導体装置。
前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体は、上部が互いに接触しており、下部の周囲が空洞になっていることを特徴とする、付記１に記載の化合物半導体装置。
（付記３）
前記第２導電型半導体は、上部の断面サイズが下部の断面サイズよりも大きいことを特徴とする、付記２に記載の化合物半導体装置。
（付記４）
前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体は、全長にわたって互いに接触していることを特徴とする、付記１に記載の化合物半導体装置。
（付記５）
前記第２導電型半導体は、前記第１導電型半導体よりも断面サイズが大きいことを特徴とする、付記４に記載の化合物半導体装置。
前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体は、全長にわたって互いに接触していることを特徴とする、付記１に記載の化合物半導体装置。
（付記５）
前記第２導電型半導体は、前記第１導電型半導体よりも断面サイズが大きいことを特徴とする、付記４に記載の化合物半導体装置。
（付記６）
前記複数のナノワイヤダイオードのうち最外周に位置する複数の最外周ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体は、互いに接触しており、
前記複数の最外周ナノワイヤダイオードの内側に位置する複数の内側ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体の周囲が空洞になっており、
前記複数の最外周ナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体は、下部が互いに接触しており、
前記複数の内側ナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体の下部の周囲が空洞になっていることを特徴とする、付記２又は３に記載の化合物半導体装置。
前記複数のナノワイヤダイオードのうち最外周に位置する複数の最外周ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体は、互いに接触しており、
前記複数の最外周ナノワイヤダイオードの内側に位置する複数の内側ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体の周囲が空洞になっており、
前記複数の最外周ナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体は、下部が互いに接触しており、
前記複数の内側ナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体の下部の周囲が空洞になっていることを特徴とする、付記２又は３に記載の化合物半導体装置。
（付記７）
前記複数の最外周ナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体の下部は、前記複数の内側ナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体の下部よりも断面サイズが大きいことを特徴とする、付記６に記載の化合物半導体装置。
前記複数の最外周ナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体の下部は、前記複数の内側ナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体の下部よりも断面サイズが大きいことを特徴とする、付記６に記載の化合物半導体装置。
（付記８）
前記複数のナノワイヤダイオードのうち最外周に位置する複数の最外周ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体は、互いに接触しており、
前記複数の最外周ナノワイヤダイオードの内側に位置する複数の内側ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体の周囲が空洞になっていることを特徴とする、付記４又は５に記載の化合物半導体装置。
前記複数のナノワイヤダイオードのうち最外周に位置する複数の最外周ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体は、互いに接触しており、
前記複数の最外周ナノワイヤダイオードの内側に位置する複数の内側ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体の周囲が空洞になっていることを特徴とする、付記４又は５に記載の化合物半導体装置。
（付記９）
前記複数の最外周ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体は、前記複数の内側ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体よりも断面サイズが大きいことを特徴とする、付記８に記載の化合物半導体装置。
（付記１０）
前記第１導電型半導体は、ｎ型半導体であって、少なくともＩｎＡｓを含み、
前記第２導電型半導体は、ｐ型半導体であって、少なくともＧａＳｂを含むことを特徴とする、付記１～９のいずれか１項に記載の化合物半導体装置。
前記複数の最外周ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体は、前記複数の内側ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体よりも断面サイズが大きいことを特徴とする、付記８に記載の化合物半導体装置。
（付記１０）
前記第１導電型半導体は、ｎ型半導体であって、少なくともＩｎＡｓを含み、
前記第２導電型半導体は、ｐ型半導体であって、少なくともＧａＳｂを含むことを特徴とする、付記１～９のいずれか１項に記載の化合物半導体装置。
（付記１１）
前記第１導電型半導体は、ＩｎＡｓ又はＩｎＧａＡｓからなり、
前記第２導電型半導体は、ＧａＳｂ、ＧａＡｓＳｂ、ＡｌＧａＳｂからなることを特徴とする、付記１０に記載の化合物半導体装置。
（付記１２）
前記基板と前記第１導電型半導体の間に設けられ、前記複数のナノワイヤダイオードの側方へ延びているｎ型ＧａＡｓ層と、
前記ｎ型ＧａＡｓ層の前記複数のナノワイヤダイオードの側方へ延びている部分に設けられた第１電極と、
前記第２導電型半導体の上側に設けられた第２電極とを備えることを特徴とする、付記１０又は１１に記載の化合物半導体装置。
前記第１導電型半導体は、ＩｎＡｓ又はＩｎＧａＡｓからなり、
前記第２導電型半導体は、ＧａＳｂ、ＧａＡｓＳｂ、ＡｌＧａＳｂからなることを特徴とする、付記１０に記載の化合物半導体装置。
（付記１２）
前記基板と前記第１導電型半導体の間に設けられ、前記複数のナノワイヤダイオードの側方へ延びているｎ型ＧａＡｓ層と、
前記ｎ型ＧａＡｓ層の前記複数のナノワイヤダイオードの側方へ延びている部分に設けられた第１電極と、
前記第２導電型半導体の上側に設けられた第２電極とを備えることを特徴とする、付記１０又は１１に記載の化合物半導体装置。
（付記１３）
前記第２導電型半導体上にＡｕ触媒を備えることを特徴とする、付記１０～１２のいずれか１項に記載の化合物半導体装置。
（付記１４）
アンテナと、
前記アンテナに接続された化合物半導体装置とを備え、
前記化合物半導体装置は、
基板の上方に設けられた第１導電型半導体と、前記第１導電型半導体の上方に接合された第２導電型半導体とを有する複数のナノワイヤダイオードと、
前記複数のナノワイヤダイオードの周囲に設けられた絶縁膜とを備え、
前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体は、少なくとも上部が互いに接触しており、
前記複数のナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体の周囲が空洞になっていることを特徴とする検波器。
前記第２導電型半導体上にＡｕ触媒を備えることを特徴とする、付記１０～１２のいずれか１項に記載の化合物半導体装置。
（付記１４）
アンテナと、
前記アンテナに接続された化合物半導体装置とを備え、
前記化合物半導体装置は、
基板の上方に設けられた第１導電型半導体と、前記第１導電型半導体の上方に接合された第２導電型半導体とを有する複数のナノワイヤダイオードと、
前記複数のナノワイヤダイオードの周囲に設けられた絶縁膜とを備え、
前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体は、少なくとも上部が互いに接触しており、
前記複数のナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体の周囲が空洞になっていることを特徴とする検波器。
（付記１５）
アンテナと、
前記アンテナに接続され、化合物半導体装置を含む電力変換器とを備え、
前記化合物半導体装置は、
基板の上方に設けられた第１導電型半導体と、前記第１導電型半導体の上方に接合された第２導電型半導体とを有する複数のナノワイヤダイオードと、
前記複数のナノワイヤダイオードの周囲に設けられた絶縁膜とを備え、
前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体は、少なくとも上部が互いに接触しており、
前記複数のナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体の周囲が空洞になっていることを特徴とするエネルギーハーベスタ。
アンテナと、
前記アンテナに接続され、化合物半導体装置を含む電力変換器とを備え、
前記化合物半導体装置は、
基板の上方に設けられた第１導電型半導体と、前記第１導電型半導体の上方に接合された第２導電型半導体とを有する複数のナノワイヤダイオードと、
前記複数のナノワイヤダイオードの周囲に設けられた絶縁膜とを備え、
前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体は、少なくとも上部が互いに接触しており、
前記複数のナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体の周囲が空洞になっていることを特徴とするエネルギーハーベスタ。
（付記１６）
基板の上方に設けられた第１導電型半導体と、前記第１導電型半導体の上方に接合された第２導電型半導体とを有する複数のナノワイヤダイオードを形成する工程と、
前記複数のナノワイヤダイオードの周囲に設けられるように絶縁膜を形成する工程とを含み、
前記複数のナノワイヤダイオードを形成する工程において、前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体が少なくとも上部で互いに接触し、かつ、前記複数のナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体の周囲が空洞になるように、前記複数のナノワイヤダイオードを形成することを特徴とする化合物半導体装置の製造方法。
基板の上方に設けられた第１導電型半導体と、前記第１導電型半導体の上方に接合された第２導電型半導体とを有する複数のナノワイヤダイオードを形成する工程と、
前記複数のナノワイヤダイオードの周囲に設けられるように絶縁膜を形成する工程とを含み、
前記複数のナノワイヤダイオードを形成する工程において、前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体が少なくとも上部で互いに接触し、かつ、前記複数のナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体の周囲が空洞になるように、前記複数のナノワイヤダイオードを形成することを特徴とする化合物半導体装置の製造方法。
（付記１７）
前記絶縁膜を形成する工程の後に、前記複数のナノワイヤダイオードを形成する工程を行ない、
前記絶縁膜を形成する工程において、前記複数のナノワイヤダイオードを形成する領域に開口部が形成されるように前記絶縁膜を形成し、
前記複数のナノワイヤダイオードを形成する工程において、前記開口部に前記複数のナノワイヤダイオードを形成することを特徴とする、付記１６に記載の化合物半導体装置の製造方法。
前記絶縁膜を形成する工程の後に、前記複数のナノワイヤダイオードを形成する工程を行ない、
前記絶縁膜を形成する工程において、前記複数のナノワイヤダイオードを形成する領域に開口部が形成されるように前記絶縁膜を形成し、
前記複数のナノワイヤダイオードを形成する工程において、前記開口部に前記複数のナノワイヤダイオードを形成することを特徴とする、付記１６に記載の化合物半導体装置の製造方法。
（付記１８）
前記複数のナノワイヤダイオードを形成する工程の後に、前記絶縁膜を形成する工程を行ない、
前記複数のナノワイヤダイオードを形成する工程において、前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体の上部が互いに接触し、前記複数のナノワイヤダイオードのうち最外周に位置する複数の最外周ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体及び前記第２導電型半導体の下部が互いに接触し、前記複数の最外周ナノワイヤダイオードの内側に位置する複数の内側ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体及び前記第２導電型半導体の下部の周囲が空洞になるように、前記複数のナノワイヤダイオードを形成し、
前記絶縁膜を形成する工程において、前記複数のナノワイヤダイオードの周囲が前記絶縁膜で埋め込まれるように前記絶縁膜を形成することを特徴とする、付記１６に記載の化合物半導体装置の製造方法。
前記複数のナノワイヤダイオードを形成する工程の後に、前記絶縁膜を形成する工程を行ない、
前記複数のナノワイヤダイオードを形成する工程において、前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体の上部が互いに接触し、前記複数のナノワイヤダイオードのうち最外周に位置する複数の最外周ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体及び前記第２導電型半導体の下部が互いに接触し、前記複数の最外周ナノワイヤダイオードの内側に位置する複数の内側ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体及び前記第２導電型半導体の下部の周囲が空洞になるように、前記複数のナノワイヤダイオードを形成し、
前記絶縁膜を形成する工程において、前記複数のナノワイヤダイオードの周囲が前記絶縁膜で埋め込まれるように前記絶縁膜を形成することを特徴とする、付記１６に記載の化合物半導体装置の製造方法。
（付記１９）
前記複数のナノワイヤダイオードを形成する工程の後に、前記絶縁膜を形成する工程を行ない、
前記複数のナノワイヤダイオードを形成する工程において、前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体が全長にわたって互いに接触し、前記複数のナノワイヤダイオードのうち最外周に位置する複数の最外周ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体が互いに接触し、前記複数の最外周ナノワイヤダイオードの内側に位置する複数の内側ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体の周囲が空洞になるように、前記複数のナノワイヤダイオードを形成し、
前記絶縁膜を形成する工程において、前記複数のナノワイヤダイオードの周囲が前記絶縁膜で埋め込まれるように前記絶縁膜を形成することを特徴とする、付記１６に記載の化合物半導体装置の製造方法。
前記複数のナノワイヤダイオードを形成する工程の後に、前記絶縁膜を形成する工程を行ない、
前記複数のナノワイヤダイオードを形成する工程において、前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体が全長にわたって互いに接触し、前記複数のナノワイヤダイオードのうち最外周に位置する複数の最外周ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体が互いに接触し、前記複数の最外周ナノワイヤダイオードの内側に位置する複数の内側ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体の周囲が空洞になるように、前記複数のナノワイヤダイオードを形成し、
前記絶縁膜を形成する工程において、前記複数のナノワイヤダイオードの周囲が前記絶縁膜で埋め込まれるように前記絶縁膜を形成することを特徴とする、付記１６に記載の化合物半導体装置の製造方法。
１ 基板
２ 第１導電型半導体
３ 第２導電型半導体
３Ｘ 第２導電型半導体の下部
３Ｙ 第２導電型半導体の上部
４ ナノワイヤダイオード
４Ｘ 最外周ナノワイヤダイオード
４Ｙ 内側ナノワイヤダイオード
５ 絶縁膜（層間絶縁膜）
５Ｘ ＳｉＯ２膜（絶縁膜；層間絶縁膜）
６ ｎ型ＧａＡｓ層
７ ｐｎ接合部
８ Ａｕ触媒
９ 絶縁膜（ＳｉＯ２膜）
９Ｘ 絶縁膜（ＳｉＮ膜）
１０ 第１電極（下部電極）
１１ 第２電極（上部電極）
１２ レジストマスク
１３、１４ コンタクトホール
１５、１６ コンタクト配線
１７ アンテナ
１８ 電力変換器
１９ 昇圧器
２０ 二次電池
２１ ダイオード
２２ キャパシタ
２３ インダクタ
２４ アンテナ
２５ ダイオード
２６ インダクタ
２７ フィラー
２８ 開口部
２９ コンタクトホール
３０、３１ コンタクト配線
２ 第１導電型半導体
３ 第２導電型半導体
３Ｘ 第２導電型半導体の下部
３Ｙ 第２導電型半導体の上部
４ ナノワイヤダイオード
４Ｘ 最外周ナノワイヤダイオード
４Ｙ 内側ナノワイヤダイオード
５ 絶縁膜（層間絶縁膜）
５Ｘ ＳｉＯ２膜（絶縁膜；層間絶縁膜）
６ ｎ型ＧａＡｓ層
７ ｐｎ接合部
８ Ａｕ触媒
９ 絶縁膜（ＳｉＯ２膜）
９Ｘ 絶縁膜（ＳｉＮ膜）
１０ 第１電極（下部電極）
１１ 第２電極（上部電極）
１２ レジストマスク
１３、１４ コンタクトホール
１５、１６ コンタクト配線
１７ アンテナ
１８ 電力変換器
１９ 昇圧器
２０ 二次電池
２１ ダイオード
２２ キャパシタ
２３ インダクタ
２４ アンテナ
２５ ダイオード
２６ インダクタ
２７ フィラー
２８ 開口部
２９ コンタクトホール
３０、３１ コンタクト配線
Claims (13)
- 基板の上方に設けられた第１導電型半導体と、前記第１導電型半導体の上方に接合された第２導電型半導体とを有する複数のナノワイヤダイオードと、
前記複数のナノワイヤダイオードのうち最外周に位置する複数の最外周ナノワイヤダイオードの周囲に設けられた絶縁膜とを備え、
前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体は、少なくとも上部が互いに接触しており、
前記複数のナノワイヤダイオードのうち前記複数の最外周ナノワイヤダイオードの内側に位置する複数の内側ナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体が前記複数の内側ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体よりも大きな水平断面サイズを有することで少なくとも前記第１導電型半導体の周囲に形成した空間が、空洞として用いられることを特徴とする化合物半導体装置。 - 前記複数の内側ナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体は、上部が互いに接触しており、下部の周囲が前記空洞になっていることを特徴とする、請求項１に記載の化合物半導体装置。
- 前記複数の最外周ナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体は、全長にわたって互いに接触していることを特徴とする、請求項１に記載の化合物半導体装置。
- 前記複数の最外周ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体は、互いに接触しており、
前記複数の内側ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体の周囲が前記空洞になっており、
前記複数の最外周ナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体は、下部が互いに接触しており、
前記複数の内側ナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体の下部の周囲が前記空洞になっていることを特徴とする、請求項２に記載の化合物半導体装置。 - 前記複数の最外周ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体は、互いに接触しており、
前記複数の内側ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体の周囲が前記空洞になっていることを特徴とする、請求項３に記載の化合物半導体装置。 - 前記第１導電型半導体は、ｎ型半導体であって、少なくともＩｎＡｓを含み、
前記第２導電型半導体は、ｐ型半導体であって、少なくともＧａＳｂを含むことを特徴とする、請求項１～５のいずれか１項に記載の化合物半導体装置。 - 前記基板と前記第１導電型半導体の間に設けられ、前記複数のナノワイヤダイオードの側方へ延びているｎ型ＧａＡｓ層と、
前記ｎ型ＧａＡｓ層の前記複数のナノワイヤダイオードの側方へ延びている部分に設けられた第１電極と、
前記第２導電型半導体の上側に設けられた第２電極とを備えることを特徴とする、請求項６に記載の化合物半導体装置。 - アンテナと、
前記アンテナに接続された化合物半導体装置とを備え、
前記化合物半導体装置は、
基板の上方に設けられた第１導電型半導体と、前記第１導電型半導体の上方に接合された第２導電型半導体とを有する複数のナノワイヤダイオードと、
前記複数のナノワイヤダイオードのうち最外周に位置する複数の最外周ナノワイヤダイオードの周囲に設けられた絶縁膜とを備え、
前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体は、少なくとも上部が互いに接触しており、
前記複数のナノワイヤダイオードのうち前記複数の最外周ナノワイヤダイオードの内側に位置する複数の内側ナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体が前記複数の内側ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体よりも大きな水平断面サイズを有することで少なくとも前記第１導電型半導体の周囲に形成した空間が、空洞として用いられることを特徴とする検波器。 - アンテナと、
前記アンテナに接続され、化合物半導体装置を含む電力変換器とを備え、
前記化合物半導体装置は、
基板の上方に設けられた第１導電型半導体と、前記第１導電型半導体の上方に接合された第２導電型半導体とを有する複数のナノワイヤダイオードと、
前記複数のナノワイヤダイオードのうち最外周に位置する複数の最外周ナノワイヤダイオードの周囲に設けられた絶縁膜とを備え、
前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体は、少なくとも上部が互いに接触しており、
前記複数のナノワイヤダイオードのうち前記複数の最外周ナノワイヤダイオードの内側に位置する複数の内側ナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体が前記複数の内側ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体よりも大きな水平断面サイズを有することで少なくとも前記第１導電型半導体の周囲に形成した空間が、空洞として用いられることを特徴とするエネルギーハーベスタ。 - 基板の上方に設けられた第１導電型半導体と、前記第１導電型半導体の上方に接合された第２導電型半導体とを有する複数のナノワイヤダイオードを形成する工程と、
前記複数のナノワイヤダイオードのうち最外周に位置する複数の最外周ナノワイヤダイオードの周囲に設けられるように絶縁膜を形成する工程とを含み、
前記複数のナノワイヤダイオードを形成する工程において、前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体が少なくとも上部で互いに接触し、かつ、前記複数のナノワイヤダイオードのうち前記複数の最外周ナノワイヤダイオードの内側に位置する複数の内側ナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体が前記複数の内側ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体よりも大きな水平断面サイズを有することで少なくとも前記第１導電型半導体の周囲に形成した空間が、空洞として用いられるように、前記複数のナノワイヤダイオードを形成することを特徴とする化合物半導体装置の製造方法。 - 前記絶縁膜を形成する工程の後に、前記複数のナノワイヤダイオードを形成する工程を行ない、
前記絶縁膜を形成する工程において、前記複数のナノワイヤダイオードを形成する領域に開口部が形成されるように前記絶縁膜を形成し、
前記複数のナノワイヤダイオードを形成する工程において、前記開口部に前記複数のナノワイヤダイオードを形成することを特徴とする、請求項１０に記載の化合物半導体装置の製造方法。 - 前記複数のナノワイヤダイオードを形成する工程の後に、前記絶縁膜を形成する工程を行ない、
前記複数のナノワイヤダイオードを形成する工程において、前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体の上部が互いに接触し、前記複数の最外周ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体及び前記第２導電型半導体の下部が互いに接触し、前記複数の内側ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体及び前記第２導電型半導体の下部の周囲が前記空洞になるように、前記複数のナノワイヤダイオードを形成し、
前記絶縁膜を形成する工程において、前記複数の最外周ナノワイヤダイオードの周囲が前記絶縁膜で埋め込まれるように前記絶縁膜を形成することを特徴とする、請求項１０に記載の化合物半導体装置の製造方法。 - 前記複数のナノワイヤダイオードを形成する工程の後に、前記絶縁膜を形成する工程を行ない、
前記複数のナノワイヤダイオードを形成する工程において、前記複数のナノワイヤダイオードのそれぞれを構成する前記第２導電型半導体が全長にわたって互いに接触し、前記複数の最外周ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体が互いに接触し、前記複数の内側ナノワイヤダイオードのそれぞれを構成する前記第１導電型半導体の周囲が前記空洞になるように、前記複数のナノワイヤダイオードを形成し、
前記絶縁膜を形成する工程において、前記複数の最外周ナノワイヤダイオードの周囲が前記絶縁膜で埋め込まれるように前記絶縁膜を形成することを特徴とする、請求項１０に記載の化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018199190A JP7167623B2 (ja) | 2018-10-23 | 2018-10-23 | 化合物半導体装置及びその製造方法、検波器、エネルギーハーベスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018199190A JP7167623B2 (ja) | 2018-10-23 | 2018-10-23 | 化合物半導体装置及びその製造方法、検波器、エネルギーハーベスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020068258A JP2020068258A (ja) | 2020-04-30 |
| JP7167623B2 true JP7167623B2 (ja) | 2022-11-09 |
Family
ID=70388645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018199190A Active JP7167623B2 (ja) | 2018-10-23 | 2018-10-23 | 化合物半導体装置及びその製造方法、検波器、エネルギーハーベスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7167623B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072171A (ja) | 2003-08-22 | 2005-03-17 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2006187857A (ja) | 2004-12-20 | 2006-07-20 | Palo Alto Research Center Inc | 垂直方向に配列されたナノロッドおよびその配列への電気接点をつくるためのシステムおよび方法 |
| JP2016506076A (ja) | 2012-12-21 | 2016-02-25 | アレディア | Ｌｅｄワイヤを備える隣接した領域の製造方法およびその製造方法により得られる装置 |
| JP2018037521A (ja) | 2016-08-31 | 2018-03-08 | 富士通株式会社 | 半導体装置及びその製造方法 |
-
2018
- 2018-10-23 JP JP2018199190A patent/JP7167623B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072171A (ja) | 2003-08-22 | 2005-03-17 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2006187857A (ja) | 2004-12-20 | 2006-07-20 | Palo Alto Research Center Inc | 垂直方向に配列されたナノロッドおよびその配列への電気接点をつくるためのシステムおよび方法 |
| JP2016506076A (ja) | 2012-12-21 | 2016-02-25 | アレディア | Ｌｅｄワイヤを備える隣接した領域の製造方法およびその製造方法により得られる装置 |
| JP2018037521A (ja) | 2016-08-31 | 2018-03-08 | 富士通株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020068258A (ja) | 2020-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8299497B1 (en) | Near-infrared photodetector with reduced dark current | |
| US10374071B2 (en) | Heterojunction bipolar transistor | |
| US6670653B1 (en) | InP collector InGaAsSb base DHBT device and method of forming same | |
| JP5501814B2 (ja) | アバランシェフォトダイオード | |
| JP5999678B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP7167623B2 (ja) | 化合物半導体装置及びその製造方法、検波器、エネルギーハーベスタ | |
| JP3507828B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP6741943B2 (ja) | 半導体装置及びその製造方法 | |
| US11699722B2 (en) | Stacked, high-blocking InGaAs semiconductor power diode | |
| JP5700561B2 (ja) | 受光素子 | |
| JP2012124404A (ja) | フォトダイオードおよびその製造方法 | |
| JP6262612B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP6954184B2 (ja) | 半導体デバイス、受信機及び半導体デバイスの製造方法 | |
| JP7211201B2 (ja) | 化合物半導体装置及びその製造方法、検波器 | |
| JP5446532B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP7371366B2 (ja) | 半導体デバイス、及びこれを用いた無線受信器 | |
| JP6631458B2 (ja) | 電子デバイス及びその製造方法 | |
| JP2018182261A (ja) | 半導体受光デバイス | |
| US10950744B2 (en) | Light receiving element and method of manufacturing the same | |
| JP6978669B2 (ja) | 化合物半導体装置及びその製造方法、並びに受信装置及び発電装置 | |
| US20210296509A1 (en) | Stacked high-blocking ingaas semiconductor power diode | |
| JP5429175B2 (ja) | 半導体受光素子およびその製造方法 | |
| JP5585392B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2011211037A (ja) | 半導体装置及びその製造方法 | |
| JP6981289B2 (ja) | 化合物半導体装置及びその製造方法、並びに受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190607 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210610 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221010 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7167623 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |