JP5585392B2 - 化合物半導体装置及びその製造方法 - Google Patents
化合物半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5585392B2 JP5585392B2 JP2010246646A JP2010246646A JP5585392B2 JP 5585392 B2 JP5585392 B2 JP 5585392B2 JP 2010246646 A JP2010246646 A JP 2010246646A JP 2010246646 A JP2010246646 A JP 2010246646A JP 5585392 B2 JP5585392 B2 JP 5585392B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- semiconductor layer
- containing compound
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Weting (AREA)
- Bipolar Transistors (AREA)
Description
先ず、第1の実施形態について説明する。図2は、第1の実施形態に係る化合物半導体装置の製造方法を示す断面図である。
次に、第2の実施形態について説明する。図3は、第2の実施形態に係る化合物半導体装置の製造方法を示す断面図である。ここでは、第1の実施形態と相違する点を中心にして説明する。
次に、第3の実施形態について説明する。第3の実施形態では、ヘテロ接合バイポーラトランジスタ(HBT)を形成する。図5A〜図5Hは、第3の実施形態に係る化合物半導体装置の製造方法を示す断面図である。
次に、第4の実施形態について説明する。図7は、第4の実施形態に係る化合物半導体装置の製造方法を示す断面図である。ここでは、第3の実施形態と相違する点を中心にして説明する。
次に、第5の実施形態について説明する。第5の実施形態では、メサ型のpn接合ダイオードを形成する。図8は、第5の実施形態に係る化合物半導体装置の製造方法を示す断面図である。
次に、第6の実施形態について説明する。第6の実施形態では、メサ型共鳴トンネルダイオード(RTD:resonant tunneling diode)を形成する。図9は、第6の実施形態に係る化合物半導体装置の製造方法を示す断面図である。
第1の化合物半導体層の上方に、Pを含むエッチングストッパ層を形成する工程と、
前記エッチングストッパ層の上方に、第2の化合物半導体層を形成する工程と、
前記第2の化合物半導体層の上方の所定の領域に第1の導電膜を形成する工程と、
所定の溶液を用いて、前記第1の導電膜をエッチングマスクとし、前記第2の化合物半導体層をメサ状にウェットエッチングする工程と、
平面視で前記第2の化合物半導体層から離間した位置において前記第1の化合物半導体層の上方に第2の導電膜を形成する工程と、
を有し、
前記第2の化合物半導体層を形成する工程は、
前記エッチングストッパ層の上方に、Sbを含み、前記所定の溶液に対するエッチング耐性が前記エッチングストッパ層よりも低いSb含有化合物半導体層を形成する工程と、
前記Sb含有化合物半導体層上に、Asを含み、前記所定の溶液に対するエッチング耐性が前記エッチングストッパ層よりも低い第1のAs含有化合物半導体層を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
前記Sb含有化合物半導体層として、GaSb層、GaAsSb層、AlSb層、AlAsSb層、AlGaSb層、AlGaAsSb層、InGaSb層、InGaAsSb層、InAlSb層、InAlAsSb層、InAlGaSb層、及びInAlGaAsSb層からなる群から選択された少なくとも1種を含むものを形成し、
前記第1のAs含有化合物半導体層として、InGaAs層、InAlAs層、GaAs層、AlGaAs層、及びInAlGaAs層からなる群から選択された少なくとも1種を含むものを形成することを特徴とする付記1に記載の化合物半導体装置の製造方法。
前記第2の化合物半導体層を形成する工程は、前記Sb含有化合物半導体層を形成する工程の前に、前記エッチングストッパ層の上方に、Asを含み、前記所定の溶液に対するエッチング耐性が前記エッチングストッパ層よりも低い第2のAs含有化合物半導体層を形成する工程を有し、
前記Sb含有化合物半導体層を前記第2のAs含有化合物半導体層上に形成することを特徴とする付記1又は2に記載の化合物半導体装置の製造方法。
前記第2のAs含有化合物半導体層として、InGaAs層、InAlAs層、GaAs層、AlGaAs層、及びInAlGaAs層からなる群から選択された少なくとも1種を含むものを形成することを特徴とする付記3に記載の化合物半導体装置の製造方法。
前記第2のAs含有化合物半導体層の厚さを、前記第1のAs含有化合物半導体の厚さ以下とすることを特徴とする付記3又は4に記載の化合物半導体装置の製造方法。
前記所定の溶液として、りん酸、過酸化水素水及び水の混合溶液、又は硫酸、過酸化水素水及び水の混合溶液を用いることを特徴とする付記1乃至5のいずれか1項に記載の化合物半導体装置の製造方法。
前記Sb含有化合物半導体層を形成する工程と前記第1のAs含有化合物半導体層を形成する工程とを繰り返し行うことを特徴とする付記1乃至6のいずれか1項に記載の化合物半導体装置の製造方法。
前記第2の導電膜を第1の導電膜上にも形成することを特徴とする付記1乃至7のいずれか1項に記載の化合物半導体装置の製造方法。
第1の化合物半導体層と、
前記第1の化合物半導体層の上方にメサ形成された第2の化合物半導体層と、
平面視で前記第2の化合物半導体層から離間した位置において前記第1の化合物半導体層の上方に形成された第1の電極と、
前記第2の化合物半導体層の上方に形成された第2の電極と、
前記第1の化合物半導体層と前記第2の化合物半導体層との間に形成され、Pを含むエッチングストッパ層と、
を有し、
前記第2の化合物半導体層は、
前記エッチングストッパ層の上方に形成され、Sbを含み、所定の溶液に対するエッチング耐性が前記エッチングストッパ層よりも低いSb含有化合物半導体層と、
前記Sb含有化合物半導体層上に形成され、Asを含み、前記所定の溶液に対するエッチング耐性が前記エッチングストッパ層よりも低い第1のAs含有化合物半導体層と、
を有し、
平面視で、前記Sb含有化合物半導体層及び前記第1のAs含有化合物半導体層の各々の縁全体が、前記第2の電極の縁の内側に入り込んでいることを特徴とする化合物半導体装置。
前記第2の化合物半導体層は、前記エッチングストッパ層の上方に形成され、Asを含み、前記所定の溶液に対するエッチング耐性が前記エッチングストッパ層よりも低い第2のAs含有化合物半導体層を有し、
前記Sb含有化合物半導体層は前記第2のAs含有化合物半導体層上に形成されていることを特徴とする付記9に記載の化合物半導体装置。
2:エッチングストッパ層
3:化合物半導体層
3a、3c:As含有層
3b:Sb含有層
4、5a、5b:導電膜
10:基板
11:p+−InGaAs層
12:n−InP層
13:化合物半導体層
13a、13c:n−InAlAs層
13b:i−GaAsSb層
14:WSi層
15a、15b、26:導電膜
33:化合物半導体層
33a、33c、33e:n−InAlAs層
33b、33d:i−GaAsSb層
40:基板
41:p−GaAs層
42:n−InGaP層
43:化合物半導体層
43a、43c:n−GaAs層
43b:i−GaAsSb層
44:WSi層
45a、45b:導電膜
50:基板
51、53a、53e、53g:n−InGaAs層
52:n−InP層
53b、53d:i−InAlAs層
53c:i−InGaAs層
53f:i−GaAsSb層
54:WSi層
55a、55b:導電膜
Claims (5)
- 第1の化合物半導体層の上方に、Pを含むエッチングストッパ層を形成する工程と、
前記エッチングストッパ層の上方に、第2の化合物半導体層を形成する工程と、
前記第2の化合物半導体層の上方の所定の領域に第1の導電膜を形成する工程と、
所定の溶液を用いて、前記第1の導電膜をエッチングマスクとし、前記第2の化合物半導体層をメサ状にウェットエッチングする工程と、
平面視で前記第2の化合物半導体層から離間した位置において前記第1の化合物半導体層の上方に第2の導電膜を形成する工程と、
を有し、
前記第2の化合物半導体層を形成する工程は、
前記エッチングストッパ層の上方に、Sbを含み、前記所定の溶液に対するエッチング耐性が前記エッチングストッパ層よりも低いSb含有化合物半導体層を形成する工程と、
前記Sb含有化合物半導体層上に、Asを含み、前記所定の溶液に対するエッチング耐性が前記エッチングストッパ層よりも低く前記Sb含有化合物半導体層よりも高い第1のAs含有化合物半導体層を形成する工程と、
を有し、
前記第2の化合物半導体層をメサ状にウェットエッチングする工程では、前記所定の溶液として、りん酸、過酸化水素水及び水の混合溶液、又は硫酸、過酸化水素水及び水の混合溶液を用い、前記Sb含有化合物半導体層のエッチングを前記第1のAs含有化合物半導体層のエッチングよりも優先的に進行させ、平面視で、前記Sb含有化合物半導体層を前記第1のAs含有化合物半導体層よりも内側に入り込ませ、前記第1のAs含有化合物半導体層の前記Sb含有化合物半導体層側の端部を前記第1の導電膜側の端部よりも内側に入り込ませることを特徴とする化合物半導体装置の製造方法。 - 前記第2の化合物半導体層を形成する工程は、前記Sb含有化合物半導体層を形成する工程の前に、前記エッチングストッパ層の上方に、Asを含み、前記所定の溶液に対するエッチング耐性が前記エッチングストッパ層よりも低く前記Sb含有化合物半導体層よりも高い第2のAs含有化合物半導体層を形成する工程を有し、
前記Sb含有化合物半導体層を前記第2のAs含有化合物半導体層上に形成し、
前記第2の化合物半導体層をメサ状にウェットエッチングする工程では、前記Sb含有化合物半導体層のエッチングを前記第2のAs含有化合物半導体層のエッチングよりも優先的に進行させ、平面視で、前記Sb含有化合物半導体層を前記第2のAs含有化合物半導体層よりも内側に入り込ませ、前記第2のAs含有化合物半導体層の前記Sb含有化合物半導体層側の端部を前記エッチングストッパ層側の端部よりも内側に入り込ませることを特徴とする請求項1に記載の化合物半導体装置の製造方法。 - 前記第2のAs含有化合物半導体層の厚さを、前記第1のAs含有化合物半導体の厚さ以下とすることを特徴とする請求項2に記載の化合物半導体装置の製造方法。
- 第1の化合物半導体層と、
前記第1の化合物半導体層の上方にメサ形成された第2の化合物半導体層と、
平面視で前記第2の化合物半導体層から離間した位置において前記第1の化合物半導体層の上方に形成された第1の電極と、
前記第2の化合物半導体層の上方に形成された第2の電極と、
前記第1の化合物半導体層と前記第2の化合物半導体層との間に形成され、Pを含むエッチングストッパ層と、
を有し、
前記第2の化合物半導体層は、
前記エッチングストッパ層の上方に形成され、Sbを含み、所定の溶液に対するエッチング耐性が前記エッチングストッパ層よりも低いSb含有化合物半導体層と、
前記Sb含有化合物半導体層上に形成され、Asを含み、前記所定の溶液に対するエッチング耐性が前記エッチングストッパ層よりも低く前記Sb含有化合物半導体層よりも高い第1のAs含有化合物半導体層と、
を有し、
前記所定の溶液は、りん酸、過酸化水素水及び水の混合溶液、又は硫酸、過酸化水素水及び水の混合溶液であり、
平面視で、前記Sb含有化合物半導体層及び前記第1のAs含有化合物半導体層の各々の縁全体が、前記第2の電極の縁の内側に入り込んでおり、
平面視で、前記Sb含有化合物半導体層が前記第1のAs含有化合物半導体層よりも内側に入り込み、前記第1のAs含有化合物半導体層の前記Sb含有化合物半導体層側の端部が前記第2の電極側の端部よりも内側に入り込んでいることを特徴とする化合物半導体装置。 - 前記第2の化合物半導体層は、前記エッチングストッパ層の上方に形成され、Asを含み、前記所定の溶液に対するエッチング耐性が前記エッチングストッパ層よりも低く前記Sb含有化合物半導体層よりも高い第2のAs含有化合物半導体層を有し、
前記Sb含有化合物半導体層は前記第2のAs含有化合物半導体層上に形成され、
平面視で、前記Sb含有化合物半導体層が前記第2のAs含有化合物半導体層よりも内側に入り込み、前記第2のAs含有化合物半導体層の前記Sb含有化合物半導体層側の端部が前記エッチングストッパ層側の端部よりも内側に入り込んでいることを特徴とする請求項4に記載の化合物半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010246646A JP5585392B2 (ja) | 2010-11-02 | 2010-11-02 | 化合物半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010246646A JP5585392B2 (ja) | 2010-11-02 | 2010-11-02 | 化合物半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012099666A JP2012099666A (ja) | 2012-05-24 |
JP5585392B2 true JP5585392B2 (ja) | 2014-09-10 |
Family
ID=46391239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010246646A Active JP5585392B2 (ja) | 2010-11-02 | 2010-11-02 | 化合物半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5585392B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015008342A1 (ja) * | 2013-07-17 | 2015-01-22 | 株式会社 日立製作所 | リチウムイオン二次電池及び電池制御システム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0415928A (ja) * | 1990-05-09 | 1992-01-21 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH09106989A (ja) * | 1995-10-13 | 1997-04-22 | Fujitsu Ltd | ヘテロ接合バイポーラ半導体装置 |
JP2006185990A (ja) * | 2004-12-27 | 2006-07-13 | Renesas Technology Corp | 半導体装置およびその製造方法ならびに電子装置 |
-
2010
- 2010-11-02 JP JP2010246646A patent/JP5585392B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012099666A (ja) | 2012-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3628873B2 (ja) | 半導体装置及びその製造方法 | |
US5024958A (en) | Compound semiconductor device and a manufacturing method thereof | |
JP5628681B2 (ja) | バイポーラトランジスタ | |
US10374071B2 (en) | Heterojunction bipolar transistor | |
JP2008016615A (ja) | バイポーラトランジスタ | |
US20080203426A1 (en) | Heterojunction semiconductor device and method of manufacturing | |
JP3507828B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
JP5585392B2 (ja) | 化合物半導体装置及びその製造方法 | |
TWI695433B (zh) | 半導體裝置 | |
JP2016143718A (ja) | 赤外線センサの製造方法 | |
JP3565274B2 (ja) | バイポーラトランジスタ | |
JP3349267B2 (ja) | ヘテロバイポーラ型半導体装置とその製造方法 | |
JP2581071B2 (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法並びにそれを用いたメモリセル | |
JP5329315B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
EP1553618A1 (en) | Production method for thin-film crystal wafer, semiconductor device using it and production method therefor | |
JP3863270B2 (ja) | 半導体装置及びその製造方法 | |
US20210296509A1 (en) | Stacked high-blocking ingaas semiconductor power diode | |
JP6990073B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JPH0422344B2 (ja) | ||
JP2003045898A (ja) | 半導体装置およびその製造方法 | |
CN113764519B (zh) | 异质结双极晶体管 | |
JPH10303214A (ja) | ヘテロバイポーラ型半導体装置とその製造方法 | |
JP4405060B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
JP3948521B2 (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法 | |
JPS61280665A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140624 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140707 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5585392 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |