JPH09106989A - ヘテロ接合バイポーラ半導体装置 - Google Patents
ヘテロ接合バイポーラ半導体装置Info
- Publication number
- JPH09106989A JPH09106989A JP7265177A JP26517795A JPH09106989A JP H09106989 A JPH09106989 A JP H09106989A JP 7265177 A JP7265177 A JP 7265177A JP 26517795 A JP26517795 A JP 26517795A JP H09106989 A JPH09106989 A JP H09106989A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- layer
- electrode
- contact layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 ヘテロ接合バイポーラ半導体装置に関し、ウ
エット・エッチング法を適用してＴ型エミッタ構造を形
成する場合、簡単な手段に依って、現れる結晶面に於け
る斜面の裾を切り立つような形状にしようとする。 【解決手段】 ＩｎＧａＰからなるエミッタ層５上に起
立するＴ型エミッタ構造の一部をなすＧａＡｓからなる
第一のエミッタ・コンタクト層６に於けるエミッタ層５
側近傍に第一のエミッタ・コンタクト層６に比較して同
じ条件でエッチングした場合にエッチング・レートが高
いＡｌＧａＡｓからなる薄いメサ形状制御層７が介挿さ
れているので、Ｔ型エミッタ構造に於けるメサ斜面の裾
は切り立ったような形状となり、先端がベース電極１０
に接触することはなく、また、第一のエミッタ・コンタ
クト層６は厚く形成することができるので、エミッタ電
極９とベース電極１０とが短絡する虞もない。
エット・エッチング法を適用してＴ型エミッタ構造を形
成する場合、簡単な手段に依って、現れる結晶面に於け
る斜面の裾を切り立つような形状にしようとする。 【解決手段】 ＩｎＧａＰからなるエミッタ層５上に起
立するＴ型エミッタ構造の一部をなすＧａＡｓからなる
第一のエミッタ・コンタクト層６に於けるエミッタ層５
側近傍に第一のエミッタ・コンタクト層６に比較して同
じ条件でエッチングした場合にエッチング・レートが高
いＡｌＧａＡｓからなる薄いメサ形状制御層７が介挿さ
れているので、Ｔ型エミッタ構造に於けるメサ斜面の裾
は切り立ったような形状となり、先端がベース電極１０
に接触することはなく、また、第一のエミッタ・コンタ
クト層６は厚く形成することができるので、エミッタ電
極９とベース電極１０とが短絡する虞もない。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路化した場
合に高い製造歩留りを確保できる構造をもったヘテロ接
合バイポーラ半導体装置に関する。
合に高い製造歩留りを確保できる構造をもったヘテロ接
合バイポーラ半導体装置に関する。
【０００２】ヘテロ接合バイポーラ・トランジスタ（ｈ
ｅｔｅｒｏｊｕｎｃｔｉｏｎ ｂｉｐｏｌａｒ ｔｒａ
ｎｓｉｓｔｏｒ：ＨＢＴ）は、高速動作性、高電流駆動
能力に優れている為、近年、光通信用の高速動作電子デ
バイスとして盛んな開発が行われていて、特に、自己整
合型の構造をもつものは高速動作を要求される分野で期
待されている。
ｅｔｅｒｏｊｕｎｃｔｉｏｎ ｂｉｐｏｌａｒ ｔｒａ
ｎｓｉｓｔｏｒ：ＨＢＴ）は、高速動作性、高電流駆動
能力に優れている為、近年、光通信用の高速動作電子デ
バイスとして盛んな開発が行われていて、特に、自己整
合型の構造をもつものは高速動作を要求される分野で期
待されている。
【０００３】然しながら、自己整合型の構造にした場
合、従来の技術では、良好な分離を行うことが困難で、
製造歩留りの低下が問題になっているが、本発明に依れ
ば、その問題を解消する一手段を提供することができ
る。
合、従来の技術では、良好な分離を行うことが困難で、
製造歩留りの低下が問題になっているが、本発明に依れ
ば、その問題を解消する一手段を提供することができ
る。
【０００４】
【従来の技術】従来のＨＢＴでは、エミッタ領域に対し
てベース電極を自己整合方式で作成する技術が多用され
ていて、そのエミッタ領域とベース電極との分離を確実
にする為、Ｔ型エミッタ構造、即ち、エミッタ電極の下
方に在るエミッタ領域であるエミッタ・メサ部分はエミ
ッタ電極に比較してサイド・エッチングされた状態、換
言すると、エミッタ電極がエミッタ・メサよりも横に張
り出した形状をもつ構造が利用されている。
てベース電極を自己整合方式で作成する技術が多用され
ていて、そのエミッタ領域とベース電極との分離を確実
にする為、Ｔ型エミッタ構造、即ち、エミッタ電極の下
方に在るエミッタ領域であるエミッタ・メサ部分はエミ
ッタ電極に比較してサイド・エッチングされた状態、換
言すると、エミッタ電極がエミッタ・メサよりも横に張
り出した形状をもつ構造が利用されている。
【０００５】例えば、ＡｌＧａＡｓ／ＧａＡｓ系のＨＢ
Ｔでは、このＴ型エミッタ構造を実現する為、通常のエ
ッチャントに依るウエット・エッチング法を利用する手
段、或いは、ＧａＡｓとＡｌＧａＡｓとを選択的にエッ
チング可能なガスに依るドライ・エッチング法を利用す
る手段などが知られている。
Ｔでは、このＴ型エミッタ構造を実現する為、通常のエ
ッチャントに依るウエット・エッチング法を利用する手
段、或いは、ＧａＡｓとＡｌＧａＡｓとを選択的にエッ
チング可能なガスに依るドライ・エッチング法を利用す
る手段などが知られている。
【０００６】
【発明が解決しようとする課題】Ｔ型エミッタ構造をウ
エット・エッチング法に依って作成する場合、半導体の
エッチング面にはエッチング液に固有の結晶面が現れ、
しかも、その結晶面は傾斜面になる為、切り立った垂直
な面をもつＴ型エミッタ構造は得られない
エット・エッチング法に依って作成する場合、半導体の
エッチング面にはエッチング液に固有の結晶面が現れ、
しかも、その結晶面は傾斜面になる為、切り立った垂直
な面をもつＴ型エミッタ構造は得られない
【０００７】図３は従来のＴ型エミッタ構造の問題点を
説明する為のＨＢＴを表す要部切断側面図であり、
（Ａ）及び（Ｂ）は、それぞれ異なった例である。
説明する為のＨＢＴを表す要部切断側面図であり、
（Ａ）及び（Ｂ）は、それぞれ異なった例である。
【０００８】図に於いて、２１はベース層、２２はエミ
ッタ層、２３は第一のエミッタ・コンタクト層、２４は
第二のエミッタ・コンタクト層、２５はエミッタ電極、
２６はベース電極をそれぞれ示している。
ッタ層、２３は第一のエミッタ・コンタクト層、２４は
第二のエミッタ・コンタクト層、２５はエミッタ電極、
２６はベース電極をそれぞれ示している。
【０００９】前記各部分の材料を例示すると次の通りで
ある。即ち、 ベース層２１：ｐ−ＧａＡｓ エミッタ層２２：ＩｎＧａＰ 第一のエミッタ・コンタクト層２３：ＧａＡｓ 第二のエミッタ・コンタクト層２４：ＩｎＧａＡｓ エミッタ電極２５：ＷＳｉx ベース電極２６：ＡｕＺｎ／Ａｕ（或いはＰｄ／Ｚｎ／
Ｐｔ／Ａｕ）
ある。即ち、 ベース層２１：ｐ−ＧａＡｓ エミッタ層２２：ＩｎＧａＰ 第一のエミッタ・コンタクト層２３：ＧａＡｓ 第二のエミッタ・コンタクト層２４：ＩｎＧａＡｓ エミッタ電極２５：ＷＳｉx ベース電極２６：ＡｕＺｎ／Ａｕ（或いはＰｄ／Ｚｎ／
Ｐｔ／Ａｕ）
【００１０】尚、図では、ベース電極２６がエミッタ層
２２上に形成されて接触した構造になっているが、実際
には、合金化処理に依って、エミッタ層２２を突き抜け
てベース層２１とコンタクトしている。
２２上に形成されて接触した構造になっているが、実際
には、合金化処理に依って、エミッタ層２２を突き抜け
てベース層２１とコンタクトしている。
【００１１】（Ａ）では、エミッタ電極２５とベース電
極２６とが接触しないように、第一のエミッタ・コンタ
クト層２３を厚く形成してあるが、そのようにすると、
Ｔ型エミッタ構造に於ける「くびれ」を大きくすること
ができず、従って、斜面の裾が外側に延び出た状態にな
るので、裾の先端がベース電極２６と接触してリーク電
流の増大を招来し易く、ＨＢＴの特性は劣化する。
極２６とが接触しないように、第一のエミッタ・コンタ
クト層２３を厚く形成してあるが、そのようにすると、
Ｔ型エミッタ構造に於ける「くびれ」を大きくすること
ができず、従って、斜面の裾が外側に延び出た状態にな
るので、裾の先端がベース電極２６と接触してリーク電
流の増大を招来し易く、ＨＢＴの特性は劣化する。
【００１２】（Ｂ）では、Ｔ型エミッタ構造に於ける
「くびれ」を大きくする為、第二のエミッタ・コンタク
ト層２４を薄くしてあるので、Ｔ型エミッタ構造に於け
る斜面の裾が延び出ることは少ないが、段差が小さくな
る為、エミッタに対してベース電極を自己整合方式で作
成する場合の短絡が増加し、ＨＢＴの製造歩留りを低下
させる。
「くびれ」を大きくする為、第二のエミッタ・コンタク
ト層２４を薄くしてあるので、Ｔ型エミッタ構造に於け
る斜面の裾が延び出ることは少ないが、段差が小さくな
る為、エミッタに対してベース電極を自己整合方式で作
成する場合の短絡が増加し、ＨＢＴの製造歩留りを低下
させる。
【００１３】Ｔ型エミッタ構造をドライ・エッチング法
に依って作成する場合、ウエット・エッチング法に比較
し、良好なＴ型エミッタ構造を作成することができるの
であるが、ウエハ面内に於けるエッチングの不均一性及
びエッチングに依って生ずるダメージが問題である。
に依って作成する場合、ウエット・エッチング法に比較
し、良好なＴ型エミッタ構造を作成することができるの
であるが、ウエハ面内に於けるエッチングの不均一性及
びエッチングに依って生ずるダメージが問題である。
【００１４】本発明は、ウエット・エッチング法を適用
してＴ型エミッタ構造を形成する場合、簡単な手段に依
って、現れる結晶面に於ける斜面の裾を切り立つような
形状にしようとする。
してＴ型エミッタ構造を形成する場合、簡単な手段に依
って、現れる結晶面に於ける斜面の裾を切り立つような
形状にしようとする。
【００１５】
【課題を解決するための手段】図１は本発明の原理を解
説する為のＨＢＴを表す要部切断側面図である。
説する為のＨＢＴを表す要部切断側面図である。
【００１６】図に於いて、３１は基板、３２はサブ・コ
レクタ層、３３はコレクタ層、３４はベース層、３５は
エミッタ層、３６は第一のエミッタ・コンタクト層、３
７はメサ形状制御層、３８は第二のエミッタ・コンタク
ト層、３９はエミッタ電極、４０はベース電極、４１は
コレクタ電極をそれぞれ示している。
レクタ層、３３はコレクタ層、３４はベース層、３５は
エミッタ層、３６は第一のエミッタ・コンタクト層、３
７はメサ形状制御層、３８は第二のエミッタ・コンタク
ト層、３９はエミッタ電極、４０はベース電極、４１は
コレクタ電極をそれぞれ示している。
【００１７】図示のＨＢＴに於いては、第一のエミッタ
・コンタクト層３６の下方、即ち、エミッタ層３５に近
い側にメサ形状制御層３７を介挿してあり、このメサ形
状制御層３７の材料は、第一のエミッタ・コンタクト層
３６の材料に比較し、所定のエッチング液をエッチャン
トとしてウエット・エッチングした場合、エッチング・
レートが高いものを用いてある。
・コンタクト層３６の下方、即ち、エミッタ層３５に近
い側にメサ形状制御層３７を介挿してあり、このメサ形
状制御層３７の材料は、第一のエミッタ・コンタクト層
３６の材料に比較し、所定のエッチング液をエッチャン
トとしてウエット・エッチングした場合、エッチング・
レートが高いものを用いてある。
【００１８】このような半導体層構成に於いて、Ｔ型エ
ミッタ構造に於ける「くびれ」を生成させる為の第一の
エッチング・コンタクト層３６として例えばＧａＡｓ
を、そして、メサ形状制御層３７として例えばＡｌＧａ
Ａｓを用い、また、エッチャントとして例えばＮＨ4 Ｏ
Ｈ：Ｈ2 Ｏ2 ：Ｈ2 Ｏからなるエッチング液を用いてＴ
型エミッタ構造を形成した場合、ＡｌＧａＡｓはＧａＡ
ｓに比較して速くエッチングされるので、図示のよう
に、メサの斜面の裾は切り立った形状になる。
ミッタ構造に於ける「くびれ」を生成させる為の第一の
エッチング・コンタクト層３６として例えばＧａＡｓ
を、そして、メサ形状制御層３７として例えばＡｌＧａ
Ａｓを用い、また、エッチャントとして例えばＮＨ4 Ｏ
Ｈ：Ｈ2 Ｏ2 ：Ｈ2 Ｏからなるエッチング液を用いてＴ
型エミッタ構造を形成した場合、ＡｌＧａＡｓはＧａＡ
ｓに比較して速くエッチングされるので、図示のよう
に、メサの斜面の裾は切り立った形状になる。
【００１９】前記したところから、本発明に依るＨＢＴ
では、エミッタ層（例えばＩｎＧａＰからなるエミッタ
層５）上に起立するＴ型エミッタ構造の一部をなす第一
の半導体層（例えばＧａＡｓからなる第一のエミッタ・
コンタクト層６）に於ける該エミッタ層側近傍に該第一
の半導体層に比較して同じ条件でエッチングした場合に
エッチング・レートが高い第二の半導体薄層（例えばＡ
ｌＧａＡｓからなるメサ形状制御層７）が介挿されてな
ることを特徴とする。
では、エミッタ層（例えばＩｎＧａＰからなるエミッタ
層５）上に起立するＴ型エミッタ構造の一部をなす第一
の半導体層（例えばＧａＡｓからなる第一のエミッタ・
コンタクト層６）に於ける該エミッタ層側近傍に該第一
の半導体層に比較して同じ条件でエッチングした場合に
エッチング・レートが高い第二の半導体薄層（例えばＡ
ｌＧａＡｓからなるメサ形状制御層７）が介挿されてな
ることを特徴とする。
【００２０】前記手段を採ることに依り、Ｔ型エミッタ
構造に於ける「くびれ」を生成させる為の半導体層を厚
く形成しても、メサ斜面の裾の先端は切り立った形状に
なって、長く延び出ることはないから、裾の先端がベー
ス電極と接触してリーク電流が増大する虞はない。
構造に於ける「くびれ」を生成させる為の半導体層を厚
く形成しても、メサ斜面の裾の先端は切り立った形状に
なって、長く延び出ることはないから、裾の先端がベー
ス電極と接触してリーク電流が増大する虞はない。
【００２１】また、Ｔ型エミッタ構造に於ける「くび
れ」を生成させる為の半導体層が充分に厚いので、エミ
ッタ電極とベース電極とは充分な距離を維持することが
可能であって、短絡する虞は皆無である。
れ」を生成させる為の半導体層が充分に厚いので、エミ
ッタ電極とベース電極とは充分な距離を維持することが
可能であって、短絡する虞は皆無である。
【００２２】更にまた、ドライ・エッチングとは異な
り、ウエハ面内に於けるエッチングの不均一や、エッチ
ングに起因するダメージは起こらない。
り、ウエハ面内に於けるエッチングの不均一や、エッチ
ングに起因するダメージは起こらない。
【００２３】しかも、本発明は前記した種々の優れた特
徴をもっているにも拘わらず、Ｔ型エミッタ構造に於け
る「くびれ」を生成させる為の半導体層内に一層の薄い
半導体層を介挿するのみで足りるので、容易に実施する
ことが可能であると共に工程数の増加もない。
徴をもっているにも拘わらず、Ｔ型エミッタ構造に於け
る「くびれ」を生成させる為の半導体層内に一層の薄い
半導体層を介挿するのみで足りるので、容易に実施する
ことが可能であると共に工程数の増加もない。
【００２４】
【発明の実施の形態】図２は本発明に於ける一実施の形
態を説明する為のＨＢＴを表す要部切断側面図である。
態を説明する為のＨＢＴを表す要部切断側面図である。
【００２５】図に於いて、１は基板、２はサブ・コレク
タ層、３はコレクタ層、４はベース層、５はエミッタ
層、６はＴ型エミッタ構造に於ける「くびれ」を生成さ
せる為の第一のエミッタ・コンタクト層、７はメサ形状
制御層、８は第二のエミッタ・コンタクト層、９はエミ
ッタ電極、１０はベース電極、１１はコレクタ電極をそ
れぞれ示している。
タ層、３はコレクタ層、４はベース層、５はエミッタ
層、６はＴ型エミッタ構造に於ける「くびれ」を生成さ
せる為の第一のエミッタ・コンタクト層、７はメサ形状
制御層、８は第二のエミッタ・コンタクト層、９はエミ
ッタ電極、１０はベース電極、１１はコレクタ電極をそ
れぞれ示している。
【００２６】前記の基板１をはじめとする各部分に関す
る主要なデータを例示すると次の通りである。 （１） 基板１について 材料：半絶縁性ＧａＡｓ
る主要なデータを例示すると次の通りである。 （１） 基板１について 材料：半絶縁性ＧａＡｓ
【００２７】（２） サブ・コレクタ層２について 材料：ｎ−ＧａＡｓ 不純物濃度：５×１０18〔cm-3〕 厚さ：５００〔ｎｍ〕
【００２８】（３） コレクタ層３について 材料：ｉ−ＧａＡｓ 厚さ：５００〔ｎｍ〕
【００２９】（４） ベース層４について 材料：ｐ−ＧａＡｓ 不純物濃度：４×１０19〔cm-3〕 厚さ：７０〔ｎｍ〕
【００３０】（５） エミッタ層５について 材料：ｎ−ＩｎＧａＰ 不純物濃度：３×１０17〔cm-3〕 厚さ：３０〔ｎｍ〕
【００３１】（６） 第一のエミッタ・コンタクト層６
について 材料：ｎ−ＧａＡｓ メサ形状制御層７の下に在る部分の厚さ：１０〔ｎｍ〕 メサ形状制御層７の上に在る部分の厚さ：３００〔ｎ
ｍ〕
について 材料：ｎ−ＧａＡｓ メサ形状制御層７の下に在る部分の厚さ：１０〔ｎｍ〕 メサ形状制御層７の上に在る部分の厚さ：３００〔ｎ
ｍ〕
【００３２】（７） メサ形状制御層７について 材料：ｎ−ＡｌＧａＡｓ 厚さ：５〔ｎｍ〕
【００３３】（８） 第二のエミッタ・コンタクト層８
について 材料：ｎ−ＩｎＧａＡｓ 不純物濃度：３×１０19〔cm-3〕 厚さ：１００〔ｎｍ〕
について 材料：ｎ−ＩｎＧａＡｓ 不純物濃度：３×１０19〔cm-3〕 厚さ：１００〔ｎｍ〕
【００３４】（９） エミッタ電極９について 材料：Ｔｉ／Ｐｔ／Ａｕ（又はＷＳｉx ） 厚さ：１０〔ｎｍ〕／５０〔ｎｍ〕／３５０〔ｎｍ〕 （ＷＳｉx の場合、４００〔ｎｍ〕）
【００３５】（１０） ベース電極１０について 材料：ＡｕＺｎ／Ａｕ（又はＰｄ／Ｚｎ／Ａｕ）
【００３６】（１１） コレクタ電極１１について 材料：ＡｕＧｅ／Ｎｉ／Ａｕ
【００３７】次に、図２に見られるＨＢＴを製造するプ
ロセスについて説明する。 （１）有機金属化学気相堆積（ｍｅｔａｌｏｒｇａｎｉ
ｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔ
ｉｏｎ：ＭＯＣＶＤ）法を適用することに依り、基板１
上にサブ・コレクタ層２、コレクタ層３、ベース層４、
エミッタ層５、第一のエミッタ・コンタクト層、メサ形
状制御層７、第二のエミッタ・コンタクト層８を成長さ
せる。
ロセスについて説明する。 （１）有機金属化学気相堆積（ｍｅｔａｌｏｒｇａｎｉ
ｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔ
ｉｏｎ：ＭＯＣＶＤ）法を適用することに依り、基板１
上にサブ・コレクタ層２、コレクタ層３、ベース層４、
エミッタ層５、第一のエミッタ・コンタクト層、メサ形
状制御層７、第二のエミッタ・コンタクト層８を成長さ
せる。
【００３８】（２）リソグラフィ技術に於けるレジスト
・プロセスを適用することに依り、エミッタ電極形成予
定部分に開口をもつレジスト膜を形成する。
・プロセスを適用することに依り、エミッタ電極形成予
定部分に開口をもつレジスト膜を形成する。
【００３９】（３）真空蒸着法を適用することに依り、
全面にＴｉ／Ｐｔ／Ａｕ膜を形成する。
全面にＴｉ／Ｐｔ／Ａｕ膜を形成する。
【００４０】（４）前記工程（２）で形成したレジスト
膜を融解・剥離するリフト・オフ法を適用することに依
り、前記工程（３）で形成したＴｉ／Ｐｔ／Ａｕ膜をパ
ターン化してエミッタ電極９を形成する。
膜を融解・剥離するリフト・オフ法を適用することに依
り、前記工程（３）で形成したＴｉ／Ｐｔ／Ａｕ膜をパ
ターン化してエミッタ電極９を形成する。
【００４１】（５）エッチャントをＨ3 ＰＯ4 ＋Ｈ2 Ｏ
2 ＋Ｈ2 Ｏ混合液とするウエット・エッチング法を適用
することに依り、エミッタ電極９をマスクとして、第二
のエミッタ・コンタクト層８の表面からメサ形状制御層
７の上側に在る第一のエミッタ・コンタクト層６の部分
に入り込む程度までエッチングする。
2 ＋Ｈ2 Ｏ混合液とするウエット・エッチング法を適用
することに依り、エミッタ電極９をマスクとして、第二
のエミッタ・コンタクト層８の表面からメサ形状制御層
７の上側に在る第一のエミッタ・コンタクト層６の部分
に入り込む程度までエッチングする。
【００４２】（６）エッチャントをＮＨ4 ＯＨ＋Ｈ2 Ｏ
2 ＋Ｈ2 Ｏ混合液とするウエット・エッチング法を適用
することに依り、第一のエミッタ・コンタクト層６のメ
サ形状制御層７の上に在る部分、メサ形状制御層７、第
一のエミッタ・コンタクト層６のメサ形状制御層７の下
に在る部分のエッチングを行う。
2 ＋Ｈ2 Ｏ混合液とするウエット・エッチング法を適用
することに依り、第一のエミッタ・コンタクト層６のメ
サ形状制御層７の上に在る部分、メサ形状制御層７、第
一のエミッタ・コンタクト層６のメサ形状制御層７の下
に在る部分のエッチングを行う。
【００４３】このエッチングで用いているＮＨ4 ＯＨ＋
Ｈ2 Ｏ2 ＋Ｈ2 Ｏ混合液では、ＩｎＧａＡｓ及びＩｎＧ
ａＰはエッチングされない為、第二のエミッタ・コンタ
クト層８及びエミッタ層５はエッチングされることはな
く、従って、図示のようなＴ型エミッタ構造が得られ
る。
Ｈ2 Ｏ2 ＋Ｈ2 Ｏ混合液では、ＩｎＧａＡｓ及びＩｎＧ
ａＰはエッチングされない為、第二のエミッタ・コンタ
クト層８及びエミッタ層５はエッチングされることはな
く、従って、図示のようなＴ型エミッタ構造が得られ
る。
【００４４】また、前記エッチャントに依った場合、Ａ
ｌＧａＡｓのエッチング速度がＧａＡｓに比較して約
１．５倍程度も速い為、メサ形状制御層７の部分で「く
びれ」を生じ、メサの斜面に於ける裾は切り立ったよう
な形状になって、不所望に延び出ることは無くなる。 （７）リソグラフィ技術に於けるレジスト・プロセスを
適用することに依り、ベース電極形成予定部分に開口を
もつレジスト膜を形成する。
ｌＧａＡｓのエッチング速度がＧａＡｓに比較して約
１．５倍程度も速い為、メサ形状制御層７の部分で「く
びれ」を生じ、メサの斜面に於ける裾は切り立ったよう
な形状になって、不所望に延び出ることは無くなる。 （７）リソグラフィ技術に於けるレジスト・プロセスを
適用することに依り、ベース電極形成予定部分に開口を
もつレジスト膜を形成する。
【００４５】（８）真空蒸着法を適用することに依り、
全面にＡｕＺｎ／Ａｕからなる電極材料膜を形成する。
尚、この電極材料膜としては、前記のものの他に、例え
ば、Ｐｄ／Ｚｎ／Ｐｔ／Ａｕなど、アロイ系電極メタル
を用いることができる。
全面にＡｕＺｎ／Ａｕからなる電極材料膜を形成する。
尚、この電極材料膜としては、前記のものの他に、例え
ば、Ｐｄ／Ｚｎ／Ｐｔ／Ａｕなど、アロイ系電極メタル
を用いることができる。
【００４６】（９）前記工程（７）で形成したレジスト
膜を融解・剥離するリフト・オフ法を適用することに依
り、前記工程（８）で形成したＡｕＺｎ／Ａｕ膜をパタ
ーン化してベース電極１０をエミッタに対して自己整合
的に形成し、熱処理を行ってエミッタ層５及びベース層
４と合金化させる。
膜を融解・剥離するリフト・オフ法を適用することに依
り、前記工程（８）で形成したＡｕＺｎ／Ａｕ膜をパタ
ーン化してベース電極１０をエミッタに対して自己整合
的に形成し、熱処理を行ってエミッタ層５及びベース層
４と合金化させる。
【００４７】（１０）エッチャントをＨＣｌ或いはＨＣ
ｌ＋Ｈ3 ＰＯ4 混合液（ＩｎＧａＰ用）並びにＨ3 ＰＯ
4 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ混合液（ＧａＡｓ用）とするウエ
ット・エッチング法を適用することに依り、エミッタ層
５の表面からサブ・コレクタ層２の表面に達するメサ・
エッチングを行って、所謂、ベース・メサを形成し、サ
ブ・コレクタ層２の一部を選択的に表出させる。
ｌ＋Ｈ3 ＰＯ4 混合液（ＩｎＧａＰ用）並びにＨ3 ＰＯ
4 ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ混合液（ＧａＡｓ用）とするウエ
ット・エッチング法を適用することに依り、エミッタ層
５の表面からサブ・コレクタ層２の表面に達するメサ・
エッチングを行って、所謂、ベース・メサを形成し、サ
ブ・コレクタ層２の一部を選択的に表出させる。
【００４８】（１１）リソグラフィ技術に於けるレジス
ト・プロセスを適用することに依り、サブ・コレクタ層
２上に於けるコレクタ電極形成予定部分に開口をもつレ
ジスト膜を形成する。
ト・プロセスを適用することに依り、サブ・コレクタ層
２上に於けるコレクタ電極形成予定部分に開口をもつレ
ジスト膜を形成する。
【００４９】（１２）真空蒸着法を適用することに依
り、全面に例えばＡｕＧｅ／Ｎｉ／Ａｕからなる電極材
料膜を形成する。
り、全面に例えばＡｕＧｅ／Ｎｉ／Ａｕからなる電極材
料膜を形成する。
【００５０】（１３）前記工程（１１）で形成したレジ
スト膜を融解・剥離するリフト・オフ法を適用すること
に依り、前記工程（１２）で形成したＡｕＧｅ／Ｎｉ／
Ａｕ膜をパターン化してコレクタ電極１２をエミッタに
対して自己整合的に形成し、熱処理を行ってサブ・コレ
クタ層２と合金化させる。
スト膜を融解・剥離するリフト・オフ法を適用すること
に依り、前記工程（１２）で形成したＡｕＧｅ／Ｎｉ／
Ａｕ膜をパターン化してコレクタ電極１２をエミッタに
対して自己整合的に形成し、熱処理を行ってサブ・コレ
クタ層２と合金化させる。
【００５１】前記のようにして作成されたＨＢＴのＴ型
エミッタ構造に於けるメサ斜面の裾は切り立っていて、
ベース電極と接触する虞は皆無である。
エミッタ構造に於けるメサ斜面の裾は切り立っていて、
ベース電極と接触する虞は皆無である。
【００５２】本発明では、前記実施の形態に限られるこ
となく、他に多くの改変を実現することが可能であり、
例えば、エミッタ電極の材料には、Ｔｉ／Ｐｔ／Ａｕの
みでなく、例えばＷＳｉx を用いることもできるが、そ
の場合、現用技術では、リフト・オフが困難である為、
例えば、次のような手段を採ると良い。
となく、他に多くの改変を実現することが可能であり、
例えば、エミッタ電極の材料には、Ｔｉ／Ｐｔ／Ａｕの
みでなく、例えばＷＳｉx を用いることもできるが、そ
の場合、現用技術では、リフト・オフが困難である為、
例えば、次のような手段を採ると良い。
【００５３】（１）前記した通り、ＭＯＣＶＤ法を適用
して基板上に各半導体層を積層形成してから、スパッタ
リング法を適用して第二のエミッタ・コンタクト層上に
厚さ例えば４００〔ｎｍ〕程度のＷＳｉx 膜を形成す
る。
して基板上に各半導体層を積層形成してから、スパッタ
リング法を適用して第二のエミッタ・コンタクト層上に
厚さ例えば４００〔ｎｍ〕程度のＷＳｉx 膜を形成す
る。
【００５４】（２）リソグラフィ技術に於けるレジスト
・プロセスを適用することに依り、前記工程（２）で形
成したＷＳｉx 膜上にエミッタ電極パターンのレジスト
膜を形成する。
・プロセスを適用することに依り、前記工程（２）で形
成したＷＳｉx 膜上にエミッタ電極パターンのレジスト
膜を形成する。
【００５５】（３）エッチング・ガスをＣＦ4 ＋Ｏ2 混
合ガスとするＲＩＥ（ｒｅａｃｔｉｖｅｉｏｎ ｅｔｃ
ｈｉｎｇ）法を適用することに依って、前記工程（１）
で形成したＷＳｉx 膜を前記工程（２）で形成したレジ
スト膜をマスクとしてエッチングし、エミッタ電極を形
成する。
合ガスとするＲＩＥ（ｒｅａｃｔｉｖｅｉｏｎ ｅｔｃ
ｈｉｎｇ）法を適用することに依って、前記工程（１）
で形成したＷＳｉx 膜を前記工程（２）で形成したレジ
スト膜をマスクとしてエッチングし、エミッタ電極を形
成する。
【００５６】前記工程に於いて、エッチング・マスクと
してレジスト膜のみでは選択比がとれない場合、ＣＶＤ
法を適用してＷＳｉx 膜上にＳｉＯＮ膜を形成し、その
ＳｉＯＮ膜にレジスト膜のパターンを転写してエッチン
グ・マスクにすると良い。
してレジスト膜のみでは選択比がとれない場合、ＣＶＤ
法を適用してＷＳｉx 膜上にＳｉＯＮ膜を形成し、その
ＳｉＯＮ膜にレジスト膜のパターンを転写してエッチン
グ・マスクにすると良い。
【００５７】
【発明の効果】本発明に依るヘテロ接合バイポーラ半導
体装置に於いては、エミッタ層上に起立するＴ型エミッ
タ構造の一部をなす第一の半導体層に於けるエミッタ層
側近傍に第一の半導体層に比較して同じ条件でエッチン
グした場合にエッチング・レートが高い第二の半導体薄
層が介挿されている。
体装置に於いては、エミッタ層上に起立するＴ型エミッ
タ構造の一部をなす第一の半導体層に於けるエミッタ層
側近傍に第一の半導体層に比較して同じ条件でエッチン
グした場合にエッチング・レートが高い第二の半導体薄
層が介挿されている。
【００５８】前記構成を採ることに依り、Ｔ型エミッタ
構造に於ける「くびれ」を生成させる為の半導体層を厚
く形成しても、メサ斜面の裾の先端は切り立った形状に
なって、長く延び出ることはないから、裾の先端がベー
ス電極と接触してリーク電流が増大する虞はない。
構造に於ける「くびれ」を生成させる為の半導体層を厚
く形成しても、メサ斜面の裾の先端は切り立った形状に
なって、長く延び出ることはないから、裾の先端がベー
ス電極と接触してリーク電流が増大する虞はない。
【００５９】また、Ｔ型エミッタ構造に於ける「くび
れ」を生成させる為の半導体層を充分に厚くすることが
できるので、エミッタ電極とベース電極とは充分な距離
を維持することが可能であって、短絡する虞は皆無であ
る。
れ」を生成させる為の半導体層を充分に厚くすることが
できるので、エミッタ電極とベース電極とは充分な距離
を維持することが可能であって、短絡する虞は皆無であ
る。
【００６０】更にまた、ドライ・エッチングとは異な
り、ウエハ面内に於けるエッチングの不均一や、エッチ
ングに起因するダメージは起こらない。
り、ウエハ面内に於けるエッチングの不均一や、エッチ
ングに起因するダメージは起こらない。
【００６１】しかも、本発明は前記した種々の優れた特
徴をもっているにも拘わらず、Ｔ型エミッタ構造に於け
る「くびれ」を生成させる為の半導体層内に一層の薄い
半導体層を介挿するのみで足りるので、容易に実施する
ことが可能であると共に工程数の増加もない。
徴をもっているにも拘わらず、Ｔ型エミッタ構造に於け
る「くびれ」を生成させる為の半導体層内に一層の薄い
半導体層を介挿するのみで足りるので、容易に実施する
ことが可能であると共に工程数の増加もない。
【図１】本発明の原理を解説する為のＨＢＴを表す要部
切断側面図である。
切断側面図である。
【図２】本発明に於ける一実施の形態を説明する為のＨ
ＢＴを表す要部切断側面図である。
ＢＴを表す要部切断側面図である。
【図３】従来のＴ型エミッタ構造の問題点を説明する為
のＨＢＴを表す要部切断側面図である。
のＨＢＴを表す要部切断側面図である。
１ 基板 ２ サブ・コレクタ層 ３ コレクタ層 ４ ベース層 ５ エミッタ層 ６ 第一のエミッタ・コンタクト層 ７ メサ形状制御層 ８ 第二のエミッタ・コンタクト層 ９ エミッタ電極 １０ ベース電極 １１ コレクタ電極
Claims (1)
- 【請求項１】エミッタ層上に起立するＴ型エミッタ構造
の一部をなす第一の半導体層に於ける該エミッタ層側近
傍に該第一の半導体層に比較して同じ条件でエッチング
した場合にエッチング・レートが高い第二の半導体薄層
が介挿されてなることを特徴とするヘテロ接合バイポー
ラ半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7265177A JPH09106989A (ja) | 1995-10-13 | 1995-10-13 | ヘテロ接合バイポーラ半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7265177A JPH09106989A (ja) | 1995-10-13 | 1995-10-13 | ヘテロ接合バイポーラ半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09106989A true JPH09106989A (ja) | 1997-04-22 |
Family
ID=17413654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7265177A Withdrawn JPH09106989A (ja) | 1995-10-13 | 1995-10-13 | ヘテロ接合バイポーラ半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09106989A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100127352A1 (en) * | 2006-12-01 | 2010-05-27 | National Semiconductor Corporation | Self-aligned bipolar transistor structure |
| JP2012099666A (ja) * | 2010-11-02 | 2012-05-24 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
-
1995
- 1995-10-13 JP JP7265177A patent/JPH09106989A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100127352A1 (en) * | 2006-12-01 | 2010-05-27 | National Semiconductor Corporation | Self-aligned bipolar transistor structure |
| US8148799B2 (en) * | 2006-12-01 | 2012-04-03 | National Semiconductor Corporation | Self-aligned bipolar transistor structure |
| JP2012099666A (ja) * | 2010-11-02 | 2012-05-24 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| JP3386207B2 (ja) | Ｉｉｉ−ｖ族物質のヘテロ構造のエッチング方法 | |
| JP4895421B2 (ja) | ヘテロ接合型バイポーラトランジスタの製造方法 | |
| US6586319B1 (en) | High-speed compound semiconductor device having a minimized parasitic capacitance and resistance | |
| US5656515A (en) | Method of making high-speed double-heterostructure bipolar transistor devices | |
| US5726468A (en) | Compound semiconductor bipolar transistor | |
| US5468659A (en) | Reduction of base-collector junction parasitic capacitance of heterojunction bipolar transistors | |
| JPH09106989A (ja) | ヘテロ接合バイポーラ半導体装置 | |
| US7202515B2 (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
| JPH05136159A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| JP2000223504A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JP3057679B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2861415B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JP2714096B2 (ja) | 半導体装置およびその製造方法 | |
| JP3350426B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| EP0552763A2 (en) | Compound semiconductor device with self-aligned gate and method of producing this compound semiconductor device | |
| JP3349644B2 (ja) | 化合物半導体装置、及びその製造方法 | |
| JPH06291080A (ja) | 電極の製造方法 | |
| JPS631066A (ja) | 半導体装置の製造方法 | |
| JPH10303213A (ja) | 半導体装置及びその製造方法 | |
| JPH05226641A (ja) | 高速半導体装置及びその製造方法 | |
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH0821588B2 (ja) | セルフアラインバイポ−ラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030107 |