JP7144973B2 - トランジスタの出力電圧を決定する方法 - Google Patents

トランジスタの出力電圧を決定する方法 Download PDF

Info

Publication number
JP7144973B2
JP7144973B2 JP2018103358A JP2018103358A JP7144973B2 JP 7144973 B2 JP7144973 B2 JP 7144973B2 JP 2018103358 A JP2018103358 A JP 2018103358A JP 2018103358 A JP2018103358 A JP 2018103358A JP 7144973 B2 JP7144973 B2 JP 7144973B2
Authority
JP
Japan
Prior art keywords
transistor
output
voltage
calibration
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018103358A
Other languages
English (en)
Other versions
JP2018205314A (ja
Inventor
エスクルーゼール バンサン
ピトン ミシェル
Original Assignee
アルストム・トランスポール・テクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルストム・トランスポール・テクノロジーズ filed Critical アルストム・トランスポール・テクノロジーズ
Publication of JP2018205314A publication Critical patent/JP2018205314A/ja
Application granted granted Critical
Publication of JP7144973B2 publication Critical patent/JP7144973B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561Voltage to current converters
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2608Circuits therefor for testing bipolar transistors
    • G01R31/2617Circuits therefor for testing bipolar transistors for measuring switching properties thereof
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2608Circuits therefor for testing bipolar transistors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2621Circuits therefor for testing field effect transistors, i.e. FET's
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Description

本発明は、トランジスタの出力電圧を決定する(determining)方法に関する。また、本発明は、関連付けられた決定する装置に関する。また、本発明は、当該決定する装置を有するエネルギ変換システムに関し、有利には、当該エネルギ変換システムを有する鉄道牽引チェーンに関する。
トランジスタを使用することは、特に、鉄道車両の牽引チェーンにおいて周知である。当該トランジスタは、一般にスイッチングで使用される。すなわち、当該トランジスタは、規定の周波数によって開いたり閉じたりするよう指示される。
一般に、トランジスタは、「ベース」または「ゲート」とも呼ばれる入力電極と、「コレクタ」または「ドレイン」とも呼ばれる出力電極と、「エミッタ」または「ソース」とも呼ばれる第2出力電極と、を有する。
トランジスタのスイッチング速度を適合させ、その結果スイッチングに起因する損失を最小にするために、上記トランジスタの第1および第2出力電極間の出力電圧を決定することは周知である。
しかしながら、牽引チェーンにおいて使用されるトランジスタの出力電圧は、大抵高い。例えば、絶縁ゲートバイポーラトランジスタに関して、上記電圧は、最大4500ボルトまでに等しくなることがある。このため、当該高電圧は、適切な測定チェーンによって測定される。
しかし、適切な測定チェーンは、多数のコンポーネントの動作が関わるため、複雑になる。さらに、当該測定チェーンは、それぞれのトランジスタへの実施(to implement)が制限される。
したがって、実施がより容易な、トランジスタの出力電圧を決定できるデバイスが必要である。
この目的のため、本発明は、トランジスタの出力電圧を決定する方法であって、トランジスタは、入力電極、第1出力電極および第2出力電極を有し、第1出力電極の電位は、第2出力電極の電位より高く、出力電圧は、第1出力電極と第2出力電極との間の電位差であり、-トランジスタの制御電圧の時間の経過に伴う変化を測定するステップであって、制御電圧は、入力電極と第2出力電極との間の電位差である、ステップと、-測定された制御電圧から出力電圧が決定される、決定するステップと、を有する方法に関する。
特定の実施形態によれば、この方法は、単独で考慮されるかまたは任意の技術的に可能な組み合わせによって、以下の特徴における1つまたは複数を有する。
-上記方法の間において制御電圧のみが測定される。
-トランジスタは、トランジスタがオンである第1ステートと、トランジスタがオフである第2ステートと、の2つの状態を有し、測定するステップは、トランジスタが第2ステートである間に実行される。
-トランジスタの電圧比は50以上であり、電圧比は、トランジスタの制御電圧に対するトランジスタの出力電圧の絶対値である。
-トランジスタは、絶縁ゲートバイポーラまたはユニポーラトランジスタである。
-上記方法は、
-キャリブレーショントランジスタから用意された第1キャリブレーションテーブルを提供するステップであって、キャリブレーショントランジスタは、入力電極、第1出力電極および第2出力電極を有し、キャリブレーショントランジスタの第1出力電極の電位は、キャリブレーショントランジスタの第2出力電極の電位より高く、第1キャリブレーションテーブルは、キャリブレーショントランジスタの多様な出力電圧に対する時間との関連で、キャリブレーショントランジスタの制御電圧の変化を表し、同じ予め定められた第1プロファイルを有する電流が、キャリブレーショントランジスタの入力電極と第2出力電極との間に適用される場合、キャリブレーショントランジスタの制御電圧は、キャリブレーショントランジスタの入力電極と第2出力電極との間の電位差であり、キャリブレーショントランジスタの出力電圧は、キャリブレーショントランジスタの第1出力電極と第2出力電極との間の電位差である、ステップと、
-予め定められた第1プロファイルを有する電流がキャリブレーショントランジスタの入力電極と第2出力電極との間で適用される時間から、予め定められた閾値電圧値に到達するのにキャリブレーショントランジスタの制御電圧を受ける持続時間との関連で、キャリブレーショントランジスタの出力電圧の変化を表す第2キャリブレーションテーブルを提供するステップと、
-トランジスタの入力電極と第2出力電極との間に予め定められた第1プロファイルを有する電流を適用するステップと、をさらに有し、
測定するステップは、適用するステップと同時に実行され、
決定するステップは、第1キャリブレーションテーブルおよびトランジスタの測定された制御電圧から、予め定められた閾値電圧値に到達するのにトランジスタの制御電圧を受ける持続時間を決定することを有し、
決定するステップは、決定された持続時間および第2キャリブレーションテーブルから、トランジスタの出力電圧を決定することをさらに有する。
-トランジスタは、トランジスタがオンである第1ステートと、トランジスタがオフである第2ステートと、の2つの状態を有し、上記方法は、トランジスタの決定された出力電圧に基づいて決定されたセットポイントで、トランジスタを第2ステートにするステップを有する。
-上記方法は、第3キャリブレーションテーブルを提供するステップであって、第3キャリブレーションテーブルは、キャリブレーショントランジスタのそれぞれの出力電圧値に対して第2制御電流プロファイルを関連付けるステップと、第2ステートにするステップは、トランジスタの決定された出力電圧および第3キャリブレーションテーブルとの関連で第2制御電流プロファイルの一つを選択して、選択された第2プロファイルを有する制御電流を、トランジスタの入力電極と第2出力電極との間に適用するステップであって、選択された第2電流プロファイルは、トランジスタを第2ステートにすることができるステップと、をさらに有する。
また、本発明は、トランジスタの出力電圧を決定する装置であって、トランジスタは、入力電極、第1出力電極および第2出力電極を有し、第1出力電極の電位は、第2出力電極の電位より高く、出力電圧は、第1出力電極と第2出力電極との間の電位差であり、トランジスタの制御電圧の時間の経過に伴う変化を測定する部であって、制御電圧は入力電極と第2出力電極との間の電位差である、測定部と、測定された制御電圧から出力電圧を決定できる処理部と、を有する、装置に関する。
また、本発明は、少なくとも1つのトランジスタと、当該トランジスタに関連付けられた上述の装置と、を有するエネルギ変換システムに関する。
エネルギ変換システムを有する牽引チェーンを有する鉄道車両であって、当該変換システムはトランジスタおよび本発明に係る決定する装置を有する、鉄道車両の概略図である。 トランジスタおよび当該トランジスタの出力電圧を決定する装置の概略図である。 第1キャリブレーションテーブルの概略図である。 第1制御電流プロファイルおよびその結果として生じるトランジスタの制御電圧の概略図である。 第2キャリブレーションテーブルの概略図である。 第2制御電流プロファイルおよびその結果として生じるトランジスタの制御電圧の概略図である。
本発明の他の特徴および利点は、本発明の実施形態についての以下の記載を、単なる一実施例として図面を参照しながら読むことにより理解されるであろう。
図1には、鉄道車両7が例示される。鉄道車両7は、例えば、列車またはトラムである。
鉄道車両7は、牽引チェーン8を有する。図1に例示された実施例において、牽引チェーン8は、パンタグラフ8A、エネルギ変換システム8Bおよびモータ8Cを有する。
変換システム8Bは、図2でさらに詳細に例示される少なくとも1つのトランジスタ10および決定する装置12を有する。
図2に例示するように、トランジスタ10は、入力電極G、第1出力電極Cおよび第2出力電極Eを有する。トランジスタ10の第1出力電極Cの電位は、第2出力電極Eの電位より高い。
トランジスタ10は、第1出力電極Cと第2出力電極Eとの間の電位差として規定される出力電圧VCEを有する。また、トランジスタ10は、入力電極Gと第2出力電極Eとの間の電位差として規定される制御電圧VGE(control voltage)を有する。
トランジスタ10は、例えば、絶縁ゲートバイポーラトランジスタ(Insulated-Gate Bipolar Transistor;IGBT)などのバイポーラトランジスタである。代替として、トランジスタ10は、絶縁ゲートユニポーラトランジスタ(insulated gate unipolar transistor)である。
トランジスタ10が絶縁ゲートバイポーラまたはユニポーラトランジスタである場合、入力電極Gはトランジスタ10のベースに対応し、第1出力電極Cはトランジスタ10のコレクタに対応し、第2出力電極Eはトランジスタ10のエミッタに対応する。
一代替方法において、トランジスタ10は、金属酸化物半導体電界効果トランジスタ(Metal Oxide Semiconductor Field Effect Transistor;MOSFET)である。
トランジスタ10がMOSFETトランジスタである場合、入力電極Gはトランジスタ10のゲートに対応し、第1出力電極Cはトランジスタ10のドレインに対応し、第2出力電極Eはトランジスタ10のソースに対応する。
有利には、トランジスタ10の電圧比は50以上である。トランジスタ10の電圧比は、トランジスタ10の出力電圧VCEと当該トランジスタ10の制御電圧VGEとの間の比率の絶対値として規定される。
より特定すると、トランジスタ10の出力電圧VCEは、例えば1000ボルトであり、トランジスタ10の制御電圧VGEは、例えば-15ボルトと+15ボルトとの間に有される。
トランジスタ10は、トランジスタ10がオン(on)である第1ステート(state)と、トランジスタ10がオフ(off)である第2ステートと、の2つの状態を有する。用語「オン」は、トランジスタ10が導電性材料のように振る舞うことを意味する。用語「オフ」は、トランジスタ10が非導電性材料のように振る舞うことを意味する。
入力電極Gと第2出力電極Eとの間で閾値電圧に到達したとき、トランジスタ10は、第2ステートから第1ステートに行くことができる。閾値電圧は、例えば5ボルト以上である。
以下の記載において、トランジスタ10は特徴付けられるべきトランジスタ、すなわち、出力電圧VCEを決定することが所望されるトランジスタである。
決定する装置12は、以下でさらに詳細に述べるトランジスタ10の出力電圧VCEを決定する方法を実行できる。
装置12は、測定部16、電流注入部(current injector)18およびデータ処理部20を有する。
測定部16は、トランジスタ10の制御電圧VGEを測定できる。
図2で例示される実施例において、測定部16は、2つの入力端子16Aおよび16B並びに出力端子16Cを有する。第1入力端子16Aは、トランジスタ10の入力電極Gに接続される。第2入力端子16Bは、トランジスタ10の第2電極Eに接続される。出力端末16Cは、後述されるように処理部20に接続される。
測定部16は、例えば電圧計である。
電流注入部18は、トランジスタ10の入力電極Gと第2出力電極Eとの間に電流を注入できる。
図2に例示される実施例において、電流注入部18は、1つの入力端子18A並びに2つの出力端子18Bおよび18Cを有する。入力端子18Aは、後述されるように処理部20に接続される。第1出力端子18Bは、トランジスタ10の入力電極Gに接続される。第2出力端子18Cは、トランジスタ10の第2電極Eに接続される。
好ましくは、電流注入部18は電流源(current source)である。用語「電流源」は、定電流を生み出すことができる1ブロックのデバイスのことをいう。
代替として、電流注入部18は、例えば、電圧源に接続された抵抗ブリッジを有する複数のブロックの装置である。
処理部20は、トランジスタ10の出力電圧VCEを決定することができる。また、処理部20は、電流注入部18による電流の注入を指示することができる。
図2で例示される実施例において、処理部20は、入力端子20Aおよび出力端子20Bを有する。入力端子20Aは、測定部16の出力端子16Cに接続される。出力端子20Bは、電流注入部18の入力端子18Aに接続される。
処理部20は、好ましくはメモリおよびプロセッサを有する。
処理部20は、例えば、フィールドプログラマブルゲートアレイ(Field-Programmable Gate Array;FPGA)などのプログラム可能な論理回路である。
ここで、決定する装置12からトランジスタ10の出力電圧VCEを決定する方法について述べる。
当該決定する方法は、キャリブレーショントランジスタから確立された第1キャリブレーションテーブルを提供するステップ100を有する。
キャリブレーショントランジスタは、入力電極、第1出力電極および第2出力電極を有する。キャリブレーショントランジスタの第1出力電極の電位は、当該キャリブレーショントランジスタの第2出力電極の電位より高い。
第1キャリブレーションテーブルは、多様な形式で表されることができる。例えば、第1キャリブレーションテーブルは、グラフまたはテーブルである。
図3には、一実施例の第1キャリブレーションテーブルが例示される。図3に例示された第1キャリブレーションテーブルは、曲線を有する。それぞれの曲線は、キャリブレーショントランジスタ10の制御電圧VGEの変化を、当該キャリブレーショントランジスタの所与の出力電圧VCEに対する時間との関連で(as a function of)表す。特に、図3の曲線CV1、CV2、CV3、CV4のそれぞれは、1000ボルト、2500ボルト、3600ボルトおよび4500ボルトにそれぞれ等しいキャリブレーショントランジスタの出力電圧VCEに対して取得された。
さらに、図3のそれぞれの曲線は、当該キャリブレーショントランジスタの入力電極と第2出力電極との間に予め定められた第1プロファイルを有する制御電流を適用するのと同時に確立される。
第1プロファイルは、トランジスタのオン状態(on state)に対応する。
第1プロファイルを有する制御電流は、キャリブレーショントランジスタの制御電圧VGEが急速に増加して、制御電圧VGEの測定、したがって第1キャリブレーション曲線の取得が容易になるよう選ばれる。例えば、図3に例示するように、第1プロファイルは、-15ボルトから始まるキャリブレーショントランジスタの制御電圧VGEが、+15ボルトまで上がり得る値に到達するよう選ばれる。
図4には、第1プロファイルに関する一実施例が例示される。この図4に示すように、第1プロファイルは多様なプラトー(plateau)を有する。それぞれのプラトーは、電流の一定値(constant value)に対応する。最高値を有するプラトーは、第1プラトー、すなわち,電流注入の開始に適用されるプラトーである。
好ましくは、最高のプラトーにおける第1プロファイルによる電流の値は、200ミリアンペア以上である。
また、処理する方法は、第2キャリブレーションテーブルを提供するステップ110を有する。
第2キャリブレーションテーブルは、多様な形式で表されることができる。例えば、第2キャリブレーションテーブルは、グラフまたはテーブルである。
図5には、一実施例の第2キャリブレーションテーブルが例示される。図5の第2キャリブレーションテーブルは、キャリブレーショントランジスタの出力電圧VCEの変化を持続時間(duration)Tとの関連で示す。ここで、持続時間Tは、予め定められた第1プロファイルを有する電流がキャリブレーショントランジスタの入力電極と第2出力電極との間に適用される時間から、予め定められた閾値電圧値VGE_Sに到達するのに当該キャリブレーショントランジスタの制御電圧VGEを受ける持続時間である。
予め定められた閾値電圧値VGE_Sは、例えば、実験的に選ばれる。図3および図5に例示された第1および第2キャリブレーションテーブルに関して、予め定められた閾値電圧値VGE_Sは、5ボルトに設定される。
図3および5に例示される本実施例において、図5の第2キャリブレーションテーブルは、図3の第1キャリブレーションテーブルから取得される。実際に、第1キャリブレーションテーブルにより、それぞれが出力電圧VCEに関連付けられる持続時間Tを取得することができる。図3には、一実施例による、曲線CV1、CV2、CV3、CV4のそれぞれに関してそれぞれ取得される持続時間T1、T2、T3、T4が、概略的に例示される。
図5の第2キャリブレーションテーブルは、それぞれが摂氏25度(℃)、80℃および125℃にそれぞれ等しい温度に関してそれぞれ取得される3つの曲線CT1、CT2、CT3を有する。
これらの3つの曲線CT1、CT2、CT3から、キャリブレーショントランジスタの出力電圧VCEと持続時間Tとの間で線形関係が観測される。これにより、持続時間Tが分かると、第2キャリブレーション曲線により出力電圧VCEまで直接上昇する(rise)ことができる。
さらに、3つの曲線CT1、CT2、CT3が重ね合わさり、これにより出力電圧VCEと持続時間Tとの間の関係が対象のトランジスタの温度から独立していると推定できる。
また、この方法は、第3キャリブレーションテーブルを提供するステップ120を有する。
第3キャリブレーションテーブルは、多様な形式で表されることができる。例えば、第3キャリブレーションテーブルは、テーブルである。
第3キャリブレーションテーブルは、キャリブレーショントランジスタの出力電圧VCEのそれぞれの値に対してそれぞれの第2制御電流プロファイルを関連付ける。
また、この方法は、電流注入部18によって、トランジスタ10が第1ステートに入るようトランジスタ10の入力電極Gと第2出力電極Eとの間に予め定められた第1プロファイルを有する電流を適用するステップ130を有する。
並行して、この方法は、測定部16によって、トランジスタ10の制御電圧VGEの時間の経過に伴う変化を測定するステップ140を有する。測定値は、測定部16によって処理部20に伝達される。
測定するステップ140は、トランジスタ10の電源オンの前、すなわち、適用電圧が予め規定された閾値電圧以上になる前に、実施される(implemented)か、または実行される(carried out)。
「測定(measure)」は、電圧計などの測定器によって値を直接取得することをいう。「決定(determine)」は、例えば、計算またはキャリブレーションテーブルによって、しかし、測定器によって直接ではなく、値を推定する(deducing)ことをいう。
次に、この方法は、トランジスタ10の出力電圧VCEが測定された制御電圧VGEから決定される決定するステップ150を有する。
一つの特定の実施形態によれば、決定するステップ150は、第1キャリブレーションテーブルおよび測定された制御電圧VGEから、予め定められた閾値電圧値VGE_Sに到達するのに当該トランジスタ10の制御電圧VGEを受ける持続時間Tを決定することを有する。実際には、トランジスタ10の制御電圧VGEが分かると、図3の第1キャリブレーションテーブルにより所望の持続時間Tまで直接上昇することができる。
決定するステップ150は、決定された持続時間Tおよび第2キャリブレーションテーブルからトランジスタ10の出力電圧VCEを決定することをさらに有する。実際には、決定された持続時間Tが分かると、図5に例示された第2キャリブレーションテーブルによりトランジスタ10の出力電圧VCEまで直接上昇することができる。
特定の一実施形態によれば、決定された出力電圧VCEとの関連で決定されたセットポイント(setpoint)で、トランジスタ10の電源をオフにする、すなわち、トランジスタ10をオフ状態(off state)にするステップ160を有する。これにより、決定された出力電圧VCEに基づいてトランジスタ10のスイッチング速度を適合させることができる。
より詳細には、電源を切断するステップ160は、決定された出力電圧VCEおよび第3キャリブレーションテーブルに基づいて、トランジスタ10の入力電極Gと第2出力電極Eとの間に適用される第2制御電流プロファイルを選択することを有する。
図6には、一実施例の第2制御電流プロファイルテーブルが例示される。この図6に示すように、第2制御電流プロファイルは多様なプラトーを有する。各プラトーは電流の一定値に対応する。最小値を有するプラトーは、第1プラトー、すなわち、電流注入の開始に適用されるプラトーである。この第2制御電流プロファイルにより、トランジスタ10の制御電圧VGEはスイッチング電圧に可能な限り急速に達することができる。次に、プラトーは、わずかに高い値を有することにより、電圧上昇を制限でき、したがってトランジスタ10の損傷を回避できる。
次に、電源を切断するステップ160は、トランジスタ10の入力電極Gと第2出力電極Eとの間に決定された第2プロファイルを有する電流の形式でセットポイントを適用することを有する。そして、トランジスタ10は電源切断される。
したがって、当該決定する方法により、電圧計のようにシンプルで低電圧の測定チェーンによってトランジスタ10の高電圧の出力電圧VCEを決定することができる。
トランジスタ10の制御電圧VGEはトランジスタ10の出力電圧VCEと比較して低く、電圧測定は、高電圧専用の測定チェーンによる測定と比較して迅速かつ容易である。実際、この決定する方法において、トランジスタ10の制御電圧の測定のみが行われ、次に他の測定は行われない。
また、当該決定する装置は、よりコンパクトで使用が容易である。これは、例えば、エネルギ転換システムのすべてのトランジスタに適合できる。
さらに、決定する装置12は、測定部16、電流注入部18および処理部20のみを有するので、シンプルである。したがって、トランジスタ10の出力電圧VCEを取得するのに関わるコンポーネントの数は、最新技術の高電圧専用測定チェーンと比較して低減される。
電流注入部18を電流源の形式で使用することにより、トランジスタ10の制御電圧VGEを測定するフェーズの間に一定の電流を課すことができる。これにより、電流の変動を制限するので、出力電圧Vceとトランジスタ10の制御電圧VGEが予め定められた閾値電圧値VGE_Sに到達するのに使用される持続時間Tとの間の関係を線形にすることができる。
したがって、この電圧測定は、比較的完璧で複雑な出力電圧VCEの直接測定チェーンを取り入れた最新技術の解決法と異なり、実施するのが非常に容易である。
こうして決定された出力電圧VCEを使用して、スイッチング損失を低減し、電源を切断するステップ160の間で述べたように、スイッチング損失を低減するパラメータを用いて、トランジスタ10を切り換えることができる。
代替として、トランジスタ10の出力電圧VCEは、特にトランジスタ10の障害の監視などの様々な応用、またはトランジスタ10をセンサに使用する応用などに使用されてもよい。
当業者は、本願において、「~に適合する」および「~よう構成される」という用語は、同義であることを理解するであろう。

Claims (9)

  1. トランジスタ(10)の出力電圧(VCE)を決定する方法であって、
    前記トランジスタ(10)は、入力電極(G)、第1出力電極(C)および第2出力電極(E)を有し、
    前記第1出力電極(C)の電位は、前記第2出力電極(E)の電位より高く、
    前記出力電圧(VCE)は、前記第1出力電極(C)と前記第2出力電極(E)との間の電位差であり、
    -前記トランジスタ(10)の制御電圧(VGE)の時間の経過に伴う変化を測定するステップであって、前記制御電圧(VGE)は、前記入力電極(G)と前記第2出力電極(E)との間の電位差である、ステップと、
    -前記測定された制御電圧(VGE)から前記出力電圧(VCE)が決定される、決定するステップと、を有し、
    前記トランジスタ(10)は、前記トランジスタ(10)がオンである第1ステートと、前記トランジスタ(10)がオフである第2ステートと、の2つの状態を有し、
    前記トランジスタ(10)の前記決定された出力電圧(V CE )に基づいて決定されたセットポイントで、前記トランジスタ(10)を前記第2ステートにするステップを有する、方法。
  2. 前記方法の間において前記制御電圧(VGE)のみが測定される、請求項1に記載の方法。
  3. 前記トランジスタ(10)は、前記トランジスタ(10)がオンである第1ステートと、前記トランジスタ(10)がオフである第2ステートと、の2つの状態を有し、
    前記測定するステップは、前記トランジスタ(10)が前記第2ステートである間に実行される、請求項1または2に記載の方法。
  4. 前記トランジスタ(10)の電圧比は50以上であり、
    前記電圧比は、前記トランジスタ(10)の前記制御電圧(VGE)に対する前記トランジスタ(10)の前記出力電圧(VCE)の絶対値である、請求項1~3のいずれか一項に記載の方法。
  5. 前記トランジスタ(10)は、絶縁ゲートバイポーラまたはユニポーラトランジスタである、請求項1~4のいずれか一項に記載の方法。
  6. -キャリブレーショントランジスタから用意された第1キャリブレーションテーブルを提供するステップであって、
    前記キャリブレーショントランジスタは、入力電極、第1出力電極および第2出力電極を有し、
    前記キャリブレーショントランジスタの前記第1出力電極の電位は、前記キャリブレーショントランジスタの前記第2出力電極の電位より高く、
    前記第1キャリブレーションテーブルは、前記キャリブレーショントランジスタの多様な出力電圧(VCE)に対する時間との関連で、前記キャリブレーショントランジスタの制御電圧(VGE)の変化を表し、
    同じ予め定められた第1プロファイルを有する電流が、前記キャリブレーショントランジスタの前記入力電極と前記第2出力電極との間に適用される場合、前記キャリブレーショントランジスタの前記制御電圧(VGE)は、前記キャリブレーショントランジスタの前記入力電極(G)と前記第2出力電極(E)との間の電位差であり、
    前記キャリブレーショントランジスタの出力電圧(VCE)は、前記キャリブレーショントランジスタの前記第1出力電極(C)と前記第2出力電極(E)との間の電位差である、ステップと、
    -前記予め定められた第1プロファイルを有する電流が前記キャリブレーショントランジスタの前記入力電極と前記第2出力電極との間で適用される時間から、予め定められた閾値電圧値(VGE_S)に到達するのに前記キャリブレーショントランジスタの前記制御電圧(VGE)を受ける持続時間(T)との関連で、前記キャリブレーショントランジスタの前記出力電圧(VCE)の変化を表す第2キャリブレーションテーブルを提供するステップと、
    -前記トランジスタ(10)の前記入力電極(G)と前記第2出力電極(E)との間に前記予め定められた第1プロファイルを有する電流を適用するステップと、をさらに有し、
    前記測定するステップは、前記適用するステップと同時に実行され、
    前記決定するステップは、前記第1キャリブレーションテーブルおよび前記トランジスタ(10)の前記測定された制御電圧(VGE)から、前記予め定められた閾値電圧値(VGE_S)に到達するのに前記トランジスタ(10)の前記制御電圧(VGE)を受ける持続時間(T)を決定することを有し、
    前記決定するステップは、前記決定された持続時間(T)および前記第2キャリブレーションテーブルから、前記トランジスタ(10)の前記出力電圧(VCE)を決定することをさらに有する、請求項1~5のいずれか一項に記載の方法。
  7. 第3キャリブレーションテーブルを提供するステップであって、前記第3キャリブレーションテーブルは、前記キャリブレーショントランジスタのそれぞれの出力電圧(VCE)値に対して第2制御電流プロファイルを関連付けるステップと、
    前記第2ステートにするステップは、前記トランジスタ(10)の前記決定された出力電圧(VCE)および前記第3キャリブレーションテーブルとの関連で前記第2制御電流プロファイルの一つを選択して、前記選択された第2プロファイルを有する制御電流を、前記トランジスタ(10)の前記入力電極(G)と前記第2出力電極(E)との間に適用するステップであって、前記選択された第2電流プロファイルは、前記トランジスタ(10)を前記第2ステートにすることができるステップと、をさらに有する、請求項に記載の方法。
  8. トランジスタ(10)の出力電圧(VCE)を決定する装置(12)であって、
    前記トランジスタ(10)は、入力電極(G)、第1出力電極(C)および第2出力電極(E)を有し、
    前記第1出力電極(C)の電位は、前記第2出力電極(E)の電位より高く、
    前記出力電圧(VCE)は、前記第1出力電極(C)と前記第2出力電極(E)との間の電位差であり、
    -前記トランジスタ(10)の制御電圧(VGE)の時間の経過に伴う変化を測定する部(16)であって、前記制御電圧(VGE)は前記入力電極(G)と前記第2出力電極(E)との間の電位差である、測定部(16)と、
    -前記測定された制御電圧(VGE)から前記出力電圧(VCE)を決定できる処理部(20)と、を有し、
    前記トランジスタ(10)は、前記トランジスタ(10)がオンである第1ステートと、前記トランジスタ(10)がオフである第2ステートと、の2つの状態を有し、
    前記トランジスタ(10)の前記決定された出力電圧(V CE )に基づいて決定されたセットポイントで、前記トランジスタ(10)を前記第2ステートにするステップを有する、装置(12)。
  9. 少なくとも1つのトランジスタ(10)と、
    前記トランジスタ(10)に関連付けられた請求項に記載の装置(12)と、を有するエネルギ変換システム(8B)。
JP2018103358A 2017-05-31 2018-05-30 トランジスタの出力電圧を決定する方法 Active JP7144973B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1754805A FR3067117B1 (fr) 2017-05-31 2017-05-31 Procede de determination d'une tension de sortie d'un transistor
FR1754805 2017-05-31

Publications (2)

Publication Number Publication Date
JP2018205314A JP2018205314A (ja) 2018-12-27
JP7144973B2 true JP7144973B2 (ja) 2022-09-30

Family

ID=59521076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018103358A Active JP7144973B2 (ja) 2017-05-31 2018-05-30 トランジスタの出力電圧を決定する方法

Country Status (5)

Country Link
US (1) US11099225B2 (ja)
EP (1) EP3410132A1 (ja)
JP (1) JP7144973B2 (ja)
CN (1) CN109032231B (ja)
FR (1) FR3067117B1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309186A (ja) 2002-04-16 2003-10-31 Mitsubishi Electric Corp 電流検出装置および電流検出方法
US20170025952A1 (en) 2015-07-23 2017-01-26 Mediatek Inc. Constant on-time pulse width control-based scheme including capabilities of fast transient response and adaptively adjusting on-time pulse width
JP2017181178A (ja) 2016-03-29 2017-10-05 ローム株式会社 電流電圧特性の測定方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5223223B2 (ja) * 1974-02-04 1977-06-22
JPH0694784A (ja) * 1992-09-14 1994-04-08 Matsushita Electric Works Ltd Mosfetの基板電流の測定方法
US9261539B2 (en) * 2010-03-18 2016-02-16 Magna Steyr Fahrzeugtechnik Ag & Co Kg Method for measuring an electrical current and apparatus for this purpose
EP2615467B1 (en) * 2012-01-11 2014-06-18 ABB Research Ltd. System and method for monitoring in real time the operating state of an IGBT device
US9726696B2 (en) * 2012-09-21 2017-08-08 Matthew Powell Precision reference circuit and related method
US9722581B2 (en) 2014-07-24 2017-08-01 Eaton Corporation Methods and systems for operating hybrid power devices using driver circuits that perform indirect instantaneous load current sensing
DE102015204343A1 (de) * 2015-03-11 2016-09-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung zum bestimmen eines schalterzustands, schaltervorrichtung, verfahren zum bestimmen eines schalterzustands und computerprogramm

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309186A (ja) 2002-04-16 2003-10-31 Mitsubishi Electric Corp 電流検出装置および電流検出方法
US20170025952A1 (en) 2015-07-23 2017-01-26 Mediatek Inc. Constant on-time pulse width control-based scheme including capabilities of fast transient response and adaptively adjusting on-time pulse width
JP2017181178A (ja) 2016-03-29 2017-10-05 ローム株式会社 電流電圧特性の測定方法

Also Published As

Publication number Publication date
JP2018205314A (ja) 2018-12-27
CN109032231A (zh) 2018-12-18
FR3067117A1 (fr) 2018-12-07
EP3410132A1 (fr) 2018-12-05
FR3067117B1 (fr) 2021-05-07
US11099225B2 (en) 2021-08-24
CN109032231B (zh) 2022-02-22
US20180348293A1 (en) 2018-12-06

Similar Documents

Publication Publication Date Title
TWI467191B (zh) A test device and a test method for applying an electric current to the test device to test its electrical characteristics
US9575113B2 (en) Insulated-gate bipolar transistor collector-emitter saturation voltage measurement
JP6302760B2 (ja) 劣化診断機能を有する電力変換装置
JP2014020893A (ja) パワーサイクル試験装置
JP6286899B2 (ja) 絶縁ゲート型半導体素子の駆動装置および電力変換装置
Zhang et al. Online junction temperature monitoring using turn-off delay time for silicon carbide power devices
JP2016220481A (ja) 電力変換装置
JP2016142698A (ja) パワー半導体デバイスのスイッチングエネルギー損失評価装置および評価方法
JP7144973B2 (ja) トランジスタの出力電圧を決定する方法
JP2021043191A (ja) 試験測定回路及び装置並びに被試験デバイスの特性測定方法
JP6979939B2 (ja) 半導体装置の試験装置
JP5258810B2 (ja) 半導体装置の試験装置
WO2019146460A1 (ja) 電流電圧特性の測定方法
CN107872211B (zh) Igbt型晶体管的控制方法及相关控制装置
JP2020176851A5 (ja)
NL2020745A (en) Switching element control circuit and power module
JP6616699B2 (ja) 電力変換装置およびパワーモジュールの熱抵抗計測方法
JP6977486B2 (ja) 半導体装置の試験装置
JP7020834B2 (ja) Igbt型トランジスタを備える電気回路網における短絡の検出方法および関連する制御装置
JP6829432B2 (ja) 太陽電池特性測定装置および太陽電池特性測定方法
JP2019128191A (ja) パワーサイクル試験回路
JP2015075432A (ja) 半導体トランジスタのテスト方法、及び、テスト回路
US20230318592A1 (en) Gate drive circuit, test device, and switching method
JP7040281B2 (ja) 半導体装置の検査方法
Trintis et al. Triple pulse tester—Efficient power loss characterization of power modules

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220916

R150 Certificate of patent or registration of utility model

Ref document number: 7144973

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150