JP7131265B2 - 光スイッチング素子 - Google Patents

Description

本発明は、光スイッチング素子の増反射膜の構造に関する。

近年、光通信分野では激増する情報量に対応するため、環状に形成された光ネットワークシステム、及び、光波長多重通信システムが提唱されている。これらの光通信システムでは、光信号を電気信号に変換したり中継したりすることなく分岐または挿入することができるＲＯＡＤＭ（Reconfigurable Optical And Drop Multiplexer）装置が用いられている。

ＲＯＡＤＭ装置における光スイッチング装置として、ＷＳＳ（Wavelength Selective Switch）装置が用いられる。ＷＳＳ装置は複数の波長を含む光信号に対して、任意の入出力ポートに任意の波長を選択して割り当て、波長合波を入出力することが可能である。ＷＳＳ装置における光スイッチング素子として、ＭＥＭＳ（Micro Electro Mechanical Systems）ミラー、及び、ＬＣＯＳ（Liquid Crystal on Silicon）素子が用いられる。

ＬＣＯＳ素子は、複数の反射型の画素電極が水平方向、及び、垂直方向に配置されている画素領域を有する反射型の液晶素子である。各画素電極上の液晶の屈折率は、液晶に印加される電圧を画素電極ごとに制御することにより変化する。信号光の位相速度は、各画素上の液晶の屈折率を変化させることにより、画素ごとに制御される。

ＬＣＯＳ素子は、位相速度を画素ごとに段階的に変化させることにより、信号光の波面の傾斜角を位相速度の変化の割合に応じて制御することができる。即ち、ＬＣＯＳ素子は、画素ごとに位相速度を変化させて信号光を所定の方向に反射する位相変調素子として機能する。

さらに、複数の画素電極上には、屈折率の異なる誘電体膜を交互に積層し、光の干渉作用により、反射率を高める増反射膜を構成し、信号光の波長を効率良く反射させる。着目する波長λにおいて最適な膜厚（光学膜厚＝λ／４）で高屈折率の誘電体と低屈折率の誘電体を交互に積層することにより、各誘電体界面からの反射光は光干渉により強め合う効果を得る増反射膜の技術は良く知られている。

従来技術の増反射膜では、信号光の波長に応じた膜厚で低誘電体膜と高誘電体膜が積層され、増反射膜１７が形成される。そのため、信号光の狙い波長に変更が生じた場合、波長に応じた膜厚で新規に増反射膜を作製しなければならない。

特許文献１には、ＬＣＯＳ素子を用いた位相変調装置の一例が記載されている。特許文献１には、ＬＣＯＳ素子の画素電極上に高誘電体膜と低誘電体膜とを積層し、増反射膜を構成する方法が記載されている。この先行技術文献には、特定の波長に対する増反射膜の構成等が記載されている。

特開２００８－１５８３９５号公報

ＷＳＳ装置における光スイッチング素子としてＬＣＯＳ素子を用いる場合、ＬＣＯＳ素子は位相変調により信号光を所定の方向に反射する。光スイッチング素子としてＬＣＯＳ素子を用いる場合、２πの位相変調を確保するためには、ＬＣＯＳ素子における液晶層は５μｍ程度の厚さが必要である。また、駆動基板に配置される複数の画素電極上の増反射膜は、誘電体膜を５ペア（１０層）程度の積層することで構成され、０．５μｍ程度の厚みとなる。

ＬＣＯＳ素子の増反射膜を構成する複数の高誘電体膜と低誘電体膜の厚みは、信号光の波長と、高誘電体膜と低誘電体膜の各々の屈折率に応じて、最も効率良く光の干渉作用による反射光が得られる光学膜厚（波長／４／屈折率）で設定される。

増反射膜の第１層目の成膜工程は、ＬＣＯＳ素子に使用する駆動基板を製造する半導体製造工程の最終工程で、所謂、半導体ウェハ状態で実施されることが多い。引き続いて、ＬＣＯＳ素子の製造工程で増反射膜を構成する残りの誘電体膜を成膜していく。したがって、ＬＣＯＳ素子に入射される信号光の波長において、特定の波長をより効率良く反射させることが必要となった場合、増反射膜の膜厚を変更する必要がある。第１層目が成膜された駆動基板はリペア等で、膜を除去や膜厚みの修正は非常に困難であり、実質的に無理である。廃棄することが一般的で、材料ロス、ひいてはＬＣＯＳ素子の製造に要する期間にも影響を与えていた。

本発明は、光スイッチング素子として増反射膜を有するＬＣＯＳ素子を用いた場合に、増反射膜の第１層目を信号光の使用が見込まれる帯域の中央波長で最も反射率が高くなる膜厚で成膜しておき、残りの高誘電体膜と低誘電体膜の膜厚を確定した信号光の波長に応じた膜厚で成膜し、積層することで、高い反射率を維持することができる光スイッチング素子の増反射膜を提供することを目的とする。

本発明は、複数の画素電極を含む画素領域と前記画素領域の外部に配置される外周領域と、を有する駆動基板と対向電極を有する透明基板と前記駆動基板と前記透明基板とで液晶層を狭持し、前記画素電極上における前記液晶層の屈折率を変化させることにより、前記複数の画素電極に照射される信号光の波面を傾斜させる光スイッチング素子において、前記画素領域と前記外周領域の上面は、屈折率の異なる２つの誘電体膜を１組とし、前記誘電体膜が１組以上積層してなる増反射膜が配置され、前記増反射膜を構成する第１層目の前記誘電体膜のみ他の誘電体膜と異なる厚みであることを特徴とする光スイッチング素子の増反射膜の構造を提供する。

本発明の光スイッチング素子の増反射膜によれば、光スイッチング素子として、ＬＣＯＳ素子を用いた場合に、信号光の狙い波長が変更されても比較的容易に高い反射率を維持した増反射膜を得ることができ、光スイッチング素子の性能を維持することができる。

本実施形態の光スイッチング素子の増反射膜の成膜領域を示す上面図である。 本実施形態の光スイッチング素子の構成例を示す断面図である。 本実施形態の光スイッチング素子の増反射膜の構成の一例を示す断面図である。 本実施形態で得られた増反射膜の反射率分光特性データの一例である。

＜実施形態＞
本発明の実施形態 にかかる光スイッチング素子について説明する。

図１から図４を用いて、実施形態の光スイッチング素子の構成例を説明する。実施形態では、光スイッチング素子を、一例として反射型の液晶素子であるＬＣＯＳ素子とする場合を説明する。

図１と図２に示すように、光スイッチング素子１は、駆動基板１０と、透明基板２０と、液晶層３０に充填された液晶３１と、シール領域４０に塗布形成されたスペーサ材４３を含んだシール材４２と、封止材５０とを備える。シール材４２、及び、封止材５０は光硬化性樹脂、例えば紫外線硬化性樹脂である。シール材４２と封止材５０とは同じ種類の光硬化性樹脂であってもよいし、異なる種類の光硬化性樹脂であってもよい。

駆動基板１０は、画素領域１１と、増反射膜１７と、配向膜１２と、複数の接続端子１３とを有する。画素領域１１には、光反射性を有する複数の画素電極１４が水平方向及び垂直方向に配置されている。１個の画素電極１４が１画素を構成する。増反射膜１７は少なくとも、画素領域１１上に形成され、配向膜１２は少なくとも増反射膜１７上に形成されている。また、複数の接続端子１３は駆動基板１０の外周部に形成されている。

駆動基板１０は半導体基板、具体的にはシリコン基板である。なお、駆動基板１０には、各画素を駆動するための駆動回路が画素電極下に（図示しない）形成されている。画素電極１４、及び、接続端子１３の材料としてアルミニウムまたはアルミニウム合金を用いてもよい。

透明基板２０は、対向電極２１と、配向膜２２とを有する。対向電極２１は複数の画素電極１４に対応する。配向膜２２は対向電極２１上に形成されている。駆動基板１０と透明基板２０とは、複数の画素電極１４と対向電極２１とが対向するように配置されている。

駆動基板１０と透明基板２０とは、シール材４２及び封止材５０により間隙ＧＰを有して固定されている。駆動基板１０と透明基板２０との間隙ＧＰには液晶層３０が形成されている。液晶層３０は複数の画素電極１４、増反射膜１７を含む配向膜１２上に形成されている。透明基板２０の対向電極２１が形成されている面とは反対側の面に反射防止膜２３を形成してもよい。反射防止膜２３として誘電体多層膜を用いてもよい。

透明基板２０、対向電極２１、及び、配向膜２２は光透過性を有する。透明基板２０として無アルカリガラス基板または石英ガラス基板を用いてもよい。対向電極２１の材料としてＩＴＯ（Indium Tin Oxide）を用いてもよい。なお、ＩＴＯ膜の上側及び下側に、光透過性を有する誘電体膜を形成してもよい。

シール材４２は、画素領域１１の外周部に沿って画素領域１１を取り囲むように塗布、形成される。また、シール材４２には液晶注入部４１が形成されている。液晶層３０は、液晶３１がシール材４２の液晶注入部４１から駆動基板１０と透明基板２０との間隙ＧＰに注入され、かつ、液晶注入部４１を封止材５０で封止することにより形成される。光スイッチング素子１における液晶層３０の厚さは、例えば５μｍである。

駆動基板１０の複数の接続端子１３のうちの所定の接続端子１３には、液晶３１を駆動するための駆動信号が入力される。駆動基板１０に形成されている駆動回路は、駆動信号に基づく駆動電圧を各画素電極１４に印加する。これにより、液晶３１は各画素電極１４と対向電極２１との電位差に応じて画素ごとに駆動する。

ここで、画素領域１１とその外周領域１８及びシール領域４０上に形成される増反射膜１７の構造について、詳細に説明を行う。図１の斜線で示す画素領域１１内に配置される複数の画素電極１４とその間では、凹凸の表面形状を有している。図３に示すように、増反射膜１７は、画素領域１１とその外周領域１８及びシール領域４０上に誘電体（例えば、ＳｉＯ２：二酸化ケイ素）からなる誘電体薄膜を積層し、形成する。

まず、画素領域１１とその外周領域１６及びシール領域４０に対して、真空成膜蒸着法などにより、第１層目となるＳｉＯ２膜（Ｌ１）を成膜する。ここで、成膜されたＳｉＯ２層は下層となる画素領域１１に配置される複数の画素電極１４とその間の凹凸形状が反映された凹凸を有する薄膜となる。なお、第１層目Ｌ１は駆動基板１０を製造する半導体製造工程中のウェハ状態で成膜されてもよい。

成膜後の凹凸形状を平坦化するため、化学機械研磨（ＣＭＰ）法など用いて凹凸のない平坦な膜形状にする。なお平坦化処理は化学機械研磨を一例として、記載しているが方法は限定されず、化学エッチング法などで行ってもよい。なお、平坦化処理は半導体ウェハの状態で行われてもよい。

なお、増反射膜１７の第１層目（Ｌ１）の成膜後に実施する平坦化処理は、複数の駆動基板１０を配置した所謂、半導体ウェハ状態で実施されることが多い。駆動基板１０が同一面内に複数配置されるウェハ状態で、平坦化処理した方が個片となったのちに平坦化する処理方法よりも、駆動基板１０ごとの平坦化レベルのばらつきを抑制するのに好適だからである。

続いて、平坦化処理されたＳｉＯ２膜（Ｌ１）の上面に、ＳｉＯ２より屈折率の高い誘電体を真空成膜蒸着法などにより積層する。ＳｉＯ２より屈折率の高い材料として、Ｓｉ３Ｎ４：シリコンナイトライドを用いる。Ｓｉ３N４（Ｌ２）の表面はＳｉＯ２の表面形状が反映され、凹凸を有さない平坦な形状となる。ＳｉＯ２より屈折率の高い材料として、ＴｉＯ２：二酸化チタン、Ｔａ２Ｏ５：五酸化タンタルを用いてもよく、ＬＣＯＳ素子へ入射、反射させる信号光の波長や要求特性に応じて適宜選択してもよい。

低誘電体膜ＳｉＯ２（Ｌ１）と高誘電体膜Ｓｉ３Ｎ４（Ｌ２）を組み合わせた膜を1組として、Ｌ１からＬ１０で繰り返し積層し、増反射膜１７を形成する。増反射膜１７の最表面は第１層目（Ｌ１）となるＳｉＯ２膜表面の凹凸を平坦化処理することで、画素電極とその間の凹凸を反映しない表面形状となる。Ｌ１からＬ１０の５組の積層から成る薄膜を増反射膜１７として、一例にあげているが、積層数は限定されるものでなく、所望する反射率に応じて適宜設定してもよい。

増反射膜１７の１組の各誘電体膜の膜厚の一例としては、反射率を高める狙いの波長λＯが３５０ｎｍの場合、低誘電体膜ＳｉＯ２の屈折率ｎｄ１は１．４８で、膜厚は（λ／４）／ｎｄ１＝（３５０／４）／１．４８＝５９．１０ｎｍとなり、高誘電体膜Ｓｉ３Ｎ４の屈折率ｎｄ２は２．１０で、膜厚は（３５０／４）／２．１０＝４１．６０ｎｍとなる。

増反射膜１７を構成する誘電体薄膜の積層数は、特に高い増反射効果を得るために５組（１０層）以上の積層を行う。可視域を含む信号光で増反射効果を得るには総膜厚で０.５μm以上必要となる。例えば、緑色５５０ｎｍ帯域の反射率を高めるためＳｉＯ２層を９４ｎｍ, Ｓｉ３Ｎ４層を６５ｎｍの膜厚で１組としたとき、５組を積層する場合、成膜する総膜厚は約０.８μmとなる。

具体的には、増反射膜１７の第１層目（Ｌ１）のＳｉＯ２膜は、信号光ＳＬの波長帯域の最短波長から最長波長において、中間波長λｃのλ／４の膜厚で成膜する。例えば、中間波長λｃが５５０ｎｍのとき、第１層目（Ｌ１）のＳｉＯ２膜は平坦化処理後に７５ｎｍとなるように膜厚を設定する。

つぎに、平坦化処理されたＳｉＯ２膜（L１）の上面に、従来技術のように、低誘電体膜ＳｉＯ２（Ｌ１）と高誘電体膜Ｓｉ３Ｎ４（Ｌ２）を組み合わせた膜を1組として、Ｌ１からＬ１０で繰り返し積層し、増反射膜１７を形成する。５組の積層から成る薄膜を増反射膜１７として一例にあげているが、積層数は限定されるものでなく、所望する反射率に応じて適宜設定してもよい。

比較例とし、従来技術では、増反射膜の各層は狙い波長λｃに応じた膜厚で構成される。具体的には、信号光ＳＬの狙い波長λ０が３５０ｎｍの場合、増反射膜１７の第１層目のＳｉＯ２膜は３５０ｎｍに合せるため、膜厚は５９ｎｍとなる。その後に、高誘電体膜のＳｉ３Ｎ４の膜厚は４１ｎｍとし、低誘電体膜のＳｉＯ２膜の膜厚は５９ｎｍとし、５組分を積層する。この場合、信号光ＳＬの３５０ｎｍの波長λ０において、増反射膜１７全体の反射率は９８％を得ることができる。

従来技術では狙いの波長λ０が、例えば３５０ｎｍから５５０ｎｍへ変更された場合、第１層目（Ｌ１）のＳｉＯ２膜は９４ｎｍとなるように半導体製造工程で成膜する必要があり、第２層目（Ｌ２）以降の高誘電体膜のＳｉ３Ｎ４膜は６５ｎｍ、低誘電体膜のＳｉＯ２は９４ｎｍに膜厚を変更しなければ、高い反射率を実現することができない。

一方、本発明の実施形態では、第１層目（Ｌ１）のＳｉＯ２膜は中間波長λｃの５５０ｎｍを基づき、膜厚７５ｎｍとなるように、平坦化処理まで完了しているため、第２層目（Ｌ２）以降の高誘電体膜のＳｉ３Ｎ４膜は６５ｎｍ、低誘電体膜のＳｉＯ２は９４ｎｍに膜厚を変更すればよく、増反射膜１７全体の反射率は９６％を得ることができる。図４に実製作した増反射膜の反射率分光特性を示す。すなわち、第１層目（Ｌ１）の膜厚を変更することなしに、高い反射率を実現できる。

したがって、近紫外から近赤外の帯域において、あらかじめ想定できる信号光ＳＬの帯域の中間波長λｃをもとに、増反射膜１７の第１層（Ｌ１）の膜厚で成膜しておけば、（例えば７５ｎｍ）信号光ＳＬの狙い波長λ０に変更が生じた場合でも、第２層目以降を狙い波長λ０に基づいた低誘電体膜と高誘電体膜の各膜厚で積層することで、高い反射率を実現する増反射膜１７とすることができる。

なお、信号光ＳＬの信号帯域が赤外帯域１２００ｎｍから１７００ｎｍにおいても、適用できる。具体的には、中間波長λｃは１４５０ｎｍとなり、増反射膜１７の第１層目（Ｌ１）の低誘電体膜をＳｉＯ２で構成する場合の膜厚は、１４５０／４／１．４８＝２４４ｎｍとすればよい。その後に、狙い波長λ０に応じた膜厚で高誘電体膜と低誘電体膜を積層すればよい。

実施形態の光スイッチング素子の増反射膜１７の構造によれば、第１層目の誘電体膜の膜厚を信号光ＳＬの想定できる波長帯域の中間波長付近で増反射効果を発現する膜厚（λ／４光学膜厚）とし、第２層目以降は狙いの波長に応じた誘電体毎の膜厚を設定すればよい。このようにして、狙った帯域で高い反射率の増反射膜１７を形成できることになる。すなわち、狙いの波長λ０が変更されても、増反射膜１７の第２層目以降を狙い波長λ０に応じた膜厚で積層することで、比較的容易に高反射率の増反射膜１７を形成でき、光スイッチング素子の性能の悪化を抑制することができる。

実施形態の光スイッチング素子の増反射膜１７の構造によれば、ＬＣＯＳ素子へ入射或いは反射する信号光ＳＬが、増反射膜１７の凹凸形状がないことで散乱、回折しないため、光学シミュレーションと合致する増反射膜１７の反射率特性が得ることができ、光スイッチング素子の性能の悪化を抑制することができる。

本発明は、上述した本実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変更可能である。例えば、信号光をさらに狭帯域で反射させるために、誘電体層を１０組（２０層）程度にするとか要求させる性能に応じた変更をおこなってもよい。

１ 光スイッチング素子
１０ 駆動基板
１４ 画素電極
１５ 画素ブロック
１６ 画素領域
１７ 増反射膜
１８ 外周領域
２０ 透明基板
２１ 対向電極
３０ 液晶層
３１ 液晶
４０ シール領域
４１ 液晶注入部
４２ シール材
４３ スペーサ材
５０ 封止材
ＧＰ 間隙
ＳＬ 信号光
Ｌ１ 増反射膜の第１層目
Ｌ２ 増反射膜の第２層目
λ０ 信号光の狙いの波長
λｃ 信号光帯域の中間波長

Claims (2)

1. 複数の画素電極を含む画素領域と前記画素領域の外部に配置される外周領域と、
   シール領域と、
   を有する駆動基板と、
   対向電極を有する透明基板と、
   前記シール領域内にあるスペーサ材とを有し、
   前記駆動基板と前記透明基板とで液晶層を狭持し、
   前記画素領域と前記外周領域と前記シール領域の上面に、屈折率の異なる２つの誘電体膜を１組とし、
   前記誘電体膜が１組以上積層してなる増反射膜が配置され、
   前記増反射膜を構成する第１層目の前記誘電体膜は他の誘電体膜と異なる厚み であり、信号光の使用が見込まれる信号帯域の下限である第１の波長と上限である第２の波長を設定し、前記第１の波長と前記第２の波長との平均である中間波長に基づいた膜厚で第１層目の前記誘電体膜を形成し、第２層目以降は前記第１の波長から前記第２の波長の間にある使用する信号光の第３の波長に基づいた膜厚で前記誘電体膜を形成し、
   前記増反射膜は前記画素領域と前記外周領域と前記シール領域で面一であり、
   前記スペーサ材は前記増反射膜上にあり、
   前記増反射膜の反射特性の各ピークにおいて前記第３の波長を含むピークがもっとも反射率が高くなり、かつ前記第３の波長を含むピークの波長の幅が前記第１の波長と前記第２の波長との波長幅よりも狭い
   ことを特徴とする光スイッチング素子。
2. 前記増反射膜を構成する第１層目の前記誘電体膜は平坦化処理が行われていることを特徴とする請求項１に記載の光スイッチング素子。
   
   

Images