JP7130551B2 - 半導体装置、通信システムおよび通信システム制御方法 - Google Patents
半導体装置、通信システムおよび通信システム制御方法 Download PDFInfo
- Publication number
- JP7130551B2 JP7130551B2 JP2018244393A JP2018244393A JP7130551B2 JP 7130551 B2 JP7130551 B2 JP 7130551B2 JP 2018244393 A JP2018244393 A JP 2018244393A JP 2018244393 A JP2018244393 A JP 2018244393A JP 7130551 B2 JP7130551 B2 JP 7130551B2
- Authority
- JP
- Japan
- Prior art keywords
- delay time
- gate state
- time
- open period
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W4/00—Services specially adapted for wireless communication networks; Facilities therefor
- H04W4/30—Services specially adapted for particular environments, situations or purposes
- H04W4/40—Services specially adapted for particular environments, situations or purposes for vehicles, e.g. vehicle-to-pedestrians [V2P]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40143—Bus networks involving priority mechanisms
- H04L12/4015—Bus networks involving priority mechanisms by scheduling the transmission of messages at the communication node
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40013—Details regarding a bus controller
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0091—Transmitter details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W28/00—Network traffic management; Network resource management
- H04W28/02—Traffic management, e.g. flow control or congestion control
- H04W28/0231—Traffic management, e.g. flow control or congestion control based on communication conditions
- H04W28/0236—Traffic management, e.g. flow control or congestion control based on communication conditions radio quality, e.g. interference, losses or delay
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
- H04W56/001—Synchronization between nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W72/00—Local resource management
- H04W72/50—Allocation or scheduling criteria for wireless resources
- H04W72/56—Allocation or scheduling criteria for wireless resources based on priority criteria
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40019—Details regarding a bus master
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/40267—Bus for use in transportation systems
- H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle
Description
実施の形態の説明に先立ち、本発明の理解を容易にするために、まずEthernet-TSNシステムを説明する。
イーサネットバス101に接続された装置間で、キュー毎に一つの外部ゲートステートを共有しているが、外部ゲートステートのオープンの期間は、データを送受信する際に発生する遅延(レイテンシー:latency)時間を考慮して、マージンを持たせることが必要である。これを、図を用いて説明する。図23は、Ethernet-TSNシステムの課題を説明するための図である。図23において、紙面の上側に示したEthernet-TSNシステム100の構成は、図22で説明したものと同じである。また、図23において、紙面の下側には、キュー0において実行されたアプリケーションに起因したセンサ108とプロセッサ102間のフレームデータの送受信が示されている。
<通信システムの全体的な構成>
図1は、実施の形態1に係わる通信システムを搭載した自動車の構成を示す図である。図1において、200は自動車を示している。自動車200には、通信システム1が搭載されている。通信システム1は、自動車に搭載された装置と、装置に対応したスイッチコントローラと、スイッチコントローラを介して装置に接続されたイーサネットバスとを備えている。同図には、自動車に搭載された装置として、各種のセンサ、各種のヒューマンインタフェースおよびECU(Engine Control Unit)が示されている。
次に、通信システム1の全体的な動作を、図面を用いて説明する。ここでは、センサとスイッチコントローラ2との間で通信を行う場合を例として説明する。図2は、実施の形態1に係わる通信システムの動作を説明するための図である。
図3は、実施の形態1に係わる通信システムの構成を示すブロック図である。図3には、図1に示した通信システムの要部が示されている。すなわち、図3には、図1に示したスイッチコントローラ2、3が示されている。また、図3には、図1に示したスイッチコントローラ2、3が接続されたイーサネットバス5_1と、スイッチコントローラとセンサ等の装置とが接続されたイーサネットバス5_2が、イーサネットバス5として示されている。図1においては、スイッチコントローラ2には、複数のセンサのみが接続されていたが、図3では、スイッチコントローラ2には、CAN(Controller Area Network)13を接続するためのスイッチコントローラ12も接続されている。
図4は、実施の形態1に係わるコントローラの構成を示すブロック図である。図4には、図3に示したスイッチコントローラ2の構成が示されている。
図5は、実施の形態1に係わるTSNコントローラの動作を説明するための図である。また、図6~図9は、実施の形態1に係わるTSNコントローラの動作を説明するためのタイミング図である。理解を容易にするために、先に図22および図23で説明した通信システムと類似した構成の通信システムで、TSNコントローラの動作を説明する。そのため、図5に示す通信システム1は、図23に示した通信システム100と類似している。相異点は、プロセッサ102がスイッチコントローラ2に変更され、イーサネットバスの符号が101から5に変更され、センサ106、108のトランシーバの符号が107,109から7に変更されている点である。スイッチコントローラ2は、図4に示したように、TSNコントローラ20、時計ユニット25および入出力回路24以外の回路ブロックも備えているが、図5には、TSNコントローラ20、時計ユニット25および入出力回路が示されている。また入出力回路としては、それを構成している入出力ユニット26およびトランシーバユニット7Aが示されている。さらに、図5においては、TSNコントローラ20に設けられたバッファ22のみが明示されている。
図6は、図23に示した通信システム100において、プロセッサ102がフレームデータを、センサ108に送信した場合のタイミング図である。外部ゲートステートのオープン期間が開始する時刻t0において、TSNコントローラ105(図23)がフレームデータを期待フレームデータとして送信を開始すると、図23で説明したように送信遅延時間があるため、フレームデータは、遅延し、センサ108には、時刻t1からt2の範囲で到達することになる。送信遅延時間は、環境変動に依存して変動するため、フレームデータが、センサに到達する時刻は変化する。ここでは、最も遅延が少ない場合が、送信最小遅延時間であり、時刻t1にフレームデータが、センサ108に到達する。一方、最も遅延が大きい場合が、送信最大遅延時間であり、時刻t2にフレームデータが、センサ108に到達する。送信最大遅延時間と送信最小遅延時間との間の送信遅延時間差が、送信遅延ジッタとなり、この送信遅延ジッタの範囲で、フレームデータが、センサ108に到達することになる。
実施の形態2では、フレームデータを受信するときに、効率を向上させることが可能な通信システムが提供される。実施の形態2においては、実施の形態1で説明した通信システム1のTSNコントローラ20が、フレームデータを受信するときにも、効率を向上させることができるように、変更されている。
図12は、図23に示した通信システム100において、プロセッサ102がセンサ108からのフレームデータを受信した場合のタイミング図である。外部ゲートステートのオープン期間が開始する時刻t0において、センサ108が、フレームデータを期待フレームデータとして、TSNコントローラ105(図23)へ送信開始すると、図23で説明したように受信遅延時間があるため、フレームデータは、遅延し、TSNコントローラ105には、時刻t1からt2の範囲で到達することになる。受信遅延時間も、送信遅延時間と同様に、環境変動に依存して変動するため、フレームデータが、TSNコントローラ105に到達する時刻は変化する。ここでも、最も遅延が少ない場合が、受信最小遅延時間であり、時刻t1にフレームデータが、TSNコントローラ105に到達する。一方、最も遅延が大きい場合が、受信最大遅延時間であり、時刻t2にフレームデータが、TSNコントローラ105に到達する。受信最大遅延時間と受信最小遅延時間との間の受信遅延時間差が、受信遅延ジッタとなり、この受信遅延ジッタの範囲t1~t2で、フレームデータが、TSNコントローラ105に到達することになる。
イーサネットバス5に接続されているセンサの位置によって、送信遅延時間および受信遅延時間は、異なる。変形例1においては、センサの位置に応じて異なる値の複数の時間情報が、設定レジスタ21に設定される。TSNコントローラ20は、通信を行うセンサに応じて、設定レジスタ21から通信を行うセンサに対応した時間情報を選択し、内部ゲートステートのオープン期間が生成される。これにより、それぞれのセンサに応じた内部ゲートステートのオープン期間を生成することが可能となる。
変形例2においては、センサの位置に応じた複数の送信最小遅延時間のうち、最も小さい送信最小遅延時間を代表送信最小遅延時間として選択し、複数の送信最大遅延時間のうち、最も大きな送信最大遅延時間を代表送信最大遅延時間として選択する。また、代表送信最小遅延時間と代表送信最大遅延時間との間の時間差を、代表送信遅延ジッタとする。プロセッサは、この代表送信最大遅延時間、代表送信最小遅延時間および代表送信遅延ジッタを、時間情報として、設定レジスタ21に設定する。
図16は、実施の形態3に係わる通信システムの動作を説明するための図である。
図17は、実施の形態4に係わる通信システムの動作を説明するための図である。
図18は、実施の形態5に係わる通信システムの制御方法を示すタイミング図である。実施の形態5に係わる通信システムの制御方法は、実施の形態1~4で説明した通信システムのいずれに対しても適用することが可能である。ここでは、図5および図11に示した通信システム1を例として、説明する。実施の形態5に係わる通信システムの制御方法は、初期化工程と、トレーニング工程と、運用工程とを備えている。
図19は、更なる課題を説明するための図である。図19は、図23と類似している。図19においても、図23と同様に、キュー0外部ゲートステートがオープンの期間に、プロセッサ102とセンサ108との間で通信が行われている。キュー0外部ゲートステートのオープン期間には、図23で説明したようにマージンが設定されている。また、図19では、センサ106が、キュー0外部ゲートステートのオープン期間およびクローズ期間を無視した異常なフレームデータQ0_frame1をイーサネットバス5に送信した場合が示されている。
2、3、4 スイッチコントローラ
5、5_1、5_2 イーサネットバス
6 半導体装置
7 トランシーバ
7A トランシーバユニット
8、27 プロセッサ
9、20 TSNコントローラ
10、11、106、108 センサ
21 設定レジスタ
22 バッファ
23 制御部
24 入出力回路
25、25_106、25_108 時計ユニット
26 入出力ユニット
31 内部バス
Claims (8)
- バスを介して接続された第1装置との間で通信が許容される外部ゲートステートのオープン期間と、前記第1装置との間で通信が許容されない外部ゲートステートのクローズ期間とを定める時計ユニットと、
前記時計ユニットと入出力回路とに接続され、前記外部ゲートステートのオープン期間とは異なる内部ゲートステートのオープン期間において、前記入出力回路を介して前記バスとの間でデータの送信または受信を行うバッファを備えるコントローラと、
を備え、
前記コントローラは、遅延時間設定部を備え、
前記遅延時間設定部には、前記第1装置にデータを送信したときの送信最大遅延時間および送信最小遅延時間が設定され、
前記コントローラは、前記送信最小遅延時間に相当する時間だけ、前記外部ゲートステートのオープン期間の開始よりも早くデータの送信を開始するように前記内部ゲートステートのオープン期間を開始し、前記送信最大遅延時間に相当する時間だけ、前記外部ゲートステートのオープン期間の終了よりも早く前記データの送信を終了するように前記内部ゲートステートのオープン期間を終了する、半導体装置。 - 請求項1に記載の半導体装置において、
前記遅延時間設定部には、前記バスに接続され第2装置からデータを受信したときの受信最大遅延時間および受信最小遅延時間が設定され、
前記コントローラは、前記受信最小遅延時間に相当する時間だけ、前記外部ゲートステートのオープン期間の開始よりも遅くデータの受信を開始するように前記内部ゲートステートのオープン期間を開始し、前記受信最大遅延時間に相当する時間だけ、前記外部ゲートステートのオープン期間の終了よりも遅く前記データの受信を終了するように前記内部ゲートステートのオープン期間を終了する、半導体装置。 - 請求項2に記載の半導体装置において、
前記バッファは、送信すべきデータが格納される第1バッファと、受信したデータが格納される第2バッファと、
を備え、
前記送信最小遅延時間は、前記第1バッファから前記第1装置にデータが送信されたときの最小遅延時間であり、
前記送信最大遅延時間は、前記第1バッファから前記第1装置にデータが送信されたときの最大遅延時間であり、
前記受信最小遅延時間は、前記第2装置から前記第2バッファにデータが送信されたときの最小遅延時間であり、
前記受信最大遅延時間は、前記第2装置から前記第2バッファにデータが送信されたときの最大遅延時間である、半導体装置。 - 請求項3に記載の半導体装置において、
前記第1バッファと前記第2バッファとは、同一のバッファであり、
前記第1装置と前記第2装置とは、同一の装置である、半導体装置。 - 互いにバスを介して接続された第1装置および第2装置を備えた通信システムであって、
前記第1装置は、
前記第2装置との間で通信が許容される外部ゲートステートのオープン期間と、前記第2装置との間で通信が許容されない外部ゲートステートのクローズ期間とを定める第1時計ユニットと、
前記第1時計ユニットと入出力回路とに接続され、前記外部ゲートステートのオープン期間とは異なる内部ゲートステートのオープン期間において前記入出力回路を介して前記バスとの間でデータの送信または受信を行うバッファを備えるコントローラと、
を備え、
前記コントローラは、遅延時間設定部を備え、
前記遅延時間設定部には、前記コントローラが、前記第2装置にデータを送信したときの送信最大遅延時間と、送信最小遅延時間とが設定され、
前記コントローラは、前記送信最小遅延時間に相当する時間だけ、前記外部ゲートステートのオープン期間の開始よりも早くデータの送信を開始するように前記内部ゲートステートのオープン期間を開始し、前記送信最大遅延時間に相当する時間だけ、前記外部ゲートステートのオープン期間の終了よりも早く前記データの送信を終了するように前記内部ゲートステートのオープン期間を終了する、通信システム。 - 請求項5に記載の通信システムにおいて、
前記遅延時間設定部には、前記第2装置からデータを受信したときの受信最大遅延時間および受信最小遅延時間が設定され、
前記コントローラは、前記受信最小遅延時間に相当する時間だけ、前記外部ゲートステートのオープン期間の開始よりも遅くデータの受信を開始するように前記内部ゲートステートのオープン期間を開始し、前記受信最大遅延時間に相当する時間だけ、前記外部ゲートステートのオープン期間の終了よりも遅く前記データの受信を終了するように前記内部ゲートステートのオープン期間を終了する、通信システム。 - 請求項6に記載の通信システムにおいて、
前記第2装置は、前記第1時計ユニットと同期して、時刻を計測する第2時計ユニットを備え、
前記第2装置は、前記第2時計ユニットによって定められる前記外部ゲートステートのオープン期間において、データの受信または送信が許容される、通信システム。 - 請求項7に記載の通信システムにおいて、
前記第1時計ユニットによって定められる前記外部ゲートステートのオープン期間と、前記第2時計ユニットによって定められる前記外部ゲートステートのオープン期間とは重なっている、通信システム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018244393A JP7130551B2 (ja) | 2018-12-27 | 2018-12-27 | 半導体装置、通信システムおよび通信システム制御方法 |
EP19216943.1A EP3678336B1 (en) | 2018-12-27 | 2019-12-17 | Semiconductor device and communication system |
US16/717,030 US11115235B2 (en) | 2018-12-27 | 2019-12-17 | Semiconductor device, communication systems and method for controlling the communication system |
CN201911356011.2A CN111385764A (zh) | 2018-12-27 | 2019-12-25 | 半导体装置、通信系统以及控制通信系统的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018244393A JP7130551B2 (ja) | 2018-12-27 | 2018-12-27 | 半導体装置、通信システムおよび通信システム制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020107990A JP2020107990A (ja) | 2020-07-09 |
JP7130551B2 true JP7130551B2 (ja) | 2022-09-05 |
Family
ID=68944197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018244393A Active JP7130551B2 (ja) | 2018-12-27 | 2018-12-27 | 半導体装置、通信システムおよび通信システム制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11115235B2 (ja) |
EP (1) | EP3678336B1 (ja) |
JP (1) | JP7130551B2 (ja) |
CN (1) | CN111385764A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6960011B2 (ja) * | 2020-04-20 | 2021-11-05 | 株式会社インタフェース | Tsn対応エンドコントローラを備えたネットワークシステム |
JP2022185463A (ja) | 2021-06-02 | 2022-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2023053070A1 (en) * | 2021-09-29 | 2023-04-06 | Marvell Israel (M.I.S.L) Ltd. | Method and apparatus for scheduling packets for transmission |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018125597A (ja) | 2017-01-30 | 2018-08-09 | 富士通株式会社 | パケット処理装置及びパケット処理方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5341131A (en) * | 1991-03-29 | 1994-08-23 | Hitachi, Ltd. | Communications system and a system control method |
JP3052925B2 (ja) * | 1998-02-27 | 2000-06-19 | 日本電気株式会社 | クロック制御方法および回路 |
KR100689543B1 (ko) * | 2003-08-26 | 2007-03-02 | 삼성전자주식회사 | 이동통신 시스템에서 상향링크 패킷 전송을 위한 스케쥴링 요청 방법 및 장치 |
KR101158912B1 (ko) * | 2003-11-10 | 2012-06-21 | 엘지전자 주식회사 | Hsdpa시스템에서 윈도우를 이용한 교착회피 방법 |
KR101110819B1 (ko) * | 2009-11-30 | 2012-03-13 | 주식회사 하이닉스반도체 | 반도체 메모리의 동작 타이밍 제어 장치 및 그 방법 |
JP5849757B2 (ja) * | 2012-02-17 | 2016-02-03 | セイコーエプソン株式会社 | レシーバー回路、通信システム及び電子機器 |
US9882823B2 (en) * | 2012-03-08 | 2018-01-30 | Marvell World Trade Ltd. | Systems and methods for blocking transmission of a frame in a network device |
JP2014027437A (ja) * | 2012-07-26 | 2014-02-06 | Sony Corp | 通信装置、通信システム、および同期処理方法、並びにプログラム |
US8780610B2 (en) * | 2012-07-27 | 2014-07-15 | Hewlett-Packard Development Company, L.P. | Storing data in a non-volatile latch |
JP2014042091A (ja) | 2012-08-21 | 2014-03-06 | Renesas Electronics Corp | パケット中継装置及びパケット中継方法 |
JP2014060686A (ja) * | 2012-09-19 | 2014-04-03 | Toshiba Corp | 半導体装置 |
US9705697B1 (en) * | 2016-03-14 | 2017-07-11 | Cypress Semiconductor Corporation | Transceiver for communication and method for controlling communication |
US10205784B2 (en) * | 2016-03-21 | 2019-02-12 | General Electric Company | Communication system and method for controlling data distribution quality of service in time sensitive networks |
JP2018019152A (ja) * | 2016-07-26 | 2018-02-01 | ルネサスエレクトロニクス株式会社 | 電源制御コントローラ、半導体装置及び半導体システム |
CN106411790B (zh) * | 2016-09-29 | 2019-07-23 | 北京东土科技股份有限公司 | 基于智能变电站保护控制系统的数据传输方法 |
US10286899B2 (en) * | 2016-11-16 | 2019-05-14 | Ford Global Technologies, Llc | Operation of power electronics during battery communication loss |
US20180160424A1 (en) * | 2016-12-01 | 2018-06-07 | Intel Corporation | Methods to enable time sensitive applications in secondary channels in a mmwave ieee 802.11 wlan |
US10063180B2 (en) * | 2017-01-31 | 2018-08-28 | Ford Global Technologies, Llc | Multiple inverter hybrid drive system |
JP2018148438A (ja) | 2017-03-07 | 2018-09-20 | ルネサスエレクトロニクス株式会社 | 通信システムおよび半導体装置 |
US10739761B2 (en) * | 2017-11-16 | 2020-08-11 | Intel Corporation | Scalable edge compute in a distributed control environment |
US10152072B1 (en) * | 2017-12-01 | 2018-12-11 | Qualcomm Incorporated | Flip voltage follower low dropout regulator |
JP7103788B2 (ja) * | 2017-12-28 | 2022-07-20 | トヨタ自動車株式会社 | 車載システム、ゲートウェイ、プログラム、情報処理方法、情報処理システム、及び車両 |
-
2018
- 2018-12-27 JP JP2018244393A patent/JP7130551B2/ja active Active
-
2019
- 2019-12-17 EP EP19216943.1A patent/EP3678336B1/en active Active
- 2019-12-17 US US16/717,030 patent/US11115235B2/en active Active
- 2019-12-25 CN CN201911356011.2A patent/CN111385764A/zh active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018125597A (ja) | 2017-01-30 | 2018-08-09 | 富士通株式会社 | パケット処理装置及びパケット処理方法 |
Non-Patent Citations (1)
Title |
---|
西村 和人,廣田 正樹,寺原 隆文,松井 秀樹,モバイルフロントホールにおける低遅延レイヤ2スイッチング技術,信学技報,第118巻、第208号,日本,電子情報通信学会,2018年08月30日,p.41-46 |
Also Published As
Publication number | Publication date |
---|---|
US20200213148A1 (en) | 2020-07-02 |
EP3678336B1 (en) | 2022-05-11 |
CN111385764A (zh) | 2020-07-07 |
EP3678336A2 (en) | 2020-07-08 |
JP2020107990A (ja) | 2020-07-09 |
US11115235B2 (en) | 2021-09-07 |
EP3678336A3 (en) | 2020-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7130551B2 (ja) | 半導体装置、通信システムおよび通信システム制御方法 | |
US10848442B2 (en) | Heterogeneous packet-based transport | |
US10320713B2 (en) | Packet data traffic management apparatus | |
CN109787919B (zh) | 一种信息传输的方法、装置、计算机存储介质及终端 | |
EP2817921B1 (en) | Network devices with time aware medium access controller | |
US11356388B2 (en) | Real-time multi-protocol heterogeneous packet-based transport | |
CN110048922A (zh) | 车载系统、网关、中继器、介质、方法、系统及车辆 | |
US10659374B2 (en) | Method and apparatus for controlling frame transmission | |
US9294412B2 (en) | Controller area network (CAN) worst-case message latency with priority inversion | |
US10511455B1 (en) | Time sensitive networking control circuitry | |
US20110231588A1 (en) | Requests and data handling in a bus architecture | |
US11831554B2 (en) | Packet forwarding method and apparatus, system, device, and storage medium | |
JP2011024027A (ja) | パケット送信制御装置、ハードウェア回路およびプログラム | |
JP7394986B2 (ja) | データパケットを送信する方法、及びこの方法を実施する装置 | |
US10965492B2 (en) | Method for transmitting data packets, controller and system having a controller | |
US9262355B2 (en) | Controller configured to control timing of access request according to density of burst access and access load | |
EP3076592B1 (en) | Setting method, communication device, and master device | |
US20230388251A1 (en) | Tightly-Coupled, Loosely Connected Heterogeneous Packet Based Transport | |
KR102046510B1 (ko) | 제어 장치용 컴퓨터 유닛 및 이의 운영 방법 | |
CN116233257A (zh) | 一种非时钟同步的流量调度方法和系统 | |
JP7214064B2 (ja) | 通信装置、通信方法及び通信プログラム | |
US11146496B2 (en) | Relay device | |
JP6725970B2 (ja) | マルチプロセッサシステム | |
JP2010154329A (ja) | Ieee1394通信lsiおよびアシンクロナス送信方法 | |
JP2024042538A (ja) | コントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220824 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7130551 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |