JP7105873B2 - 半導体デバイス及び半導体デバイスと回路基板との接触接続装置 - Google Patents

Description

本発明は、独立請求項１の上位概念に記載の半導体デバイスに関する。本発明はまた、独立請求項４の上位概念に記載の半導体デバイスと回路基板との接触接続装置も対象とする。

半導体デバイス（ＩＣ）は、コスト及び性能の理由から、恒常的に小型化が進んでおり（ムーアの法則）、単位面積当りの半導体デバイスの電気的な接続部の数は増加している。半導体デバイスレベルでの集積密度のこのような増加は、それと同時に、半導体デバイスパッケージ（ＩＣパッケージ）の集積密度の相応の増加も必要とする。その理由は、半導体デバイス自体のコスト及び性能と同様の理由による。半導体デバイスパッケージは、周縁部に端子を有する構造（ＳＯＩＣ，ＱＦＰ，ＱＦＮ）の集積度を高める過程において、複数列の面状の端子（ｍｕｌｔｉ ｒｏｗ ＱＦＮ，ＦｕｓｉｏｎＱｕａｄ）又はいわゆるエリアアレイ型の構造（ＢＧＡ，ＬＧＡ，ＷＬＰ）を有する半導体デバイスパッケージへと発展した。半導体デバイスパッケージの集積密度を特徴付けるものとして、端子相互の距離寸法（ピッチ）が挙げられる。現在のところ、従来技術の周縁部に端子を有する構造についてもエリアアレイ型の構造についても、最小の距離寸法は０．４ｍｍである。小型化は、標準的に、端子相互の距離寸法（ピッチ）の短縮に常に関連付けられている。

クワッド・フラット・ノー・リードパッケージ（ＱＦＮパッケージ）は、集積回路乃至半導体デバイスの一般的なパッケージ構造形態である。この用語は、回路基板に表面実装モジュールとしてはんだ付けされるパッケージの種々のサイズを含む。本質的な特徴として、また、類似のクワッド・フラット・パッケージ（ＱＦＰ）とは異なり、電気的な端子は、パッケージの寸法を超えて側方に突出しておらず、例えば、錫めっきされていない銅端子の形態で平坦にパッケージの下面に集積されている。これによって、回路基板における所要スペースを低減することができ、また、より高いパッケージ密度を達成することができる。

「Ａｐｐｌｉｃａｔｉｏｎ Ｎｏｔｅｓ ｆｏｒ Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ａｓｓｅｍｂｌｙ ｏｆ Ａｍｋｏｒ’ｓ Ｄｕａｌ Ｒｏｗ ＭＬＦ Ｐａｃｋａｇｅｓ」、２００５年８月、Ａ版

超高集積半導体デバイスパッケージ及び高集積半導体デバイスパッケージの適用は、適切な回路基板におけるその加工性を前提条件とする。回路基板技術は、機械的に穿孔されて電気めっきされたスルーホール（ビア）を用いる粗い標準技術と、レーザ穿孔されたビアに基づいて、回路基板上のデバイスの配線に対してより短い距離を許容する、より精密な高密度相互接続技術（ＨＤＩ技術）とに分けられる。より煩雑な製造方法に起因して、ＨＤＩ技術は、従来技術に比較してコストが高くなる。一般的に、高集積半導体デバイスパッケージ及び超高集積半導体デバイスパッケージは、ＨＤＩ技術の回路基板を必要とする。

「Ａｐｐｌｉｃａｔｉｏｎ Ｎｏｔｅｓ ｆｏｒ Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ａｓｓｅｍｂｌｙ ｏｆ Ａｍｋｏｒ’ｓ Ｄｕａｌ Ｒｏｗ ＭＬＦ Ｐａｃｋａｇｅｓ」、２００５年８月、Ａ版からは、半導体チップと、パッケージと、複数の面状の端子から成る少なくとも２つの列を有する端子配列部とを備えた半導体デバイスが公知であり、前述の端子は、パッケージの下面に配置されており、接続部を介して、少なくとも２つの列を有する、回路基板に配置されているコンタクト配列部の対応するコンタクトに電気的に接続することができる。コンタクト配列部の幾何学配置は、端子配列部の幾何学配置に対応しており、端子配列部の第１の列の隣接する２つの第１の端子間には、第１の距離が設定されており、かつ、端子配列部の第２の列の隣接する２つの第２の端子間には、第２の距離が設定されている。第２の列の第２の端子は、第１の列の第１の端子に対してずらされて配置されている。第１の列の隣接する２つの第１の端子間の第１の距離及び第２の列の隣接する２つの第２の端子間の第２の距離は、同一の値を有している。距離について考えられる値として、５００μｍ又は６５０μｍが開示されている。端子配列部の第１の列の隣接する２つの第１の端子間の第１の距離は、回路基板の対応するコンタクト配列部の２つのコンタクト間の中間空間に対応し、この中間空間においては、第２の列の第２のコンタクトと接触接続する１つの導体路を、確実に機能する寸法及び距離を以て配置することができる。

発明の開示
独立請求項１の特徴部に記載の構成を備えた半導体デバイス及び請求項４の特徴部に記載の構成を備えた半導体デバイスと回路基板との接触接続装置は、半導体デバイスの端子配列部が、高集積密度にもかかわらず、廉価な標準回路基板技術と互換性があるという利点を有している。このことは、回路基板における配線が標準技術で実現されるように、端子配列部の面状の端子間の距離を設定することによって達成される。同様に、端子配列部のこのフレキシブルな構成によって、コンタクト配列部のコンタクトの列間のスルーホールを実現することができる。

端子配列部の第１の列の隣接する少なくとも２つの端子間の第１の距離を拡大することによって、例えばｍｕｌｔｉ ｒｏｗ ＱＦＮの場合のような、面状の複数の端子を有する複数列の端子配列部において小型化を達成することができ、前述の端子は、廉価な標準技術により製造された回路基板によって、さらに分散させることができる。

このような複数列の端子配列部を、標準技術で製造された回路基板のコンタクト配列部によって分散させるために、端子配列部のすべての端子を、コンタクト及び回路基板における導体路を介して分散させることが必要になる。小型化乃至配線密度の増加は、本発明に係る半導体デバイス及び本発明に係る接触接続装置の実施形態においては、従来技術とは異なり、端子配列部の第１の列の隣接する２つの第１の端子間の距離乃至コンタクト配列部の第１の列の隣接する２つの第１のコンタクト間の距離を拡大することによって達成することができる。何故ならば、端子配列部の第２の列の隣接する２つの第２の端子間の第２の距離乃至コンタクト配列部の第２の列の隣接する２つの第２のコンタクト間の第２の距離は、最小コンタクト距離まで低減することができ、この際に、第１の列の隣接する第１のコンタクト間の中間空間において案内されている導体路を介して、第２の列のより多くの数の第２のコンタクトに到達することができるからである。

本発明の実施形態は、半導体チップと、パッケージと、複数の面状の端子から成る少なくとも２つの列を有する端子配列部とを備えた半導体デバイスを提供し、前述の端子は、パッケージの下面に配置されており、かつ、接続部を介して、少なくとも２つの列を有する、回路基板上に配置されているコンタクト配列部の対応するコンタクトに電気的に接続することができる。コンタクト配列部の幾何学配置は、端子配列部の幾何学配置に対応しており、端子配列部の第１の列の隣接する２つの第１の端子間には、第１の距離が設定されており、かつ、端子配列部の第２の列の隣接する２つの第２の端子間には、第２の距離が設定されている。第２の列の第２の端子は、第１の列の第１の端子に対してずらされて配置されている。ここで、少なくとも、端子配列部の第１の列の隣接する２つの第１の端子間の第１の距離は、対応するコンタクト配列部の２つのコンタクト間の中間空間に対応し、この中間空間においては、少なくとも２つの導体路を、フェイルセーフの（ｆｕｎｋｔｉｏｎｓｓｉｃｈｅｒ：安全動作する、確実に機能する）寸法及び距離を以て配置することができる。

さらに、半導体チップと、パッケージと、パッケージの下面に配置されている複数の面状の端子から成る少なくとも２つの列を有する端子配列部とを備えた半導体デバイスと、複数のコンタクトから成る少なくとも２つの列を有するコンタクト配列部を含む回路基板との接触接続装置が提案される。コンタクト配列部の幾何学配置は、端子配列部の幾何学配置に対応しており、端子配列部の端子は、接続部を介して、コンタクト配列部の対応するコンタクトに電気的に接続されている。さらに、端子配列部の各端子は、コンタクト配列部のコンタクト及び回路基板の導体路によって分散されている。端子配列部の第１の列の隣接する２つの第１の端子間、及び、コンタクト配列部の第１の列の隣接する２つの第１のコンタクト間には、第１の距離が設定されており、また、端子配列部の第２の列の隣接する２つの第２の端子間、及び、コンタクト配列部の第２の列の隣接する２つの第２のコンタクト間には、第２の距離が設定されている。それぞれの第２の列の第２の端子及び第２のコンタクトは、それぞれの第１の列の第１の端子及び第１のコンタクトに対してずらされて配置されており、この場合、第２の列の第２のコンタクトは、それぞれが第１の列の隣接する２つのコンタクト間の中間空間を通って案内されている導体路を介して接触接続可能である。ここで、少なくとも、端子配列部の第１の列の隣接する２つの第１の端子間の第１の距離、及び、コンタクト配列部の第１の列の隣接する２つの対応する第１のコンタクト間の第１の距離は、コンタクト配列部の２つのコンタクト間の中間空間に対応し、この中間空間においては、少なくとも２つの導体路を、フェイルセーフの寸法及び距離を以て配置することができ、それらの導体路はそれぞれ、第２の列の第２のコンタクトに接触接続されている。

以下においては、半導体デバイスとは、面状の電気的な端子がパッケージの下面に配置されている、クワッド・フラット・ノー・リードパッケージ（ＱＦＮパッケージ）の集積回路乃至半導体チップであると解される。

従属請求項に記載の措置及び発展形態によって、独立請求項１に記載の半導体デバイス及び独立請求項４に記載の半導体デバイスと回路基板との間の接触接続装置の有利な改善が実現される。

接触接続装置の有利な構成においては、それぞれの第１の列の、隣接する２つの第１の端子間の第１の距離及び隣接する２つの第１のコンタクト間の第１の距離は、同一の値を有することができる。代替的に、それぞれの第１の列の、隣接する２つの第１の端子間の第１の距離及び隣接する２つの第１のコンタクト間の第１の距離は、異なる値を有することができる。これによって、フレキシブルかつ簡単に、端子配列部及びコンタクト配列部を種々の要求に適合させることができる。即ち、例えば、それぞれの第１の列の、隣接する２つの第１の端子間の距離乃至隣接する２つの第１のコンタクト間の距離は、すべて同一の値を有することができる。代替的に、隣接する２つの第１の端子間の距離乃至隣接する２つの第１のコンタクト間の距離は、可変であるものとするとよい。即ち、例えば、隣接する２つの第１のコンタクト間の第１の中間空間は、最小コンタクト距離を表すことができるので、第１の中間空間には導体路は案内されておらず、また、コンタクト配列部の第２の列の第２のコンタクトに到達することはできない。これにより、現行の技術によって、約２．５信号／ｍｍの配線密度が実現される。隣接する２つの第１のコンタクト間の第２の中間空間においては、導体路を１つだけ案内することができるので、コンタクト配列部の第２の列の第２のコンタクトに到達することができる。これにより、現行の技術によって、３信号／ｍｍから３．３３信号／ｍｍの範囲の配線密度が実現される。上述のように少なくとも１つの第２の中間空間を有するように実施することに対して付加的に又は代替的に、隣接する２つの第１のコンタクト間の第３の中間空間においては、２つの導体路を案内することができるので、コンタクト配列部の第２の列の２つの第２のコンタクトに到達することができる。これにより、現行の技術によって、３．２５信号／ｍｍから３．７５信号／ｍｍの範囲の配線密度が実現される。上述のように少なくとも１つの第２の中間空間及び／又は第３の中間空間を有するように実施することに付加的に又は代替的に、隣接する２つの第１のコンタクト間の第４の中間空間においては、３つの導体路を案内することができるので、コンタクト配列部の第２の列の３つの第２のコンタクトに到達することができる。これにより、現行の技術によって、約３．４信号／ｍｍの配線密度が実現される。従って、このようにして、数が等しい又は数が異なる、それぞれ少なくとも１つの上述の第１の中間空間及び／又は第２の中間空間及び／又は第３の中間空間及び／又は第４の中間空間の考えられるあらゆる組合せを含むコンタクト配列部を形成することができる。

接触接続装置の他の有利な構成においては、それぞれの第２の列の、隣接する２つの第２の端子間の第２の距離及び隣接する２つの第２のコンタクト間の第２の距離は、同一の値又は異なる値を有することができる。特に、それぞれの第２の列の、隣接する２つの第２の端子間乃至隣接する２つの第２のコンタクト間には、それぞれ最小端子距離乃至コンタクト距離を選択することができ、それによって、それぞれの第２の列における第２の端子乃至第２のコンタクトの考えられる最大数を実現することができる。代替的に、隣接する２つの第２の端子間乃至隣接する２つの第２のコンタクト間の距離は、可変であるものとするとよく、それによって、それぞれの第２の列をそれぞれの第１の列に適合させることができ、また、第２の端子乃至第２のコンタクトに到達することができる。第２の端子乃至第２のコンタクトへの到達を容易にするために、それぞれの第２の列の第２の端子及び第２のコンタクトは、それぞれの第１の列の隣接する２つの端子間及び隣接する２つの第１のコンタクト間における属する中間空間の中心を基準にして対称的に整列することができる。

接触接続装置の他の有利な構成においては、コンタクト配列部の所定の部分における配線密度ＶＤＫを、式ＶＤＫ＝ｋｋ／（ｍｐｂ＋４＊ｒｖ＋２＊ｋｕｅ＋ｎ＊ｍｌｂ＋（ｎ－１）＊ｍｌａ）に従って算出することができ、ここで、ｋｋは、考察される区間におけるコンタクト数を表し、ｍｐｂは、最小コンタクト幅を表し、ｒｖは、最大レジストオフセットを表し、ｋｕｅは、最小縁部被覆を表し、ｎは、隣接する２つの第１のコンタクト間の中間空間における導体路数を表し、ｍｌｂは、最小導体路幅を表し、ｍｌａは、最小導体路距離を表す。現行の技術によって、隣接する２つのコンタクト間の導体路の数は、１から３の範囲で可変であるものとするとよい。

本発明の複数の実施例が図面に示されており、また、それらの実施例を下記においてより詳細に説明する。図面において、同一の参照符号は、同一乃至類似の機能を実施する構成要素乃至要件を表している。

下から見た、本発明に係る半導体デバイスの実施例の概略図を示す。 図１に示した半導体デバイスと回路基板との本発明に係る接触接続装置の実施例の第１の部分の概略的な断面図を示す。 図２に示した本発明に係る接触接続装置の第２の部分の概略的な断面図を示す。 図２及び図３に示した本発明に係る接触接続装置の第３の部分の概略的な断面図を示す。 図２乃至図４に示した本発明に係る接触接続装置の第４の部分の概略的な断面図を示す。 上から見た、図４に示した本発明に係る接触接続装置の回路基板の一実施例の第３の部分の概略図を示す。 上から見た、図５に示した本発明に係る接触接続装置の回路基板の一実施例の第４の部分の概略図を示す。 上から見た、半導体デバイスの種々の端子配列部の概略図を示す。

本発明の実施形態
図１乃至図５から見て取れるように、本発明に係る半導体デバイス２の図示した実施例は、半導体チップ３と、パッケージ５と、複数の面状の端子１２から成る少なくとも２つの列１４，１６を有する端子配列部１０とを含んでおり、前述の端子１２は、パッケージ５の下面に配置されており、また、接続部９を介して、少なくとも２つの列２４，２６を有しており、かつ、回路基板７上に配置されているコンタクト配列部２０の対応するコンタクト２２に電気的に接続可能である。コンタクト配列部２０の幾何学配置は、端子配列部１０の幾何学配置に対応しており、端子配列部１０の第１の列１４の隣接する２つの第１の端子１４Ａ間には、第１の距離が設定されており、また、端子配列部１０の第２の列１６の隣接する２つの第２の端子１６Ａ間には、第２の距離が設定されている。さらに、第２の列１６の第２の端子１６Ａは、第１の列１４の第１の端子１４Ａに対してずらされて配置されている。ここで、少なくとも、端子配列部１０の第１の列１４の隣接する２つの第１の端子１４Ａ間の第１の距離は、対応するコンタクト配列部２０の２つのコンタクト２２間の中間空間Ｃ，Ｄに対応し、この中間空間Ｃ，Ｄにおいては、少なくとも２つの導体路２８を、フェイルセーフの寸法及び距離を以て配置することができる。

図１乃至図７からさらに見て取れるように、図示の実施例における接触接続装置１は、図１に示した上述の半導体デバイス２及び回路基板７を含んでいる。回路基板７は、複数のコンタクト２２から成る少なくとも２つの列２４，２６を有するコンタクト配列部２０を含んでおり、ここで、コンタクト配列部２０の幾何学配置は、端子配列部１０の幾何学配置に対応しており、また、端子配列部１０の端子１２は、接続部９を介して、特にはんだ接続部を介して、コンタクト配列部２０の対応するコンタクト２２に電気的に接続されている。端子配列部１０の端子１２は、コンタクト配列部２０のコンタクト２２によって、及び、回路基板７の導体路２８によって分散されており、この場合、端子配列部１０の第１の列１４の隣接する２つの第１の端子１４Ａ間、及び、コンタクト配列部２０の第１の列２４の隣接する２つの第１のコンタクト２４Ａ間には、第１の距離が設定されており、また、端子配列部１０の第２の列１６の隣接する２つの第２の端子１６Ａ間、及び、コンタクト配列部２０の第２の列２６の隣接する２つの第２のコンタクト２６Ａ間には、第２の距離が設定されている。図１、図６及び図７からさらに見て取れるように、それぞれの第２の列１６，２６の第２の端子１６Ａ及び第２のコンタクト２６Ａは、それぞれの第１の列１４，２４の第１の端子１４Ａ及び第１のコンタクト２４Ａに対してずらされて配置されている。さらに、第２の列２６の第２のコンタクト２６Ａは、導体路２８を介して接触接続可能であり、これらの導体路２８は、それぞれ、第１の列２４の隣接する２つのコンタクト２４Ａ間の中間空間Ｂ，Ｃ，Ｄを通って案内されている。ここで、少なくとも、端子配列部１０の第１の列１４の隣接する２つの第１の端子１４Ａ間の第１の距離、及び、コンタクト配列部２０の第１の列２４の隣接する２つの対応する第１のコンタクト２４Ａ間の第１の距離は、コンタクト配列部２０の２つのコンタクト２２間の中間空間Ｃ，Ｄに対応し、この中間空間Ｃ，Ｄにおいては、少なくとも２つの導体路２８を、フェイルセーフの寸法及び距離を以て配置することができ、それらの導体路２８はそれぞれ、第２の列２６の第２のコンタクト２６Ａに接触接続されている。

特に図１乃至図７からさらに見て取れるように、図示した実施例における端子配列部１０及びコンタクト配列部２０は、それぞれ複数の区間１０Ｃ，２０Ｃを有しており、これらの区間１０Ｃ，２０Ｃにおいては、端子配列部１０の第１の列１４の隣接する２つの第１の端子１４Ａ間の第１の距離、及び、コンタクト配列部２０の第１の列２４の隣接する２つの第１のコンタクト２４Ａ間の第１の距離がそれぞれ中間空間Ｃに対応し、この中間空間Ｃにおいては、コンタクト配列部２０の第１の列２４の２つの第１のコンタクト２４Ａ間に、２つの導体路２８を、フェイルセーフの寸法及び距離を以て案内することができる。図１においては、導体路２８が破線で図示されている。さらに、図示した実施例における端子配列部１０及びコンタクト配列部２０は、それぞれ複数の区間１０Ｄ，２０Ｄを有しており、これらの区間１０Ｄ，２０Ｄにおいては、端子配列部１０の第１の列１４の隣接する２つの第１の端子１４Ａ間の第１の距離、及び、コンタクト配列部２０の第１の列２４の隣接する２つの第１のコンタクト２４Ａ間の第１の距離がそれぞれ中間空間Ｄに対応し、この中間空間Ｄにおいては、コンタクト配列部２０の第１の列２４の２つの第１のコンタクト２４Ａ間に、３つの導体路２８を、フェイルセーフの寸法及び距離を以て案内することができる。さらに、図示した実施例における端子配列部１０及びコンタクト配列部２０は、それぞれ複数の区間１０Ｂ，２０Ｂを有しており、これらの区間１０Ｂ，２０Ｂにおいては、端子配列部１０の第１の列１４の隣接する２つの第１の端子１４Ａ間の第１の距離、及び、コンタクト配列部２０の第１の列２４の隣接する２つの第１のコンタクト２４Ａ間の第１の距離がそれぞれ中間空間Ｂに対応し、この中間空間Ｂにおいては、コンタクト配列部２０の第１の列２４の２つの第１のコンタクト２４Ａ間に、導体路２８を、フェイルセーフの寸法及び距離を以て１つだけ案内することができる。さらに、図示した実施例における端子配列部１０及びコンタクト配列部２０は、それぞれ複数の区間１０Ａ，２０Ａを有しており、これらの区間１０Ａ，２０Ａにおいては、端子配列部１０の第１の列１４の隣接する２つの第１の端子１４Ａ間の第１の距離、及び、コンタクト配列部２０の第１の列２４の隣接する２つの第１のコンタクト２４Ａ間の第１の距離が、最小端子距離ｍｔａ乃至最小コンタクト距離ｍｐａに対応しているので、対応するコンタクト配列部２０の２つのコンタクト２２間の中間空間Ａにおいては、フェイルセーフの寸法及び距離を有する導体路２８を案内することができない。従って、図示した実施例における端子配列部１０及びコンタクト配列部２０それぞれは、４つの異なる値を有する、端子配列部の第１の列１４の隣接する２つの第１の端子１４Ａ間の第１の距離と、コンタクト配列部２０の第１の列２４の隣接する２つの第１のコンタクト２４Ａ間の第１の距離との組合せを有している。図示していない代替的な実施例においては、端子配列部１０及びコンタクト配列部２０は、異なる値を有する、他の数の第１の距離と、異なる値を有する第１の距離の他の組合せとを有することができる。即ち、それぞれの第１の列１４，２４における端子配列部１０及びコンタクト配列部２０は、例えば、中間空間Ｃ又は中間空間Ｄに対応する、隣接する２つの第１の端子１４Ａ間乃至第１のコンタクト２４Ａ間の第１の距離の組合せを１つだけを有することができる。さらに、端子配列部１０及びコンタクト配列部２０は、それぞれの第１の列１４，２４において、例えば、中間空間Ｃに対応する、隣接する２つの第１の端子１４Ａ間乃至隣接する２つの第１のコンタクト２４Ａ間の同一の第１の距離だけを有することができ、又は、中間空間Ｄに対応する、隣接する２つの第１の端子１４Ａ間乃至隣接する２つの第１のコンタクト２４Ａ間の同一の第１の距離だけを有することができる。

図１からさらに見て取れるように、本発明に係る半導体デバイス２の図示した実施例における端子配列部１０の第２の列１６の隣接する２つの第２の端子１６Ａ間の第２の距離は、同一の値を有している。この場合、隣接する２つの第２の端子１６Ａ間の第２の距離は、半導体デバイスの確実な機能を依然として実現する最小端子距離ｍｔａに対応する。さらに、図示した実施例における、パッケージ５の各角に配置された４つの第１の面状の端子１４Ａは、それぞれ、端子配列部１０の第１の列１４の他の第１の面状の端子１４Ａよりも大きな面積を有している。さらに、端子配列部１０の第２の列１６の第２の端子１６Ａは、それぞれ、端子配列部１０の第１の列１４の第１の面状の端子１４Ａよりも大きな面積を有している。

図６及び図７からさらに見て取れるように、図示した実施例におけるコンタクト配列部２０の第２の列２６の隣接する２つの第２のコンタクト２６Ａ間の第２の距離は、端子配列部１０と同様に同一の値を有している。この場合、隣接する２つの第２のコンタクト２６Ａ間の第２の距離は、接触接続装置１の確実な機能を依然として実現する最小コンタクト距離ｍｐａに対応する。

図２からさらに見て取れるように、隣接する２つのコンタクト２２間の図示した第１の中間空間Ａは、図示した実施例においては、隣接する２つの端子１２間の最小端子距離ｍｔａにも対応する最小コンタクト距離ｍｐａを表している。回路基板７の作製には廉価な標準技術が使用されるので、最小端子距離ｍｔａ乃至最小コンタクト距離ｍｐａに関して、従って、第１の中間空間Ａに関して、２００μｍの値が生じる。端子幅ｔｂ及びコンタクト幅ｐｂに関しては、それぞれ２００μｍの値が採用される。コンタクト配列部２０の図示した区間２０Ａに関しては、距離寸法（ピッチ）を、コンタクト幅ｐｂ及び最小コンタクト距離ｍｐａの和から算出することができ、４００μｍの値が生じる。これにより、使用される標準技術によって、２．５信号／ｍｍの配線密度が生じる。

図３乃至図５からさらに見て取れるように、隣接する２つのコンタクト２２間の図示した中間空間Ｂ，Ｃ，Ｄには、それぞれ、少なくとも１つの導体路２８が案内されている。従って、中間空間Ｂ，Ｃ，Ｄの幅Ｂｒ乃至対応する端子距離ｔａ乃至対応するコンタクト距離ｐａを式（１）に従って算出することができる。
Ｂｒ＝ｔａ＝ｐａ＝（４＊ｒｖ＋２＊ｋｕｅ＋ｎ＊ｍｌｂ＋（ｎ－１）＊ｍｌａ）
（１）
ここで、ｒｖは、最大レジストオフセットを表し、ｋｕｅは、最小縁部被覆を表し、ｎは、隣接する２つのコンタクト２２間の中間空間（Ｂ，Ｃ，Ｄ）における導体路数を表し、ｍｌｂは、最小導体路幅を表し、ｍｌａは、最小導体路距離を表す。従って、中間空間Ｂ，Ｃ，Ｄは、使用される導体路幅ｌｂと、接触接続装置１を確実に機能させるために維持される、技術に依存する複数の距離とから成る。コンタクト配列部２０の図示した部分２０Ｂ，２０Ｃ，２０Ｄに関しては、それぞれの距離寸法（ピッチ）を、コンタクト幅ｐｂ及び中間空間Ｂ，Ｃ，Ｄの幅Ｂｒの和から算出することができる。コンタクト配列部２０の部分１０Ｂ，１０Ｃ，１０Ｄにおける、対応する配線密度ＶＤＫは、式（２）に従って算出することができる。
ＶＤＫ＝ｋｋ／（ｍｐｂ＋Ｂｒ） （２）
ここで、ｋｋは、考察される部分１０Ｂ，１０Ｃ，１０Ｄにおけるコンタクト数を表し、ｍｐｂは、最小コンタクト幅を表し、Ｂｒは、隣接する２つのコンタクト２２間の中間空間Ｂ，Ｃ，Ｄの幅を表す。

図３からさらに見て取れるように、隣接する２つのコンタクト２２間の図示した第２の中間空間Ｂには、導体路２８が１つだけ案内されている。従って、第２の中間空間Ｂの幅Ｂｒを式（１）に従って算出することができる。使用される標準技術は、１２５μｍの最小導体路幅ｍｌｂ、１２５μｍの最小導体路距離、５０μｍの最大レジストオフセット、及び、５０μｍの最小縁部被覆を有する。従って、第２の中間空間Ｂの幅Ｂｒに関して、式（１）に従って４２５μｍの値が生じる。コンタクト配列部２０の図示した区間２０Ｂに関しては、距離寸法（ピッチ）を、コンタクト幅ｐｂ及び第２の中間空間Ｂの幅Ｂｒの和から算出することができ、６２５μｍの値が生じる。これにより、使用される標準技術によって、３信号／ｍｍから３．３３信号／ｍｍの配線密度が生じる。

図４及び図６からさらに見て取れるように、隣接する２つのコンタクト２２間の図示した第３の中間空間Ｃには、２つの導体路２８が案内されている。従って、第３の中間空間Ｃの幅Ｂｒを式（１）に従って算出することができる。使用される標準技術によって、第３の中間空間Ｃの幅Ｂｒに関して、式（１）に従って６７５μｍの値が生じる。コンタクト配列部２０の図示した区間２０Ｃに関しては、距離寸法（ピッチ）を、コンタクト幅ｐｂ及び第３の中間空間Ｃの幅Ｂｒの和から算出することができ、８２５μｍの値が生じる。これにより、使用される標準技術によって、３．２５から３．７５信号／ｍｍの配線密度が生じる。

図５及び図７からさらに見て取れるように、隣接する２つのコンタクト２２間の図示した第４の中間空間Ｄには、３つの導体路２８が案内されている。従って、第４の中間空間Ｄの幅Ｂｒを式（１）に従って算出することができる。使用される標準技術によって、第４の中間空間Ｄの幅Ｂｒに関して、式（１）に従って９２５μｍの値が生じる。コンタクト配列部２０の図示した区間２０Ｄに関しては、距離寸法（ピッチ）を、コンタクト幅ｐｂ及び第４の中間空間Ｄの幅Ｂｒの和から算出することができ、１１２５μｍの値が生じる。これにより、使用される標準技術によって、約３．４信号／ｍｍの配線密度が生じる。標準技術の使用によって、隣接する２つのコンタクト２２間の中間空間Ｄには最大で３つの導体路２８を案内することができ、これによってさらなる小型化が達成される。

図８は、上から見た半導体デバイスの種々の端子配列部を示す。ここで、第１乃至一番上の部分に図示した、従来技術から公知の第１の端子配列部は、１５個の面状の端子１２を含む列を１つだけ有している。ここでは、隣接する２つの端子１２間の距離乃至中間空間Ａが同一である。第２の部分に図示した、従来技術から公知の第２の端子配列部は、複数の面状の端子１２から成る２つの列を有している。ここでは、第１の列又は第２の列の隣接する２つの端子１２間の距離乃至中間空間Ｂが同一である。中間空間Ｂにおいては、それぞれ１つの導体路を案内することができる。総じて、図示した第２の部分における第２の端子配列部は、１９個の端子１２を有している。第１の端子配列部よりも端子１２は４個多い。第３の部分に図示した第３の端子配列部は、複数の面状の端子１２から成る２つの列を有している。ここでは、第１の列の隣接する２つの端子１２間の距離乃至中間空間Ａと、第２の列の隣接する２つの端子１２間の距離乃至中間空間Ｃとが異なる。第２の列の隣接する２つの端子１２間の距離乃至中間空間Ａは、最小コンタクト距離に対応する、同一の距離Ａを有している。第１の列の隣接する２つの端子１２間の距離乃至中間空間Ｃは同様に同一であるが、しかしながら、中間空間Ｃにおいてそれぞれ２つの導体路を案内することができるような大きさに形成されている。総じて、図示した第３の部分における第３の端子配列部は、２０個の端子１２を有している。第１の端子配列部よりも端子１２は５個多く、また、第２の端子配列部よりも端子１２は１個多い。第４の部分に図示した第４の端子配列部は、複数の面状の端子１２から成る２つの列を有している。ここでは、第１の列の隣接する２つの端子１２間の距離乃至中間空間Ａと、第２の列の隣接する２つの端子１２間の距離乃至中間空間Ｄとが異なる。第２の列の隣接する２つの端子１２間の距離乃至中間空間Ａは、最小コンタクト距離に対応する、同一の距離Ａを有している。第１の列の隣接する２つの端子１２間の距離乃至中間空間Ｄは同様に同一であるが、しかしながら、中間空間Ｄにおいてそれぞれ３つの導体路を案内することができるような大きさに形成されている。総じて、図示した第４の部分における第４の端子配列部は、２１個の端子１２を有している。第１の端子配列部よりも端子１２は６個多く、第２の端子配列部よりも端子１２は２個多く、また、第３の端子配列部よりも端子１２は１個多い。第５の部分に図示した第５の端子配列部は、複数の面状の端子１２から成る２つの列を有している。ここでは、第１の列の隣接する２つの端子１２間の距離乃至中間空間Ａと、第２の列の隣接する２つの端子１２間の距離乃至中間空間Ｃ，Ｄとが異なる。第２の列の隣接する２つの端子１２間の距離乃至中間空間Ａは、最小コンタクト距離に対応する、同一の距離Ａを有している。第１の列の隣接する２つの端子１２間の距離乃至中間空間Ｃ，Ｄは、異なる値を有している。ここでは、それぞれ２つの導体路を案内することができる中間空間Ｃと、それぞれ３つの導体路を案内することができる中間空間Ｄとが交互に設けられている。総じて、図示した第５の部分における第５の端子配列部は、２０個の端子１２を有している。第１の端子配列部よりも端子１２は５個多く、また、第２の端子配列部よりも端子は１個多い。図８からさらに見て取れるように、それぞれの第２の列の端子１２は、それぞれの第１の列の隣接する２つの端子１２間における属する中間空間Ｂ，Ｃ，Ｄの中心を基準にして対称的に整列されている。

Claims (13)

1. 半導体チップ（３）と、パッケージ（５）と、複数の面状の端子（１２）から成る少なくとも２つの列（１４，１６）を有する端子配列部（１０）とを備えた半導体デバイス（２）であって、
   前記端子（１２）は、前記パッケージ（５）の下面に配置されており、接続部（９）を介して、少なくとも２つの列（２４，２６）を有しており、かつ、回路基板（７）上に配置されているコンタクト配列部（２０）の対応するコンタクト（２２）に電気的に接続可能であり、
   前記コンタクト配列部（２０）の幾何学配置は、前記端子配列部（１０）の幾何学配置に対応しており、
   前記端子配列部（１０）の第１の列（１４）の隣接する２つの第１の端子（１４Ａ）間には、第１の距離が設定されており、前記端子配列部（１０）の第２の列（１６）の隣接する２つの第２の端子（１６Ａ）間には、第２の距離が設定されており、
   前記第２の列（１６）の前記第２の端子（１６Ａ）は、前記第１の列（１４）の前記第１の端子（１４Ａ）に対してずらされて配置されている、
   半導体デバイス（２）において、
   前記端子配列部（１０）の前記第１の列（１４）の隣接する２つの第１の端子（１４Ａ）間の前記第１の距離は、対応する前記コンタクト配列部（２０）の２つのコンタクト（２２）間の中間空間（Ｃ，Ｄ）の幅（Ｂｒ）に相当し、少なくとも１つの前記中間空間（Ｃ，Ｄ）は、少なくとも２つの導体路（２８）を、フェイルセーフの寸法及び距離を以て配置し得るように構成されており、
   前記コンタクト配列部（２０）の前記中間空間（Ｃ，Ｄ）を含む所定の部分に配置されている前記コンタクト（２２）及び前記導体路（２８）の各相互間の距離から算出される配線密度（ＶＤＫ）は、式ＶＤＫ＝ｋｋ／（ｍｐｂ＋４＊ｒｖ＋２＊ｋｕｅ＋ｎ＊ｍｌｂ＋（ｎ－１）＊ｍｌａ）に従って算出され、ここで、ｋｋは、考察される区間におけるコンタクト数を表し、ｍｐｂは、最小コンタクト幅を表し、ｒｖは、最大レジストオフセットを表し、ｋｕｅは、最小縁部被覆を表し、ｎは、隣接する２つの第１のコンタクト（２６Ａ）間の前記中間空間（Ｂ，Ｃ，Ｄ）における導体路数を表し、ｍｌｂは、最小導体路幅を表し、ｍｌａは、最小導体路距離を表し、
   少なくとも２つの前記導体路（２８）が配置された前記中間空間（Ｃ，Ｄ）においては、３．２５信号／ｍｍから３．７５信号／ｍｍの範囲の前記配線密度（ＶＤＫ）が実現される、
   ことを特徴とする、半導体デバイス（２）。
2. 前記第１の列（１４）の隣接する２つの第１の端子（１４Ａ）間の前記第１の距離は、同一の値又は異なる値を有していることを特徴とする、請求項１に記載の半導体デバイス（２）。
3. 前記第２の列（１６）の隣接する２つの第２の端子（１６Ａ）間の前記第２の距離は、同一の値又は異なる値を有していることを特徴とする、請求項１又は２に記載の半導体デバイス（２）。
4. 半導体チップ（３）と、パッケージ（５）と、前記パッケージ（５）の下面に配置されている複数の面状の端子（１２）から成る少なくとも２つの列（１４，１６）を有する端子配列部（１０）とを備えた半導体デバイス（２）と、複数のコンタクト（２２）から成る少なくとも２つの列（２４，２６）が配置されたコンタクト配列部（２０）を含む回路基板（７）とを含む接触接続装置（１）であって、
   前記コンタクト配列部（２０）の幾何学配置は、前記端子配列部（１０）の幾何学配置に対応しており、前記端子配列部（１０）の前記端子（１２）は、接続部（９）を介して、前記コンタクト配列部（２０）の対応するコンタクト（２２）に電気的に接続されており、
   前記端子配列部（１０）の前記端子（１２）は、前記コンタクト配列部（２０）の前記コンタクト（２２）によって、及び、前記回路基板（７）の導体路（２８）によって分散されており、
   前記端子配列部（１０）の第１の列（１４）の隣接する２つの第１の端子（１４Ａ）間、及び、前記コンタクト配列部（２０）の第１の列（２３）の隣接する２つの第１のコンタクト（２４Ａ）間には、第１の距離が設定されており、前記端子配列部（１０）の第２の列（１６）の隣接する２つの第２の端子（１６Ａ）間、及び、前記コンタクト配列部（２０）の第２の列（２６）の隣接する２つの第２のコンタクト（２６Ａ）間には、第２の距離が設定されており、
   それぞれの前記第２の列（１６，２６）の前記第２の端子（１６Ａ）及び前記第２のコンタクト（２６Ａ）は、それぞれの前記第１の列（１４，２４）の前記第１の端子（１４Ａ）及び前記第１のコンタクト（２４Ａ）に対してずらされて配置されており、
   前記第２の列（２６）の前記第２のコンタクト（２６Ａ）は、前記導体路（２８）を介して接触接続可能であり、前記導体路（２８）は、それぞれ、前記第１の列（２４）の隣接する２つのコンタクト（２４Ａ）間の中間空間（Ｂ，Ｃ，Ｄ）を通って案内されている、
   接触接続装置（１）において、
   前記端子配列部（１０）の前記第１の列（１４）の隣接する２つの第１の端子（１４Ａ）間の前記第１の距離、及び、前記コンタクト配列部（２０）の前記第１の列（２４）の隣接する２つの対応する第１のコンタクト（２４Ａ）間の前記第１の距離は、前記コンタクト配列部（２０）の２つのコンタクト（２２）間の中間空間（Ｃ，Ｄ）の幅（Ｂｒ）に相当し、少なくとも１つの前記中間空間（Ｃ，Ｄ）は、少なくとも２つの導体路（２８）を、フェイルセーフの寸法及び距離を以て配置することが可能であるように構成されており、前記導体路（２８）はそれぞれ、前記第２の列（２６）の第２のコンタクト（２６Ａ）に接触接続されており、
   前記コンタクト配列部（２０）の前記中間空間（Ｂ，Ｃ，Ｄ）を含む所定の部分に配置されている前記コンタクト（２２）及び前記導体路（２８）の各相互間の距離から算出される配線密度（ＶＤＫ）は、式ＶＤＫ＝ｋｋ／（ｍｐｂ＋４＊ｒｖ＋２＊ｋｕｅ＋ｎ＊ｍｌｂ＋（ｎ－１）＊ｍｌａ）に従って算出され、ここで、ｋｋは、考察される区間におけるコンタクト数を表し、ｍｐｂは、最小コンタクト幅を表し、ｒｖは、最大レジストオフセットを表し、ｋｕｅは、最小縁部被覆を表し、ｎは、隣接する２つの第１のコンタクト（２６Ａ）間の前記中間空間（Ｂ，Ｃ，Ｄ）における導体路数を表し、ｍｌｂは、最小導体路幅を表し、ｍｌａは、最小導体路距離を表し、
   少なくとも２つの前記導体路（２８）が配置された前記中間空間（Ｃ，Ｄ）においては、３．２５信号／ｍｍから３．７５信号／ｍｍの範囲の前記配線密度（ＶＤＫ）が実現される、
   ことを特徴とする、接触接続装置（１）。
5. それぞれの前記第１の列（１４，２４）の、隣接する２つの第１の端子（１４Ａ）間の前記第１の距離及び隣接する２つの第１のコンタクト（２４Ａ）間の前記第１の距離は、同一の値を有していることを特徴とする、請求項４に記載の接触接続装置（１）。
6. それぞれの前記第１の列（１４，２４）の、隣接する２つの第１の端子（１４Ａ）間の前記第１の距離及び隣接する２つの第１のコンタクト（２４Ａ）間の前記第１の距離は、異なる値を有していることを特徴とする、請求項４に記載の接触接続装置（１）。
7. 隣接する２つの第１のコンタクト（２４Ａ）間の第１の中間空間（Ａ）の幅（Ｂｒ）は、最小コンタクト距離（ｍｐａ）に相当することを特徴とする、請求項６に記載の接触接続装置（１）。
8. 隣接する２つの第１のコンタクト（２４Ａ）間の第２の中間空間（Ｂ）においては、導体路（２８）が１つだけ案内されていることを特徴とする、請求項６又は７に記載の接触接続装置（１）。
9. 隣接する２つの第１のコンタクト（２４Ａ）間の第３の中間空間（Ｃ）においては、２つの導体路（２８）が案内されていることを特徴とする、請求項６乃至８のいずれか一項に記載の接触接続装置（１）。
10. 隣接する２つの第１のコンタクト（２４Ａ）間の第４の中間空間（Ｄ）においては、３つの導体路（２８）が案内されていることを特徴とする、請求項６乃至９のいずれか一項に記載の接触接続装置（１）。
11. それぞれの前記第２の列（１６，２６）の、隣接する２つの第２の端子（１６Ａ）間の前記第２の距離及び隣接する２つの第２のコンタクト（２６Ａ）間の前記第２の距離は、同一の値又は異なる値を有していることを特徴とする、請求項４乃至１０のいずれか一項に記載の接触接続装置（１）。
12. それぞれの前記第２の列（１６，２６）の前記第２の端子（１６Ａ）及び前記第２のコンタクト（２６Ａ）は、それぞれの前記第１の列（１４，２４）の隣接する２つの端子（１４Ａ）間及び隣接する２つの第１のコンタクト（２４Ａ）間における前記中間空間（Ｂ，Ｃ，Ｄ）の中心を基準にして対称的に整列されていることを特徴とする、請求項１１に記載の接触接続装置（１）。
13. ｎは、１から３までの範囲の自然数であることを特徴とする、請求項４乃至１２のいずれか一項に記載の接触接続装置（１）。

Images