JP7101576B2 - チャージポンプ、および半導体記憶装置 - Google Patents

Description

本発明は、チャージポンプに関する。

従来、昇圧回路の一種としてチャージポンプが存在する。図１１は、従来のチャージポンプの一例を示す回路図である。図１１に示すチャージポンプ１００は、いわゆるディクソン型のチャージポンプである。

チャージポンプ１００は、ドレインとゲートが接続されるダイオード接続ＭＯＳＦＥＴにより構成されるダイオード部Ｄ１～Ｄｎを有する。ダイオード部Ｄ１～Ｄｎのドレインは入力側（アノード）に相当し、ソースは出力側（カソード）に相当する。ダイオード部Ｄ１～Ｄｎは、隣接する前段側のソースと後段側のドレインとが接続されつつ、前段側から順に接続される。ダイオード部Ｄ１～Ｄｎの各ドレインには、コンデンサＣ１～Ｃｎの各一端が接続される。コンデンサＣ１～コンデンサＣｎの各他端は、後段側へ向かうにつれて交互にクロックＣＬＫの印加端、またはクロックＣＬＫＢの印加端に接続される。最終段のコンデンサＣｎの他端には、クロックＣＬＫＢの印加端が接続され、最終段の一つ前段側のコンデンサＣｎ－１の他端には、クロックＣＬＫの印加端が接続される。

最前段のダイオード部Ｄ１のドレインには、入力電圧Ｖｃｃが印加され、最終段のダイオード部Ｄｎのソースから入力電圧Ｖｃｃを昇圧した出力電圧Ｖｐｐが出力される。

なお、チャージポンプに関する従来技術の一例は、特許文献１に開示されている。

特開２０１７－１４７８０５号公報

図１２は、図１１に示したチャージポンプ１００におけるクロック波形と最終段の電圧波形を示す図である。図１２に示すように、クロックＣＬＫとクロックＣＬＫＢは、ともにハイレベルとローレベルが繰り返されるパルス信号であり、一方がハイレベルのときに他方がローレベルとなる相補的な関係を有する。クロックＣＬＫ、ＣＬＫＢのハイレベルは入力電圧Ｖｃｃであり、ローレベルはグランド電位である。

図１２に示すように、最終段のダイオード部Ｄｎのドレインに生じる電圧Ｖｎは、入力電圧Ｖｃｃから起動して、徐々に電圧が上昇する起動期間Ｔ１を経て、定常期間Ｔ２における定常状態に到達する。定常期間Ｔ２では、電圧Ｖｎは、クロックＣＬＫＢがハイレベルに切替わるタイミングで急峻に上昇して、その後、クロックＣＬＫＢの１周期の終了まで減少する推移を繰り返す。

しかしながら、電圧Ｖｎは、定常期間Ｔ２において瞬間的に高電圧Ｖｈに達する。チャージポンプ１００における各段のダイオード部Ｄ１～Ｄｎ－１の各ドレインに生じる電圧Ｖ１～Ｖｎ－１は、定常期間において図１２に示す電圧Ｖｎと同様の挙動となるが、瞬間的に達する電圧は、電圧Ｖ１～Ｖｎの中で最終段の電圧Ｖｎの高電圧Ｖｈが最も高い。従って、最終段のダイオード部Ｄｎに高電圧Ｖｈが印加されることで、ダイオード部Ｄｎは他のダイオード部に比べて不良の生じる確率が高い状況にあった。

上記状況に鑑み、本発明は、最終段のダイオード部における不良の発生を抑制することを可能とするチャージポンプを提供することを目的とする。

上記目的を達成するために本発明のチャージポンプは、
複数段のダイオード部と、
前記ダイオード部のそれぞれの入力端に一端が接続され、他端には互いに相補的な第１クロックと第２クロックのいずれかが印加されるコンデンサと、
最終段の前記ダイオード部の入力端と前記第１クロックの印加端との間において、前記コンデンサに接続されて、前記第１クロックの印加端側を入力側とする第１ダイオード部と、
を備える構成としている（第１の構成）。

また、上記第１の構成において、前記第１ダイオード部と並列接続され、前記第１ダイオード部の入力側に出力側が接続される第２ダイオード部をさらに備えることとしてもよい（第２の構成）。

また、上記第２の構成において、前記第１ダイオード部は、ダイオード接続を行ったエンハンスメント型ＭＯＳＦＥＴであり、前記第２ダイオード部は、ダイオード接続を行ったデプレッション型ＭＯＳＦＥＴであることとしてもよい（第３の構成）。

また、上記第１の構成において、前記第１ダイオード部は、ＭＯＳＦＥＴのボディダイオードであり、前記ＭＯＳＦＥＴのゲートには、前記第２クロックが印加されることとしてもよい（第４の構成）。

また、上記第１～第４のいずれかの構成において、当該チャージポンプの出力電圧が所定電圧に到達したかを検知する電圧検知回路と、前記第１ダイオード部と並列接続され、前記電圧検知回路から出力される検知結果に応じてオンオフを切替えられる第１スイッチと、をさらに備えることとしてもよい（第５の構成）。

また、上記第５の構成において、前記電圧検知回路は、前記出力電圧の発生する出力端側をカソードとする第３ダイオード部と、前記第３ダイオード部のアノードに入力端が接続されるカレントミラーと、入力信号に基づき前記第３ダイオード部を介した電流経路をオンオフする第２スイッチと、前記カレントミラーの出力端に接続される定電流源と、前記カレントミラーの出力端に入力端が接続されるインバータと、前記インバータの出力端が接続されるリセット端と、前記入力信号が入力されるセット端と、を含むフリップフロップと、を有することとしてもよい（第６の構成）。

また、上記第１～第６のいずれかの構成において、最終段より１つ前段側の前記ダイオード部の入力端と前記第２クロックの印加端との間において、前記コンデンサに接続されて、前記第２クロックの印加端側を入力側とする第４ダイオード部をさらに備えることとしてもよい（第７の構成）。

また、本発明の別態様は、上記いずれかの構成としたチャージポンプを備える半導体記憶装置である（第８の構成）。

また、上記半導体記憶装置は、車載用であることが好ましい（第９の構成）。

また、本発明のさらに別態様は、上記第９の構成とした半導体記憶装置を備える電子機器である（第１０の構成）。

また、上記第１０の構成とした電子機器は、エアバッグシステムであり、衝突検知センサと、ＥＣＵと、着火装置と、エアバッグと、を備え、前記半導体記憶装置は、前記ＥＣＵに含まれることとしてもよい。

本発明のチャージポンプによると、最終段のダイオード部における不良の発生を抑制することが可能となる。

一実施形態に係るＥＥＰＲＯＭの全体構成を示すブロック図である。 メモリアレイにおけるメモリセル構成の一部を示す図である。 チャージポンプの一構成例を示す回路図である。 最終段のダイオード部のドレインに発生する電圧と、イネーブル信号の挙動の一例を示すタイミングチャートである。 電圧検知回路の具体的な構成例を示した回路図である。 出力電圧Ｖｐｐを用いてＥＥＰＲＯＭにおいて書き込み処理を行う際の各種信号の波形を示すタイミングチャートである。 第１変形例に係るチャージポンプにおける一部構成を示す図である。 第２変形例に係るチャージポンプにおける一部構成を示す図である。 エアバッグシステムの一例を示すブロック図である。 車両の一構成例を示す外観図である。 従来のチャージポンプの一例を示す回路図である。 図１１に示したチャージポンプにおけるクロック波形と最終段の電圧波形を示す図である。

以下に本発明の一実施形態について図面を参照して説明する。ここでは、チャージポンプの適用先の一例として、半導体記憶装置の一例であるＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）を挙げて説明する。なお、チャージポンプの適用先は、半導体記憶装置に限られることはない。

＜ＥＥＰＲＯＭの構成＞
図１は、本発明の一実施形態に係るＥＥＰＲＯＭの全体構成を示すブロック図である。図１に示すＥＥＰＲＯＭ５０は、チャージポンプ１と、Ｙ方向高電圧制御回路２と、Ｘ方向高電圧制御回路３と、制御部４と、アドレスデコーダ５と、メモリアレイ６と、Ｘ方向デコーダ７と、ワードラインドライバ８と、Ｙ方向デコーダ９と、カラムラッチ１０と、ページバッファ１１と、を備えている。

チャージポンプ１は、電源電圧（入力電圧）Ｖｃｃを昇圧して出力電圧Ｖｐｐを出力する。出力電圧Ｖｐｐは、高電圧である例えば１５Ｖ～２０Ｖ程度である。

Ｘ方向高電圧制御回路３は、制御部４からの制御信号に応じて、出力電圧Ｖｐｐと、電源電圧Ｖｃｃとのうちいずれかを電圧Ｖ１としてワードラインドライバ８に出力する。

Ｙ方向高電圧制御回路２は、制御部４からの制御信号に応じて、出力電圧Ｖｐｐと、電源電圧Ｖｃｃとのうちいずれかを電圧Ｖ２、Ｖ３として、それぞれをカラムラッチ１０、ページバッファ１１へ出力する。

メモリアレイ６は、ワードラインおよびビットラインが接続されてマトリクス状に配置される複数のメモリセル（図１では不図示）から構成される。単体のメモリセルは、情報の最小単位である「０」または「１」から成る１ビットのデータを保持するために必要な回路構成である。

アドレスデコーダ５は、制御部４から入力されるアドレスデータをデコードし、Ｘ方向位置データをＸ方向デコーダ７へ、Ｙ方向位置データをＹ方向デコーダ９へそれぞれ出力する。

Ｘ方向デコーダ７は、入力されるＸ方向位置データに基づいてメモリアレイ６のＸ方向のアドレス制御を行う。Ｘ方向とはワードラインの方向（行方向）である。ワードラインドライバ８は、Ｘ方向デコーダ７のアドレス制御に基づいてワードラインを駆動する。

Ｙ方向デコーダ９は、入力されるＹ方向位置データに基づいてメモリアレイ６のＹ方向のアドレス制御を行う。Ｙ方向とはビットラインの方向（列方向）である。カラムラッチ１０およびページバッファ１１は、Ｙ方向デコーダ９のアドレス制御に基づいてコントロールラインおよびビットラインを駆動する。

図２は、メモリアレイ６におけるメモリセル構成の一部を具体的に示す図である。図２に示すように、メモリアレイ６は、複数のメモリセル６１がマトリクス状に配列されて構成される。単体のメモリセル６１は、直列に接続された選択トランジスタ（ビットセレクトトランジスタ）ＳＴとメモリセルトランジスタＭＴから構成される。このようなメモリセル６１がワードラインの方向に８個配列されて一つのメモリセル群６１１が構成される。メモリセル群６１１は、一つのアドレスに対応する８ビットの記憶領域に相当する。メモリアレイ６は、メモリセル群６１１がｍ行×ｎ列で配列されて構成される。

ワードラインドライバ８の駆動ラインとして、ｍ本のワードラインＷＬ１～ＷＬｍが配線される。１本のワードラインＷＬは、１行分のｎ個の各メモリセル群６１１における各選択トランジスタＳＴのゲートに共通接続されている。

カラムラッチ１０の駆動ラインとして、ｎ本の選択ラインＳＬ１～ＳＬｎが配線される。１本の選択ラインＳＬは、１列分のｍ個の各メモリセル群６１１における各メモリセルトランジスタＭＴのコントロールゲートと、ｍ個の各選択スイッチＳＷおよびコントロールラインＣＬを介して接続される。１行分の各選択スイッチＳＷのゲートは、１本のワードラインＷＬに共通接続される。

ページバッファ１１の駆動ラインとして、８本のビットラインＢＬ１～ＢＬ８が１列分のｍ個のメモリセル群６１１に対して配線される。８本分のビットラインＢＬから成る単位がワードラインの方向にｎ個配列されて配線される。各ビットラインＢＬは、１列分のｍ個のメモリセル６１における各選択トランジスタＳＴのドレインに共通接続される。

また、ｍ本のソースラインＳＣＬ１～ＳＣＬｍが列方向に配列されて配線される。１行分の各メモリセル群６１１における各メモリトランジスタＭＴのソースは、１本のソースラインＳＣＬに共通接続されている。なお、ソースラインＳＣＬには、トランジスタ（図２で不図示）が接続され、当該トランジスタのオンによってソースラインＳＣＬに接地電位を印加することが可能である。

＜書き込み処理＞
このような構成により、ＥＥＰＲＯＭ５０においては以下のような書き込み処理を行うことができる。

ワードラインドライバ８によっていずれかのワードラインＷＬに対して電圧Ｖ１として高電圧である出力電圧Ｖｐｐを出力することで当該ワードラインＷＬが選択される。すると、選択されたワードラインＷＬに対応した１行分の各メモリセル群６１１における選択トランジスタＳＴがオンとされると共に、選択されたワードラインＷＬに対応した選択スイッチＳＷがオンとされる。

この状態で、カラムラッチ１０によっていずれかの選択ラインＳＬに対して電圧Ｖ２として高電圧である出力電圧Ｖｐｐを出力することで当該選択ラインＳＬが選択されると、当該選択された選択ラインＳＬからオンとなっている選択スイッチＳＷおよびコントロールラインＣＬを介して、対象のメモリセル群６１１における各メモリトランジスタＭＴのコントロールゲートに高電圧である出力電圧Ｖｐｐが印加される。また、選択されたワードラインＷＬに対応するソースラインＳＣＬには、接地電位が印加される。それと共に、上記対象のメモリセル群６１１に対応するビットラインＢＬにページバッファ１１によって接地電位が印加される。これにより、上記対象のメモリセル群６１１における各メモリトランジスタＭＴのフローティングゲートに電子が注入されるイレース処理が行われる。イレース処理は、“１”が書き込まれることに相当する。

また、上記のようなワードラインが選択された状態で、カラムラッチ１０によっていずれかの選択ラインＳＬに対して接地電位を出力することで当該選択ラインＳＬが選択されると、当該選択された選択ラインＳＬからオンとなっている選択スイッチＳＷおよびコントロールラインＣＬを介して、対象のメモリセル群６１１における各メモリトランジスタＭＴのコントロールゲートに接地電位が印加される。また、選択されたワードラインＷＬに対応するソースラインＳＣＬはオープンとされる。それと共に、上記対象のメモリセル群６１１に対応するビットラインＢＬにページバッファ１１によって電圧Ｖ３として高電圧である出力電圧Ｖｐｐが出力される。これにより、上記対象のメモリセル群６１１における各メモリトランジスタＭＴのフローティングゲートから電子が引き抜かれ、ライト処理が行われる。ライト処理は、「０」が書き込まれることに相当する。

＜チャージポンプの構成＞
図３は、チャージポンプ１の一構成例を示す回路図である。チャージポンプ１は、いわゆるディクソン型のチャージポンプである。

チャージポンプ１は、ドレインとゲートが接続されるダイオード接続ＭＯＳＦＥＴにより構成されるダイオード部Ｄ１～Ｄｎを有する。なお、ダイオード部は、ダイオード接続ＭＯＳＦＥＳＴに限らず、例えばダイオード素子により構成してもよい。

ダイオード部Ｄ１～Ｄｎは、隣接する前段側のソースと後段側のドレインとが接続されつつ、前段側から順に接続される。最前段のダイオード部Ｄ１のドレインには、入力電圧（電源電圧）Ｖｃｃが印加される。ダイオード部Ｄ１～Ｄｎの各ドレインには、コンデンサＣ１～Ｃｎの各一端が接続される。コンデンサＣ１～コンデンサＣｎ－２（最終段より２つ前段側）の各他端は、後段側へ向かうにつれて交互にクロックＣＬＫの印加端、またはクロックＣＬＫＢの印加端に接続される。

クロックＣＬＫとクロックＣＬＫＢは、ともにハイレベルとローレベルが繰り返されるパルス信号であり、一方がハイレベルのときに他方がローレベルとなる相補的な関係を有する。クロックＣＬＫ、ＣＬＫＢのハイレベルは入力電圧Ｖｃｃであり、ローレベルはグランド電位である。

最終段より１つ前段側のコンデンサＣｎ－１の他端とクロックＣＬＫの印加端との間には、アナログスイッチＳｎ－１と、第１ダイオード部ＤＩ１ｎ－１と、第２ダイオード部ＤＩ２ｎ－１とが並列接続される。第１ダイオード部ＤＩ１ｎ－１は、エンハンスメント型ＭＯＳＦＥＴのドレインとゲートを接続したダイオード接続ＭＯＳＦＥＴにより構成される。第１ダイオード部ＤＩ１ｎ－１の入力側（アノード）は、クロックＣＬＫの印加端に接続される。第１ダイオード部ＤＩ１ｎ－１の出力側（カソード）は、コンデンサＣｎ－１の他端に接続される。第２ダイオード部ＤＩ２ｎ－１は、デプレッション型ＭＯＳＦＥＴのドレインとゲートを接続したダイオード接続ＭＯＳＦＥＴにより構成される。第２ダイオード部ＤＩ２ｎ－１の入力側（アノード）は、コンデンサＣｎの他端に接続される。第２ダイオード部ＤＩ２ｎ－１の出力側（カソード）は、クロックＣＬＫの印加端に接続される。

最終段のコンデンサＣｎの他端とクロックＣＬＫＢの印加端との間には、アナログスイッチＳｎと、第１ダイオード部ＤＩ１ｎと、第２ダイオード部ＤＩ２ｎとが並列接続される。第１ダイオード部ＤＩ１ｎは、エンハンスメント型ＭＯＳＦＥＴのドレインとゲートを接続したダイオード接続ＭＯＳＦＥＴにより構成される。第１ダイオード部ＤＩ１ｎの入力側（アノード）は、クロックＣＬＫＢの印加端に接続される。第１ダイオード部ＤＩ１ｎの出力側（カソード）は、コンデンサＣｎの他端に接続される。第２ダイオード部ＤＩ２ｎは、デプレッション型ＭＯＳＦＥＴのドレインとゲートを接続したダイオード接続ＭＯＳＦＥＴにより構成される。第２ダイオード部ＤＩ２ｎの入力側（アノード）は、コンデンサＣｎの他端に接続される。第２ダイオード部ＤＩ２ｎの出力側（カソード）は、クロックＣＬＫＢの印加端に接続される。

最終段のダイオード部Ｄｎのソースには、入力電圧Ｖｃｃを昇圧した出力電圧Ｖｐｐが生成される。

チャージポンプ１は、電圧検知回路１Ａをさらに備える。電圧検知回路１Ａは、出力電圧Ｖｐｐが所定電圧に到達したことを検知する回路であり、検知結果としてイネーブル信号ＥＮを出力する。アナログスイッチＳｎ－１、Ｓｎは、イネーブル信号ＥＮのレベルに応じてオンオフを切替えられ、オンの場合に第１ダイオード部ＤＩ１ｎ－１、ＤＩ１ｎおよび第２ダイオード部ＤＩ２ｎ－１、ＤＩ２ｎを無効とし、オフの場合に第１ダイオード部ＤＩ１ｎ－１、ＤＩ１ｎおよび第２ダイオード部ＤＩ２ｎ－１、ＤＩ２ｎを有効とする。

図４は、最終段のダイオード部Ｄｎのドレインに発生する電圧Ｖｎと、イネーブル信号ＥＮの挙動の一例を示すタイミングチャートである。図４に示すように、電圧Ｖｎが入力電圧Ｖｃｃであり、イネーブル信号ＥＮがローレベルの状態でクロックＣＬＫ，ＣＬＫＢの入力が開始されてチャージポンプ１が起動されると、タイミングｔａから電圧Ｖｎは徐々に上昇する。

そして、タイミングｔｂにて出力電圧Ｖｐｐが所定電圧に到達したことが電圧検知回路１Ａにより検知されると、イネーブル信号ＥＮはローレベルからハイレベルへ切替わる。これにより、アナログスイッチＳｎはオンからオフへ切替えられ、第１ダイオード部ＤＩ１ｎおよび第２ダイオード部ＤＩ２ｎは有効となる。

図４には、定常状態において仮にアナログスイッチＳｎがオンで維持された場合、すなわちクロックＣＬＫＢが直接的にコンデンサＣｎの他端に印加される場合の電圧Ｖｎの波形を破線で示す。この場合、クロックＣＬＫＢの立ち上がりとともに急峻に電圧Ｖｎは上昇し、高電圧Ｖｈ１に瞬間的に到達する。これに対し、本実施形態では、有効となった第１ダイオード部ＤＩ１ｎを介してクロックＣＬＫＢはコンデンサＣｎの他端に印加されるので、クロックＣＬＫＢの立ち上がり速度が遅くなり、電圧Ｖｎの上昇速度も実線に示すように遅くなる。電圧Ｖｎは、高電圧Ｖｈ１よりも低い高電圧Ｖｈ２に瞬間的に到達して減少する。従って、定常状態において電圧Ｖｎが瞬間的に到達する電圧を抑えることで、最終段のダイオード部Ｄｎに不良が生じることを抑制できる。

また、クロックＣＬＫＢの立下り時には、有効となった第２ダイオード部ＤＩ２ｎを介してクロックＣＬＫＢがコンデンサＣｎの他端に印加される。第２ダイオード部ＤＩ２ｎは、デプレッション型ＭＯＳＦＥＴにより構成されるので、クロックＣＬＫＢの立下り速度が低下することを抑制する。従って、電圧Ｖｎの減少速度の低下を抑制し、定常状態において電圧Ｖｎが徐々に上昇することを抑えることができる。すなわち、第１ダイオード部ＤＩ１ｎをエンハンスメント型ＭＯＳＦＥＴで構成することにより電圧Ｖｎの上昇速度を抑え、第２ダイオード部ＤＩ２ｎをデプレッション型ＭＯＳＦＥＴで構成することにより電圧Ｖｎの減少速度を速めている。

また、出力電圧Ｖｐｐが所定電圧に到達するまではイネーブル信号ＥＮをローレベルとしてアナログスイッチＳｎをオンとすることにより、第１ダイオード部ＤＩ１ｎおよび第２ダイオード部ＤＩ２ｎを無効とし、クロックＣＬＫＢの立ち上がり速度の低下を抑制し、起動期間における電圧Ｖｎの上昇速度の低下を抑えることができる。

また、最終段より１つ前段側についても、イネーブル信号ＥＮがハイレベルとなるとアナログスイッチＳｎ－１がオフとされ、第１ダイオード部ＤＩ１ｎ－１および第２ダイオード部ＤＩ２ｎ－１が有効となる。これにより、第１ダイオード部ＤＩ１ｎ－１によってクロックＣＬＫの立ち上がり速度が抑えられ、電圧Ｖｎ－１の上昇速度が抑えられ、電圧Ｖｎ－１の瞬間的に到達する電圧を抑えることができる。従って、ダイオード部Ｄｎ－１に不良が生じることを抑制できる。また、第２ダイオード部ＤＩ２ｎ－１によってクロックＣＬＫの立下り速度の低下が抑えられ、電圧Ｖｎの減少速度の低下が抑えられる。

すなわち、クロックＣＬＫ、ＣＬＫＢのそれぞれについての最終段における電圧Ｖｎ－１、Ｖｎについての挙動を改善することができる。

＜電圧検知部＞
図５は、電圧検知回路１Ａの具体的な構成例を示した回路図である。図５に示すように、電圧検知回路１Ａは、ダイオード部Ｄｓ、ＭＯＳトランジスタＭ１～Ｍ３、定電流源Ｃｓ、インバータＩｖ、およびフリップフロップＦＦを有する。

ダイオード部Ｄｓのカソードは、出力電圧Ｖｐｐの発生する出力端に接続される。ダイオード部Ｄｓのアノードは、ｐチャネルＭＯＳＦＥＴで構成されるＭＯＳトランジスタＭ１のソースに接続される。ＭＯＳトランジスタＭ１のドレインには、ＭＯＳトランジスタＭ２、Ｍ３から構成されるカレントミラーの入力端が接続される。ＭＯＳトランジスタＭ１のゲートには、ロジック入力Ｌｇが入力される。

カレントミラーの出力端には、定電流源Ｃｓと、インバータＩｖの入力端が接続される。インバータＩｖの出力端は、フリップフロップＦＦのリセット端と接続される。フリップフロップＦＦのセット端には、ロジック入力Ｌｇが入力される。フリップフロップＦＦのＱバー出力端からはイネーブル信号ＥＮが出力される。すなわち、Ｑバー出力端は、アナログスイッチＳｎ－１、Ｓｎに接続される。

図６は、出力電圧Ｖｐｐを用いてＥＥＰＲＯＭ５０において書き込み処理を行う際の各種信号の波形を示すタイミングチャートである。図６において、上段より順に、ロジック入力Ｌｇ、出力電圧Ｖｐｐ、インバータＩｖの出力信号Ｓａ、およびイネーブル信号ＥＮを示す。

タイミングｔ０において、ロジック入力Ｌｇはハイレベル、出力電圧Ｖｐｐは入力電圧Ｖｃｃ、出力信号Ｓａはローレベル、イネーブル信号ＥＮはローレベルである。そして、タイミングｔ１でロジック入力Ｌｇがローレベルに切替えられると、チャージポンプ１が起動され、ＭＯＳトランジスタＭ１はオンとなる。出力電圧Ｖｐｐは上昇を開始するが、ダイオード部Ｄｓには未だ電流が流れないので、出力信号Ｓａはローレベルであり、イネーブル信号ＥＮはローレベルを維持する。

そして、タイミングｔ２にて出力電圧Ｖｐｐが所定電圧に到達すると、ダイオード部Ｄｓに電流が流れ、出力信号Ｓａはハイレベルとなり、イネーブル信号ＥＮはハイレベルに切替えられる。これにより、先述したようにアナログスイッチＳｎ－１、Ｓｎはオフとされる。

所定電圧に到達した出力電圧Ｖｐｐを用いてイレース処理が行われる。出力電圧Ｖｐｐの上昇・減少の繰り返しによって、出力信号Ｓａはハイレベルとローレベルを繰り返す。このとき、イネーブル信号ＥＮはハイレベルに維持される。そして、タイミングｔ３にてロジック入力Ｌｇがハイレベルとされると、チャージポンプ１は動作を停止され、出力電圧Ｖｐｐは入力電圧Ｖｃｃまで低下する。このとき、ＭＯＳトランジスタＭ１はオフとされ、出力信号Ｓａはローレベルとされ、イネーブル信号ＥＮはローレベルに切替えられる。これにより、アナログスイッチＳｎ－１、Ｓｎはオンとされる。

その後のタイミングｔ４～ｔ６までのライト処理のための動作は、先述したタイミングｔ１～ｔ３までの動作と同様である。

＜変形例＞
図７は、第１変形例に係るチャージポンプにおける一部構成を示す図である。図７は、最終段についての構成を示す。図７の構成では、最終段のコンデンサＣｎの他端とクロックＣＬＫＢの印加端との間に、アナログスイッチＳｎと、双方向スイッチＳＷｎとが並列に接続される。

双方向スイッチＳＷｎは、ｎチャネルＭＯＳＦＥＴで構成されるトランジスタｍ１と、ｎチャネルＭＯＳＦＥＴで構成されるｍ２とで構成される。トランジスタｍ１、ｍ２のドレイン同士が接続される。トランジスタｍ１のソースは、コンデンサＣｎの他端に接続される。トランジスタｍ２のソースは、クロックＣＬＫＢの印加端に接続される。トランジスタｍ１のゲートには、クロックＣＬＫＢが印加され、トランジスタｍ２のゲートには、クロックＣＬＫが印加される。また、トランジスタｍ１は、ボディダイオードｄ１を有し、トランジスタｍ２は、ボディダイオードｄ２を有する。

このような構成によると、イネーブル信号ＥＮによりアナログスイッチＳｎがオフとなると、双方向スイッチＳＷｎが有効となる。このとき、クロックＣＬＫＢがハイレベルとなると、トランジスタｍ１がオンとされ、ローレベルであるクロックＣＬＫによってトランジスタｍ２はオフとされる。これにより、コンデンサＣｎの他端には、ボディダイオードｄ２を介してクロックＣＬＫＢが印加される。従って、クロックＣＬＫＢの立ち上がり速度が抑制され、電圧Ｖｎの上昇速度を抑えることができる。

また、図８は、第２変形例に係るチャージポンプにおける一部構成を示す図である。図８は、最終段についての構成を示す。図８の構成では、最終段のコンデンサＣｎの他端とクロックＣＬＫＢの印加端との間に、アナログスイッチＳｎと、ｎチャネルＭＯＳＦＥＴで構成されるトランジスタＭ１０とが並列に接続される。トランジスタＭ１０のドレインはコンデンサＣｎの他端に接続され、ソースはクロックＣＬＫＢの印加端に接続される。トランジスタＭ１０のゲートには、クロックＣＬＫが印加される。また、トランジスタＭ１０は、ボディダイオードｄ１０を有する。

このような構成によると、イネーブル信号ＥＮによりアナログスイッチＳｎがオフとなると、トランジスタＭ１０が有効となる。このとき、クロックＣＬＫＢがハイレベルとなると、クロックＣＬＫはローレベルであるので、トランジスタＭ１０はオフとされ、これにより、コンデンサＣｎの他端には、ボディダイオードｄ１０を介してクロックＣＬＫＢが印加される。従って、クロックＣＬＫＢの立ち上がり速度が抑制され、電圧Ｖｎの上昇速度を抑えることができる。

一方、クロックＣＬＫＢがローレベルとなると、クロックＣＬＫはハイレベルであるので、トランジスタＭ１０はオンとなる。これにより、クロックＣＬＫＢの立下り速度の低下が抑えられ、電圧Ｖｎの減少速度の低下を抑制できる。

なお、このような変形例に係る構成は、最終段に限らず、最終段より１つ前段側に適用してもよい。

＜ＥＥＰＲＯＭの適用例＞
以上説明した本実施形態に係る構成のＥＥＰＲＯＭ５０を車載用とした場合の適用アプリケーションの一例について述べる。

図９は、本実施形態に係るＥＥＰＲＯＭ５０を適用したエアバッグシステムの一例を示す。図９に示すエアバッグシステム７５は、ＥＣＵ（Electronic Control Unit）５５、衝突検知センサ６０、着火装置（スクイブ）６５、およびエアバッグ７０を備えている。ＥＣＵ５５は、マイコン５１、点火回路５２、およびＥＥＰＲＯＭ５０を含んで構成される。

衝突検知センサ６０は、車両前方および車両側方からの衝撃を検出する。マイコン５１は、衝突検知センサ６０の検知結果に基づいて衝撃評価値を演算し、演算された衝撃評価値が所定の衝突判定値を超える場合は、点火回路５２をオンする。これにより、着火装置６５に電流が流れ、エアバッグ７０が展開される。

ＥＥＰＲＯＭ５０（不揮発性メモリ）には、例えば、故障診断により故障が検知された場合などに、エアバッグシステム７５の動作状況についてのデータが格納される。これにより、故障原因の解析等に有効となる。

また、図１０は、車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリＸ１０と、バッテリＸ１０から入力電圧の供給を受けて動作する種々の電子機器Ｘ１１～Ｘ１８と、を搭載している。なお、図１０におけるバッテリＸ１０および電子機器Ｘ１１～Ｘ１８の搭載位置については、図示の便宜上、実際とは異なる場合がある。

電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、および、オートクルーズ制御など）を行うエンジンコントロールユニットである。

電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。

電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。

電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。

電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、および、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。

電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、および、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。

電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。

本実施形態に係るＥＥＰＲＯＭ５０は、電子機器Ｘ１１～Ｘ１８のいずれにも組み込むことが可能である。また、先述したエアバッグシステム７５を車両Ｘに搭載してもよい。

本発明は、例えば、ＥＥＰＲＯＭ用のチャージポンプに利用することができる。

５０ ＥＥＰＲＯＭ
１ チャージポンプ
１Ａ 電圧検知回路
２ Ｙ方向高電圧制御回路
３ Ｘ方向高電圧制御回路
４ 制御部
５ アドレスデコーダ
６ メモリアレイ
６１ メモリセル
６１１ メモリセル群
７ Ｘ方向デコーダ
８ ワードラインドライバ
９ Ｙ方向デコーダ
１０ カラムラッチ
１１ ページバッファ
ＳＴ 選択トランジスタ
ＭＴ メモリセルトランジスタ
ＳＷ 選択スイッチ
ＷＬ ワードライン
ＳＬ 選択ライン
ＣＬ コントロールライン
ＢＬ ビットライン
Ｄ１～Ｄｎ ダイオード部
Ｃ１～Ｃｎ コンデンサ
Ｓｎ、Ｓｎ－１ アナログスイッチ
ＤＩ１ｎ、ＤＩ１ｎ－１ 第１ダイオード部
ＤＩ２ｎ、ＤＩ２ｎ－１ 第２ダイオード部
Ｄｓ ダイオード部
Ｍ１～Ｍ３ ＭＯＳトランジスタ
Ｃｓ 定電流源
Ｉｖ インバータ
ＦＦ フリップフロップ
５１ マイコン
５２ 点火回路
５５ ＥＣＵ
６０ 衝突検知センサ
６５ 着火装置
７０ エアバッグ
７５ エアバッグシステム

Claims (11)

1. 複数段のダイオード部と、
   前記ダイオード部のそれぞれの入力端に一端が接続され、他端には互いに相補的な第１クロックと第２クロックのいずれかが印加されるコンデンサと、
   最終段の前記ダイオード部の入力端と前記第１クロックの印加端との間において、前記コンデンサに接続されて、前記第１クロックの印加端側を入力側とする第１ダイオード部と、
   を備える、チャージポンプ。
2. 前記第１ダイオード部と並列接続され、前記第１ダイオード部の入力側に出力側が接続される第２ダイオード部をさらに備える、請求項１に記載のチャージポンプ。
3. 前記第１ダイオード部は、ダイオード接続を行ったエンハンスメント型ＭＯＳＦＥＴであり、前記第２ダイオード部は、ダイオード接続を行ったデプレッション型ＭＯＳＦＥＴである、請求項２に記載のチャージポンプ。
4. 前記第１ダイオード部は、ＭＯＳＦＥＴのボディダイオードであり、前記ＭＯＳＦＥＴのゲートには、前記第２クロックが印加される、請求項１に記載のチャージポンプ。
5. 当該チャージポンプの出力電圧が所定電圧に到達したかを検知する電圧検知回路と、
   前記第１ダイオード部と並列接続され、前記電圧検知回路から出力される検知結果に応じてオンオフを切替えられる第１スイッチと、
   をさらに備える、請求項１から請求項４のいずれか１項に記載のチャージポンプ。
6. 前記電圧検知回路は、
   前記出力電圧の発生する出力端側をカソードとする第３ダイオード部と、
   前記第３ダイオード部のアノードに入力端が接続されるカレントミラーと、
   入力信号に基づき前記第３ダイオード部を介した電流経路をオンオフする第２スイッチと、
   前記カレントミラーの出力端に接続される定電流源と、
   前記カレントミラーの出力端に入力端が接続されるインバータと、
   前記インバータの出力端が接続されるリセット端と、前記入力信号が入力されるセット端と、を含むフリップフロップと、
   を有する、請求項５に記載のチャージポンプ。
7. 最終段より１つ前段側の前記ダイオード部の入力端と前記第２クロックの印加端との間において、前記コンデンサに接続されて、前記第２クロックの印加端側を入力側とする第４ダイオード部をさらに備える、請求項１から請求項６のいずれか１項に記載のチャージポンプ。
8. 請求項１から請求項７のいずれか１項に記載のチャージポンプを備える半導体記憶装置。
9. 車載用である請求項８に記載の半導体記憶装置。
10. 請求項９に記載の半導体記憶装置を備える電子機器。
11. エアバッグシステムである請求項１０に記載の電子機器であって、
    衝突検知センサと、ＥＣＵと、着火装置と、エアバッグと、を備え、
    前記半導体記憶装置は、前記ＥＣＵに含まれる、電子機器。

Images