JP2020048326A - チャージポンプ、および半導体記憶装置 - Google Patents
チャージポンプ、および半導体記憶装置 Download PDFInfo
- Publication number
- JP2020048326A JP2020048326A JP2018174927A JP2018174927A JP2020048326A JP 2020048326 A JP2020048326 A JP 2020048326A JP 2018174927 A JP2018174927 A JP 2018174927A JP 2018174927 A JP2018174927 A JP 2018174927A JP 2020048326 A JP2020048326 A JP 2020048326A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- charge pump
- clock
- diode unit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
複数段のダイオード部と、
前記ダイオード部のそれぞれの入力端に一端が接続され、他端には互いに相補的な第1クロックと第2クロックのいずれかが印加されるコンデンサと、
最終段の前記ダイオード部の入力端と前記第1クロックの印加端との間において、前記コンデンサに接続されて、前記第1クロックの印加端側を入力側とする第1ダイオード部と、
を備える構成としている(第1の構成)。
図1は、本発明の一実施形態に係るEEPROMの全体構成を示すブロック図である。図1に示すEEPROM50は、チャージポンプ1と、Y方向高電圧制御回路2と、X方向高電圧制御回路3と、制御部4と、アドレスデコーダ5と、メモリアレイ6と、X方向デコーダ7と、ワードラインドライバ8と、Y方向デコーダ9と、カラムラッチ10と、ページバッファ11と、を備えている。
このような構成により、EEPROM50においては以下のような書き込み処理を行うことができる。
図3は、チャージポンプ1の一構成例を示す回路図である。チャージポンプ1は、いわゆるディクソン型のチャージポンプである。
図5は、電圧検知回路1Aの具体的な構成例を示した回路図である。図5に示すように、電圧検知回路1Aは、ダイオード部Ds、MOSトランジスタM1〜M3、定電流源Cs、インバータIv、およびフリップフロップFFを有する。
図7は、第1変形例に係るチャージポンプにおける一部構成を示す図である。図7は、最終段についての構成を示す。図7の構成では、最終段のコンデンサCnの他端とクロックCLKBの印加端との間に、アナログスイッチSnと、双方向スイッチSWnとが並列に接続される。
以上説明した本実施形態に係る構成のEEPROM50を車載用とした場合の適用アプリケーションの一例について述べる。
1 チャージポンプ
1A 電圧検知回路
2 Y方向高電圧制御回路
3 X方向高電圧制御回路
4 制御部
5 アドレスデコーダ
6 メモリアレイ
61 メモリセル
611 メモリセル群
7 X方向デコーダ
8 ワードラインドライバ
9 Y方向デコーダ
10 カラムラッチ
11 ページバッファ
ST 選択トランジスタ
MT メモリセルトランジスタ
SW 選択スイッチ
WL ワードライン
SL 選択ライン
CL コントロールライン
BL ビットライン
D1〜Dn ダイオード部
C1〜Cn コンデンサ
Sn、Sn−1 アナログスイッチ
DI1n、DI1n−1 第1ダイオード部
DI2n、DI2n−1 第2ダイオード部
Ds ダイオード部
M1〜M3 MOSトランジスタ
Cs 定電流源
Iv インバータ
FF フリップフロップ
51 マイコン
52 点火回路
55 ECU
60 衝突検知センサ
65 着火装置
70 エアバッグ
75 エアバッグシステム
Claims (11)
- 複数段のダイオード部と、
前記ダイオード部のそれぞれの入力端に一端が接続され、他端には互いに相補的な第1クロックと第2クロックのいずれかが印加されるコンデンサと、
最終段の前記ダイオード部の入力端と前記第1クロックの印加端との間において、前記コンデンサに接続されて、前記第1クロックの印加端側を入力側とする第1ダイオード部と、
を備える、チャージポンプ。 - 前記第1ダイオード部と並列接続され、前記第1ダイオード部の入力側に出力側が接続される第2ダイオード部をさらに備える、請求項1に記載のチャージポンプ。
- 前記第1ダイオード部は、ダイオード接続を行ったエンハンスメント型MOSFETであり、前記第2ダイオード部は、ダイオード接続を行ったデプレッション型MOSFETである、請求項2に記載のチャージポンプ。
- 前記第1ダイオード部は、MOSFETのボディダイオードであり、前記MOSFETのゲートには、前記第2クロックが印加される、請求項1に記載のチャージポンプ。
- 当該チャージポンプの出力電圧が所定電圧に到達したかを検知する電圧検知回路と、
前記第1ダイオード部と並列接続され、前記電圧検知回路から出力される検知結果に応じてオンオフを切替えられる第1スイッチと、
をさらに備える、請求項1から請求項4のいずれか1項に記載のチャージポンプ。 - 前記電圧検知回路は、
前記出力電圧の発生する出力端側をカソードとする第3ダイオード部と、
前記第3ダイオード部のアノードに入力端が接続されるカレントミラーと、
入力信号に基づき前記第3ダイオード部を介した電流経路をオンオフする第2スイッチと、
前記カレントミラーの出力端に接続される定電流源と、
前記カレントミラーの出力端に入力端が接続されるインバータと、
前記インバータの出力端が接続されるリセット端と、前記入力信号が入力されるセット端と、を含むフリップフロップと、
を有する、請求項5に記載のチャージポンプ。 - 最終段より1つ前段側の前記ダイオード部の入力端と前記第2クロックの印加端との間において、前記コンデンサに接続されて、前記第2クロックの印加端側を入力側とする第4ダイオード部をさらに備える、請求項1から請求項6のいずれか1項に記載のチャージポンプ。
- 請求項1から請求項7のいずれか1項に記載のチャージポンプを備える半導体記憶装置。
- 車載用である請求項8に記載の半導体記憶装置。
- 請求項9に記載の半導体記憶装置を備える電子機器。
- エアバッグシステムである請求項10に記載の電子機器であって、
衝突検知センサと、ECUと、着火装置と、エアバッグと、を備え、
前記半導体記憶装置は、前記ECUに含まれる、電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018174927A JP7101576B2 (ja) | 2018-09-19 | 2018-09-19 | チャージポンプ、および半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018174927A JP7101576B2 (ja) | 2018-09-19 | 2018-09-19 | チャージポンプ、および半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020048326A true JP2020048326A (ja) | 2020-03-26 |
JP7101576B2 JP7101576B2 (ja) | 2022-07-15 |
Family
ID=69899950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018174927A Active JP7101576B2 (ja) | 2018-09-19 | 2018-09-19 | チャージポンプ、および半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7101576B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332237A (ja) * | 2005-05-25 | 2006-12-07 | Toshiba Matsushita Display Technology Co Ltd | 昇圧回路およびその駆動方法 |
JP2009148000A (ja) * | 2007-12-11 | 2009-07-02 | Renesas Technology Corp | 電源回路 |
JP2018085828A (ja) * | 2016-11-22 | 2018-05-31 | エイブリック株式会社 | 昇圧回路及びそれを備えた不揮発性メモリ |
-
2018
- 2018-09-19 JP JP2018174927A patent/JP7101576B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332237A (ja) * | 2005-05-25 | 2006-12-07 | Toshiba Matsushita Display Technology Co Ltd | 昇圧回路およびその駆動方法 |
JP2009148000A (ja) * | 2007-12-11 | 2009-07-02 | Renesas Technology Corp | 電源回路 |
JP2018085828A (ja) * | 2016-11-22 | 2018-05-31 | エイブリック株式会社 | 昇圧回路及びそれを備えた不揮発性メモリ |
Also Published As
Publication number | Publication date |
---|---|
JP7101576B2 (ja) | 2022-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7692977B2 (en) | Voltage generator circuit capable of generating different voltages based on operating mode of non-volatile semiconductor memory device | |
US7277315B2 (en) | Multiple power supplies for the driving circuit of local word line driver of DRAM | |
CN1983448A (zh) | 闪存装置及其字线使能方法 | |
US10692546B2 (en) | Method for programming a memory circuit with a verification process | |
JP2007323808A (ja) | 半導体記憶装置用xデコーダ | |
JP5266589B2 (ja) | 不揮発性半導体記憶装置 | |
US9558830B2 (en) | Semiconductor device | |
JP2001052486A (ja) | フラッシュメモリ装置及びそのプログラム方法 | |
US8259507B2 (en) | Word line booster for flash memory device | |
JP3296319B2 (ja) | ワード線駆動回路及び半導体記憶装置 | |
KR100706056B1 (ko) | 센스 앰프의 동작 마진을 개선한 불휘발성 반도체 메모리 | |
JP4721256B2 (ja) | 半導体記憶装置 | |
JP7101576B2 (ja) | チャージポンプ、および半導体記憶装置 | |
CN111833944B (zh) | 半导体装置 | |
GB2442831A (en) | Charge pump circuit with boost stages for a non-volatile semiconductor memory | |
US7203125B2 (en) | Word line driving circuit with a word line detection circuit | |
US20100097836A1 (en) | Memory Bitcell and Method of Using the Same | |
JP6761654B2 (ja) | 半導体記憶装置 | |
JP2020042874A (ja) | 半導体記憶装置、および電子機器 | |
JP7166948B2 (ja) | チャージポンプ回路、半導体装置、半導体記憶装置及び電気機器 | |
JP2001057097A (ja) | 階層型列デコーダを有する単一電源電圧不揮発性記憶装置 | |
WO2007044226A1 (en) | Decoder for memory device with loading capacitor | |
WO2022270323A1 (ja) | メモリ装置 | |
WO2023210161A1 (ja) | 不揮発性メモリ、半導体記憶装置、および、不揮発性メモリの制御方法 | |
KR20070108225A (ko) | 메모리 디바이스의 디코더 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220705 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7101576 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |