JP7087336B2 - 半導体装置 - Google Patents

Description

本発明は、複数の素子形成領域を有し、複数の素子形成領域に半導体素子が形成された半導体装置に関するものである。

従来より、支持基板、埋込絶縁膜、活性層が順に積層されたＳＯＩ（Silicon on Insulatorの略）基板を備える半導体装置が提案されている。具体的には、この半導体装置では、活性層は、素子分離部としてのトレンチ分離部によって複数の素子形成領域に絶縁分離されている。そして、素子形成領域には、ＩＧＢＴ（Insulated Gate Bipolar Transistoの略）素子等の半導体素子が形成されている。なお、活性層は、シリコン基板等で構成され、トレンチ分離部は、活性層に形成されたトレンチ内に絶縁膜等が埋め込まれることで構成されている。

特許第５６６８４９９号公報

しかしながら、上記半導体装置は、活性層と支持基板との間に埋込絶縁膜が配置されているものの、素子形成領域に発生したノイズが埋込絶縁膜を通過して支持基板に伝搬してしまう可能性がある。特に、素子形成領域に半導体素子としてのスイッチング素子を形成した場合には、スイッチング素子の切替動作を高速化するとノイズも高速化（すなわち、高周波化）するため、支持基板にノイズが伝搬し易くなる。なお、スイッチング素子の切替動作とは、スイッチング素子のオン、オフを切り替える動作のことである。

そして、支持基板に伝搬されたノイズは、再び埋込絶縁膜を通過して別の素子形成領域に伝搬してしまう可能性がある。つまり、上記半導体装置は、１つの素子形成領域で発生したノイズが支持基板を通じて別の素子形成領域に伝搬されてしまう可能性があり、別の素子形成領域に形成された半導体素子がノイズによって誤作動してしまう可能性がある。

本発明は上記点に鑑み、誤作動することを抑制できる半導体装置を提供することを目的とする。

上記目的を達成するための請求項１では、複数の素子形成領域（２０）を有し、複数の素子形成領域にそれぞれ半導体素子（３０）が形成された半導体装置であって、支持基板（１１）、埋込絶縁膜（１２）、活性層（１３）が順に積層されて構成される基板（１０）と、活性層に形成され、複数の素子形成領域を互いに絶縁分離する素子分離部（２１）と、複数の素子形成領域にそれぞれ形成された半導体素子と、を備え、素子分離部は、活性層に形成されたトレンチ（２２）内に絶縁膜（２３、２４）が埋め込まれて構成され、支持基板は、金属部（４３）を有する構成とされ、当該金属部がグランドと電気的に接続され、さらに、支持基板は、半導体で構成され、埋込絶縁膜側と反対側の他面（１１ａ）から埋込絶縁膜に向かって形成された孔部（４１）に金属部としての電極が配置された電極部（４０）を有し、孔部は、筒状に形成されており、電極部は、支持基板のうちの埋込絶縁膜を挟んで素子分離部と対向する部分に、支持基板のうちの素子形成領域と対向する部分を囲むように複数形成されている。

これによれば、素子形成領域から支持基板にノイズが伝搬されて金属部に達すると、当該ノイズは金属部を通じてグランドに放出される。したがって、金属部が形成されていない場合と比較して、素子形成領域同士の間で支持基板を通じてノイズが伝搬されることを抑制でき、半導体素子が誤作動してしまうことを抑制できる。

また、素子形成領域から支持基板に伝搬されたノイズが別の素子形成領域へ伝搬される前に電極部に達する可能性が高くなる。このため、半導体素子が誤作動してしまうことをさらに抑制できる。

なお、上記および特許請求の範囲における括弧内の符号は、特許請求の範囲に記載された用語と後述の実施形態に記載される当該用語を例示する具体物等との対応関係を示すものである。

第１実施形態における半導体装置の断面図である。 図１中のトレンチ分離部と電極部との位置関係を示す平面模式図である。 図１に示す半導体装置のノイズの伝搬経路を示す断面図である。 第２実施形態における半導体装置の断面図である。 第３実施形態における半導体装置の断面図である。 第４実施形態における半導体装置の断面図である。 図６に示す半導体装置のノイズの伝搬経路を示す断面図である。 他の実施形態における半導体装置の断面図である。 他の実施形態における半導体装置の断面図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

（第１実施形態）
第１実施形態について図面を参照しつつ説明する。本実施形態の半導体装置は、図１に示されるように、基板１０を備えて構成されており、基板１０は、支持基板１１、埋込絶縁膜１２、活性層１３が順に積層されて構成されている。本実施形態では、支持基板１１および活性層１３は、シリコンで構成され、埋込絶縁膜１２は、酸化膜で構成されている。つまり、本実施形態では、基板１０としてＳＯＩ基板が用いられている。

活性層１３は、複数の素子形成領域２０を有し、複数の素子形成領域２０が絶縁分離されるように素子分離部としてのトレンチ分離部２１が形成されている。つまり、活性層１３は、各素子形成領域２０を囲むようにトレンチ分離部２１が形成されている。

トレンチ分離部２１は、本実施形態では、活性層１３における埋込絶縁膜１２側と反対側の一面１３ａから埋込絶縁膜１２に達するように形成されたトレンチ２２内に、当該トレンチ２２の壁面側から絶縁膜２３、絶縁膜２４が順に配置されることで構成されている。なお、本実施形態では、絶縁膜２３は、トレンチ２２の内壁面を熱酸化することで形成される熱酸化膜で構成され、絶縁膜２４は、ＣＶＤ法（Chemical Vapor Depositionの略）等によって形成される酸化膜等で構成される。

素子形成領域２０には、それぞれ半導体素子３０が形成されている。特に限定されるものではないが、本実施形態では、素子形成領域２０に、スイッチング素子として機能するＩＧＢＴ素子が形成されている例について説明する。

本実施形態では、活性層１３は、ｎ^－型とされており、ドリフト層３１として機能するように構成されている。そして、ドリフト層３１の表層部（すなわち、活性層１３の一面１３ａ側）には、ｐ型のベース領域３２とｐ^＋型のコレクタ領域３３とが互いに離間して形成されている。

ベース領域３２の表層部には、当該ベース領域３２に囲まれるようにｎ^＋型のエミッタ領域３４およびｐ^＋型のコンタクト領域３５が形成されている。コレクタ領域３３の周囲には、当該コレクタ領域３３を囲むようにｎ型のバッファ層３６が形成されている。

また、ベース領域３２のうちのエミッタ領域３４とドリフト層３１との間に位置する部分をチャネル領域とし、当該チャネル領域の表面上には、ゲート絶縁膜３７を介してゲート電極３８が形成されている。そして、特に図示しないが、活性層１３上には、エミッタ領域３４およびコンタクト領域３５に電気的に接続されるエミッタ電極が形成されていると共に、コレクタ領域３３と電気的に接続されるコレクタ電極が形成されている。これらエミッタ電極およびコレクタ電極は、図示しない層間絶縁膜によってゲート電極３８と電気的に分離されていると共に、層間絶縁膜に形成されたコンタクトホールを通じて上記各部と電気的に接続されている。以上が本実施形態における半導体素子３０の構成である。

支持基板１１は、金属材料で構成される金属部を有する電極部４０が形成された構成とされている。具体的には、支持基板１１は、埋込絶縁膜１２側と反対側の他面１１ａから埋込絶縁膜１２に達する孔部４１が形成されている。言い換えると、支持基板１１には、埋込絶縁膜１２における支持基板１１側の部分を露出させる孔部４１が形成されている。なお、本実施形態では、孔部４１は、図１および図２に示されるように、円筒状とされている。

孔部４１は、壁面上に形成された絶縁膜４２と、絶縁膜４２上に形成された電極４３とによって埋め込まれている。そして、電極４３は、孔部４１から露出する部分において、グランドと電気的に接続される。以上のようにして、本実施形態の電極部４０が構成されている。

そして、電極部４０は、本実施形態では、支持基板１１のうちのトレンチ分離部２１と対向する部分に複数形成されている。より詳しくは、電極部４０は、支持基板１１のうちのトレンチ分離部２１と対向する部分に、支持基板１１のうちの素子形成領域２０と対向する部分を囲むように形成されている。本実施形態では、トレンチ部分離部２１は、四角枠状とされており、電極部４０は、支持基板１１のうちのトレンチ分離部２１の各角部と対向する部分およびトレンチ分離部２１の各角部を繋ぐ辺部と対向する部分に形成されている。また、本実施形態では、各電極部４０は、トレンチ分離部２１と対向する部分の方向に沿って隣合う電極部４０の間隔が等しくなるように形成されている。

なお、本実施形態では、絶縁膜４２は、例えば、熱酸化やＣＶＤ法によって形成される酸化膜等で構成される。また、電極４３は、支持基板１１を構成するシリコンよりも抵抗率の低い金属材料で構成され、例えば、銅（Ｃｕ）、はんだ、タングステン（Ｗ）、ポリシリコン、ニッケル（Ｎｉ）等で構成される。但し、電極４３を構成する材料は、用途等に応じて適宜選択することが好ましい。例えば、電極４３を銅で構成する場合には、銅がめっき法等によって形成できるため、製造工程の簡略化を図ることができる。電極４３をはんだで構成する場合には、はんだが一般的な金属材料よりも剛性が低くて柔らかいため、支持基板１１と電極４３との熱膨張係数に起因する応力を緩和できる。電極４３をタングステンやポリシリコンで構成する場合には、これらの原子が絶縁膜４２を通過して支持基板１１に侵入し難いため、電極４３の抵抗値が増加することを抑制できる。

以上説明したように、本実施形態では、支持基板１１に電極４３を有する電極部４０が形成されている。そして、電極４３は、グランドと電気的に接続されている。このため、図３に示されるように、素子形成領域２０から支持基板１１にノイズＮが伝搬されて電極４３に達すると、当該ノイズＮは電極４３を通じてグランドに放出される。したがって、素子形成領域２０同士の間で支持基板１１を通じてノイズＮが伝搬されることを抑制でき、半導体素子３０が誤作動してしまうことを抑制できる。

さらに、電極部４０は、支持基板１１のうちのトレンチ分離部２１と対向する部分に、支持基板１１のうちの素子形成領域２０と対向する部分を囲むように複数形成されている。このため、本実施形態では、例えば、トレンチ分離部２１と対向する部分に１つの上記電極部４０が形成されている場合と比較して、素子形成領域２０から支持基板１１に伝搬されたノイズＮが電極４３に達し易くなり、グランドに放出され易くなる。このため、半導体素子３０が誤作動してしまうことをさらに抑制できる。

（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、電極部４０の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態では、図４に示されるように、電極４３は、孔部４１の内部を埋め込まないように当該孔部４１の壁面に沿って配置されている。つまり、電極４３は、孔部４１の内部に当該電極４３で囲まれる領域４４が構成されるように、孔部４１に配置されている。

これによれば、孔部４１を電極４３で埋め込まないため、電極４３を形成する際の金属材料を削減でき、ひいてはコストの低減を図ることができる。

また、孔部４１内に電極４３で囲まれる領域４４が構成されているため、支持基板１１と電極４３との熱膨張係数の違いに起因する応力を領域４４で緩和することもできる。したがって、支持基板１１と電極４３との熱膨張係数の違いに起因する応力により、半導体素子３０の特性が変化したり、半導体素子３０が誤作動したりすることを抑制できる。

（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対し、電極部４０の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態では、図５に示されるように、孔部４１は、埋込絶縁膜１２に達するように形成されておらず、支持基板１１の他面１１ａと埋込絶縁膜１２との間の中間位置まで形成されている。つまり、電極部４０と埋込絶縁膜１２との間には、支持基板１１が位置する構成とされている。

これによれば、電極部４０と埋込絶縁膜１２との間には、支持基板１１が位置する構成とされている。このため、支持基板１１と電極４３との熱膨張係数の違いに起因する応力が発生した場合、電極部４０と埋込絶縁膜１２との間に位置する支持基板１１が緩衝部材として機能する。したがって、本実施形態では、電極部４０が埋込絶縁膜１２に達している場合と比較すると、支持基板１１と電極４３との熱膨張係数の違いに起因する応力により、半導体素子３０の特性が変化したり、半導体素子３０が誤作動してしまうことを抑制できる。

（第４実施形態）
第４実施形態について説明する。本実施形態は、第１実施形態に対し、トレンチ分離部２１の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態では、図６に示されるように、トレンチ分離部２１は、トレンチ２２内に、当該トレンチ２２の壁面側から絶縁膜２３、金属層２５が順に配置されることで構成されている。なお、絶縁膜２３および金属層２５は、トレンチ２２を埋め込むように形成されている。また、金属層２５は、電極４３と同様に、銅、はんだ、タングステン、ポリシリコン、ニッケル等を用いて構成されている。

また、孔部４１は、支持基板１１の他面１１ａから埋込絶縁膜１２に達するように形成された第１孔部４１ａと、第１孔部４１ａの底部から埋込絶縁膜１２を貫通して金属層２５を露出させるように形成された第２孔部４１ｂとが連通されることで構成されている。そして、電極４３は、第２孔部４１ｂを通じて金属層２５と電気的に接続されるように、孔部４１内に配置されている。このため、金属層２５は、電極４３を介してグランドと電気的に接続された状態となっている。

これによれば、トレンチ分離部２１は、金属層２５が配置されており、金属層２５は、電極４３を通じてグランドと電気的に接続されている。このため、図７に示されるように、素子形成領域２０からトレンチ分離部２１を通過しようとするノイズＮは、金属層２５から電極４３を通じてグランドに放出される。したがって、素子形成領域２０同士の間でトレンチ分離部２１を通じてノイズＮが伝搬されることも抑制でき、さらに半導体素子３０が誤作動してしまうことを抑制できる。

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。

例えば、上記各実施形態では、素子形成領域２０に半導体素子３０としてのＩＧＢＴ素子が形成された半導体装置を説明したが、素子形成領域２０に別の半導体素子３０が形成されていてもよい。例えば、素子形成領域２０に形成される半導体素子３０は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistorの略）素子であってもよいし、ダイオード素子等であってもよい。

また、上記各実施形態では、支持基板１１に電極４３を有する電極部４０を備える例について説明した。しかしながら、支持基板１１は、金属材料で構成される金属部を有する構成とされていればよく、全体が銅等の金属部で形成されていてもよい。つまり、支持基板１１は、金属部のみで形成されていてもよく、例えば、銅板等の金属板で構成されていてもよい。

さらに、上記各実施形態では、支持基板１１および活性層１３がシリコンで構成されている例について説明したが、これに限定されるものではない。例えば、支持基板１１および活性層１３は、窒化ガリウム（すなわち、ＧａＮ）等の化合物半導体で構成されていてもよい。また、例えば、支持基板１１および活性層１３は、一方がシリコンで構成され、他方が化合物半導体で構成されていてもよい。そして、埋込絶縁膜１２は、酸化膜でなく、窒化膜等の絶縁膜で構成されていてもよい。

また、上記各実施形態において、孔部４１は、円筒状ではなく、例えば、多角筒状であってもよい。また、孔部４１は、他面１１ａ側から埋込絶縁膜１２側に向かって対向する側面の間隔が一定とされておらず、他面１１ａ側から埋込絶縁膜１２側に向かって対向する側面の間隔が狭くされたテーパ状とされていてもよい。さらに、孔部４１は、トレンチ２２の形状に対応した枠状とされていてもよい。

そして、上記各実施形態において、電極部４０は、孔部４１のうちの埋込絶縁膜１２側の底部に絶縁膜４２が形成されていなくてもよい。同様に、トレンチ分離部２１は、トレンチ２２のうちの埋込絶縁膜１２側の底部に絶縁膜２３が形成されていなくてもよい。

さらに、上記各実施形態において、電極部４０は、孔部４１に絶縁膜４２が形成されていない構成としてもよい。このような構成とした場合、支持基板１１が電極４３と接続された構成となり、さらにノイズＮを電極４３から放出し易くできる。また、支持基板１１は、電極４３と接続された状態となるため、電位が変動することが抑制される。このため、このような半導体装置では、支持基板１１と活性層１３との間の寄生容量が変動することを抑制することもできる。

そして、上記第１～３実施形態において、素子形成領域２０は、素子分離部としてのトレンチ分離部２１ではなく、別の構成の素子分離部によって絶縁分離されていてもよい。例えば、隣合う素子形成領域２０の間に拡散層を形成し、素子形成領域２０は、素子分離部としての拡散層によって絶縁分離されるようにしてもよい。

さらに、上記各実施形態において、電極部４０は複数備えられておらず、１つのみであってもよい。さらに、上記第１実施形態において、電極部４０は、活性層１３のうちのトレンチ分離部２１と対向する部分に形成されていなくてもよい。例えば、図８に示されるように、電極部４０は、支持基板１１における素子形成領域２０と対向する部分のうちの略中央部に形成されていてもよい。このような構成としても、電極部４０を構成することにより、支持基板１１に伝搬されたノイズＮが電極４３に達することによって当該ノイズＮが電極４３からグランドに放出される、このため、支持基板１１に電極部４０が形成されていない半導体装置と比較すれば、半導体素子３０が誤作動してしまうことを抑制できる。なお、特に図示しないが、上記第２、第３実施形態においても、電極部４０は、活性層１３のうちのトレンチ分離部２１と対向する部分に形成されていなくてもよい。

また、上記第１実施形態において、図９に示されるように、隣合う素子形成領域２０の間に、半導体素子３０が形成されない中間領域１４を配置するようにしてもよい。これによれば、素子形成領域２０の間に中間領域１４が配置されているため、トレンチ分離部２１を通過して隣合う素子形成領域２０同士の間でノイズＮが伝搬することが抑制される。なお、特に図示しないが、上記第２～第４実施形態においても、中間領域１４を配置するようにしてもよい。

そして、上記第３実施形態において、領域４４には、例えば、樹脂等が充填されていてもよい。この場合は、例えば、電極４３を構成する材料よりも剛性が低くて柔らかい材料で構成されるものを領域４４に充填することが好ましい。これによれば、孔部４１に電極４３が埋め込まれている場合と比較して、支持基板１１と電極４３との熱膨張係数の違いに起因する応力を緩和できる。

さらに、上記各実施形態では、半導体素子３０は、各構成要素が活性層１３の一面１３ａ側に配置された電極と電気的に接続される例について説明した。しかしながら、上記各実施形態において、支持基板１１の他面１１ａ側から埋込絶縁膜１２を貫通して素子形成領域２０に達する電極を有する貫通電極部を備えるようにし、半導体素子３０の各構成要素を当該電極と電気的に接続されるようにしてもよい。

また、上記各実施形態を適宜組み合わせた半導体装置としてもよい。例えば、上記第２実施形態を上記第３、第４実施形態に組み合わせ、電極４３は、領域４４を構成するように孔部４１に配置されるようにしてもよい。

１１ 支持基板
１２ 埋込絶縁膜
１３ 活性層
２１ 素子分離部
４３ 金属部

Claims (3)

1. 複数の素子形成領域（２０）を有し、前記複数の素子形成領域にそれぞれ半導体素子（３０）が形成された半導体装置であって、
   支持基板（１１）、埋込絶縁膜（１２）、活性層（１３）が順に積層されて構成される基板（１０）と、
   前記活性層に形成され、前記複数の素子形成領域を互いに絶縁分離する素子分離部（２１）と、
   前記複数の素子形成領域にそれぞれ形成された前記半導体素子と、を備え、
   前記素子分離部は、前記活性層に形成されたトレンチ（２２）内に絶縁膜（２３、２４）が埋め込まれて構成され、
   前記支持基板は、金属部（４３）を有する構成とされ、当該金属部がグランドと電気的に接続され、
   さらに、前記支持基板は、半導体で構成され、前記埋込絶縁膜側と反対側の他面（１１ａ）から前記埋込絶縁膜に向かって形成された孔部（４１）に前記金属部としての電極が配置された電極部（４０）を有し、
   前記孔部は、筒状に形成されており、
   前記電極部は、前記支持基板のうちの前記埋込絶縁膜を挟んで前記素子分離部と対向する部分に、前記支持基板のうちの前記素子形成領域と対向する部分を囲むように複数形成されている半導体装置。
2. 前記電極は、前記孔部内に当該電極で囲まれる領域（４４）が形成される状態で配置されている請求項１に記載の半導体装置。
3. 前記孔部は、前記支持基板の他面から当該他面と前記埋込絶縁膜との間の中間位置まで形成されている請求項１または２に記載の半導体装置。

Images