JP7083093B2

JP7083093B2 - トランス電源回路

Info

Publication number: JP7083093B2
Application number: JP2018153177A
Authority: JP
Inventors: 正敏川口; 一成松木; 映江菅谷
Original assignee: 株式会社マキセンサービス; 合同会社七彩
Priority date: 2018-08-16
Filing date: 2018-08-16
Publication date: 2022-06-10
Anticipated expiration: 2038-08-16
Also published as: JP2020027541A

Description

本発明は、電圧変動が大きな環境で使用可能なＬＥＤ照明用の電源トランスとその制御回路からなるトランス電源回路に関する。

従来、トランスを使用したＬＥＤ照明用の電源回路としては、例えば以下のものが知られている。
図２４の電源回路は、絶縁トランス、ブリッジ形整流回路、及び平滑コンデンサで構成されている。
図２５の電源回路は、絶縁トランス、ブリッジ形整流回路、平滑コンデンサ、及び電流制御用抵抗で構成されている。
図２６の電源回路は、絶縁トランス、ブリッジ形整流回路、平滑コンデンサ、及び最大電流を制限する電流制限回路で構成されている。

しかしながら、これらの電源回路による制御方法では、入力電圧が＋１０％～＋２０％上昇すると、ＬＥＤ照明及び電流制御用抵抗や電流制限回路の発熱量が多くなり、放熱が十分でない場合には故障の原因となるという問題があった。

特開平１０－３０３０４２号公報

本発明は、以上のような問題を解決するためになされたものであり、その目的とするところは、入力電圧が＋１０％～＋２０％程度上昇しても、出力電流の最大値を一定、もしくは変動を少なくすることが可能なＬＥＤ照明用の電源トランスと制御回路からなるトランス電源回路を提供することにある。

前記の目的を達成するため、本発明は、磁束制御形トランスとその制御回路からなるトランス電源回路であって、前記磁束制御形トランスは、同一形状で同一特性を有する第１の磁気回路及び第２の磁気回路と、前記第１の磁気回路及び前記第２の磁気回路に共通に巻回された１次入力巻線と、前記第１の磁気回路及び前記第２の磁気回路にそれぞれ巻回された巻数が等しい２次出力巻線と、を備え、前記制御回路は、前記第１の磁気回路の出力に接続されたブリッジ形整流回路及び第１の電流制限回路と、前記第１の電流制限回路に並列に接続された電流調整用抵抗と、前記第２の磁気回路の出力に接続されたブリッジ形整流回路及び第２の電流制限回路と、前記第２の電流制限回路に並列に接続された電流調整用抵抗と、を備えて構成されていることを特徴とする。

また、本発明のトランス電源回路において、前記ブリッジ形整流回路の両端出力に、直流化する平滑回路が設けられていても良い。

また、本発明のトランス電源回路において、前記磁束制御形トランスを三相接続して前記第１の磁気回路と前記第２の磁気回路の２次出力巻線をそれぞれ三相整流する三相全波整流回路が設けられていても良い。

また、本発明のトランス電源回路において、前記三相全波整流回路の両端出力に、直流化する平滑回路が設けられていても良い。

本発明のトランス電源回路によれば、入力電圧変動（増加）が大きい環境において、入力電圧が＋１０％～＋２０％程度上昇しても、出力電流の最大値を一定、もしくは変動を少なくすることにより、トランス電源回路を使用したＬＥＤ照明装置の故障を無くし、信頼性を高めることができるという効果がある。

磁束制御形トランスの構成図。磁束制御形トランスの略図。磁束制御形トランスの実測値データを示すグラフ。磁束制御形トランスの制御回路を示す構成図。図４の電流制限回路（Ｉ₁＞Ｉ₂）の両端電圧を示す波形図。図４の電流制限回路（Ｉ₁＜Ｉ₂）の両端電圧を示す波形図。図４の電流制限回路（Ｉ₁＝Ｉ₂）の両端電圧を示す波形図。図４の電流制限回路に並列に電流調整用の帰還抵抗を接続した回路図。本発明の基本構成として負荷独立タイプの電源回路を示す回路図。本発明の基本構成として並列・負荷共通タイプの電源回路を示す回路図。本発明の基本構成として直列・負荷共通タイプの電源回路を示す回路図。本発明の第１実施形態のトランス電源回路を示す回路図。電流制限回路の構成を示す回路図。本発明の第２実施形態のトランス電源回路を示す回路図。本発明の第３実施形態のトランス電源回路を示す回路図。磁束制御形トランスの三相接続構成を示す回路図。本発明の第４実施形態のトランス電源回路を示す回路図。実測値データを収集した負荷独立タイプの電源回路１の構成図。実測値データを収集した負荷独立タイプの電源回路２の構成図。実測値データを収集した並列・負荷共通タイプの電源回路１の構成図。実測値データを収集した並列・負荷共通タイプの電源回路２の構成図。図１８と図１９の電源回路の実測値データを示すグラフ。図２０と図２１の電源回路の実測値データを示すグラフ。従来の電源トランスと全波整流回路を備えた電源回路の構成図。従来の電源トランスと全波整流回路と電流制限抵抗を備えた電源回路の構成図。従来の電源トランスと全波整流回路と電流制限回路を備えた電源回路の構成図。

以下、本発明を実施するための形態について、図面を参照しながら説明する。

本発明のトランス電源回路１は、例えば電圧変動が大きな機械の休止中、稼働中における電源電圧変動（変動が＋１０％～＋２０％）や、高温・低温、電界・磁界の強い場所において、ＬＥＤ照明装置用のトランス電源をより安全に使用するために開発されたものである。このトランス電源回路１は、図１に示す磁束制御形トランス１０とその制御回路２０を備えて構成されている。

（磁束制御形トランスの構成）
図１は磁束制御形トランスの構成図、図２は磁束制御形トランスの略図である。本実施形態の磁束制御形トランス１０は、トロイダル型トランスであって、リング状のコア（鉄芯）からなる第１の磁気回路１１と、同じくリング状のコア（鉄芯）からなる第２の磁気回路１２を備えて構成されている。第１の磁気回路１１のコアと第２の磁気回路１２のコアは、透磁率が高い同じ材料の磁性体で同一形状に形成されており、第１の磁気回路１１のコア断面積Ｓ₁と第２の磁気回路１２のコア断面積Ｓ₂が等しく設定されている（Ｓ₁＝Ｓ₂）。したがって、第１の磁気回路１１と第２の磁気回路１２は、飽和磁束密度等、同一特性を有している。

第１の磁気回路１１と第２の磁気回路１２には、両者のコアの１次側に共通して銅線をＮ回巻き付けて巻回された１次入力巻線１３が設けられている。また、第１の磁気回路１１と第２の磁気回路１２には、両者のコアの２次側にそれぞれ銅線を巻き付けて巻回された２次出力巻線１４，１５が設けられている。第１の磁気回路１１の２次出力巻線１４の巻数Ｎ₁と第２の磁気回路１２の２次出力巻線１５の巻数Ｎ₂は等しい巻数に設定されている（Ｎ₁＝Ｎ₂）。したがって、この条件の磁束制御形トランス１０においては、入力電圧Ｖ_INに関係なく、第１の磁気回路１１の出力電流Ｉ₁と第２の磁気回路１２の出力電流Ｉ₁は等しくなる（Ｉ₁＝Ｉ₂）。

（磁束制御形トランスの原理説明）
前記のような構成において、１次入力巻線１３に電圧Ｖ_INを印加すると、第１の磁気回路１１に磁束Φ_1-1、第２の磁気回路１２に磁束Φ_1-2が発生するため励磁電流Ｉが流れる。

第２の磁気回路１２に巻回された２次出力巻線１５には、第２の磁気回路１２の磁束Φ_1-2に応じた電圧Ｖ₂が発生する。ここで第２の磁気回路１２の２次出力巻線１５に２次出力電流Ｉ₂が流れると、第２の磁気回路１２の１次入力巻線１３による磁束Φ_1-2とは逆向きの磁束Φ₂が発生する。これを打ち消すように１次入力巻線１３には電流が流れるが、第２の磁気回路１２の磁束Φ_1-2は減少して２次出力電圧Ｖ₂は低下する。このとき第１の磁気回路１１の磁束Φ_1-1は１次入力巻線１３の印加電圧と誘記電圧が平衡するため、第２の磁気回路１２の磁束Φ_1-2の減少相当分第１の磁気回路１１の２次出力電圧Ｖ₁ は増加する。

第１の磁気回路１１の２次出力巻線１４には、第１の磁気回路１１の磁束Φ_1-1に応じた電圧Ｖ₁が発生する。ここで第１の磁気回路１１の２次出力巻線１４に２次出力電流Ｉ₁が流れると、第１の磁気回路１１の１次入力巻線１３による磁束Φ_1-1とは逆向きの磁束Φ₁が発生する。これを打ち消すように１次入力巻線１３には電流が流れるが、第１の磁気回路１１の磁束Φ_1-1は減少して第１の磁気回路１１の出力電圧Ｖ₁は低下する。このとき第２の磁気回路１２の磁束Φ_1-2は１次入力巻線１３の印加電圧と誘起電圧が平衡するため、第１の磁気回路１１の磁束Φ_1-1の減少相当分第２の磁気回路１２の磁束Φ_1-2が増加して第２の磁気回路１２上に巻回された１次入力巻線１３と２次出力巻線１５の鎖交磁束が増加し、２次電圧Ｖ₂は増加する。

第２の磁気回路１２の２次出力巻線１５の負荷が減少し、２次出力電流Ｉ₂が減少すると、第２の磁気回路１２では１次入力巻線１３の磁束Φ_1-2に対して逆向きの磁束Φ₂が減少する。したがって、第２の磁気回路１２の磁束Φ_1-2が増加して、１次入力巻線１３と２次出力巻線１５の鎖交磁束が増加するので第２の磁気回路１２の２次出力電圧Ｖ₂は増加する。また、第１の磁気回路１１の２次出力巻線１４の電流Ｉ₁を減少させると、１次入力巻線１３の印加電圧Ｖ_INにより第１の磁気回路１１の磁束Φ_1-1が増加すると、第２の磁気回路１２に巻回された、１次入力巻線１３と２次出力巻線１５の鎖交磁束が減少し、第２の磁気回路１２の２次出力電圧Ｖ₂は低下する。

（磁束制御形トランスの実測値データ）
図３は前記構成からなる磁束制御形トランスの実測値データを示したもので、以下の条件の下、第１の磁気回路１１の２次出力電流Ｉ₁と第２の磁気回路１２の２次出力電流Ｉ₂を測定したところ、図３のグラフに示す結果となった。
Ｓ₁＝Ｓ₂
Ｎ₁＝Ｎ₂＝３６０^T
Ｖ_IN＝１００Ｖ
Ｖ₁＝Ｖ₂＝１５Ｖ
Ｓ₁：第１の磁気回路のコア断面積
Ｓ₂：第２の磁気回路のコア断面積
Ｎ₁：第１の磁気回路の２次出力巻線の巻数
Ｎ₂：第２の磁気回路の２次出力巻線の巻数
Ｖ_IN：１次入力巻線への印加電圧
Ｖ₁：第１の磁気回路の出力電圧
Ｖ₂：第２の磁気回路の出力電圧

図３のグラフから明らかなように、本実施形態の磁束制御形トランス１０の特徴として、第１の磁気回路１１の２次出力電流Ｉ₁と第２の磁気回路１２の２次出力電流Ｉ₂との間にＩ₁＝Ｉ₂の関係が成立することが判明した。

（磁束制御形トランスの制御回路）
図４は磁束制御形トランスの制御回路を示す構成図である。まず、図４において電流制限回路３０により制限電流Ｉ₁，Ｉ₂をＩ₁＞Ｉ₂に設定した場合、第１の制御回路２０－１の電圧Ｖ₁と第２の制御回路２０－２の電圧Ｖ₂はＶ₁＜Ｖ₂となり、第１の電流制限回路３０－１の両端電圧Ｖ₃と第２の電流制限回路３０－２の両端電圧Ｖ₄は、図５に示すようにＶ₃＜Ｖ₄となる。

次に、図４において電流制限回路３０により制限電流Ｉ₁，Ｉ₂をＩ₁＜Ｉ₂に設定した場合、第１の制御回路２０－１の電圧Ｖ₁と第２の制御回路２０－２の電圧Ｖ₂はＶ₁＞Ｖ₂となり、第１の電流制限回路３０－１の両端電圧Ｖ₃と第２の電流制限回路３０－２の両端電圧Ｖ₄は、図６に示すようにＶ₃＞Ｖ₄となる。ここで、第１の電流制限回路３０－１の損失はＶ₃×Ｉ₁、第２の電流制限回路３０－２の損失はＶ₄×Ｉ₂であり、電流制限回路３０の損失は、第１の電流制限回路３０－１の損失と第２の電流制限回路３０－２の損失の合計（Ｖ₃×Ｉ₁）＋（Ｖ₄×Ｉ₂）となる。しかし、図５、図６から電流制限回路３０の損失は、回路を流れる電流（設定電流値）が小さい方の電流制限回路の損失に左右され、損失が小さくならない。

また、図４において電流制限回路３０により制限電流Ｉ₁，Ｉ₂をＩ₁＝Ｉ₂に設定し、第１の電流制限回路３０－１の両端電圧Ｖ₃と第２の電流制限回路３０－２の両端電圧Ｖ₄がより小さくさらにＶ₃＝Ｖ₄となるように制限電流Ｉ₁，Ｉ₂を微調整すると、Ｖ₃とＶ₄は図７のようになり、電流制限回路３０の損失は小さくなる。しかし、この制御方法は、回路が不安定であるため、電源回路としては使用することができない。

そこで、図８に示すように、電流調整用の帰還抵抗として、第１の電流制限回路３０－１と並列に抵抗ｒ₁を接続し、第２の電流制限回路３０－２と並列にｒ₂を接続する。これにより、第１の制御回路２０－１に流れる電流はＩ₁＋Δｉ₁、第２の制御回路２０－２に流れる電流はＩ₂＋Δｉ₂となる。Ｉ₁，Ｉ₂は電流制限回路３０で一定値に制限されているため、第１の制御回路２０－１に流れる電流と第２の制御回路２０－２に流れる電流はΔｉ₁とΔｉ₂に左右される。ここで、Ｖ₃＞Ｖ₄ではΔｉ₁＞Δｉ₂となり、第１の制御回路２０－１の電流＞第２の制御回路２０－２の電流となるため、第１の制御回路２０－１は第２の制御回路２０－２の電流により制限されてＶ₃＜Ｖ₄となる。逆に、Ｖ₃＜Ｖ₄ではΔｉ₁＜Δｉ₂となり、第１の制御回路２０－１の電流＜第２の制御回路２０－２の電流となるため、第２の制御回路２０－２は第１の制御回路２０－１の電流により制限されてＶ₃＞Ｖ₄となる。

以上のことから、磁束制御形トランス１０において、図８のように電流制限回路３０（３０－１，３０－２）と並列に抵抗ｒ₁，ｒ₂を接続することにより、第１の制御回路２０－１と第２の制御回路２０－２の電流が相互に影響して、入力電圧の上昇に対して出力電圧の上昇を小さくすることができる。この結果、入力電圧の上昇（＋１０％～＋２０％）に対して電流制限回路３０の損失を小さくすることができ、電源回路全体の動作を安定させることができる。

（本発明の基本構成）
本発明の基本構成としては、例えば図９～１１に示す回路が考えられる。図９のトランス電源回路１Ａは、第１の磁気回路１１の出力と第２の磁気回路１２の出力をそれぞれ別の独立した負荷５０，５０に電力供給する負荷独立タイプの電源回路である。図１０のトランス電源回路１Ｂは、第１の磁気回路１１の出力と第２の磁気回路１２の出力を並列に接続して共通の負荷５０に電力供給する並列・負荷共通タイプの電源回路である。図１１のトランス電源回路１Ｃは、第１の磁気回路１１の出力と第２の磁気回路１２の出力を直列に接続して共通の負荷５０に電力供給する直列・負荷共通タイプの電源回路である。

（本発明の実施形態）
本発明の実施形態としては、例えば図１２～１７に示す構成が考えられる。図１２は本発明の第１実施形態のトランス電源回路を示す回路図である。図１２のトランス電源回路１－１は、磁束制御形トランス１０と第１の制御回路２０－１と第２の制御回路２０－２からなる。磁束制御形トランス１０は、入力端子１６を介して商用電源に接続され、商用電源から供給された入力電圧を定格電圧に変換し、第１の磁気回路１１と第２の磁気回路１２から出力する。

第１の制御回路２０－１は、第１の磁気回路１１の出力に接続されたブリッジ形整流回路４０－１と、ブリッジ形整流回路４０－１の出力に接続された第１の電流制限回路３０－１と、第１の電流制限回路３０－１に並列に接続された電流調整用抵抗４１を備えて構成されている。第２の制御回路２０－２は、第２の磁気回路１２の出力に接続されたブリッジ形整流回路４０－２と、ブリッジ形整流回路４０－２の出力に接続された第２の電流制限回路３０－２と、第２の電流制限回路３０－２に並列に接続された電流調整用抵抗４２を備えて構成されている。この第１の制御回路２０－１と第２の制御回路２０－２は、出力端子１７を介して、複数個のＬＥＤ５１，５１，…を直列に接続したＬＥＤランプ５２に接続されている。なお、電流調整用抵抗４１，４２は、電流制限回路３０（３０－１，３０－２）の両端電圧Ｖ₃とＶ₄を小さくし｜Ｖ₃－Ｖ₄｜の値が最小になるように、電流制限回路３０を構成する電流制限抵抗の１００倍程度の抵抗値を有する帰還抵抗である。

図１３は電流制限回路の構成を示す回路図である。電流制限回路３０は、バイアス抵抗３１と、電界効果トランジスタ（ＦＥＴ）３２と、トランジスタ３３と、電流制限抵抗３４を備えてなる。バイアス抵抗３１は、一端が逆流防止用のダイオード３５と過電圧防止用の抵抗３６を介してブリッジ形整流回路４０の出力端子Ｂに接続され、他端が電界効果トランジスタ３２のゲートに接続される。電界効果トランジスタ３２は、ドレインがＬＥＤランプの入力端子Ｃに接続され、ソースが電流制限抵抗３４の一端に接続される。トランジスタ３３は、ベースが電界効果トランジスタ３２のソースに接続され、コレクタがバイアス抵抗３１の他端に接続され、エミッタが電流制限抵抗３４の他端に接続される。なお、ツェナーダイオード３７はバイアス電圧を一定に保持するための素子、コンデンサ３８はバイアス電圧を直流に整流するための素子、抵抗３９はゲートリーク抵抗である。

この電流制限回路３０の構成によれば、バイアス抵抗３１からゲート・ソース間に電圧がかかると、電界効果トランジスタ３２がＯＮし、入力端子ＣからＬＥＤランプ５２に電流が流れて個々のＬＥＤ５１，５１，…が点灯する。また、電流制限抵抗３４に流れる電流が制限電流１Ａを超えると、ベースにバイアス電圧がかかりトランジスタ３３がＯＮし、コレクタ・エミッタ間に電流が流れる。これにより、ゲート・ソース間の電圧が遮断されて電界効果トランジスタ３２がＯＦＦし、ＬＥＤランプ５２に流れる電流が遮断される。この電界効果トランジスタ３２とトランジスタ３３のＯＮ／ＯＦＦ切替が高速で行われることにより、ＬＥＤランプ５２に定格を超える過電流が流れるのを阻止し、制限電流１Ａに維持することができる。

図１４は本発明の第２実施形態のトランス電源回路を示す回路図である。図１４の電源トランス１－２は、図１２のトランス電源回路１－１において、ブリッジ形整流回路４０の両端出力に、直流化する平滑回路６０が設けられたものである。平滑回路６０は、ブリッジ形整流回路４０の出力に接続された逆流防止用ダイオード６１と、電流制限抵抗６２と、平滑用コンデンサ６３と、逆流防止用ダイオード６１に並列に接続された放電用ダイオード６４を備えて構成され、図１４の波形図のようにＬＥＤ５１に流れる電流が最大電流の５％以下にならないようにする。

図１５は本発明の第３実施形態のトランス電源回路を示す回路図である。図１５の電源トランス１－３は、磁束制御形トランス１０を三相接続して第１の磁気回路１１と第２の磁気回路１２の２次出力巻線１４，１５をそれぞれ三相整流して一括制御するように構成されている。

図１６は磁束制御形トランスの三相接続構成を示す回路図である。図１６のように、磁束制御形トランス１０を三相接続する構成は、Ｕ相、Ｖ相、Ｗ相からなる三相交流電源に対し、Ｕ－Ｖ入力端子間、Ｖ－Ｗ入力端子間、Ｗ－Ｕ入力端子間にそれぞれ１次入力巻線１３を介して第１の磁気回路１１と第２の磁気回路１２が接続された、三相磁束制御形トランス回路７０が設けられている。また、第１の磁気回路１１の２次出力巻線１４と第２の磁気回路１２の２次出力巻線１５がそれぞれＵ－Ｖ出力端子、Ｖ－Ｗ出力端子、Ｗ－Ｕ出力端子を介してブリッジ形整流回路４０に接続された、三相全波整流回路８０が設けられている。

図１７は本発明の第４実施形態のトランス電源回路を示す回路図である。図１７の電源トランス１－４は、図１５のトランス電源回路１－３において、ブリッジ形整流回路４０からなる三相全波整流回路８０の両端出力に、直流化する平滑回路６０が設けられたものである。平滑回路６０は、図１４と同様に、ブリッジ形整流回路４０の出力に接続された逆流防止用ダイオード６１と、電流制限抵抗６２と、平滑用コンデンサ６３と、逆流防止用ダイオード６１に並列に接続された放電用ダイオード６４を備えて構成され、図１７の波形図のようにＬＥＤ５１に流れる電流の脈動分を低減することができる。

（電流制限回路の損失の比較）
図１８～２１は入力電圧に対する電流制限回路の損失を比較するために実測値データを収集した電源回路の構成図である。図１８は負荷独立タイプの電源回路において第２の磁気回路の出力２にのみ電流制限回路を設けたもの、図１９は負荷独立タイプの電源回路において第１の磁気回路の出力１と第２の磁気回路の出力２の両方に電流制限回路と並列に電流調整用抵抗を設けたものである。また、図２０は並列・負荷共通タイプの電源回路において第１の磁気回路の出力１と第２の磁気回路の出力２に共通の電流制限回路を設けたもの、図２１は並列０・負荷共通タイプの電源回路において第１の磁気回路の出力１と第２の磁気回路の出力２の両方に電流制限回路と並列に電流調整用抵抗を設けたものである。その実測値データは以下の表１のとおりである。また、その結果を図２２と図２３のグラフに示す。

図２２と図２３のグラフから明らかなように、電流制限回路と並列に電流調整用抵抗を設けた電源回路（図１９と図２１）は、電流調整用抵抗を設けていない電源回路（図１８と図２０）に比べて、入力電圧が上昇したときの電流制限回路の損失を小さく抑えることができることが判明した。

１：トランス電源回路
１０：磁束制御形トランス
１１：第１の磁気回路
１２：第２の磁気回路
１３：１次入力巻線
１４：第１の磁気回路の２次出力巻線
１５：第２の磁気回路の２次出力巻線
１６：入力端子
１７：出力端子
２０：制御回路
２０－１：第１の制御回路
２０－２：第２の制御回路
３０：電流制限回路
３０－１：第１の電流制限回路
３０－２：第２の電流制限回路
３１：バイアス抵抗
３２：電界効果トランジスタ
３３：トランジスタ
３４：電流制限抵抗
３５：逆流防止用ダイオード
３６：過電圧防止用抵抗
３７：定電圧保持用ツェナーダイオード
３８：整流用コンデンサ
３９：ゲートリーク抵抗
４０：ブリッジ形整流回路
４１：電流調整用抵抗
４２：電流調整用抵抗
５０：負荷
５１：ＬＥＤ
５２：ＬＥＤランプ
６０：平滑回路
６１：逆流防止用ダイオード
６２：電流制限抵抗
６３：平滑用コンデンサ
６４：放電用ダイオード
７０：三相磁束制御形トランス回路
８０：三相全波整流回路

Claims

磁束制御形トランスとその制御回路からなるトランス電源回路であって、
前記磁束制御形トランスは、
同一形状で同一特性を有する第１の磁気回路及び第２の磁気回路と、
前記第１の磁気回路及び前記第２の磁気回路に共通に巻回された１次入力巻線と、
前記第１の磁気回路及び前記第２の磁気回路にそれぞれ巻回された巻数が等しい２次出力巻線と、を備え、
前記制御回路は、
前記第１の磁気回路の出力に接続されたブリッジ形整流回路及び第１の電流制限回路と、
前記第１の電流制限回路に並列に接続された電流調整用抵抗と、
前記第２の磁気回路の出力に接続されたブリッジ形整流回路及び第２の電流制限回路と、
前記第２の電流制限回路に並列に接続された電流調整用抵抗と、を備えて構成されていることを特徴とするトランス電源回路。
前記ブリッジ形整流回路の両端出力に、直流化する平滑回路が設けられていることを特徴とする請求項１に記載のトランス電源回路。
前記磁束制御形トランスを三相接続して前記第１の磁気回路と前記第２の磁気回路の２次出力巻線をそれぞれ三相整流する三相全波整流回路が設けられていることを特徴とする請求項１に記載のトランス電源回路。
前記三相全波整流回路の両端出力に、直流化する平滑回路が設けられていることを特徴とする請求項３に記載のトランス電源回路。