JP7071986B2 - 時間依存ビジュアルデータを検出する画素回路 - Google Patents

Description

本発明は、光感知デバイス（photo-sensing device）を備える、時間依存ビジュアルデータ（time-dependent visual data）を検出する画素回路（pixel circuit）に関する。

本発明は、また、複数の画素回路を備えるビジョンセンサ（vision sensor）にも関する。

画像または映像処理システムにおいて、画像センサは、画像を再構築するために処理される視覚情報を取得する。

典型的な画像または映像処理システムは、フォトセンサのアレイまたはフォトアレイを備え、アレイの各フォトセンサは、フレームの各画素に対する視覚情報を取得する。

リアルタイムな人工視覚により適した他の画像または映像処理システムにおいて、以前に取得された視覚情報に対する視覚情報の変化を示すデータのみが処理される。このような画像または映像処理システムにおいて使用されるセンサは、画像またはフレームを提供せず、文献において、フレームのないビジョンセンサ（frame-free vision sensors）と呼ばれてきたことに留意できる。

国際公開第２００６／１２８３１５号には、時間依存ビジュアルデータを検出するフォトアレイが記述されている。フォトアレイは、セルまたは画素回路のアレイを備え、各セルは、セルにおける光強度を示す信号を生成するフォトセンサを備える。セルは、フォトセンサにより検出される光強度において変化が起きたときに、処理される出力データを生成するのみである。

特に、光強度における変化が起きたかどうかを判定するために、セルにおける光強度を示す信号が、スイッチトキャパシタ増幅器（switched capacitor amplifier）に供給され、スイッチトキャパシタ増幅器の出力における電圧が、閾値検出器に供給される。閾値検出器は、その入力における電圧が閾値を超えるときに、出力信号または画素イベントを生成するのみである。このように、この場合、閾値検出器は、出力信号形式のイベントを生成する。

出力信号（または画素イベント）がいったん生成されると、出力信号は、周辺通信回路に送られる。これらの周辺通信回路は、異なる画素回路からの信号のアービトレーション（arbitration）の後に、肯定応答信号（acknowledge signal）を画素回路に送り返す。肯定応答信号は、画素回路をリセットするために画素回路により使用され、これにより、新しいイベントサイクルに対する準備を整え、すなわち、新しいイベントを検出して、セルにおける光強度の新しい変化を示す新しい出力信号（または画素イベント）を生成する。

より詳細には、スイッチトキャパシタ増幅器は、フォトセンサにより生成される、セルにおける光強度を示す信号に関連して（as a function of）充電される２つのキャパシタを備える。イベントを検出した後、キャパシタの１つは、リセット信号により放電され、これにより、セルをリセットして、光強度における次の変化またはイベントを検出できるようにする。

このようなセルまたは画素回路の性能が良好である場合でも、画素回路をリセットするためには、周辺通信回路からの肯定応答信号が必要であり、このような信号の受信を待つことは、画素回路をリセットするのに遅延をもたらす。このように、出力信号が生成されてから、画素回路がリセットされるまで、ある情報が失われ得る。加えて、肯定応答信号を待つことにより導入される遅延は、周辺通信回路におけるデータまたはトラフィックの量により異なり得る。

本発明は、光強度における連続する変化の検出を向上することを可能にする画素回路を提供することを目的とする。

その目的のため、第１の態様によれば、本発明は、光強度を検出し、検出された光強度を示す信号を生成する光感知デバイスを備える、時間依存ビジュアルデータを検出する画素回路に関する。

本発明によれば、画素回路は、更に、
検出された光強度を示す信号を増幅し、増幅された信号を生成するよう構成される電圧増幅器であって、増幅された信号は、電圧増幅器の入力電圧オフセットをシフトする制御信号を考慮して生成される電圧増幅器と、
増幅された信号を、少なくとも１つの閾値と比較し、基準値と比較し、当該比較に基づいて、少なくとも１つの出力信号を生成するよう構成されるヒステリシス比較モジュール（hysteresis comparing module configured for comparing the amplified signal to at least one threshold value and to a reference value and for generating at least one output signal based on said comparison）と、
電圧増幅器の制御信号を、ヒステリシス比較モジュールにより生成される少なくとも１つの出力信号に基づいて生成するよう構成されるフィードバック制御モジュールと、を備える。

このように、電圧増幅器、ヒステリシス比較モジュールおよびフィードバック制御モジュールは、フィードバック制御モジュールにより生成される制御信号が、電圧増幅器の入力電圧オフセットに対する影響を有するように動作する。入力電圧オフセットは、このように修正され、すなわち、増大または減少され、電圧増幅器の出力における増幅された信号は、修正される（減少または増大される）。

このように、フィードバック制御モジュールにより生成される電圧増幅器の制御信号は、増幅された信号のレベルに影響を与える。

したがって、増幅された信号のレベルは、いかなる外部回路をも必要とせずに、画素回路自体により制御され得る。

結果として、画素回路は、外部回路により導入される補足的遅延なくリセットされ得、画素回路は、情報を失うことなく、新しいイベントを検出する準備が迅速に整う。

１つの特徴によれば、ヒステリシス比較モジュールは、増幅された信号が少なくとも１つの閾値（θｏ＋またはθｏ－のいずれか）を超える場合、少なくとも１つの出力を、アクティブ状態（チャージアップまたはチャージダウンのいずれか）に設定するよう構成される。

このように、増幅された信号が少なくとも１つの閾値を超えるような光強度のとき、少なくとも１つの出力がアクティブ状態に生成される。

他の特徴によれば、フィードバック制御モジュールは、少なくとも１つの出力がアクティブ状態のとき、増幅された信号が基準値に到達するように制御信号を修正するよう構成される。

このように、少なくとも１つの出力がアクティブ状態に生成されると、制御信号は修正される。

したがって、増幅された信号が、少なくとも１つの閾値を超えるとき、増幅された信号が、例えば０である基準レベルに到達するまで増大または減少されるように、制御信号がヒステリシス比較モジュールおよびフィードバック制御モジュールにより生成される。このときの画素回路は、リセットとみなすことができ、光強度における新しい変化を検出する準備が整う。

言い換えれば、いったんイベントが検出されると、すなわち、増幅された信号が少なくとも１つの閾値を超えるような光強度にいったんなると、画素回路は、初期時（またはリセット時）に戻され、その後、画素回路は、自律的な様式で、他のイベントを検出する準備が整う。

１つの特徴によれば、増幅された信号が第１の閾値を超える場合、または増幅された信号が第２の閾値を超える場合、アクティブ状態は、チャージアップ状態である。

このように、チャージアップ状態またはチャージダウン状態のいずれかは、増幅された信号が、例えば０である基準値に到達するまでそれぞれ減少または増大するように、制御信号を修正する。

少なくとも１つの出力は、電圧増幅器のゲインに依存して、チャージアップ状態またはチャージダウン状態であるアクティブ状態に設定されることに留意できる。

このように、電圧増幅器が正のゲインを有するとき、増幅された信号が第１の閾値を超える場合、アクティブ状態は、チャージアップ状態であり、電圧増幅器が負のゲインを有するとき、増幅された信号が第２の閾値を超える場合、アクティブ状態は、チャージダウン状態である。

他の特徴によれば、増幅された信号が第２の閾値を超える場合、または、増幅された信号が第１の閾値を超える場合、アクティブ状態は、チャージダウン状態である。

このように、チャージダウン状態またはチャージアップ状態のいずれかは、増幅された信号が、例えば０である基準値に到達するまでそれぞれ増大または減少するように、制御信号を修正する。

特に、電圧増幅器が正のゲインを有する場合、増幅された信号が第１の閾値を超える場合、アクティブ状態は、チャージダウン状態であり、電圧増幅器が負のゲインを有する場合、増幅された信号が第２の閾値を超える場合、アクティブ状態は、チャージダウン状態である。

したがって、２つのアクティブ状態（「チャージアップ状態」および「チャージダウン状態」）は、増幅された信号を基準値にする、すなわち、画素回路を、「リセット時」と呼ぶことができる開始時に戻す。

１つの特徴によれば、フィードバック制御モジュールは、少なくとも１つの出力信号に依存して充電されるキャパシタを備え、電圧増幅器の制御信号は、キャパシタの充電量に関連して生成される。

このように、制御信号のレベルは、キャパシタの充電量に依存し、電圧増幅器のオフセットは、キャパシタの充電量に依存する値によりシフトされる。

したがって、増幅器のゲインが高い領域は、出力信号に基づくキャパシタの充電量に関連してシフトされる。

特に、キャパシタは、少なくとも１つの出力がアクティブ状態のとき、チャージアップまたはチャージダウンされる。

ある特徴によれば、フィードバック制御モジュールは、少なくとも１つの出力信号によりアクティブにされる少なくとも１つの電流源を備え、キャパシタは、少なくとも１つの電流源により充電される。

このように、少なくとも１つの出力信号は、キャパシタの充電量の増大率または減少率を、少なくとも１つの電流源をアクティブおよび非アクティブにすることにより制御する。

１つの特徴によれば、電圧増幅器は、ダイオード接続される複数のトランジスタと追加トランジスタとによりそれぞれが形成される、少なくとも第１のトランジスタスタックおよび第２のトランジスタスタックを備え、第１のトランジスタスタックの追加トランジスタは、光強度を示す信号を受信し、増幅された信号は、第２のトランジスタスタックの追加トランジスタの端子から取り出される。

電圧増幅器の電圧ゲインは、スタックにおけるダイオードの数に依存することに留意できる。

この実施形態によれば、電圧増幅器の出力における増幅された信号は、ヒステリシス比較モジュールに送られるために、シングルエンドで取り出される。

出力をシングルエンドで取り出すことにより、増幅された信号は、第２のトランジスタスタックの追加トランジスタの端子における電圧に対応する。

他の特徴によれば、電圧増幅器は、ダイオード接続される複数のトランジスタと追加トランジスタとによりそれぞれが形成される、複数のトランジスタスタックを備え、第１のトランジスタスタックの追加トランジスタは、光強度を示す信号を受信し、増幅された信号は、第２のトランジスタスタックおよび第３のトランジスタスタックのそれぞれの追加トランジスタの端子から取り出される。

この実施形態によれば、電圧増幅器の出力における増幅された信号は、ヒステリシス比較モジュールに送られるために、差分で（in a differential way）取り出される。

出力を差分で取り出すことにより、増幅された信号は、第２のトランジスタスタックおよび第３のトランジスタスタックのそれぞれの追加トランジスタの端子における電圧差に対応する。

この特徴により、電圧増幅器の有効ゲインは、より高くなる。

１つの特徴によれば、光感知デバイスは、電流を生成するフォトダイオードと、電流を、検出された光強度を示す信号に変換する対数変換器（logarithmic converter）と、を備える。

１つの実施形態によれば、ヒステリシス比較モジュールは、少なくとも１つのヒステリシス比較器を備え、少なくとも１つの出力信号は、ヒステリシス比較器の出力に対応する。

このように、少なくとも１つのヒステリシス比較器は、増幅された信号を、少なくとも１つの閾値と比較し、増幅された信号のレベルが閾値を超える場合、少なくとも１つの出力信号は、アクティブ状態に設定される。アクティブ状態は、イベントが起こったこと、すなわち、光強度が、以前に検出された光強度に対して（with respect to）変化したことを示す。

他の実施形態によれば、ヒステリシス比較モジュールは、少なくとも１つのヒステリシス比較器と、論理モジュールと、を備え、少なくとも１つの出力信号は、論理モジュールの出力に対応する。

このように、ヒステリシス比較モジュールの出力は、少なくとも１つのヒステリシス比較器の出力に基づく。

１つの特徴によれば、ヒステリシス比較モジュールは、第１のヒステリシス比較器と第２のヒステリシス比較器とを備え、第１のヒステリシス比較器は、増幅された信号を第１の閾値と比較し、この比較に基づいて、増幅された信号のレベルが第１の閾値以上の場合、アクティブ状態の第１の出力信号を生成し、第２のヒステリシス比較器は、増幅された信号を第２の閾値と比較し、増幅された信号のレベルが第２の閾値以下の場合、アクティブ状態の第２の出力信号を生成する。

画素回路は、第１および第２の閾値に関して、光強度における変化を検出し、変化は、増幅された信号が２つの閾値の１つを超えるときに検出される。

したがって、増幅された信号が第１の閾値以下であり、第２の閾値以上であるとき、光強度における変化は検出されない。

１つの特徴によれば、フィードバック制御モジュールは、第１の出力信号および第２の出力信号に基づいてそれぞれがアクティブにされる２つの電流源を備える。

このように、閾値を超える、相対的光強度における変化が検出されたか否かに従って、電流源は、アクティブにされるか、またはされない。

１つの特徴によれば、電流源は、出力信号がアクティブ状態のとき、アクティブにされる。

したがって、イベント、または閾値を超える、光強度における相対的変化が検出されたとき、電流源は、キャパシタを徐々に充電するためにアクティブにされ、電圧増幅器の入力オフセットをシフトする。

第２の態様によれば、本発明は、本発明に係る、複数の画素回路を備えるビジョンセンサに関する。

フレームのないビジョンセンサの利点および特別な特徴は、画素回路と類似する。

本発明に係る、画素回路の概略ブロック図である。 第１の実施形態に係る、画素回路の概略図である。 実施形態に係る対数変換器の概略図である。 実施形態に係る対数変換器の概略図である。 図１および２の電圧増幅器の伝達関数を示す図である。 図１および２のヒステリシス比較器の出力を示す図である。 図１および２のヒステリシス比較器の出力を示す図である。

詳細説明

本発明の更なる他の独自性および利点は、非制限的な例で与えられる添付する図面を参照してなされる記述において明確になるであろう。

図１は、本発明に係る画素回路を概略的に例示する。

画素回路は、セルに対応し、複数の画素回路またはセルは、ビジョンセンサを形成するために、アレイまたはフォトアレイにグループ化される。

上記に記述したように、本発明に係る画素回路１は、時間依存ビジュアルデータを検出する。画素回路１は、画素回路１における光の強度を検出する光感知デバイス２を備える。光感知デバイス２は、更に、それが検出した光強度Ｖ_ｐｈを示す信号を生成する。

１つの実施形態によれば、光感知デバイス２は、電流Ｉ_ｐｈを生成するフォトダイオード２０を備える。電流Ｉ_ｐｈの値は、画素回路１における光強度に関連する。

記述された実施形態によれば、光感知デバイス２は、生成された電流Ｉ_ｐｈを、検出された光強度Ｖ_ｐｈを示す信号に変換する対数変換器２１を備える。

特に、対数変換器２１は、電流Ｉ_ｐｈを、検出された光強度Ｖ_ｐｈを示す信号に変換し、この電圧信号Ｖ_ｐｈのそれぞれの値は、電流Ｉ_ｐｈの値の対数に比例する。

対数変換器の回路の例は、図３ａおよび３ｂを参照して記述される。

画素回路１は、更に、電圧増幅器３を備える。電圧増幅器３は、入力３ａと、出力３ｂと、制御入力３ｃと、を備える。電圧増幅器３は、その入力３ａにおいて、光感知デバイス２により生成される、検出された光強度Ｖ_ｐｈを示す信号を受信し、その出力３ｂにおいて、増幅された信号Ｖ_ｏを生成する。

電圧増幅器３は、その制御入力３ｃにおいて、上記電圧増幅器３の入力電圧オフセットをシフトする制御信号Ｖ_ｑＤＣを受信する。

増幅された信号Ｖ_ｏは、制御信号Ｖ_ｑＤＣを考慮して生成される。

電圧増幅器３の伝達機能は、図４に示される。この図は、電圧増幅器３の入力Ｖ_ｐｈと出力Ｖ_ｏとの関係を示し、出力Ｖ_ｏは、単一出力（Ｖ_ｏ、ｎ）または差分出力（Ｖ_ｏ、ｎ－Ｖ_{ｏ、ｎ－１}）であり、ｎは、増幅器モジュール３の段を示す。

図４に示されるように、電圧増幅器３は、値ｆ（Ｖ_ｑＤＣ）の周辺に位置する領域に対応するゲインが高い第１の領域Ａと、ゲインのない２つの飽和領域Ｂ、Ｃと、を有する。

制御信号Ｖ_ｑＤＣの変動が、ゲインが高い領域ＡをＸ軸に沿ってシフトし、電圧増幅器３の入力における信号Ｖ_ｐｈを追尾する（track）。

出力３ｂにおける増幅された信号Ｖ_ｏは、ヒステリシス比較モジュール４に供給される。

ヒステリシス比較モジュール４は、増幅された信号Ｖ_ｏを、少なくとも１つの閾値θｏ＋、θｏ－と比較し、例えば０である基準値Ｖ_ｒｅｆと比較する。ヒステリシス比較モジュール４は、更に、上記比較に基づいて、少なくとも１つの出力信号Ｖ_ｏ１＋、Ｖ_ｏ１－を生成する。

図５ａおよび５ｂは、それぞれ、図１に示されるヒステリシス比較器４００、４０１の出力を、入力（増幅された信号Ｖ_ｏ）に関連して示す。

図５ａにおいて、増幅された信号Ｖ_ｏが第１の閾値θｏ＋に到達すると、出力信号は、（電圧増幅器３のゲインが正のとき）制御信号Ｖ_ｑＤＣが増大し、または（電圧増幅器３のゲインが負のとき）減少するような値となり、増幅された信号Ｖ_ｏを、基準値Ｖ_ｒｅｆ（この例では０）に到達するまでそれぞれ減少または増大させる。

増幅された信号Ｖ_ｏが第１の閾値θｏ＋に到達する前で、増幅された信号Ｖ_ｏが第１の閾値θｏ＋と基準値Ｖ_ｒｅｆとの間である間は、出力信号Ｖｏ＋は固定値であり、制御出力Ｖ_ｑＤＣは安定している。

増幅された信号Ｖ_ｏが第１の閾値θｏ＋に到達した後で、増幅された信号Ｖ_ｏが第１の閾値θｏ＋と基準値Ｖ_ｒｅｆとの間である間は、出力信号Ｖｏ＋はアクティブ状態であり、Ｖ_ｑＤＣをＶｏが基準値に到達するまで変化させる。

図５ｂは、図５ａと等価であるが、増幅された信号Ｖ_ｏを、第２の閾値θｏ－と比較するヒステリシス比較器４０１に関する。増幅された信号Ｖ_ｏが第２の閾値θｏ－と基準値Ｖ_ｒｅｆとの間である間（増幅された信号Ｖ_ｏが第２の閾値θｏ－に到達する前）は、出力信号Ｖｏ＋は固定値を有し、制御出力Ｖ_ｑＤＣは安定している。増幅された信号Ｖ_ｏが第２の閾値θｏ－に到達すると（増幅された信号Ｖ_ｏが第２の閾値θｏ－と基準値Ｖ_ｒｅｆとの間である間は）、出力信号Ｖｏ＋は、制御信号Ｖ_ｑＤＣが、（電圧増幅器３のゲインが正のとき）減少するように、または（電圧増幅器３のゲインが負のとき）増大するように、そして、増幅された信号が、基準値Ｖ_ｒｅｆに到達するまでそれぞれ増大または減少するような値である。

ヒステリシス比較モジュール４は、比較デバイス４０と、論理モジュール４１と、を備える。比較デバイス４０は、入力４０ａにおける増幅された信号Ｖ_ｏを、少なくとも１つの閾値θｏ＋、θｏ－と比較して、その出力４０ｂにおいて、比較の結果に基づいて、少なくとも１つの中間出力信号Ｖ_ｏ＋、Ｖ_ｏ－を生成する。論理モジュール４１は、比較デバイス４０の少なくとも１つの中間出力信号Ｖ_ｏ＋、Ｖ_ｏ－を受信し、少なくとも１つの出力信号Ｖ_ｏ１＋、Ｖ_ｏ１－を生成する。

論理モジュール４１は、更に、イベントが起きたこと、すなわち、画素回路１における光の強度が、所与の相対量だけ変化したことを示す、少なくとも１つのイベント信号ｅｖ＋、ｅｖ－を生成する。

画素回路の機能は、図２を参照して記述される。

図２により示される図は、図１により示されるブロック図を実現するための可能な実施形態に対応することに留意できる。このブロック図は、他の実施形態に従って実現され得る。

画素回路１は、更に、電圧増幅器３の制御信号Ｖ_ｑＤＣを生成するフィードバック制御モジュール５を備える。

フィードバック制御モジュール５は、その入力５ａにおいて、少なくとも１つの出力信号Ｖ_ｏ１＋、Ｖ_ｏ１－を受信して、その出力５ｂにおいて、制御信号Ｖ_ｑＤＣを生成する。制御信号Ｖ_ｑＤＣは、ヒステリシス比較モジュール４により生成される少なくとも１つの出力信号Ｖ_ｏ１＋、Ｖ_ｏ１－の値に基づいて、一定の率で変化させられるか、または一定に保たれる。

特に、制御信号Ｖ_ｑＤＣは、増幅された信号が少なくとも１つの閾値を超えるときに、Ｖ_ｑＤＣが、例えば、一定の率で増大または減少するように生成される。

画素回路における光の強度が閾値を超えて変化するとき（すなわち、イベントが起こるとき）は、増幅された信号は、閾値を超えることに留意できる。このような場合、制御信号Ｖ_ｑＤＣは、上記電圧増幅器３の入力電圧オフセットが、増幅された信号Ｖ_ｏを、例えばゼロの基準値にするために、シフトされるように修正される。

この実施形態において、制御信号Ｖ_ｑＤＣは、一定の率で修正される。増幅された信号Ｖ_ｏが基準値Ｖ_ｒｅｆに到達すると、ヒステリシス比較モジュール４は、その対応する出力Ｖ_ｏ＋、Ｖ_ｏ－；Ｖ_ｏ１＋、Ｖ_ｏ１－を、非アクティブ状態（「保持状態（hold state）」と命名される）に設定する。この非アクティブ状態または保持状態において、制御信号Ｖ_ｑＤＣは、（次のイベントまで）一定に保たれる。

１つの実施形態によれば、ヒステリシス比較モジュール４は、増幅された信号Ｖ_ｏが、上記少なくとも１つの閾値を超える場合、少なくとも１つの出力Ｖ_ｏ１＋、Ｖ_ｏ１－を、アクティブ状態に設定する。

逆に、増幅された信号が、少なくとも１つの閾値を超えない（すなわち、イベントは起きない）場合、非アクティブ状態の少なくとも１つの出力Ｖ_ｏ１＋、Ｖ_ｏ１－が生成される。

１つの実施形態によれば、ヒステリシス比較モジュール４は、増幅された信号Ｖ_ｏを、２つの閾値θｏ＋、θｏ－と比較する。

第１の閾値θｏ＋は、光の強度が変化したことを示す最小の正の値である。増幅された信号Ｖ_ｏが第１の閾値θｏ＋を超えると、すなわち、第１の閾値θｏ＋より大きくなると、ヒステリシス比較モジュール４は、事前に設定された相対量だけ、光強度が変化したとみなす。増幅された信号Ｖ_ｏの値が第１の閾値θｏ＋を超えないとき、すなわち、第１の閾値θｏ＋以下のとき、ヒステリシス比較モジュール４は、光の強度は、事前に設定された相対量だけ変化していないとみなす。

第２の閾値θｏ－は、事前に設定された相対量だけ、光の強度が変化したことを示す最小の負の値である。増幅された信号Ｖ_ｏが、第２の閾値θｏ－を超えるとき、すなわち、第２の閾値θｏ－より小さいとき、ヒステリシス比較モジュール４は、事前に設定された相対量だけ、光強度が変化したとみなす。増幅された信号Ｖ_ｏの値が第２の閾値θｏ－を超えないとき、すなわち、第２の閾値θｏ－以下のとき、ヒステリシス比較モジュール４は、事前に設定された相対量だけ光の強度は変化していないとみなす。

もちろん、他の実施形態によれば、ヒステリシス比較モジュールは、増幅された信号が、第１の閾値以上、または第２の閾値以下のいずれかのときに、光強度の変化が起きたとみなしてもよい。

記述された実施形態によれば、増幅された信号Ｖ_ｏは、光強度が、以前に検出された光強度に対して増大するときに、第１の閾値θｏ＋に到達することに留意できる。増幅された信号Ｖ_ｏは、光強度が、以前に検出された光強度に対して減少するときに、第２の閾値θｏ－に到達する。

もちろん、第１の閾値θｏ＋および第２の閾値θｏ－は、逆にして（inversely）使用してもよく、すなわち、第１の閾値を最小の正の値として、そして第２の閾値を最小の負の値として、使用してもよい。

１つの実施形態によれば、ヒステリシス比較モジュール４は、増幅された信号Ｖ_ｏを、第１の閾値θｏ＋と比較し、上記比較に基づいて、増幅された信号のレベルが第１の閾値θｏ＋以上の場合、アクティブ状態の第１の出力信号Ｖ_ｏ１＋を生成する第１のヒステリシス比較器４００を備える。

ヒステリシス比較モジュール４は、更に、増幅された信号を、第２の閾値θｏ－と比較し、増幅された信号のレベルが第２の閾値θｏ－以下の場合、アクティブ状態の第２の出力信号Ｖ_ｏ１－を生成する第２のヒステリシス比較器４０１を備える。

第１のヒステリシス比較器４００および第２のヒステリシス比較器４０１は、更に、増幅された信号Ｖ_ｏを、例えば０である基準値Ｖ_ｒｅｆと比較する。

記述された実施形態によれば、フィードバック制御モジュール５は、少なくとも１つの出力Ｖ_ｏ１＋、Ｖ_ｏ１－がアクティブ状態のとき、制御信号Ｖ_ｑＤＣを修正する。

このように、イベントが起きたとき、制御信号Ｖ_ｑＤＣは、電圧増幅器３のオフセットが修正されるように修正され、このように、増幅された信号Ｖ_ｏは、例えばゼロである基準値Ｖ_ｒｅｆに到達するように修正される。

フィードバック制御モジュール５は、少なくとも１つの出力信号Ｖ_ｏ１＋、Ｖ_ｏ１－に依存して充電されるキャパシタ５０を備える。

フィードバック制御モジュール５は、更に、ヒステリシス比較モジュール４から、少なくとも１つの出力信号Ｖ_ｏ１＋、Ｖ_ｏ１－を受信し、キャパシタ５０を、少なくとも１つの出力信号Ｖ_ｏ１＋、Ｖ_ｏ１－に関連して充電する充電ポンプデバイス５１を備える。

フィードバック制御モジュール５は、電圧増幅器３の制御信号Ｖ_ｑＤＣを、キャパシタ５０の充電量に関連して生成する。

図２は、第１の実施形態に係る画素回路１の概略図を例示する。

この図において、光感知デバイス２、電圧増幅器３、ヒステリシス比較モジュール４およびフィードバック制御モジュール５は、より詳細に例示される。

上記のように、光感知デバイス２は、共に接続されるフォトダイオード２０と対数変換器２１とを備える。

この実施形態によれば、フォトダイオード２０は、対数電圧変換器２１の入力２１ａに接続される。対数電圧変換器２１は、出力２１ｂにおける光強度Ｖ_ｐｈを示す信号を生成する。

対数電圧変換器２１は、並列に接続されるトランジスタ２１０と増幅器２１１とを備える。記述された実施形態によれば、トランジスタ２１０は、ＰＭＯＳトランジスタであり、そのドレイン２１０ｄおよびソース２１０ｓは、増幅器２１１の入力および出力のそれぞれに接続される。バイアス電圧Ｖｇｐ１は、トランジスタ２１０のゲート２１０ｇに印加される。

変換器のこの構造は、コンパクトであり、最適速度応答を提示する。

他の実施形態によれば、対数変換器２１の構造は、異なってもよい。図３ａおよび３ｂは、本発明に係る画素回路１において使用できる対数電圧変換器２１’、２１”の２つの例を示す。他の対数変換器を、画素回路において使用してもよい。

図３ａにおいて、トランジスタ２１０’は、ＮＭＯＳトランジスタであり、増幅器２１１’は、ゲート２１０ｇ’とソース２１０ｓ’との間に接続され、対数電圧変換器２１’の出力は、トランジスタ２１０’のゲート２１０ｇ’において取り出される。

図３ｂは、対数電圧変換器２１”の別の例を示す。この対数電圧変換器２１”は、図２に示される対数電圧変換器２１のように接続される、トランジスタ２１０”（この例では、ＰＭＯＳトランジスタ）と増幅器２１１”とを備える。加えて、図３ｂにより示される対数電圧変換器２１”は、カスケード接続される第２のトランジスタ２１２”と、ダイオード接続されるＭＯＳ２１３”のグループと、を備える。

この例において、第２のトランジスタ２１２”は、ＰＭＯＳトランジスタであり、そのソース２１２ｓ”は、第１のトランジスタ２１０”のソース２１０ｓ”に接続され、そのドレイン２１２ｄ”は、ダイオード接続されるＭＯＳ２１３”のグループに接続される。

この例において、ダイオード接続されるＭＯＳ２１３”のグループは、３つのＮＭＯＳトランジスタＭ_ｎ１、Ｍ_ｎ２、Ｍ_ｎ３を備え、対数電圧変換器２１”の出力Ｖ_ｐｈは、ダイオード接続されるＭＯＳ２１３”のグループの、第１のトランジスタＭ_ｎ１のゲートにおいて取り出される。

この対数電圧変換器２１”は、その入力において印加される信号の、より大きな増幅を提供する。

図２に戻って、示される実施形態に係る電圧増幅器３は、トランジスタの複数のスタック３０、３１、３２を備える。この例においては、電圧増幅器３は、３つのスタックを備える。しかしながら、トランジスタのスタック（トランジスタスタック）の数は、異なってもよい。

それぞれのトランジスタスタック３０、３１、３２は、ダイオード接続される複数のトランジスタＭ_ｐｉｊと追加トランジスタＭ_ｎｉｊとから形成され、ｉは、電圧増幅器３におけるスタックの順番を示すインデックスであり、ｊは、スタックにおけるトランジスタの順番を示すインデックスである。

このように、示される実施形態において、第１のトランジスタスタック３０は、ダイオード接続される３つのトランジスタＭ_ｐ11、Ｍ_ｐ12、Ｍ_ｐ13と、追加トランジスタＭ_ｎ14と、を備え、第２のトランジスタスタック３１は、ダイオード接続される３つのトランジスタＭ_ｐ21、Ｍ_ｐ22、Ｍ_ｐ23と、追加トランジスタＭ_ｎ24と、を備え、第３のトランジスタスタック３２は、ダイオード接続される３つのトランジスタＭ_ｐ31、Ｍ_ｐ32、Ｍ_ｐ33と、追加トランジスタＭ_ｎ34と、を備える。

もちろん、トランジスタスタックの数と、各スタックにおけるトランジスタの数と、は異なってもよい。

示される例において、ダイオード接続されるトランジスタＭ_ｐｉｊは、ＰＭＯＳトランジスタであり、追加トランジスタＭ_ｎｉｊは、ＮＭＯＳトランジスタである。しかしながら、電圧増幅器の他の構造において、ダイオード接続されるトランジスタがＰＭＯＳタイプであり、追加トランジスタがＮＭＯＳタイプであってもよく、または、すべてのトランジスタが、ＰＭＯＳもしくはＮＭＯＳであってもよい。

加えて、この例において、すべてのトランジスタスタックの構造は、類似している。しかしながら、他の（記述されず、示されない）実施形態において、各スタックの構造は、異なってもよく、すなわち、あるスタックは、多数のトランジスタを有し、または、他のスタックとは異なるタイプのトランジスタを有してもよい。

示される例において、光強度Ｖ_ｐｈを示す信号は、第１のトランジスタスタック３０の追加トランジスタＭ_ｎ１4のゲートに印加される。

電圧増幅器３は、その出力において、増幅された信号Ｖ_ｏを生成する。この実施形態において、増幅された信号Ｖ_ｏは、第２および第３のトランジスタスタック３１、３２の追加トランジスタＭ_ｎ24、Ｍ_ｎ34のドレインにおいて、差分で（differentially）取り出される。

他の（図には示されない）実施形態によれば、電圧増幅器出力は、シングルエンドであってよい。この場合、増幅された信号は、追加トランジスタのドレインにおいて取り出される。

示される例において、正の電源Ｖ_ＤＤが、トランジスタスタック３０、３１、３２に印加され、特に、各トランジスタスタック３０、３１、３２の第１のトランジスタＭ_ｐｉ1に印加される。

電圧増幅器３ａの制御入力３ｃは、この例において、第１のトランジスタスタック３０の追加トランジスタＭ_ｎ１4のソースに対応する。制御信号Ｖ_ｑＤＣは、制御入力３ｃに印加される。

上記のように、制御信号Ｖ_ｑＤＣは、電圧増幅器３の入力電圧オフセットをシフトする。このように、増幅された信号Ｖ_ｏは、出力３ｂにおいて、入力３ａにおける信号（検出された光強度Ｖ_ｐｈを示す信号）と、制御入力３ｃにおける制御信号Ｖ_ｑＤＣと、に関連して生成される。

第２および第３の制御スタック３１、３２の追加トランジスタＭ_ｎｉ4のソースは、電圧Ｖ_ｑに接続される。電圧Ｖ_ｑは、すべての画素が設定される、共通低インピーダンス基準電圧Ｖ_ｑである。

増幅された信号Ｖ_ｏは、ヒステリシス比較モジュール４の入力４ａに印加される。この実施形態において、ヒステリシス比較モジュール４は、第１の出力信号Ｖ_ｏ１＋および第２の出力信号Ｖ_ｏ１－を生成する。

記述された実施形態において、ヒステリシス比較モジュール４は、ヒステリシス比較器４０を備える。ヒステリシス比較モジュール４の入力４ａは、ヒステリシス比較器４０の入力に対応する。

ヒステリシス比較器４０は、増幅された信号Ｖ_ｏを、第１の閾値θｏ＋と比較する。この比較に基づいて、ヒステリシス比較器４０は、第１の中間出力信号Ｖ_ｏ＋を生成する。この実施形態において、第１の中間出力信号Ｖ_ｏ＋は、ヒステリシス比較モジュール４の第１の出力Ｖ_ｏ１＋に対応する。

ヒステリシス比較器４０は、更に、増幅された信号Ｖ_ｏを、第２の閾値θｏ－と比較する。この比較に基づいて、ヒステリシス比較器４０は、第２の中間出力信号Ｖ_ｏ－を生成する。この実施形態において、第２の中間出力信号Ｖ_ｏ－は、ヒステリシス比較モジュール４の第２の出力Ｖ_ｏ１－に対応する。

ヒステリシス比較器４０は、増幅された信号のレベルが第１の閾値θｏ＋以上の場合、第１の出力信号Ｖ_ｏ＋（または、第１の中間出力信号Ｖ_ｏ１＋）をアクティブ状態に設定する。

加えて、ヒステリシス比較器４０は、増幅された信号のレベルが第２の閾値θｏ－以下の場合、第２の出力信号Ｖ_ｏ－（または、第２の中間出力信号Ｖ_ｏ１－）をアクティブ状態に設定する。

ヒステリシス比較器４０は、図１に示されるような２つのヒステリシス比較器４００、４０１と等価であることに留意できる。

記述された実施形態によれば、ヒステリシス比較モジュール４は、更に、論理モジュール４１を備える。論理モジュール４１は、２つの入力４１ａ、４１ｂおよび２つの出力４１ｃ、４１ｄを備える。

ヒステリシス比較器４０の第１の中間出力信号Ｖ_ｏ１＋および第２の中間出力信号Ｖ_ｏ１－（この実施形態において、ヒステリシス比較モジュール４の第１の出力Ｖ_ｏ＋および第２の出力Ｖ_ｏ－にそれぞれ対応する）は、論理モジュール４１の第１の入力４１ａおよび第２の入力４１ｂのそれぞれに印加される。論理モジュール４１は、第１の出力信号Ｖ_ｏ＋がアクティブ状態の場合、第１のイベント信号ｅｖ＋を生成し、第２の出力信号Ｖ_ｏ－がアクティブ状態の場合、第２のイベント信号ｅｖ－を生成する。

例えば、第１のイベント信号ｅｖ＋および第２のイベント信号ｅｖ－は、インパルスである。このように、インパルスは、増幅された信号Ｖ_ｏが、第１の閾値θｏ＋または第２の閾値θｏ－を超えるときに生成される。

第１のイベント信号ｅｖ＋および第２のイベント信号ｅｖ－は、周辺通信回路に送信される。

他の実施形態（図により示されない）によれば、論理モジュールは、ヒステリシス比較モジュールの第１の出力信号および第２の出力信号を生成する。これらの出力信号は、ヒステリシス比較器の出力に基づいて、論理モジュールにより生成される。

この実施形態に係るフィードバック制御モジュール５は、充電ポンプモジュール５１を備える。記載された実施形態において、充電ポンプモジュール５１は、２つの電流源５１ａ、５１ｂを備える。第１の電流源５１ａは、ヒステリシス比較モジュール４により生成される第１の出力信号Ｖ_ｏ１＋を受信する。第２の電流源５１ｂは、ヒステリシス比較モジュール４により生成される第２の出力信号Ｖ_ｏ１－を受信する。

１つの実施形態によれば、第１の電流源５１ａは、ＰＭＯＳトランジスタ５１０を備え、第２の電流源５１ｂは、ＮＭＯＳトランジスタ５１１を備える。

ＰＭＯＳトランジスタ５１０は、一定のゲート電圧Ｖ_ｐｃｈによりバイアスがかけられ、信号Ｖｏ１＋によりアクティブにされ、ＮＭＯＳトランジスタ５１１は、一定のゲート電圧Ｖ_ｎｃｈによりバイアスがかけられ、信号Ｖｏ１－によりアクティブにされる。バイアスＶ_ｐｃｈおよびＶ_ｎｃｈは、保持キャパシタ５０のチャージアップ率およびチャージダウン率を設定する。

もちろん、第１および第２の電流源は、異なるタイプのトランジスタを備えてもよい。代替として、第１および第２の電流源は、同じ機能を行う、異なる構造を備えてもよい。

記述された実施形態において、第１の出力信号Ｖ_ｏ１＋は、ＰＭＯＳトランジスタ５１０のソース５１０ｓに印加され、第２の出力信号Ｖ_ｏ１－は、ＮＭＯＳトランジスタ５１１のソースに５１１ｓ印加される。

ＰＭＯＳトランジスタ５１０のドレインは、ＮＭＯＳトランジスタ５１１のドレイン５１１ｄに接続され、両トランジスタ５１０、５１１のドレイン５１０ｄ、５１１ｄは、キャパシタ５０の第１の端子５０ａに接続される。キャパシタ５０の第２の端子５０ｂは、基準電力電圧に接続される。

第１の電流源５１ａは、第１の出力信号Ｖ_ｏ１＋によりアクティブにされ、第２の電流源５１ｂは、第２の出力信号Ｖ_ｏ１－によりアクティブにされる。

このように、第１の出力信号Ｖ_ｏ１＋がアクティブ状態のとき、第１の電流源５１ａは、アクティブにされる。

同様に、第２の出力信号Ｖ_ｏ１－がアクティブ状態のとき、第２の電流源５１ｂは、アクティブにされる。

保持キャパシタ５０により蓄積される電圧は、ヒステリシス比較モジュール４からの出力信号Ｖ_ｏ１＋、Ｖ_ｏ１－の状態に依存する。

キャパシタ５０は、電流源５１ａ、５１ｂの１つによりチャージアップまたはチャージダウンされる。

出力信号Ｖ_ｏ１＋、Ｖ_ｏ１－のいずれかの状態が保持状態のとき、保持キャパシタ５０における電圧は、一定のままである。状態がチャージアップ状態のとき、保持キャパシタ５０における電圧は、例えば、一定の率で増大する。保持キャパシタ５０は、第１の電流源５１ａから来る、正の充電電流により充電される。状態がチャージダウン状態のとき、保持キャパシタ５０は、第２の電流源５１ｂから来る、負の電流により放電される。

増幅された信号Ｖ_ｏが、閾値θｏ＋、θｏ－の１つを超えない場合、出力信号は保持状態であることに留意できる。

光が、第１の閾値θｏ＋に到達するように増大する場合、第１の電流源５０ａは、アクティブ（チャージアップ状態）にされ、保持キャパシタにおける電圧（Ｖ_ｑＤＣ）を、一定の速度で増大させる。これは、増幅された信号Ｖ_ｏを、基準値（Ｖ_ｒｅｆ）に到達するまで下げさせる。この時点で、「保持状態」に戻る（the 'hold state' is returned to）。対称的な行動（Symmetric behavior）が、光が減少するときに起こり、出力信号をチャージダウン状態にさせる。

フィードバック制御モジュール５は、更に、キャパシタ５０と、電圧増幅器３の制御信号Ｖ_ｑＤＣを生成する出力５ｃと、の間に接続される増幅器５２を備える。

画素回路１がリセットされると、すなわち、増幅された信号Ｖ_ｏが、例えば０である基準値に到達し、光強度が画素回路１において増大すると、光強度Ｖ_ｐｈを示す信号は、増大する。

このように、記述された実施形態において、増幅された信号Ｖ_ｏに対応する、ヒステリシス比較器４０の差分入力は、徐々に減少する。ヒステリシス比較器４０の増幅された信号Ｖ_ｏまたは差分入力が、第１の閾値θｏ＋に到達する場合、ヒステリシス比較器４０は、第１の出力信号Ｖ_ｏ１＋をアクティブ状態に設定する。

記述された実施形態において、増幅器モジュール３は、ダイオードの奇数個のスタックを有する。増幅器モジュール３が、偶数個のスタックを有する場合、各スタックは、電圧を反転するので、増幅された信号は、反対になることに留意されたい。

第１の出力信号Ｖ_ｏ＋、Ｖ_ｏ１＋は、アクティブ状態であるので、第１の電流源５１ａは、アクティブにされる。記述された実施形態において、ＰＭＯＳトランジスタ５１０は、電圧Ｖ_ｏ１＋によりアクティブにされる。キャパシタ５０は充電され、制御信号Ｖ_ｑＤＣは徐々に増大する。

制御信号Ｖ_ｑＤＣにおける増大は、電圧増幅器３の入力ＤＣオフセットを徐々に増大させ、それは、増幅された信号Ｖ_ｏが、基準値（例えば、ゼロ）を超えるまで、徐々に減少することを意味する。このとき、ヒステリシス比較器４０は、第１の出力信号Ｖ_ｏ＋を、低または非アクティブ状態に設定する。

第１の出力信号Ｖ_ｏ＋が、低または非アクティブ状態のとき、第１の電流源５１ａは、もはやアクティブにはされず、キャパシタ５０は、その充電レベルを、増幅された信号Ｖ_ｏが、第１の閾値θｏ＋または第２の閾値θｏ－のいずれかに到達するまで維持することに留意できる。

光強度が画素回路１において減少する場合、光強度Ｖ_ｐｈを示す信号は、減少する。このように、ヒステリシス比較器４０の差分入力または増幅された信号Ｖ_ｏは、徐々に増大する。ヒステリシス比較器４０の増幅された信号Ｖ_ｏまたは差分入力が第２の閾値θｏ－に到達する場合、ヒステリシス比較器４０は、第２の出力Ｖ_ｏ－、Ｖ_ｏ１－をアクティブ状態に設定する。

第２の出力信号Ｖ_ｏ－、Ｖ_ｏ１－がアクティブ状態のとき、第２の電流源５１ｂは、アクティブにされる。記述された実施形態において、ＮＭＯＳトランジスタ５１１は、電圧Ｖ_ｏ１－によりアクティブにされる。このように、キャパシタ５０は、充電され、制御信号Ｖ_ｑＤＣは、徐々に減少する。

減少する制御信号Ｖ_ｑＤＣは、電圧増幅器３の入力ＤＣオフセットを徐々に減少させ、これは、増幅された信号Ｖ_ｏが、基準値（例えば、ゼロ）を超えるまで、徐々に増大することを意味する。このとき、ヒステリシス比較器４０は、第２の出力信号Ｖ_ｏ＋を、低または非アクティブ状態に設定する。

第２の出力信号Ｖ_ｏ－が低または非アクティブ状態のとき、第２の電流源５１ｂは、もはやアクティブにされることはなく、キャパシタ５０は、増幅された信号Ｖ_ｏが、第１の閾値θｏ＋または第２の閾値θｏ－のいずれかに到達するまで、その充電レベルを維持することに留意できる。

フィードバック制御モジュール５のＰＭＯＳ５１０およびＮＭＯＳ５１１トランジスタのゲート電圧Ｖ_ｐｃｈ、Ｖ_ｎｃｈは、複数の画素回路により共有され得るバイアス回路により、所定の値に設定されることに留意できる。

Claims (15)

1. 光強度を検出し、前記検出された光強度を示す信号を生成する光感知デバイスを備える、時間依存ビジュアルデータを検出する画素回路であって、
   前記画素回路は、更に、
   前記検出された光強度（Ｖ_ｐｈ）を示す前記信号を増幅し、増幅された信号（Ｖ_ｏ）を生成するよう構成される電圧増幅器（３）であって、前記増幅された信号は、前記電圧増幅器の入力電圧オフセットをシフトする制御信号（Ｖ_ｑＤＣ）を考慮して生成される電圧増幅器（３）と、
   前記増幅された信号（Ｖ_ｏ）を、１組の閾値（θｏ＋、θｏ－）のうちの少なくとも１つの閾値と比較し、基準値（Ｖ_ｒｅｆ）と比較し、前記比較に基づいて、２組の出力信号（Ｖ_ｏ＋、Ｖ_ｏ－；Ｖ_ｏ１＋、Ｖ_ｏ１－）のうちの少なくとも１組の出力信号のうちの少なくとも１つの出力信号を生成するよう構成されるヒステリシス比較モジュール（４）と、
   前記ヒステリシス比較モジュールにより生成される前記少なくとも１つの出力信号に基づいて、前記電圧増幅器（３）の前記制御信号（Ｖ_ｑＤＣ）を生成するよう構成されるフィードバック制御モジュールと、を備えることを特徴とする、画素回路。
2. 前記ヒステリシス比較モジュール（４）は、前記増幅された信号が前記少なくとも１つの閾値（θｏ＋、θｏ－）を超える場合、前記２組の出力信号（Ｖ_ｏ＋、Ｖ_ｏ－；Ｖ_ｏ１＋、Ｖ_ｏ１－）のうちの少なくとも１組の出力信号のうちの少なくとも１つの出力信号をアクティブ状態に設定するよう構成される、請求項１に記載の画素回路。
3. 前記フィードバック制御モジュールは、前記２組の出力信号（Ｖ_ｏ＋、Ｖ_ｏ－；Ｖ_ｏ１＋、Ｖ_ｏ１－）のうちの少なくとも１組の出力信号のうちの少なくとも１つの出力信号がアクティブ状態のとき、前記増幅された信号（Ｖ_ｏ）が前記基準値（Ｖ_ｒｅｆ）に到達するように、前記制御信号（Ｖ_ｑＤＣ）を修正するよう構成される、請求項２に記載の画素回路。
4. 前記増幅された信号（Ｖ_ｏ）が第１の閾値（θｏ＋）を超える場合、または前記増幅された信号（Ｖ_ｏ）が第２の閾値（θｏ－）を超える場合、前記アクティブ状態は、チャージアップ状態である、請求項２または３に記載の画素回路。
5. 前記増幅された信号（Ｖ_ｏ）が第２の閾値（θｏ－）を超える場合、または前記増幅された信号（Ｖ_ｏ）が、第１の閾値（θｏ＋）を超える場合、前記アクティブ状態は、チャージダウン状態である、請求項２～４のいずれか一項に記載の画素回路。
6. 前記フィードバック制御モジュール（５）は、前記２組の出力信号（Ｖ_ｏ＋、Ｖ_ｏ－；Ｖ_ｏ１＋、Ｖ_ｏ１－）のうちの少なくとも１組の出力信号のうちの少なくとも１つの出力信号に依存して充電されるキャパシタ（５０）を備え、
   前記電圧増幅器（３）の前記制御信号（Ｖ_ｑＤＣ）は、前記キャパシタ（５０）の充電量に関連して生成される、請求項１～５のいずれか一項に記載の画素回路。
7. 前記フィードバック制御モジュールは、前記２組の出力信号（Ｖ_ｏ＋、Ｖ_ｏ－；Ｖ_ｏ１＋、Ｖ_ｏ１－）のうちの少なくとも１組の出力信号のうちの少なくとも１つの出力信号によりアクティブにされる少なくとも１つの電流源（５１ａ、５１ｂ）を備え、
   前記キャパシタ（５０）は、前記少なくとも１つの電流源（５１ａ、５１ｂ）により充電される、請求項６に記載の画素回路。
8. 前記電圧増幅器（３）は、ダイオード接続される複数のトランジスタ（Ｍ_ｐｉｊ）と追加トランジスタ（Ｍ_ｎｉｊ）とによりそれぞれが形成される、少なくとも第１のトランジスタスタック（３０）および第２のトランジスタスタック（３１）を備え、
   前記第１のトランジスタスタック（３０）の前記追加トランジスタ（Ｍ_ｎｉｊ）は、前記光強度（Ｖ_ｐｈ）を示す前記信号を受信し、
   前記増幅された信号（Ｖ_ｏ）は、前記第２のトランジスタスタック（３１）の前記追加トランジスタ（Ｍ_ｎｉｊ）の端子から取り出される、請求項１～７のいずれか一項に記載の画素回路。
9. 前記電圧増幅器（３）は、ダイオード接続される複数のトランジスタ（Ｍ_ｐｉｊ）と追加トランジスタ（Ｍ_ｎｉｊ）とによりそれぞれが形成される、複数のトランジスタスタック（３０、３１、３２）を備え、
   第１のトランジスタスタック（３０）の前記追加トランジスタ（Ｍ_ｎｉｊ）は、前記光強度（Ｖ_ｐｈ）を示す前記信号を受信し、
   前記増幅された信号（Ｖ_ｏ）は、第２のトランジスタスタック（３１）および第３のトランジスタスタック（３２）のそれぞれの前記追加トランジスタ（Ｍ_ｎｉｊ）の端子から取り出される、請求項１～７のいずれか一項に記載の画素回路。
10. 前記光感知デバイス（２）は、電流（Ｉ_ｐｈ）を生成するフォトダイオード（２０）と、前記電流（Ｉ_ｐｈ）を、前記検出された光強度（Ｖ_ｐｈ）を示す前記信号に変換するよう構成される対数変換器（２１）と、を備える、請求項１～９のいずれか一項に記載の画素回路。
11. 前記ヒステリシス比較モジュール（４）は、少なくとも１つのヒステリシス比較器（４００、４０１；４０）を備え、
    前記少なくとも１つの出力信号（Ｖ_ｏ＋、Ｖ_ｏ－）は、前記ヒステリシス比較器の出力に対応する、請求項１～１０のいずれか一項に記載の画素回路。
12. 前記ヒステリシス比較モジュール（４）は、少なくとも１つのヒステリシス比較器（４００、４０１）と、論理モジュール（４１）と、を備え、
    前記少なくとも１つの出力信号（Ｖ_ｏ＋、Ｖ_ｏ－）は、前記論理モジュール（４１）の出力に対応する、請求項１～１０のいずれか一項に記載の画素回路。
13. 前記ヒステリシス比較モジュール（４）は、第１のヒステリシス比較器（４００）と第２のヒステリシス比較器（４０１）とを備え、
    前記第１のヒステリシス比較器は、前記増幅された信号（Ｖ_ｏ）を第１の閾値（θｏ＋）と比較し、前記比較に基づいて、前記増幅された信号のレベルが前記第１の閾値（θｏ＋）以上の場合、アクティブ状態の第１の出力信号（Ｖ_ｏ ＋）または第１の出力信号（Ｖ _ｏ１ ＋）を生成するよう構成され、
    前記第２のヒステリシス比較器（４０１）は、前記増幅された信号（Ｖ_ｏ）を第２の閾値（θｏ－）と比較し、前記増幅された信号（Ｖ_ｏ）のレベルが前記第２の閾値（θｏ－）以下の場合、アクティブ状態の第２の出力信号（Ｖ_ｏ －）または第２の出力信号（Ｖ _ｏ１ －）を生成するよう構成される、請求項１～１２のいずれか一項に記載の画素回路。
14. 前記フィードバック制御モジュール（５）は、前記第１の出力信号（Ｖ_ｏ１＋）および前記第２の出力信号（Ｖ_ｏ１－）に基づいてそれぞれがアクティブにされる２つの電流源（５１ａ、５１ｂ）を備える、請求項１３に記載の画素回路。
15. 請求項１～１４のいずれか一項に記載の複数の画素回路（１）を備える、ビジョンセンサ。

Images