JP7063677B2 - 整流回路 - Google Patents

整流回路 Download PDF

Info

Publication number
JP7063677B2
JP7063677B2 JP2018065144A JP2018065144A JP7063677B2 JP 7063677 B2 JP7063677 B2 JP 7063677B2 JP 2018065144 A JP2018065144 A JP 2018065144A JP 2018065144 A JP2018065144 A JP 2018065144A JP 7063677 B2 JP7063677 B2 JP 7063677B2
Authority
JP
Japan
Prior art keywords
mos transistor
terminal
rectifier circuit
transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018065144A
Other languages
English (en)
Other versions
JP2018174696A (ja
Inventor
敬 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of JP2018174696A publication Critical patent/JP2018174696A/ja
Application granted granted Critical
Publication of JP7063677B2 publication Critical patent/JP7063677B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/2173—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a biphase or polyphase circuit arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Description

本発明は、交流信号を整流して直流信号を得る整流回路に関する。
パッシブ型のＲＦＩＤ（Radio Frequency Identifier）タグにおいてアンテナで受信する高周波微弱信号から直流電力を取り出したり、機械・電気結合系を利用して微弱な振動エネルギーなどの機械的エネルギーを交流電力に変換した後に直流電力に変換したりする回路として、交流信号を直流信号に電力変換する整流回路が用いられている。
このような整流回路として、差動動作により交流信号を全波整流して直流信号に変換し、負荷に供給するＣＭＯＳ整流回路が用いられている。ＣＭＯＳ整流回路では、例えばＮチャネル型ＭＯＳトランジスタ及びＰチャネル型ＭＯＳトランジスタによりＣＭＯＳ構成された第１の半波整流回路と第２の半波整流回路とを並列に接続し、差動入力される交流信号によって互いに逆相で動作させることにより、全体として全波整流回路を構成している。各ＭＯＳトランジスタは、スイッチを構成しており、ソース電極あるいはドレイン電極に印加される交流信号とは逆相の交流信号節点にゲート電極が交流的に接続されている。
かかるＣＭＯＳ整流回路では、各ＭＯＳトランジスタのゲート電極が逆相の交流信号節点と接続されているため、スイッチ回路の順方向動作時のＯＮ電圧及びＯＮ抵抗を低減するとともに、逆方向のリーク電流を低減することができる。しかし、入力される交流電力が大きくなり、出力される直流電圧も大きくなると、各ＭＯＳトランジスタの過剰なゲート電極直流バイアスにより、逆方向動作時のリーク電流が増大し、電力変換の効率が減少する。
そこで、高効率な電力変換を実現するため、各ＭＯＳトランジスタのゲート電極と逆相の交流信号節点との間の接続ラインにこれらを交流的に接続し且つ直流的に遮断するための容量を挿入するとともに、抵抗素子を介して各ＭＯＳトランジスタのゲート電極と直流端子とを接続した整流回路が提案されている（例えば、特許文献１）。このような構成とすることで、各ＭＯＳトランジスタのゲート電極に直流電流が重畳された交流信号（直流電流に交流成分が重畳された信号）が供給される。
特開２００８－１１５８４号公報
特許文献１の整流回路では、各ＭＯＳトランジスタのゲート電極の直流バイアス電位を交流信号節点の直流電位とは独立して設定することが可能である。このため、直流バイアス電圧を用途に応じて設定することができ、高効率な電力変換特性の適用範囲を調整することが可能である。
しかし、かかる構成の整流回路では、ゲート電極と直流端子との間に接続された抵抗素子において電力の損失が生じるため、当該抵抗素子は高抵抗で且つ寄生容量が小さくなければならない。そこで、抵抗素子の代わりに高抵抗のトランジスタを接続することが考えられるが、その場合、交流信号によって抵抗値が変動するため、各ＭＯＳトランジスタのゲート電極に安定した直流的バイアス電圧を与えることができない。このため、結果として整流器の効率を低下させてしまうという問題があった。
本発明は上記問題点に鑑みてなされたものであり、高い変換効率で電力変換を行うことが可能な整流回路を提供することを目的とする。
本発明に係る整流回路は、流信号を直流信号に変換して出力する整流回路であって、直列接続された第１チャネル型の第１ＭＯＳトランジスタ及び前記第１チャネル型とは反対チャネル型の第２チャネル型の第２ＭＯＳトランジスタを含み、前記交流信号を半波整流して前記直流信号を生成する第１の半波整流回路と、直列接続された前記第１チャネル型の第３ＭＯＳトランジスタ及び前記第２チャネル型の第４ＭＯＳトランジスタを含み、前記交流信号の逆相信号の入力を受け、前記逆相信号を半波整流して前記直流信号を生成する第２の半波整流回路と、前記第１ＭＯＳトランジスタ、前記第２ＭＯＳトランジスタ、前記第３ＭＯＳトランジスタ及び前記第４ＭＯＳトランジスタのボディ電位を設定するボディ電位設定回路と、直流入力端子及び直流出力端子と、を有し、前記ボディ電位設定回路は、前記第１ＭＯＳトランジスタのボディ及び前記第３ＭＯＳトランジスタのボディを接続する第１の接続点と前記直流出力端子との間に接続された第１抵抗と、前記第１の接続点と前記直流入力端子との間に接続された第２抵抗と、前記第２ＭＯＳトランジスタのボディ及び前記第４ＭＯＳトランジスタのボディを接続する第２の接続点と前記直流出力端子との間に接続された第３抵抗と、前記第２の接続点と前記直流入力端子との間に接続された第４抵抗と、を含むことを特徴とする。
また、本発明に係る整流回路は、直流入力端子及び直流出力端子を有し、第１の交流端子及び第２の交流端子の間に交流信号の印加を受け、前記交流信号を直流信号に変換して前記直流出力端子から出力する整流回路であって、直列接続された第１チャネル型の第１ＭＯＳトランジスタ及び前記第１チャネル型とは反対チャネル型の第２チャネル型の第２ＭＯＳトランジスタを含み、前記第１の交流端子に入力された前記交流信号を半波整流して前記直流信号を生成する第１の半波整流回路と、直列接続された前記第１チャネル型の第３ＭＯＳトランジスタ及び前記第２チャネル型の第４ＭＯＳトランジスタを含み、前記第２の交流端子から前記交流信号の逆相信号の入力を受け、前記逆相信号を半波整流して前記直流信号を生成する第２の半波整流回路と、前記第１ＭＯＳトランジスタ、前記第２ＭＯＳトランジスタ、前記第３ＭＯＳトランジスタ及び前記第４ＭＯＳトランジスタのゲートに直流バイアス電位を供給するゲート電位供給回路と、を有し、前記ゲート電位供給回路は、前記第１ＭＯＳトランジスタのゲートと、前記直流入力端子及び前記直流出力端子の間の任意の電位と、の間に接続され、逆特性で並列接続された一対のＭＯＳトランジスタからなる第１のトランジスタ対と、前記第２ＭＯＳトランジスタのゲートと、前記直流入力端子及び前記直流出力端子の間の任意の電位と、の間に接続され、逆特性で並列接続された一対のＭＯＳトランジスタからなる第２のトランジスタ対と、前記第３ＭＯＳトランジスタのゲートと、前記直流入力端子及び前記直流出力端子の間の任意の電位と、の間に接続され、逆特性で並列接続された一対のＭＯＳトランジスタからなる第３のトランジスタ対と、前記第４ＭＯＳトランジスタのゲートと、前記直流入力端子及び前記直流出力端子の間の任意の電位と、の間に接続され、逆特性で並列接続された一対のＭＯＳトランジスタからなる第４のトランジスタ対と、を含むことを特徴とする。
また、本発明に係る整流回路は、縦続接続された第１～第ｋ整流回路（ｋ：３以上の整数）を含み、交流信号の印加を直流信号に変換する整流回路であって、前記第１～第ｋ整流回路の各々は、前記交流信号を半波整流して前記直流信号を生成する第１の半波整流回路と、前記交流信号の逆相信号を半波整流して前記直流信号を生成する第２の半波整流回路と、を含み、前記第１～第（ｋ－１）整流回路のそれぞれは、第１の直流出力端子及び第２の直流出力端子を有し、前記第２～第ｋ整流回路のそれぞれは、第１の直流入力端子及び第２の直流出力端子を有し、当該整流回路のそれぞれの前記第１及び第２の直流出力端子は隣接する整流回路の前記第２の直流入力端子及び第１の直流入力端子に交差接続されていることを特徴とする。
本発明に係る整流回路によれば、高い電力変換効率で高い出力電圧を得ることが可能となる。
実施例１の整流回路の構成を示す回路図である。 実施例２の整流回路の構成を示す回路図である。 実施例３の整流回路の構成を示す回路図である。 実施例４の整流回路の構成を示す回路図である。 実施例５の整流回路の構成を示す回路図である。
以下、本発明の実施例について、図面を参照して説明する。なお、以下の各実施例における説明及び添付図面においては、実質的に同一又は等価な部分には同一の参照符号を付している。
図１は、本実施例の整流回路１０の構成を示す回路図である。整流回路１０は、交流信号源ＡＣＳから供給された交流信号を整流して直流信号を生成し、負荷ＲＬに供給する。
整流回路１０は、交流信号源ＡＣＳから交流信号の印加を受ける交流端子ＲＦｉｎ＿ｐ及びＲＦｉｎ＿ｍと、整流された信号が出力される直流端子ＤＣｉｎ及びＤＣｏｕｔと、Ｎチャネル型（第１チャネル型）のＭＯＳトランジスタであるトランジスタＭＮ１と、Ｐチャネル型（第２チャネル型）のＭＯＳトランジスタであるトランジスタＭＰ１と、Ｎチャネル型のＭＯＳトランジスタであるトランジスタＭＮ２と、Ｐチャネル型のＭＯＳトランジスタであるトランジスタＭＰ２と、抵抗Ｒｂ１と、抵抗Ｒｂ２と、抵抗Ｒｂ３と、抵抗Ｒｂ４と、を含む。
交流端子ＲＦｉｎ＿ｐ及びＲＦｉｎ＿ｍは、両者間に交流信号が印加される交流端子である。交流端子ＲＦｉｎ＿ｐは、結合容量Ｃｃを介して交流信号源ＡＣＳに接続されている。同様に、交流端子ＲＦｉｎ＿ｍは、結合容量Ｃｃを介して交流信号源ＡＣＳに接続されている。交流端子ＲＦｉｎ＿ｍには、交流端子ＲＦｉｎ＿ｐに印加される交流信号とは逆相の交流信号（逆相信号）が印加される。
直流端子ＤＣｉｎ及びＤＣｏｕｔは、直流信号用の端子であり、整流された直流信号は直流端子ＤＣｏｕｔから出力される。以下の説明では、直流端子ＤＣｉｎを入力側の直流端子、直流端子ＤＣｏｕｔを出力側の直流端子とも称する。直流端子ＤＣｉｎは、接地電位に接続されている。また、直流端子ＤＣｏｕｔは、負荷ＲＬ及び容量ＣＬに接続されている。
トランジスタＭＮ１及びＭＮ２は、トリプルウェル構造のバルク型トランジスタとして構成されている。トランジスタＭＮ１、ＭＮ２、ＭＰ１及びＭＰ２の各々は、ボディ（バックゲート）を有する。
トランジスタＭＮ１は、ソース及びドレインのうちの一方が交流端子ＲＦｉｎ＿ｐに接続され、他方が直流端子ＤＣｉｎに接続されている。トランジスタＭＮ１は、交流端子ＲＦｉｎ＿ｐとの接続点である交流信号節点Ｎ１を介してトランジスタＭＰ１と直列に接続されている。トランジスタＭＮ１のゲート電極は、交流信号節点Ｎ１に印加される交流信号とは逆相の交流信号の節点である交流信号節点Ｎ２に接続されている。
トランジスタＭＰ１は、ソース及びドレインのうちの一方が交流端子ＲＦｉｎ＿ｐに接続され、他方が直流端子ＤＣｏｕｔに接続されている。トランジスタＭＰ１は、交流端子ＲＦｉｎ＿ｐとの接続点である交流信号節点Ｎ１を介してトランジスタＭＮ１と直列に接続されている。トランジスタＭＰ１のゲート電極は、交流信号節点Ｎ１に印加される交流信号とは逆相の交流信号の節点である交流信号節点Ｎ２に接続されている。
トランジスタＭＮ２は、ソース及びドレインのうちの一方が交流端子ＲＦｉｎ＿ｍに接続され、他方が直流端子ＤＣｉｎに接続されている。トランジスタＭＮ２は、交流端子ＲＦｉｎ＿ｍとの接続点である交流信号節点Ｎ２を介してトランジスタＭＰ２と直列に接続されている。トランジスタＭＮ２のゲート電極は、交流信号節点Ｎ２に印加される交流信号とは逆相の交流信号の節点である交流信号節点Ｎ１に接続されている。
トランジスタＭＰ２は、ソース及びドレインのうちの一方が交流端子ＲＦｉｎ＿ｍに接続され、他方が直流端子ＤＣｏｕｔに接続されている。トランジスタＭＰ２は、交流端子ＲＦｉｎ＿ｍとの接続点である交流信号節点Ｎ２を介してトランジスタＭＮ２と直列に接続されている。トランジスタＭＰ２のゲート電極は、交流信号節点Ｎ２に印加される交流信号とは逆相の交流信号の節点である交流信号節点Ｎ１に接続されている。
トランジスタＭＮ１及びＭＰ１は、第１の半波整流回路１１を構成している。また、トランジスタＭＮ２及びＭＰ２は、第２の半波整流回路１２を構成している。第１の半波整流回路１１及び第２の半波整流回路１２は並列に接続されており、差動入力される交流信号によって逆相で動作し、全体として全波整流回路を構成している。
抵抗Ｒｂ１及び抵抗Ｒｂ２は、直流端子ＤＣｉｎと直流端子ＤＣｏｕｔとの間に直列に接続されている。抵抗Ｒｂ１及びＲｂ２の接続点であるノードＮ３は、トランジスタＭＮ１及びＭＮ２のボディ（バックゲート）に接続されている。これにより、直流端子ＤＣｉｎ及びＤＣｏｕｔの電位を抵抗Ｒｂ１及びＲｂ２によって分圧した電位が、トランジスタＭＮ１及びＭＮ２のボディに与えられる。
抵抗Ｒｂ３及び抵抗Ｒｂ４は、直流端子ＤＣｉｎと直流端子ＤＣｏｕｔとの間に直列に接続されている。抵抗Ｒｂ３及びＲｂ４の接続点であるノードＮ４は、トランジスタＭＰ１及びＭＰ２のボディに接続されている。これにより、直流端子ＤＣｉｎ及びＤＣｏｕｔの電位を抵抗Ｒｂ３及びＲｂ４によって分圧した電位が、トランジスタＭＰ１及びＭＰ２のボディに与えられる。
抵抗Ｒｂ１、Ｒｂ２、Ｒｂ３及びＲｂ４は、トランジスタＭＮ１、ＭＮ２、ＭＰ１及びＭＰ２のボディ電位を設定するボディ電位設定回路１３としての機能を有する。
ソースボディ間の電圧をＶSBとすると、Ｎチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳと称する）の閾値電圧ＶTN、Ｐチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳと称する）の閾値電圧ＶTPは、夫々以下の数式（１）、数式（２）で表される。
Figure 0007063677000001
Figure 0007063677000002
 φFは、０．６～０．８Ｖの大きさを有する物理的なパラメータであり、ＮＭＯＳトランジスタではφF＜０、ＰＭＯＳトランジスタではφF＞０となる。ＶT0は、ＶSB＝０の時の閾値電圧であり、その極性はＮＭＯＳトランジスタではＶT0＞０、ＰＭＯＳトランジスタではＶT0＜０となる。γは、デバイスプロセスで決まる定数であり、γ＞０の値を有する。
ＮＭＯＳトランジスタであるトランジスタＭＮ１及びＭＮ２にＶSB＜０となるようなボディ電圧を与えることにより、トランジスタＭＮ１及びＭＮ２の閾値電圧ＶTNを低くすることが出来る。また、ＰＭＯＳトランジスタであるトランジスタＭＰ１及びＭＰ２にＶSB＞０となるようなボディ電圧を与えることにより、トランジスタＭＰ１及びＭＰ２の閾値電圧｜ＶTP｜を低くすることができる。これにより、整流回路１０が整流動作を開始する交流信号の入力レベルをより小さくすることが可能となる。
従って、本実施例の整流回路１０によれば、抵抗Ｒｂ１、Ｒｂ２、Ｒｂ３及びＲｂ４の分圧比を調整して各トランジスタの閾値電圧が低くなるように制御することにより、低電力・低電圧振幅の交流信号で整流動作を開始させることが可能となる。
図２は、実施例２の整流回路２０の構成を示す回路図である。整流回路２０は、実施例１の整流回路１０と同様、交流信号源ＡＣＳから供給された交流信号を整流して直流信号を生成し、負荷ＲＬに供給する整流回路である。
整流回路２０は、抵抗Ｒｂ１、Ｒｂ２、Ｒｂ３及びＲｂ４の代わりに、トランジスタＭｇ１１、Ｍｇ１２、Ｍｇ２１、Ｍｇ２２、Ｍｇ３１、Ｍｇ３２、Ｍｇ４１及びＭｇ４２と、容量Ｃ１、Ｃ２、Ｃ３及びＣ４と、を有する点で実施例１の整流回路１０と異なる。
トランジスタＭＮ１及びＭＰ１は、第１の半波整流回路２１を構成している。トランジスタＭＮ２、ＭＰ２は、第２の半波整流回路２２を構成している。第１の半波整流回路２１及び第２の半波整流回路２２は並列に接続されており、差動入力される交流信号によって逆相で動作し、全体として全波整流回路を構成している。
容量Ｃ１は、トランジスタＭＮ１のゲート電極と交流信号節点Ｎ２との間に接続されている。容量Ｃ１は、トランジスタＭＮ１のゲート電極及び交流信号節点Ｎ２を交流的に接続し、直流的に遮断するために設けられている。
同様に、容量Ｃ２は、トランジスタＭＰ１のゲート電極及び交流信号節点Ｎ２を交流的に接続し、直流的に遮断するために設けられており、当該ゲート電極と交流信号節点Ｎ２との間に接続されている。容量Ｃ３は、トランジスタＭＮ２のゲート電極及び交流信号節点Ｎ１を交流的に接続し、直流的に遮断するために設けられており、当該ゲート電極と交流信号節点Ｎ１との間に接続されている。容量Ｃ４は、トランジスタＭＰ２のゲート電極及び交流信号節点Ｎ１を交流的に接続し、直流的に遮断するために設けられており、当該ゲート電極と交流信号節点Ｎ１との間に接続されている。
トランジスタＭｇ１１及びＭｇ１２は、ダイオード接続されたＮＭＯＳトランジスタであり、互いに逆特性で並列接続されている。トランジスタＭｇ１１のゲートはトランジスタＭＮ１のゲート電極に接続され、トランジスタＭｇ１２のゲートは直流端子ＤＣｉｎに接続されている。すなわち、トランジスタＭＮ１のゲート電極は、トランジスタＭｇ１１及びＭｇ１２を介して直流端子ＤＣｉｎに接続されている。
トランジスタＭｇ２１及びＭｇ２２は、ダイオード接続されたＮＭＯＳトランジスタであり、互いに逆特性で並列接続されている。トランジスタＭｇ２１のゲートはトランジスタＭＰ１のゲート電極に接続され、トランジスタＭｇ２２のゲートは直流端子ＤＣｏｕｔに接続されている。すなわち、トランジスタＭＰ１のゲート電極は、トランジスタＭｇ２１及びＭｇ２２を介して直流端子ＤＣｏｕｔに接続されている。
トランジスタＭｇ３１及びＭｇ３２は、ダイオード接続されたＮＭＯＳトランジスタであり、互いに逆特性で並列接続されている。トランジスタＭｇ３１のゲートはトランジスタＭＮ２のゲート電極に接続され、トランジスタＭｇ３２のゲートは直流端子ＤＣｉｎに接続されている。すなわち、トランジスタＭＮ２のゲート電極は、トランジスタＭｇ３１及びＭｇ３２を介して直流端子ＤＣｉｎに接続されている。
トランジスタＭｇ４１及びＭｇ４２は、ダイオード接続されたＮＭＯＳトランジスタであり、互いに逆特性で並列接続されている。トランジスタＭｇ４１のゲートはトランジスタＭＰ２のゲート電極に接続され、トランジスタＭｇ４２のゲートは直流端子ＤＣｏｕｔに接続されている。すなわち、トランジスタＭＰ２のゲート電極は、トランジスタＭｇ４１及びＭｇ４２を介して直流端子ＤＣｏｕｔに接続されている。
交流信号源ＡＣＳから供給された交流信号は、結合容量Ｃｃを介して、交流端子ＲＦｉｎ＿ｐとＲＦｉｎ＿ｍとの間に印加される。整流された直流信号は、直流端子ＤＣｉｎ、ＤＣｏｕｔ間に出力される。
トランジスタＭＮ１のゲート電極は、逆相の交流信号節点Ｎ２に交流的に接続される一方、容量Ｃ１により交流信号節点Ｎ２から直流的に遮断されている。すなわち、トランジスタＭＮ１のゲート電極の直流バイアス電位は、交流信号節点Ｎ２の直流電位から独立して、トランジスタＭｇ１１及びＭｇ１２により与えられる。トランジスタＭｇ１１、Ｍｇ１２、及び容量Ｃ１は、トランジスタＭＮ１のゲート電極に直流バイアス電位を供給するゲート電位供給回路２４としての機能を有する。
トランジスタＭＰ１のゲート電極は、逆相の交流信号節点Ｎ２に交流的に接続される一方、容量Ｃ２により交流信号節点Ｎ２から直流的に遮断されている。すなわち、トランジスタＭＰ１のゲート電極の直流バイアス電位は、交流信号節点Ｎ２の直流電位から独立して、トランジスタＭｇ２１及びＭｇ２２により与えられる。トランジスタＭｇ２１、Ｍｇ２２、及び容量Ｃ２は、トランジスタＭＰ１のゲート電極に直流バイアス電位を供給するゲート電位供給回路２５としての機能を有する。
トランジスタＭＮ２のゲート電極は、逆相の交流信号節点Ｎ１に交流的に接続される一方、容量Ｃ３により交流信号節点Ｎ１から直流的に遮断されている。すなわち、トランジスタＭＮ２のゲート電極の直流バイアス電位は、交流信号節点Ｎ１の直流電位から独立して、トランジスタＭｇ３１及びＭｇ３２により与えられる。トランジスタＭｇ３１、Ｍｇ３２、及び容量Ｃ３は、トランジスタＭＮ２のゲート電極に直流バイアス電位を供給するゲート電位供給回路２６としての機能を有する。
トランジスタＭＰ２のゲート電極は、逆相の交流信号節点Ｎ１に交流的に接続される一方、容量Ｃ４により交流信号節点Ｎ１から直流的に遮断されている。すなわち、トランジスタＭＰ２のゲート電極の直流バイアス電位は、交流信号節点Ｎ１の直流電位から独立して、トランジスタＭｇ４１及びＭｇ４２により与えられる。トランジスタＭｇ４１、Ｍｇ４２、及び容量Ｃ４は、トランジスタＭＰ２のゲート電極に直流バイアス電位を供給するゲート電位供給回路２７としての機能を有する。
以上のように、本実施例の整流回路２０では、トランジスタＭＮ１、ＭＰ１、ＭＮ２及びＭＰ２の直流バイアス電位を、交流信号節点Ｎ１及びＮ２の直流電位から独立して制御することができる。従って、各トランジスタの直流バイアス電位を用途に応じて最適な値に設定することができ、高効率な電力変換特性の適用範囲を調整することが可能となる。
また、本実施例の整流回路２０では、トランジスタＭＮ１のゲート電極と直流端子ＤＣｉｎとの間に、ゲート電位供給回路としてのトランジスタＭＮ１及びＭＮ２が接続されている。同様に、トランジスタＭＰ１のゲート電極と直流端子ＤＣｏｕｔとの間、トランジスタＭＮ２のゲート電極と直流端子ＤＣｉｎとの間、トランジスタＭＰ２のゲート電極と直流端子ＤＣｏｕｔとの間に、ゲート電位供給回路としてのトランジスタが接続されている。従って、トランジスタＭＮ１、ＭＰ１、ＭＮ２及びＭＰ２の各々のゲート電極と直流端子との間に抵抗素子を接続した場合と比べて、素子が占める面積が小さくなりかつ寄生容量を小さく抑え、電力損失を小さく抑えることができる。
また、ゲート電位供給回路を構成するトランジスタは、互いに逆特性で並列接続されたダイオード接続のＮＭＯＳトランジスタである。なお、互いに逆特性で接続された、とは、２つのトランジスタの順方向が互いに逆向きになるよう並列接続されたものを示す。すなわち、一方のソースと他方のドレイン、一方のドレインと他方のソースとがそれぞれ同電位になるよう並列接続されたトランジスタ対を示す。当該トランジスタはダイオード接続した（ゲートとドレインを短絡した）ＮＭＯＳトランジスタである。この構成により、交流端子ＲＦｉｎ＿ｐ及びＲＦｉｎ＿ｍに入力された交流信号の影響を受けることなく、トランジスタＭＮ１、ＭＰ１、ＭＮ２及びＭＰ２のゲート電極に供給する直流バイアス電位を一定に保つことが出来る。よって、逆特性で並列接続されていないトランジスタ、つまり、ダイオード接続のトランジスタ又はダイオード接続を有しないトランジスタ単体を単に抵抗素子の代わりに用いた場合と比べて、安定した直流バイアス電位を与えることが可能であり、電力変換の効率の低下を抑えることができる。
本実施例の整流回路２０によれば、ゲート電位供給回路を構成するトランジスタとして、逆特性で並列接続された小さなＭＯＳトランジスタを用いることにより、小さな寄生容量及び高抵抗をともに実現することができ、電力変換の効率を損なうことなく、所望の交流信号の入力レベルで整流回路を高効率で動作させることが可能となる。
なお、トランジスタＭｇ１１、Ｍｇ１２、Ｍｇ２１、Ｍｇ２２、Ｍｇ３１、Ｍｇ３２、Ｍｇ４１及びＭｇ４２は、ＮＭＯＳトランジスタとして説明したが、ＰＭＯＳトランジスタでも構わない。さらに図２では、直流端子ＤＣｉｎと同じ電位がゲート電位供給回路２４及び２６に供給され、直流端子ＤＣｏｕｔと同じ電位がゲート電位供給回路２５及び２７に供給されるが、ゲート電位供給回路２４～２７に供給される電位は、これに限定されない。すなわち、ゲート電位供給回路２４～２７への電位の供給は、任意の直流電位で構わない。例えば、ゲート端子ＤＣｏｕｔの電位をゲート電位供給回路２４及び２６に供給し、ゲート端子ＤＣｉｎの電位をゲート電位供給回路２５及び２７に供給しても良い。さらに、図１のボディ電位設定回路１３と同様の抵抗分圧回路を用いてゲート端子ＤＣｏｕｔとゲート端子ＤＣｉｎの間の任意の電位をゲート電位供給回路２４～２７に供給しても良く、抵抗Ｒｂ１～Ｒｂ４のいずれか一端の電位をゲート電位供給回路２４～２７に供給しても良い。
図３は、実施例３の整流回路３０の構成を示す回路図である。整流回路３０は、実施例１の整流回路１０及び実施例２の整流回路２０と同様、交流信号源ＡＣＳから供給された交流信号を整流して直流信号を生成し、負荷ＲＬに供給する整流回路である。
整流回路３０は、実施例１の整流回路１０におけるボディ電位設定回路１３と同様の回路であるボディ電位設定回路３３を有する。すなわち、直流端子ＤＣｉｎと直流端子ＤＣｏｕｔとの間に抵抗Ｒｂ１及び抵抗Ｒｂ２が直列に接続されており、抵抗Ｒｂ１及びＲｂ２の接続点であるノードＮ３が、トランジスタＭＮ１及びＭＮ２のボディに接続されている。これにより、直流端子ＤＣｉｎ及びＤＣｏｕｔの電位を抵抗Ｒｂ１及びＲｂ２によって分圧した電位が、トランジスタＭＮ１及びＭＮ２のボディに与えられる。
同様に、直流端子ＤＣｉｎと直流端子ＤＣｏｕｔとの間に抵抗Ｒｂ３及び抵抗Ｒｂ４が直列に接続されており、抵抗Ｒｂ３及びＲｂ４の接続点であるノードＮ４が、トランジスタＭＰ１及びＭＰ２のボディに接続されている。これにより、直流端子ＤＣｉｎ及びＤＣｏｕｔの電位を抵抗Ｒｂ３及びＲｂ４によって分圧した電位が、トランジスタＭＰ１及びＭＰ２のボディに与えられる。
また、整流回路３０は、実施例２の整流回路２０におけるゲート電位供給回路２４～２７と同様の回路であるゲート電位供給回路３４～３７を有する。すなわち、トランジスタＭＮ１のゲート電極は、互いに逆特性で並列接続されたダイオード接続のＮＭＯＳトランジスタであるトランジスタＭｇ１１及びＭｇ１２を介して直流端子ＤＣｉｎに接続されている。また、トランジスタＭＮ１のゲート電極は、容量Ｃ１を介して逆相の交流信号節点Ｎ２に交流的に接続されるとともに、直流的に遮断されている。
同様に、トランジスタＭＰ１のゲート電極は、互いに逆特性で並列接続されたダイオード接続のＮＭＯＳトランジスタであるトランジスタＭｇ２１及びＭｇ２２を介して直流端子ＤＣｏｕｔに接続されている。また、トランジスタＭＰ１のゲート電極は、容量Ｃ２を介して逆相の交流信号節点Ｎ２に交流的に接続されるとともに、直流的に遮断されている。
トランジスタＭＮ２のゲート電極は、互いに逆特性で並列接続されたダイオード接続のＮＭＯＳトランジスタであるトランジスタＭｇ３１及びＭｇ３２を介して直流端子ＤＣｉｎに接続されている。また、トランジスタＭＮ２のゲート電極は、容量Ｃ３を介して逆相の交流信号節点Ｎ１に交流的に接続されるとともに、直流的に遮断されている。
トランジスタＭＰ２のゲート電極は、互いに逆特性で並列接続されたダイオード接続のＮＭＯＳトランジスタであるトランジスタＭｇ４１及びＭｇ４２を介して直流端子ＤＣｏｕｔに接続されている。また、トランジスタＭＰ２のゲート電極は、容量Ｃ４を介して逆相の交流信号節点Ｎ１に交流的に接続されるとともに、直流的に遮断されている。
本実施例の整流回路３０では、抵抗Ｒｂ１、Ｒｂ２、Ｒｂ３及びＲｂ４の分圧比を調整し、トランジスタＭＮ１、ＭＮ２、ＭＰ１及びＭＰ２のボディ電位を制御することにより、各トランジスタの閾値電圧を低い値に制御することができる。また、トランジスタＭＮ１、ＭＰ１、ＭＮ２及びＭＰ２の直流バイアス電位を、交流信号の影響を受けることなく、交流信号節点Ｎ１及びＮ２の直流電位から独立して安定的に制御することができる。
従って、本実施例の整流回路３０によれば、整流動作の開始が可能となる交流信号の入力レベルを小さくすることができるとともに、所望の入力レベルで整流回路を高効率で動作させることが可能となる。
図４は、実施例４の整流回路４０の構成を示す回路図である。整流回路４０は、第１整流回路４０ａ、第２整流回路４０ｂ及び第３整流回路４０ｃが３段に縦続接続された構成を有する。
１段目の整流回路である第１整流回路４０ａは、ＮＭＯＳトランジスタであるトランジスタＭＮ１１、ＰＭＯＳトランジスタであるトランジスタＭＰ１１、ＮＭＯＳトランジスタであるトランジスタＭＮ１２、及びＰＭＯＳトランジスタであるトランジスタＭＰ１２を含む。
トランジスタＭＮ１１及びＭＰ１１は、第１の半波整流回路４１ａを構成している。トランジスタＭＮ１２、ＭＰ１２は、第２の半波整流回路４２ａを構成している。第１の半波整流回路４１ａ及び第２の半波整流回路４２ａは並列に接続されており、差動入力される交流信号によって逆相で動作し、全体として全波整流回路を構成している。
また、第１整流回路４０ａは、入力側の直流端子ＤＣｉｎと、分離された出力側の直流端子ＤＣｏｕｔ１ａ及びＤＣｏｕｔ２ａと、を含む。直流端子ＤＣｉｎは、接地電位に接続されている。直流端子ＤＣｏｕｔ１ａは第１の半波整流回路４１ａに接続され、直流端子ＤＣｏｕｔ２ａは第２の半波整流回路４２ａに接続されている。
２段目の整流回路である第２整流回路４０ｂは、ＮＭＯＳトランジスタであるトランジスタＭＮ２１、ＰＭＯＳトランジスタであるトランジスタＭＰ２１、ＮＭＯＳトランジスタであるトランジスタＭＮ２２、及びＰＭＯＳトランジスタであるトランジスタＭＰ２２を含む。
トランジスタＭＮ２１及びＭＰ２１は、第１の半波整流回路４１ｂを構成している。トランジスタＭＮ２２、ＭＰ２２は、第２の半波整流回路４２ｂを構成している。第１の半波整流回路４１ｂ及び第２の半波整流回路４２ｂは並列に接続されており、差動入力される交流信号によって逆相で動作し、全体として全波整流回路を構成している。
また、第２整流回路４０ｂは、分離された入力側の直流端子ＤＣｉｎ１ｂ及びＤＣｉｎ２ｂと、分離された出力側の直流端子ＤＣｏｕｔ１ｂ及びＤＣｏｕｔ２ｂと、を含む。直流端子ＤＣｉｎ１ｂは第１の半波整流回路４１ｂに接続され、直流端子ＤＣｉｎ２ｂは第２の半波整流回路４２ｂに接続されている。直流端子ＤＣｏｕｔ１ｂは第１の半波整流回路４１ｂに接続され、直流端子ＤＣｏｕｔ２ｂは第２の半波整流回路４２ｂに接続されている。
第２整流回路４０ｂの入力側の直流端子ＤＣｉｎ１ｂ及びＤＣｉｎ２ｂは、第１整流回路４０ａの出力側の直流端子ＤＣｏｕｔ１ａ及びＤＣｏｕｔ２ａに交差接続されている。すなわち、第１整流回路４０ａの第１の半波整流回路４１ａは、直流端子ＤＣｏｕｔ１ａ及び直流端子ＤＣｉｎ２ｂを介して、第２整流回路４０ｂの第２の半波整流回路４２ｂに接続されている。第１整流回路４０ａの第２の半波整流回路４２ａは、直流端子ＤＣｏｕｔ２ａ及び直流端子ＤＣｉｎ１ｂを介して、第２整流回路４０ｂの第１の半波整流回路４１ｂに接続されている。
３段目の整流回路である第３整流回路４０ｃは、ＮＭＯＳトランジスタであるトランジスタＭＮ３１、ＰＭＯＳトランジスタであるトランジスタＭＰ３１、ＮＭＯＳトランジスタであるトランジスタＭＮ３２、及びＰＭＯＳトランジスタであるトランジスタＭＰ３２を含む。
トランジスタＭＮ３１及びＭＰ３１は、第１の半波整流回路４１ｃを構成している。トランジスタＭＮ３２、ＭＰ３２は、第２の半波整流回路４２ｃを構成している。第１の半波整流回路４１ｃ及び第２の半波整流回路４２ｃは並列に接続されており、差動入力される交流信号によって逆相で動作し、全体として全波整流回路を構成している。
また、第３整流回路４０ｃは、分離された入力側の直流端子ＤＣｉｎ１ｃ及びＤＣｉｎ２ｃと、出力側の直流端子ＤＣｏｕｔと、を含む。直流端子ＤＣｏｕｔは、負荷ＲＬ及び容量ＣＬに接続されている。直流端子ＤＣｉｎ１ｃは第１の半波整流回路４１ｃに接続され、直流端子ＤＣｉｎ２ｃは第２の半波整流回路４２ｃに接続されている。
第３整流回路４０ｃの入力側の直流端子ＤＣｉｎ１ｃ及びＤＣｉｎ２ｃは、第２整流回路４０ｂの出力側の直流端子ＤＣｏｕｔ１ｂ及びＤＣｏｕｔ２ｂに交差接続されている。すなわち、第２整流回路４０ｂの第１の半波整流回路４１ｂは、直流端子ＤＣｏｕｔ１ｂ及び直流端子ＤＣｉｎ２ｃを介して、第３整流回路４０ｃの第２の半波整流回路４２ｃに接続されている。第２整流回路４０ｂの第２の半波整流回路４２ｂは、直流端子ＤＣｏｕｔ２ｂ及び直流端子ＤＣｉｎ１ｃを介して、第３整流回路４０ｃの第１の半波整流回路４１ｃに接続されている。
第１整流回路４０ａの交流端子ＲＦｉｎ＿ｐ１及びＲＦｉｎ＿ｍ１には、交流信号源ＡＣＳから交流信号が直接印加されている。一方、第２整流回路４０ｂの交流端子ＲＦｉｎ＿ｐ２及びＲＦｉｎ＿ｍ２、第３整流回路４０ｃの交流端子ＲＦｉｎ＿ｐ３及びＲＦｉｎ＿ｍ３には、結合容量Ｃｃを介して交流信号が印加されている。
１段目の整流回路である第１整流回路４０ａの交流端子ＲＦｉｎ＿ｐ１及びＲＦｉｎ＿ｍ１と、２段目の整流回路である第２整流回路５０ｂの交流端子ＲＦｉｎ＿ｐ２及びＲＦｉｎ＿ｍ２、及び３段目の整流回路である第３整流回路５０ｃの交流端子ＲＦｉｎ＿ｐ３及びＲＦｉｎ＿ｍ３との間には直流電位差があるため、直接並列接続することができない。そのため、直流電位差を遮断して交流信号を伝達するべく、結合容量Ｃｃが設けられている。第１整流回路４０ａ、第２整流回路４０ｂ及び第３整流回路４０ｃは、結合容量及び交流端子を介して各々の交流端子が交流的に並列接続されている。
本実施例の整流回路４０では、３段の整流回路の交流端子が並列に接続され、直流端子が交差して縦続接続され、各々の整流器は同様の整流動作を行う。これにより、各々の直流出力電圧を低く抑えつつ、回路全体として高い電圧を出力することができる。
また、本実施例の整流回路４０では、上記の通り直流端子が交差接続されている。このため、例えばトランジスタＭＰ１１がＯＮの時、入力される交流信号の不均衡性や回路の非対称性により、トランジスタＭＮ１２あるいはトランジスタＭＰ２１がＯＮとなっている場合であっても、トランジスタＭＰ１１からトランジスタＭＮ２２にしか電荷が流れない。
これに対し、仮に各段の整流回路の直流端子が本実施例の整流回路４０のように交差的に縦続接続 されるのではなく、交差無しで縦続接続 されているとすると、寄生容量や素子のミスマッチ等により、トランジスタＭＰ１１からトランジスタＭＰ２１にも電荷が流れてしまい、電力変換の効率の低下が生じてしまう。
従って、本実施例の整流回路４０によれば、各段の整流回路の直流端子を交差無しで縦続接続した場合と比べて、より高い直流出力電圧をより高い変換効率で得ることが可能となる。
図５は、実施例５の整流回路５０の構成を示す回路図である。整流回路５０は、第１整流回路５０ａ、第２整流回路５０ｂ及び第３整流回路５０ｃが３段に縦続接続された構成を有する。
第１整流回路５０ａは、実施例３の整流回路３０と同様の構成を有する。すなわち、第１整流回路５０ａは、入力側の直流端子ＤＣｉｎと出力側の２つの直流端子との間に直列に接続された抵抗Ｒｂ１１及び抵抗Ｒｂ１２を有し、抵抗Ｒｂ１１及びＲｂ１２の接続点が、トランジスタＭＮ１１のボディに接続されている。また、入力側の直流端子ＤＣｉｎと出力側の２つの直流端子との間に直列に接続された抵抗Ｒｂ１３及び抵抗Ｒｂ１４を有し、抵抗Ｒｂ１３及びＲｂ１４の接続点が、トランジスタＭＰ１１のボディに接続されている。また、入力側の直流端子ＤＣｉｎと出力側の２つの直流端子との間に直列に接続された抵抗Ｒｂ１５及び抵抗Ｒｂ１６を有し、抵抗Ｒｂ１５及びＲｂ１６の接続点が、トランジスタＭＰ１２のボディに接続されている。また、入力側の直流端子ＤＣｉｎと出力側の２つの直流端子との間に直列に接続された抵抗Ｒｂ１７及び抵抗Ｒｂ１８を有し、抵抗Ｒｂ１７及びＲｂ１８の接続点が、トランジスタＭＮ１２のボディに接続されている。
これにより、直流端子間の電位を抵抗Ｒｂ１１及びＲｂ１２によって分圧した電位がトランジスタＭＮ１１のボディに与えられ、直流端子間の電位を抵抗Ｒｂ１３及びＲｂ１４によって分圧した電位がトランジスタＭＰ１１のボディに与えられ、直流端子間の電位を抵抗Ｒｂ１５及びＲｂ１６によって分圧した電位がトランジスタＭＰ１２のボディに与えられ、直流端子間の電位を抵抗Ｒｂ１７及びＲｂ１８によって分圧した電位がトランジスタＭＮ１２のボディに与えられる。
また、トランジスタＭＮ１１のゲート電極は、互いに逆特性で並列接続されたダイオード接続のＮＭＯＳトランジスタであるトランジスタＭｇ１１及びＭｇ１２を介して直流端子ＤＣｉｎに接続されており、容量Ｃ１１を介して逆相の交流信号節点Ｎ２に交流的に接続されるとともに直流的に遮断されている。トランジスタＭＰ１１のゲート電極は、互いに逆特性で並列接続されたダイオード接続のＮＭＯＳトランジスタであるトランジスタＭｇ２１及びＭｇ２２を介して直流端子ＤＣｏｕｔに接続されており、容量Ｃ１２を介して逆相の交流信号節点Ｎ２に交流的に接続されるとともに直流的に遮断されている。
トランジスタＭＮ１２のゲート電極は、互いに逆特性で並列接続されたダイオード接続のＮＭＯＳトランジスタであるトランジスタＭｇ３１及びＭｇ３２を介して直流端子ＤＣｉｎに接続されており、容量Ｃ１３を介して逆相の交流信号節点Ｎ１に交流的に接続されるとともに直流的に遮断されている。トランジスタＭＰ１２のゲート電極は、互いに逆特性で並列接続されたダイオード接続のＮＭＯＳトランジスタであるトランジスタＭｇ４１及びＭｇ４２を介して直流端子ＤＣｏｕｔに接続されており、容量Ｃ１４を介して逆相の交流信号節点Ｎ１に交流的に接続されるとともに直流的に遮断されている。
第２整流回路５０ｂ及び第３整流回路５０ｃも、第１整流回路５０ａと同様の構成を有する。すなわち、直列接続された抵抗対からなるボディ電位設定回路と、互いに逆特性で並列接続されたダイオード接続のトランジスタ対からなるゲート電位供給回路と、を有する。
また、１段目の整流回路である整流回路５０ａの入力側の直流端子ＤＣｉｎは、接地電位に接続されている。整流回路５０Ａａの出力側の直流端子は、分離され、２段目の整流回路である整流回路５０ｂの入力側の直流端子に交差接続されている。整流回路５０ｂの入力側の直流端子及び出力側の直流端子は、ともに分離されている。整流回路５０ｂの出力側の直流端子は、３段目の整流回路である整流回路５０ｃの入力側の直流端子に交差接続されている。整流回路５０ｃの入力側の直流端子は、分離されている。整流回路５０ｃの出力側の直流端子ＤＣｏｕｔは、負荷ＲＬ及び容量ＣＬに接続されている。
第１整流回路５０ａ、第２整流回路５０ｂ及び第３整流回路５０ｃは、結合容量及び交流端子を介して各々の交流端子が交流的に並列接続されている。
本実施例の整流回路５０は、実施例３の整流回路３０及び実施例４の整流回路４０の双方の特徴を有する。従って、本実施例の整流回路５０によれば、整流動作の開始が可能となる交流信号の入力レベルを小さくすることができるとともに、所望の入力レベルで整流回路を高効率で動作させることが可能となる。また、より高い直流出力電圧をより高い変換効率で得ることが可能となる。
以上のように、本発明に係る整流回路は、低電力・低電圧振幅の交流信号での整流動作の開始が可能であることに加えて、高い出力電圧を高い電力変換効率で実現することが可能である。従って、例えばＲＦＩＤタグに搭載される整流回路等、微小信号の整流を行う整流回路として特に有用である。
なお、本発明は上記実施形態に限定されない。例えば、上記実施例４及び実施例５では、３段に縦続接続された整流回路を有する例について説明したが、接続される整流回路の数（段数）はこれに限られない。実施例４及び実施例５の整流回路は、第１～第ｋ整流回路（ｋ：３以上の整数）が縦続接続され、且つ隣接する整流回路の直流端子が交差接続された構成を有するものであれば良い。
上記実施例４及び実施例５では、２段目及び３段目の整流回路が結合容量Ｃｃを介して交流端子から交流信号の供給を受ける一方、１段目の整流回路が結合容量Ｃｃを介さずに直接交流信号の印加を直接受ける構成について説明した。しかし、１段目の整流回路が、２段目及び３段目の整流回路と同様、結合容量Ｃｃを介して交流信号の印加を受ける構成としても良い。
１０，２０，３０，４０，５０ 整流回路
１１，２１，３１，４１ａ～ｃ 第１の半波整流回路
１２，２２，３２，４２ａ～ｃ 第２の半波整流回路
１３，３３ ボディ電位設定回路
２４～２７，３４～３７ ゲート電位供給回路
ＭＮ１，ＭＮ２ Ｎチャネル型ＭＯＳトランジスタ
ＭＰ１，ＭＰ２ Ｐチャネル型ＭＯＳトランジスタ
Ｒｂ１～Ｒｂ４ 抵抗
Ｍｇ１１～Ｍｇ４２ ダイオード接続トランジスタ

Claims (17)

  1. 交流信号を直流信号に変換して出力する整流回路であって、
    直列接続された第１チャネル型の第１ＭＯＳトランジスタ及び前記第１チャネル型とは反対チャネル型の第２チャネル型の第２ＭＯＳトランジスタを含み、前記交流信号を半波整流して前記直流信号を生成する第１の半波整流回路と、
    直列接続された前記第１チャネル型の第３ＭＯＳトランジスタ及び前記第２チャネル型の第４ＭＯＳトランジスタを含み、前記交流信号の逆相信号の入力を受け、前記逆相信号を半波整流して前記直流信号を生成する第２の半波整流回路と、
    前記第１ＭＯＳトランジスタ、前記第２ＭＯＳトランジスタ、前記第３ＭＯＳトランジスタ及び前記第４ＭＯＳトランジスタのボディ電位を設定するボディ電位設定回路と、
    直流入力端子及び直流出力端子と、
    を有し、
    前記ボディ電位設定回路は、
    前記第１ＭＯＳトランジスタのボディ及び前記第３ＭＯＳトランジスタのボディを接続する第１の接続点と前記直流出力端子との間に接続された第１抵抗と、
    前記第１の接続点と前記直流入力端子との間に接続された第２抵抗と、
    前記第２ＭＯＳトランジスタのボディ及び前記第４ＭＯＳトランジスタのボディを接続する第２の接続点と前記直流出力端子との間に接続された第３抵抗と、
    前記第２の接続点と前記直流入力端子との間に接続された第４抵抗と、
    を含むことを特徴とする整流回路。
  2. 第１の交流端子及び第２の交流端子をさらに備え、
    前記第１ＭＯＳトランジスタは、ソース及びドレインのうちの一方が前記第１の交流端子に接続されるとともに他方が前記直流出力端子に接続され、ゲートが前記第２の交流端子に接続されており、
    前記第２ＭＯＳトランジスタは、ソース及びドレインのうちの一方が前記第１の交流端子に接続されるとともに他方が前記直流入力端子に接続され、ゲートが前記第２の交流端子に接続されており、
    前記第３ＭＯＳトランジスタは、ソース及びドレインのうちの一方が前記第２の交流端子に接続されるとともに他方が前記直流出力端子に接続され、ゲートが前記第１の交流端子に接続され、ボディが前記第１ＭＯＳトランジスタのボディに接続されており、
    前記第４ＭＯＳトランジスタは、ソース及びドレインのうちの一方が前記第２の交流端子に接続されるとともに他方が前記直流入力端子に接続され、ゲートが前記第１の交流端子に接続され、ボディが前記第２ＭＯＳトランジスタのボディに接続されていることを特徴とする請求項１に記載の整流回路。
  3. 前記第１ＭＯＳトランジスタ、前記第２ＭＯＳトランジスタ、前記第３ＭＯＳトランジスタ及び前記第４ＭＯＳトランジスタのゲートに直流バイアス電位を供給するゲート電位供給回路を有することを特徴とする請求項１又は２に記載の整流回路。
  4. 前記ゲート電位供給回路は、
    前記第１ＭＯＳトランジスタのゲートと、前記直流入力端子及び前記直流出力端子の間の任意の電位と、の間に接続され、逆特性で並列接続された一対のＭＯＳトランジスタからなる第１のトランジスタ対と、
    前記第２ＭＯＳトランジスタのゲートと、前記直流入力端子及び前記直流出力端子の間の任意の電位と、の間に接続され、逆特性で並列接続された一対のＭＯＳトランジスタからなる第２のトランジスタ対と、
    前記第３ＭＯＳトランジスタのゲートと、前記直流入力端子及び前記直流出力端子の間の任意の電位と、の間に接続され、逆特性で並列接続された一対のＭＯＳトランジスタからなる第３のトランジスタ対と、
    前記第４ＭＯＳトランジスタのゲートと、前記直流入力端子及び前記直流出力端子の間の任意の電位と、の間に接続され、逆特性で並列接続された一対のＭＯＳトランジスタからなる第４のトランジスタ対と、
    を含むことを特徴とする請求項３に記載の整流回路。
  5. 交流信号を直流信号に変換して出力する整流回路であって、
    直列接続された第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタを含み、前記交流信号を半波整流して前記直流信号を生成する第１の半波整流回路と、
    直列接続された第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタを含み、前記交流信号の逆相信号の入力を受け、前記逆相信号を半波整流して前記直流信号を生成する第２の半波整流回路と、
    前記第１ＭＯＳトランジスタ、前記第２ＭＯＳトランジスタ、前記第３ＭＯＳトランジスタ及び前記第４ＭＯＳトランジスタのボディ電位を設定するボディ電位設定回路と、
    前記第１ＭＯＳトランジスタ、前記第２ＭＯＳトランジスタ、前記第３ＭＯＳトランジスタ及び前記第４ＭＯＳトランジスタのゲートに直流バイアス電位を供給するゲート電位供給回路と、
    を有することを特徴とする整流回路。
  6. 直流入力端子及び直流出力端子を有し、
    前記ゲート電位供給回路は、
    前記第１ＭＯＳトランジスタのゲートと、前記直流入力端子及び前記直流出力端子の間の任意の電位と、の間に接続され、逆特性で並列接続された一対のＭＯＳトランジスタからなる第１のトランジスタ対と、
    前記第２ＭＯＳトランジスタのゲートと、前記直流入力端子及び前記直流出力端子の間の任意の電位と、の間に接続され、逆特性で並列接続された一対のＭＯＳトランジスタからなる第２のトランジスタ対と、
    前記第３ＭＯＳトランジスタのゲートと、前記直流入力端子及び前記直流出力端子の間の任意の電位と、の間に接続され、逆特性で並列接続された一対のＭＯＳトランジスタからなる第３のトランジスタ対と、
    前記第４ＭＯＳトランジスタのゲートと、前記直流入力端子及び前記直流出力端子の間の任意の電位と、の間に接続され、逆特性で並列接続された一対のＭＯＳトランジスタからなる第４のトランジスタ対と、
    を含むことを特徴とする請求項５に記載の整流回路。
  7. 直流入力端子及び直流出力端子を有し、第１の交流端子及び第２の交流端子の間に交流信号の印加を受け、前記交流信号を直流信号に変換して前記直流出力端子から出力する整流回路であって、
    直列接続された第１チャネル型の第１ＭＯＳトランジスタ及び前記第１チャネル型とは反対チャネル型の第２チャネル型の第２ＭＯＳトランジスタを含み、前記第１の交流端子に入力された前記交流信号を半波整流して前記直流信号を生成する第１の半波整流回路と、
    直列接続された前記第１チャネル型の第３ＭＯＳトランジスタ及び前記第２チャネル型の第４ＭＯＳトランジスタを含み、前記第２の交流端子から前記交流信号の逆相信号の入力を受け、前記逆相信号を半波整流して前記直流信号を生成する第２の半波整流回路と、
    前記第１ＭＯＳトランジスタ、前記第２ＭＯＳトランジスタ、前記第３ＭＯＳトランジスタ及び前記第４ＭＯＳトランジスタのゲートに直流バイアス電位を供給するゲート電位供給回路と、
    を有し、
    前記ゲート電位供給回路は、
    前記第１ＭＯＳトランジスタのゲートと、前記直流入力端子及び前記直流出力端子の間の任意の電位と、の間に接続され、逆特性で並列接続された一対のＭＯＳトランジスタからなる第１のトランジスタ対と、
    前記第２ＭＯＳトランジスタのゲートと、前記直流入力端子及び前記直流出力端子の間の任意の電位と、の間に接続され、逆特性で並列接続された一対のＭＯＳトランジスタからなる第２のトランジスタ対と、
    前記第３ＭＯＳトランジスタのゲートと、前記直流入力端子及び前記直流出力端子の間の任意の電位と、の間に接続され、逆特性で並列接続された一対のＭＯＳトランジスタからなる第３のトランジスタ対と、
    前記第４ＭＯＳトランジスタのゲートと、前記直流入力端子及び前記直流出力端子の間の任意の電位と、の間に接続され、逆特性で並列接続された一対のＭＯＳトランジスタからなる第４のトランジスタ対と、
    を含むことを特徴とする整流回路。
  8. 前記第１ＭＯＳトランジスタは、ソース及びドレインのうちの一方が前記第１の交流端子に接続されるとともに他方が前記直流出力端子に接続され、ゲートが前記第２の交流端子に接続されており、
    前記第２ＭＯＳトランジスタは、ソース及びドレインのうちの一方が前記第１の交流端子に接続されるとともに他方が前記直流入力端子に接続され、ゲートが前記第２の交流端子に接続されており、
    前記第３ＭＯＳトランジスタは、ソース及びドレインのうちの一方が前記第２の交流端子に接続されるとともに他方が前記直流出力端子に接続され、ゲートが前記第１の交流端子に接続されており、
    前記第４ＭＯＳトランジスタは、ソース及びドレインのうちの一方が前記第２の交流端子に接続されるとともに他方が前記直流入力端子に接続され、ゲートが前記第１の交流端子に接続されていることを特徴とする請求項７に記載の整流回路。
  9. 前記第１～第４のトランジスタ対の一端はそれぞれ前記第１～第４のトランジスタのゲート電極に接続され、当該第１～第４のトランジスタ対の他端はそれぞれ前記直流入力端子と前記直流出力端子との間の任意の電位に接続されることを特徴とする請求項６又は請求項８に記載の整流回路。
  10. 縦続接続された第１～第ｋ整流回路（ｋ：３以上の整数）を含み、交流信号の印加を直流信号に変換する整流回路であって、
    前記第１～第ｋ整流回路の各々は、前記交流信号を半波整流して前記直流信号を生成する第１の半波整流回路と、前記交流信号の逆相信号を半波整流して前記直流信号を生成する第２の半波整流回路と、を含み、
    前記第１～第（ｋ－１）整流回路のそれぞれは、第１の直流出力端子及び第２の直流出力端子を有し、
    前記第２～第ｋ整流回路のそれぞれは、第１の直流入力端子及び第２の直流入力端子を有し、当該整流回路のそれぞれの前記第１及び第２の直流出力端子は隣接する整流回路の前記第２の直流入力端子及び第１の直流入力端子に交差接続されていることを特徴とする整流回路。
  11. 第１～第ｋ整流回路のうち、第ｎ整流回路（ｎ：２≦ｎ≦ｋ－１）は、前記第１の半波整流回路に接続された前記第１の直流入力端子及び前記第１の直流出力端子と、前記第２の半波整流回路に接続された第２の直流入力端子及び第２の直流出力端子と、を含み、
    前記第ｎ整流回路の前記第１の直流入力端子は、前記第（ｎ－１）整流回路の第２の直流出力端子に接続され、
    前記第ｎ整流回路の前記第２の直流入力端子は、前記第（ｎ－１）整流回路の第１の直流出力端子に接続されている、
    ことを特徴とする請求項１０に記載の整流回路。
  12. 前記第２～第ｋ整流回路の各々は、結合容量を介して交流信号源に接続され、
    前記第１～第ｋ整流回路は、前記結合容量を介して並列に接続されていることを特徴とする請求項１１に記載の整流回路。
  13. 前記第１の半波整流回路は、直列接続された第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタを含み、
    前記第２の半波整流回路は、直列接続された第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタを含み、
    前記第１～第ｋ整流回路の各々は、前記第１ＭＯＳトランジスタ、前記第２ＭＯＳトランジスタ、前記第３ＭＯＳトランジスタ及び前記第４ＭＯＳトランジスタのボディ電位を設定するボディ電位設定回路を有することを特徴とする請求項１０乃至１２のいずれか１に記載の整流回路。
  14. 前記第１～第ｋ整流回路の各々は、第１の交流端子及び第２の交流端子を有し、
    前記第１ＭＯＳトランジスタは、第１チャネル型のＭＯＳトランジスタであって、ソース及びドレインのうちの一方が前記第１の交流端子に接続されるとともに他方が前記第１の直流入力端子に接続され、ゲートが前記第２の交流端子に接続されており、
    前記第２ＭＯＳトランジスタは、前記第１チャネル型とは反対チャネル型の第２チャネル型のＭＯＳトランジスタであって、ソース及びドレインのうちの一方が前記第１の交流端子に接続されるとともに他方が前記第１の直流出力端子に接続され、ゲートが前記第２の交流端子に接続されており、
    前記第３ＭＯＳトランジスタは、前記第１チャネル型のＭＯＳトランジスタであって、
    ソース及びドレインのうちの一方が前記第２の交流端子に接続されるとともに他方が前記第２の直流入力端子に接続され、ゲートが前記第１の交流端子に接続され、ボディが前記第１ＭＯＳトランジスタのボディに接続されており、
    前記第４ＭＯＳトランジスタは、前記第２チャネル型のＭＯＳトランジスタであって、
    ソース及びドレインのうちの一方が前記第２の交流端子に接続されるとともに他方が前記第２の直流出力端子に接続され、ゲートが前記第１の交流端子に接続され、ボディが前記第２ＭＯＳトランジスタのボディに接続されており、
    前記ボディ電位設定回路は、
    前記第１ＭＯＳトランジスタのボディ及び前記第３ＭＯＳトランジスタのボディを接続する第１の接続点と前記第１の直流入力端子との間に接続された第１抵抗と、
    前記第１の接続点と前記第１の直流出力端子との間に接続された第２抵抗と、
    前記第２ＭＯＳトランジスタのボディ及び前記第４ＭＯＳトランジスタのボディを接続する第２の接続点と前記第２の直流入力端子との間に接続された第３抵抗と、
    前記第２の接続点と前記第１の直流出力端子との間に接続された第４抵抗と、
    を含むことを特徴とする請求項１３に記載の整流回路。
  15. 前記第１の半波整流回路は、直列接続された第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタを含み、
    前記第２の半波整流回路、直列接続された第３ＭＯＳトランジスタ及び第４ＭＯＳトランジスタを含み、
    前記第１～第ｋ整流回路の各々は、前記第１ＭＯＳトランジスタ、前記第２ＭＯＳトランジスタ、前記第３ＭＯＳトランジスタ及び前記第４ＭＯＳトランジスタのゲートに直流バイアス電位を供給するゲート電位供給回路を有することを特徴とする請求項１０乃至１２いずれか１に記載の整流回路。
  16. 前記第１～第ｋ整流回路の各々は、第１の交流端子及び第２の交流端子を有し、
    前記第１ＭＯＳトランジスタは、第１チャネル型のＭＯＳトランジスタであって、ソース及びドレインのうちの一方が前記第１の交流端子に接続されるとともに他方が前記第１の直流入力端子に接続され、ゲートが前記第２の交流端子に接続されており、
    前記第２ＭＯＳトランジスタは、前記第１チャネル型とは反対チャネル型の第２チャネル型のＭＯＳトランジスタであって、ソース及びドレインのうちの一方が前記第１の交流端子に接続されるとともに他方が前記第１の直流出力端子に接続され、ゲートが前記第２の交流端子に接続されており、
    前記第３ＭＯＳトランジスタは、前記第１チャネル型のＭＯＳトランジスタであって、
    ソース及びドレインのうちの一方が前記第２の交流端子に接続されるとともに他方が前記第２の直流入力端子に接続され、ゲートが前記第１の交流端子に接続されており、
    前記第４ＭＯＳトランジスタは、前記第２チャネル型のＭＯＳトランジスタであって、
    ソース及びドレインのうちの一方が前記第２の交流端子に接続されるとともに他方が前記第２の直流出力端子に接続され、ゲートが前記第１の交流端子に接続されており、
    前記ゲート電位供給回路は、
    前記第１ＭＯＳトランジスタのゲートと、前記第１の直流入力端子及び前記第１の直流出力端子の間の任意の電位と、の間に接続され、逆特性で並列接続された一対のＭＯＳトランジスタからなる第１のトランジスタ対と、
    前記第２ＭＯＳトランジスタのゲートと、前記第１の直流入力端子及び前記第１の直流出力端子の間の任意の電位と、の間に接続され、逆特性で並列接続された一対のＭＯＳトランジスタからなる第２のトランジスタ対と、
    前記第３ＭＯＳトランジスタのゲートと、前記第２の直流入力端子及び前記第２の直流出力端子の間の任意の電位と、の間に接続され、逆特性で並列接続された一対のＭＯＳトランジスタからなる第３のトランジスタ対と、
    前記第４ＭＯＳトランジスタのゲートと、前記第２の直流入力端子及び前記第２の直流出力端子の間の任意の電位と、の間に接続され、逆特性で並列接続された一対のＭＯＳトランジスタからなる第４のトランジスタ対と、
    を含むことを特徴とする請求項１５に記載の整流回路。
  17. 前記第１～第４のトランジスタ対の一端はそれぞれ前記第１～第４のトランジスタのゲート電極に接続され、前記第１及び第２のトランジスタ対の他端はそれぞれ前記第１の直流入力端子と前記第１の直流出力端子との間の任意の電位に接続され、前記第３及び第４のトランジスタ対の他端はそれぞれ前記第２の直流入力端子と前記第２の直流出力端子とに接続されることを特徴とする請求項１６に記載の整流回路。
JP2018065144A 2017-03-30 2018-03-29 整流回路 Active JP7063677B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017068434 2017-03-30
JP2017068434 2017-03-30

Publications (2)

Publication Number Publication Date
JP2018174696A JP2018174696A (ja) 2018-11-08
JP7063677B2 true JP7063677B2 (ja) 2022-05-09

Family

ID=63669934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018065144A Active JP7063677B2 (ja) 2017-03-30 2018-03-29 整流回路

Country Status (3)

Country Link
US (1) US10355615B2 (ja)
JP (1) JP7063677B2 (ja)
CN (1) CN108696157B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6744519B1 (ja) 2018-09-19 2020-08-19 住友電気工業株式会社 立方晶窒化硼素焼結体、それを含む切削工具、および立方晶窒化硼素焼結体の製造方法
WO2020070649A1 (en) * 2018-10-02 2020-04-09 King Abdullah University Of Science And Technology Self biased rectifier circuit and wireless power receiver comprising the self biased rectifier circuit
DE102019208582A1 (de) * 2019-06-13 2020-12-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Gleichrichter für Millimeter-Wellen-Wechselspannungssignale
CN111555644B (zh) * 2020-06-17 2020-12-11 深圳市锐骏半导体股份有限公司 一种基于mos管的交直流变换电路
US11411492B1 (en) * 2021-05-29 2022-08-09 Nxp B.V. Self limiting charge pump
US11556751B2 (en) 2021-05-29 2023-01-17 Nxp B.V. RFID tag limiter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007020308A (ja) 2005-07-07 2007-01-25 Shindengen Electric Mfg Co Ltd 極性反転整流回路
JP2007243940A (ja) 2006-03-06 2007-09-20 Altera Corp ボディバイアスされたトランジスタを有する集積回路に対するラッチアップ防止回路網
JP2008011584A (ja) 2006-06-27 2008-01-17 Tohoku Univ 整流回路
CN103956920A (zh) 2014-04-21 2014-07-30 复旦大学 静态阈值消除与动态阈值消除相结合的倍压整流器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2955247A (en) * 1958-07-24 1960-10-04 Acme Electric Corp Magnetic amplifier regulator circuit
US3504269A (en) * 1968-02-21 1970-03-31 Phillips Petroleum Co Constant current power supply
JP2000022160A (ja) * 1998-07-06 2000-01-21 Hitachi Ltd 半導体集積回路及びその製造方法
US7230391B2 (en) * 2005-04-29 2007-06-12 Osram Sylvania, Inc. Multi-phase input dimming ballast with flyback converter and method therefor
JP2009027878A (ja) * 2007-07-23 2009-02-05 Nec Corp 整流装置
JP2010259206A (ja) * 2009-04-23 2010-11-11 Toshiba Corp 倍電圧整流回路およびそれを用いた非接触式ｉｃカード
US8618864B2 (en) * 2011-04-18 2013-12-31 Steven Andrew Robbins Self-powered active rectifier circuit and related method of operation for photovoltaic solar power arrays
US9214932B2 (en) * 2013-02-11 2015-12-15 Triquint Semiconductor, Inc. Body-biased switching device
US9130478B2 (en) * 2013-03-08 2015-09-08 Infineon Technologies Ag Rectifier with bridge circuit and parallel resonant circuit
US9391068B2 (en) * 2013-08-12 2016-07-12 The Penn State Research Foundation Power rectifier using tunneling field effect transistor
CN103715920A (zh) * 2013-12-11 2014-04-09 杭州电子科技大学 一种整流电路以及包括该整流电路的射频识别标签芯片
CN104269039A (zh) * 2014-09-28 2015-01-07 合肥工业大学 一种无线湿度传感器
CN109245737B (zh) * 2018-10-22 2024-05-14 东南大学 一种动态体偏置e类功率放大器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007020308A (ja) 2005-07-07 2007-01-25 Shindengen Electric Mfg Co Ltd 極性反転整流回路
JP2007243940A (ja) 2006-03-06 2007-09-20 Altera Corp ボディバイアスされたトランジスタを有する集積回路に対するラッチアップ防止回路網
JP2008011584A (ja) 2006-06-27 2008-01-17 Tohoku Univ 整流回路
CN103956920A (zh) 2014-04-21 2014-07-30 复旦大学 静态阈值消除与动态阈值消除相结合的倍压整流器

Also Published As

Publication number Publication date
CN108696157B (zh) 2022-04-08
CN108696157A (zh) 2018-10-23
JP2018174696A (ja) 2018-11-08
US10355615B2 (en) 2019-07-16
US20180287508A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
JP7063677B2 (ja) 整流回路
EP1326342B1 (en) Level shift circuit for transmitting signal from leading edge to trailing edge of input signal
US9001953B2 (en) Phase interpolation circuit and receiver circuit
US20060055444A1 (en) Clock buffer circuit
TW201742378A (zh) 半導體裝置
US8502565B2 (en) Low phase noise buffer for crystal oscillator
US20100039167A1 (en) Charge Pump Circuit
JPH1168522A (ja) 発振回路
CN108347242B (zh) 环形振荡器
EP1517445A2 (en) Capacitance multiplier
US8339211B2 (en) Voltage-controlled oscillator
KR19990077574A (ko) 발진회로
US9991882B2 (en) Semiconductor apparatus
US8760899B1 (en) Frequency multiplier
US20140009139A1 (en) Differential current source and differential current mirror circuit
Varma et al. Sub Threshold Level Shifters and Level Shifter with LEC for LSI’s
JPH0427729B2 (ja)
JP2006314040A (ja) 差動増幅回路
JP6981548B2 (ja) カスコード型増幅器、及び無線通信機
Al-Dirini et al. A novel source-body biasing technique for RF to DC voltage multipliers in 0.18 µm CMOS technology
US8742855B2 (en) Feed-forward ring oscillator
KR20020068098A (ko) 2단 다중 결합구조를 갖는 전압 제어 발진기
US20100033249A1 (en) Differential amplifier
JP2015082720A (ja) 発振器および信号処理回路
JP2009118258A (ja) 電圧電流変換回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220421

R150 Certificate of patent or registration of utility model

Ref document number: 7063677

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150