KR20020068098A

KR20020068098A - 2단 다중 결합구조를 갖는 전압 제어 발진기

Info

Publication number: KR20020068098A
Application number: KR1020010008344A
Authority: KR
Inventors: 윤광섭; 유화열
Original assignee: 학교법인 인하학원
Priority date: 2001-02-20
Filing date: 2001-02-20
Publication date: 2002-08-27

Abstract

2단 다중 결합구조를 갖는 전압 제어 발진기가 개시된다.

본 발명에 따른 2단 다중 결합구조를 갖는 전압 제어 발진기는 제1 차동 입력 및 제2 차동 입력을 받아들여, 외부로부터의 별도의 전압 제어 신호에 응답하여 소정시간 지연한 후, 제1 차동출력 및 제2 차동출력을 발생하며, 인접하는 지연단끼리 상호 고리 형태로 연결되어 있는 복수의 차동 지연단; 및 상기 각 지연단의 입력단과 출력단을 사슬처럼 연결하는 복수의 루프를 포함한다. 이와 같은 본 발명에 의하면, 동작 주파수의 범위가 광대역이며, 위상 잡음 특성이 우수하다. 또한, 적은 면적의 칩화가 가능하여 이동통신 단말기에 본 발명이 적용될 경우 이동통신 단말기의 소형화 및 저가격화를 가능하게 하며, 그 결과 제품에 대한 경쟁력을 한층 제고할 수 있는 장점이 있다.

Description

2단 다중 결합구조를 갖는 전압 제어 발진기{VOLTAGE CONTROLLED OSCILLATOR WITH TWO STAGES MUTI-CHAINED CIRCUIT STRUCTURES}

본 발명은 전압 제어 발진기에 관한 것으로서, 더 상세하게는 2단 다중 결합 구조를 이용한 고주파 저잡음 특성을 갖는 2단 다중 결합구조를 갖는 전압 제어발진기에 관한 것이다.

일반적으로, 전압 제어발진기는 위상 고정루프에서 입력되는 전압에 따라 그 발진주파수가 가변하는 발진장치이다. 이와 같은 전압 제어 발진기는 탱크 회로나 고리 발진기 회로로 구성된다. 현재 상용화되고 있는 전압 제어 발진기는 주로 위상 잡음 특성이 우수한 LC-탱크 회로를 채용하고 있다. 그러나, 이 LC-탱크 회로는 광대역에서 동작하지 못하고 또한 칩 면적이 매우 커서 집접화 시키기 어려운 단점이 있다. 또한, 고리 발진기 회로는 복수의 인버터 또는 차동 지연단의 형태로 광대역에서 동작하고 칩면적이 작은 장점이 있는 반면, 위상 잡음 특성이 LC-탱크 회로에 비하여 떨어지는 단점이 있다.

도 1은 종래의 2단 전압 제어 발진기의 개략적인 회로구성도이다.

도 1에 도시된 바와 같이, 종래의 2단 전압 제어 발진기는 2개의 차동 지연단(11,12)과, 그들의 입,출력단(13,13')(14,14')을 상호 유기적으로 연결하는 루프(15)로 구성되어 있다. 각각의 차동 지연단(11,12)은 상호 고리형태로 연결되고, 입력된 신호를 소정시간 지연한 후, 상기와 같은 종래 2단 전압 제어 발진기는 그 구조적 특징상 위상잡음 특성이 좋지 않는 단점이 있다.

도 2는 상기 도 1의 전압 제어 발진기의 타이밍 지터(timing jitter)를 보여주는 도면이다. 도 2에 도시된 바와 같이 전압 제어 발진기에서 출력되는 클록된 펄스는 천이(transition)들 사이에 이상적인 경우 상수(constant)이다. 그러나 실제의 경우 이를 시간 영역에서 살펴보면 일정한 공간 안에서 변화(Δt)하는데 이러한 불확실함을 타이밍 지터라고 한다. 상기 타이밍 지터는 잡음의 원인이 된다.

따라서, 본 발명의 목적은 광대역에서의 동작이 가능하고, 위상잡음 특성이 우수하며, 집적화가 용이한 2단 다중 결합구조를 갖는 전압 제어 발진기를 제공함에 있다.

도 1은 종래 2단 전압 제어 발진기의 개략적인 회로구성도.

도 2는 일반적인 전압 제어 발진기의 타이밍 지터를 나타낸 도면.

도 3a는 본 발명에 따른 2단 다중 결합 구조를 갖는 전압 제어 발진기의 개략적인 구성도.

도 3b는 도 3a의 회로구성도의 결합관계를 분리전개하여 나타낸 도면.

도 4는 도 3a에 도시된 전압 제어 발진기의 낮은 위상 잡음의 특성을 설명하는 도면.

도 5는 본 발명에 따른 2단 다중 결합구조를 갖는 전압 제어 발진기에 있어서, N개의 발진기의 개별 주파수 스펙트럼 및 결합된 상태의 주파수 스펙트럼 특성을 각각 보여주는 도면.

도 6(A)는 본 발명에 따른 2단 다중 결합구조를 갖는 전압 제어 발진기의 차동 지연단의 개략도.

도 6(B)는 본 발명에 따른 2단 다중 결합구조를 갖는 전압 제어 발진기의 차동 지연단의 구체적인 회로구성도.

도 7의 (a),(b),(c)는 2단 단일, 2단 2중, 2단 3중 결합구조의 전압 제어 발진기의 각각에 대한 주파수 특성 그래프.

-도면의 주요 부분에 대한 부호의 설명-

301~304 : 차동 지연단 305~307 : 루프

310,310' : 입력단 320,320' : 출력단

상기의 목적을 달성하기 위하여 본 발명에 따른 2단 다중 결합구조를 갖는 전압 제어 발진기는,

제1 차동 입력 및 제2 차동 입력을 받아들여, 외부로부터의 별도의 전압 제어 신호에 응답하여 소정시간 지연한 후, 제1 차동출력 및 제2 차동출력을 발생하며, 인접하는 지연단끼리 상호 고리 형태로 연결되어 있는 복수의 차동 지연단; 및

상기 각 지연단의 입력단과 출력단을 사슬처럼 연결하는 복수의 루프를 포함하는 점에 그 특징이 있다.

이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

도 3a 및 도 3b는 본 발명에 따른 2단 다중 결합구조를 갖는 전압 제어 발진기를 개략적으로 나타낸 것으로서, 도 3a는 전체 회로구성도이고, 도 3b는 도 3a의 회로구성도의 결합관계를 분리 전개한 상태를 보여주는 도면이다.

도 3a 및 도 3b를 참조하면, 본 발명에 따른 2단 다중 결합구조를 갖는 전압 제어 발진기(300)는 복수(예컨대, 4개)의 지연단(300~304)과, 복수의 루프(305~307)를 포함하여 구성된다. 상기 복수의 지연단(301~304)은 인접하는 지연단끼리 상호 고리형태로 연결된다. 이와 같은 지연단(301~304)은 제1, 제2 차동입력(40,40')(도 6(A)참조)을 받아들여 외부로부터의 별도의 전압 제어 신호(Vcon)에 응답하여 소정 시간 지연한 후, 제1, 제2 차동 출력(50,50')(도 6(A)참조)을 발생한다. 그리고 상기 복수의 루프(305~307)는 상기 지연단(301~304)의 각각의 입력단(310,310')과 출력단(320.320')을 사슬처럼 서로 연결한다. 한편, 도 3b를 참조하면, 이는 도 3a를 보다 이해하기 쉽게 분해하여 도시한 것으로서, 도시된 바와 같이 종래의 각 2단 단일 구조인 전압 제어발진기(300a,300b,300c) 3개를 3중 결합한 구조를 이루고 있다. 여기서, 각 2단 단일 발진기(300a,300b,300c)는 고리형태로 결합된 고리발진기이며, 각 입력단과 출력단이 루프(305,306,307)에 의해 연결되어 있다. 따라서, 최종 출력단은 도 3a에서의 끝단(320,320')이 아니라 중간부분인 점(A,B노드)이 된다.

도 4는 본 발명에 따른 2단 다중 결합구조를 갖는 전압 제어 발진기의 낮은위상 잡음의 특성을 설명하는 도면이다.

도 4를 참조하면, 도 3a에서 루프(L1,L2,L3)로 나타내어지는 3개의 전압 제어 발진기의 각각의 발진 파형은 L1, L2을 통한 출력과 L3을 통한 출력이 같은 상태가 되는 반면, A노드에서 출력 파형(VCO 출력)을 보면 출력의 상태는 세 개의 루프중 가장 빠르게 상태 천이를 일으키는 것을 따르게 된다. 다시 말해서, 2번째 하강천이 시(T1)에는 상기 루프(L3)에 의하여 결정되고, 마지막 하강천이 시(T2)에는 가장 빠른 천이를 보이는 상기 루프(L1)에 의하여 결정된다. 이러한 방식으로 시간 영역에서 타이밍 지터(timing jitter)가 줄어들게 된다. 따라서, 상기 방식은 주파수의 순수성을 증대시키므로 주파수 영역에서 위상 잡음을 감소시킨다.

일반적으로, 전압 제어 발진기의 위상 잡음은 시간영역의 타이밍 지터와 다음과 같은 수식관계를 가진다.

여기에서, f₀는 중심 주파수이고, f_m은 오프셋 주파수이며, Δt_vco-rms/T₀는 백분율 지터를 의미한다. 상기 수학식 1의 구조는 도 2에서의 Δt가 줄어들므로 Δt_vco-rms또한 줄어든다. 상기 수학식 1에서 결과적으로 위상잡음은 Δt_vco-rms ²에 비례하므로, 본 발명에 의한 상기 다중 결합 고리 발진기는 일반적인 고리 발진기보다 위상잡음이 줄어듦을 알 수 있다.

다음은 본 발명에 따른 전압 제어발진기의 주파수 영역에서의 저잡음 동작에 대하여 도 5와 도 6 및 도 7을 참조하여 설명해 보기로 한다.

도 5의 (a)는 N개의 발진기의 주파수 스펙트럼을 오실로스코프를 이용하여 각각의 파형으로 것이고, 도 5의 (b)는 그 각각의 파형을 결합한 상태를 나타낸 것이다. 상기 다중 결합 구조의 저잡음 동작에 대한 주파수 영역에서의 해석을 하면 다음과 같다. 도 5에 도시된 것과 같은 발진 주파수를 갖는 N개의 발진기가 더해지면 잡음 측면에서 이익을 가져온다. 일반적으로, 위상잡음은 중심주파수로부터 오프셋 주파수만큼 떨어진 사이드밴드(sideband) 주파수의 1Hz당 노이즈 파워(Noise power)와 캐리어 파워(Carrier power)의 비로 정의하며, 수식관계로 나타내면 다음과 같다.

여기에서 P_N는 노이즈 파워(Noise Power)이고, P_C는 캐리어 파워(Carrier Power)이다. 여기에서, 라자비(Lazavi) 이론에 의하면, 상기 발진 주파수가 같은 N개의 주파수 스펙트럼이 더해지면, 상기 캐리어 파워(Carrier Power)는 N²배로 증가하고, 상기 노이즈 파워(Noise Power)는 N배로 증가하게 된다. 따라서 전체 위상 잡음은 다음과 같이 나타낼 수 있다.

= 10·log()

그리고, 그것에 의해 결국 제안된 다중 결합구조의 위상 잡음 변화량은 다음과 같다.

본 발명에서는 N = 3으로 설정하며, 따라서 상기 전체 위상 잡음 변화량은 이론적으로 다음과 같이 표현될 수 있다. 여기서, N=3으로 하는 것은 본 발명의 전압 제어 발진기의 차동 지연단의 결합구조가 3중 결합구조일 때를 나타낸다.

= -4.771

이상으로부터, 전체 위상 잡음 변화량은 약 5dBc/Hz 정도가 줄어들게 됨을 알 수 있다. 이와 같은 5dBc/Hz의 전체 위상 잡음 변화량의 감소는 많은 위상잡음의 감소라고 할 수 있다. 그러나, 상기 발진 주파수는 N이 아무리 증가하여도 N = 2인 기본 발진기와 변함이 없고, 오히려 약간 높은 주파수에서 발진하는 것을 도 7의 모의 실험(3.3V 단일 공급 전원에서 0.35μm N-well double-poly four-metal CMOS technology를 사용)을 통하여 확인하였다. 또한, 이 모의 실험을 통해 800MHz에서 2.6GHz의 넓은 영역의 동작주파수를 얻을 수 있었고, 지연단의 개수를 늘리면서 수행한 FFL 결과에서 위상 잡음 특성이 향상되는 것을 확인할 수 있었으며, 발진주파수가 조금씩 높아지는 것도 확인할 수 있었다. 도 7은 2단 단일구조에서 다중구조으로 결합의 개수를 늘리면서 실험한 결과에 의해 얻어진 주파수 특성을 보여주는 도면이다.

도 7(a)는 단일 결합구조의 전압 제어발진기의 주파수 특성이고, 도 7(b)는 2단 이중 결합구조의 전압 제어발진기의 주파수 특성이고, 도 7(c)는 2단 삼중 결합구조의 전압 제어발진기의 주파수 특성이다. 상기 각 구조에 따른 주파수 특성에서 중심 주파수 근처의 잡음(11,12,13)을 보면 결합의 개수가 늘어날수록 점차로 낮아지는 것을 알 수 있다. 그리고, 중심 주파수도 점차로 약 2.35GHz에서 2.6GHz로 높아지는 것을 알 수 있다. 이러한 이유는 시간 영역해석에서 살펴보았듯이 상태 천이시 가장 빠른 상태변화를 따르기 때문이다.

한편, 도 6의 (B)는 본 발명에 따른 2단 다중 결합구조를 갖는 전압 제어 발진기의 차동 지연단의 회로도이다.

도 6의 (B)에 도시된 바와 같이, 상기 도 3a에서의 지연단(301,302,303,304)의 회로구조는 점선(C)을 축으로 대칭구조를 이루며, 인버터(Mp1-Mn1과 Mp4-Mn4)와, 래치 회로(Mn2, Mn3)와, 액티브 부하(Mp2, Mp3)와, 바이어스 회로(M1, M2, M3, M4)로 구성된다. n바이어스(nbias)는 래치회로(Mn2, Mn3)를 동작시키고, Vcon으로는 루프필터에서 나오는 제어전압이 인가되며, p바이어스(bias)로 레플리카(reflicker) 바이어스가 인가된다.

본 지연단의 구성을 더 상세히 설명하면 하기와 같다.

상기 지연단(301,302,303,304)은 두 회로(I,II)가 점선(C)을 중심으로 상호 대칭을 이루도록 구성되며, 전압원(V_DD)과 연결되는 소스와 레플리카 바이어스(pbias)선과 연결되는 게이트를 포함하는 제1 트랜지스터(M1)와, 입력단(40)과 연결되는 게이트와 제1 트랜지스터(M1)의 드레인과 연결되는 소스와 출력단(50')과 연결되는 드레인을 포함하는 제2 트랜지스터(Mp1)와, 상기 제2 트랜지스터(Mp1)의 소스와 연결되는 소스와 출력단(50')과 각각 연결되는 게이트와 드레인을 포함하는 제3 트랜지스터(Mp2)와, 상기 입력단(40)과 연결되는 게이트와 출력단(50')과 연결되는 소스와 접지측으로 연결되는 드레인을 포함하는 제4 트랜지스터(Mn1)와, 출력단(50')과 연결된 소스와 대칭면(II)에서의 출력단(50)과 연결된 게이트와 접지측과 연결된 드레인을 포함하는 제5 트랜지스터(Mn2)와, 상기 제4 트랜지스터(Mn1)의 드레인과 연결되는 소스와 컨트롤 입력 전압(Vcon)과 연결되는 게이트와 접지측과 연결되는 드레인을 포함하는 제6 트랜지스터(M4)와, 상기 제5 트랜지스터(Mn2)의 드레인과 연결되는 소스와 바이어스선(nbias)과 연결되는 게이트와 접지측과 연결되는 드레인을 포함하는 제7 트랜지스터(M3)로 구성된다.

이상과 같은 구성을 갖는 지연단의 동작을 설명하면 다음과 같다.

도 6의(B)에서 입력(40, 40')과 출력(50, 50')은 차동신호이므로 만약 Vin⁺(40)에 로우(LOW)의 전압이 인가되면, Mp1이 온(ON)이 되고, 이때 전하는 Vout^-단(50')에 충전(charge)되어 출력상태를 하이(HIGH)로 만든다. 그리고, 이때 Mn1은오프(OFF)가 되기 때문에 접지측으로 전하가 방전(discharge)되는 것을 막는다. 또한, 출력단 Vout⁺(50)와 Vout^-(50')는 차동신호이기 때문에 Vout⁺(50)단은 로우가 되고, 따라서 Mn2도 오프가 된다. 반대로 Vin⁺(40)에 하이의 신호가 인가되면 Mn1과 Mn2가 동작하게 되고, 이때 Mp1은 오프가 된다. 따라서, 상기 입력(40,40')을 상기 Mp1-Mn1와, 상기 Mp4-Mn4에 각각 결합시키면 출력단(50,50')에 전하를 충전 또는 방전시킬 때 빠른 동작을 하므로, 지연단(301,302,303,304)은 고주파로 동작이 가능하다.

이상과 같은 일련의 동작과정에 있어서, Vout+(50) 노드에서의 발진 주파수를 수식으로 표면하면 다음과 같다.

여기에서, f는 발진주파수, k는 비례상수, N은 지연단의 개수, R₀는 출력저항, C₀는 출력단의 기생 커패시턴스이다. 상기 수학식 6에서의 출력저항 R₀는 다음과 같이 근사적으로 표현될 수 있다.

( ) //

여기에서 R_op와R_on은 출력단에서 보이는 PMOS와 NMOS의 저항이며, g_mp2, g_mp3, g_mn3는 M2, Mp3, M3의 트랜스컨덕턴스이고, r_op2, r_on3는 M2, M3의 출력저항이다. 또한, 상기 수학식 6에서의 출력 커패시턴스(C₀)는 다음과 같이 표현될 수 있다.

여기에서 C_gdi는 i번째 게이트-드레인 기생 커패시터이고, C_bdi는 i번째 게이트-기판 기생 커패시터이다. 상기 수학식 7과 수학식 8을 수학식 6에 적용시키면 다음과 같은 결과를 얻을 수 있다.

그러므로, 발진 주파수 f₀는 N, C₀그리고 MP2와 MP3의 소자비와 MP2의 출력저항의 곱에 반비례하는데, 여기서 상기 발진 주파수를 증가시키기 위해서 N을 최소화하기 위하여 2단으로 발진할 수 있도록 설계하는 것이 바람직하다. r_op2는 지연단(301,302,303,304)에 흐르는 바이어스 전류에 반비례하므로 전류의 크기를 크게 설계하여야 한다. 따라서, M1, M2, M3, M4의 소자비를 가능한 크게 설계하는 것이 바람직하다. 래치회로(Mn2, Mn3)는 양의 피드백 경로이므로, 전류의 크기를 증가시키는 역할을 하여 역시 지연 시간을 감소시킨다. 다이오드 부하(Diode connecteddevices)로 사용된 Mp2와 Mp3는 지연단의 출력 저항을 감소시킨다.

상술한 바와 같이 본 발명에 따른 2단 다중 결합구조를 갖는 전압 제어발진기는 사슬과 같은 루프를 포함하는 각 지연단들간의 연결관계나, 입력 단자를 NMOS나 PMOS를 동시에 사용하는 구조로 이루어진 지연단을 제공하여 위상잡음 특성이 좋고 또한 발진 주파수가 높아지는 특징을 갖는다.

본 발명에 따른 2단 다중 결합구조를 갖는 전압 제어 발진기는 2단 전압 제어 발진기의 다중 결합구조로 되어 있어 동작 주파수의 범위가 광대역이며, 위상 잡음 특성이 우수하다. 또한, 적은 면적의 칩화가 가능하여 이동통신 단말기에 본 발명이 적용될 경우 이동통신 단말기의 소형화 및 저가격화를 가능하게 하며, 그 결과 제품에 대한 경쟁력을 한층 제고할 수 있는 장점이 있다.

Claims

제1 차동 입력 및 제2 차동 입력을 받아들여, 외부로부터의 별도의 전압 제어 신호에 응답하여 소정시간 지연한 후, 제1 차동 출력 및 제2 차동 출력을 발생하며, 인접하는 지연단끼리 상호 고리 형태로 연결되어 있는 복수의 차동 지연단; 및

상기 각 지연단의 입력단과 출력단을 사슬처럼 연결하는 복수의 루프를 포함하는 것을 특징으로 하는 2단 다중 결합구조를 갖는 전압 제어발진기.
제1 항에 있어서, 상기 지연단의 최종적인 발진 출력으로 연결되는 노드점은 복수의 지연단 구성에서 중간부에 위치되는 지연단 사이의 연결 고리선상에 위치되는 제1 노드점(A)과 제2 노드점(B)으로 함을 특징으로 하는 2단 다중 결합구조를 갖는 전압 제어발진기.
제1 항에 있어서, 상기 지연단은 두 회로가 점선을 중심으로 상호 대칭을 이루도록 구성되며, 전압원과 연결되는 소스와 레플리카 바이어스선과 연결되는 게이트를 포함하는 제1 트랜지스터(M1)와, 입력단과 연결되는 게이트와 제1 트랜지스터(M1)의 드레인과 연결되는 소스와 출력단과 연결되는 드레인을 포함하는제2 트랜지스터(Mp1)와, 상기 제2 트랜지스터(Mp1)의 소스와 연결되는 소스와 출력단과 각각 연결되는 게이트와 드레인을 포함하는 제3 트랜지스터(Mp2)와, 상기 입력단과 연결되는 게이트와 출력단과 연결되는 소스와 접지측으로 연결되는 드레인을 포함하는 제4 트랜지스터(Mn1)와, 출력단과 연결된 소스와 대칭면에서의 출력단과 연결된 게이트와 접지측과 연결된 드레인을 포함하는 제5 트랜지스터(Mn2)와, 상기 제4 트랜지스터(Mn1)의 드레인과 연결되는 소스와 컨트롤 입력 전압과 연결되는 게이트와 접지측과 연결되는 드레인을 포함하는 제6 트랜지스터(M4)와, 상기 제5 트랜지스터(Mn2)의 드레인과 연결되는 소스와 바이어스선과 연결되는 게이트와 접지측과 연결되는 드레인을 포함하는 제7 트랜지스터(M3)로 구성하는 것을 특징으로 하는 2단 다중 결합구조를 갖는 전압