JP7045845B2 - 記録ヘッド、及び記録装置 - Google Patents

Description

本発明は、記録ヘッド、及び記録装置に関する。

近年の印刷速度の高速化に伴い、記録素子基板に供給するクロック周波数が高くなるとともに基板温度や素子抵抗値等のアナログ信号をより正確にモニタすることが求められている。周波数の高いデジタル回路から発生する電磁ノイズが温度検知等を高精度で行うアナログ回路の誤動作を誘発することを避けるために、記録素子基板のデジタル回路用電源電圧とアナログ回路用電源電圧を別供給し、ノイズを抑制する構成が取られている。ここで、デジタル回路とは、シフトレジスタ回路やラッチ回路のように離散的な電圧値を用いて動作する回路である。また、アナログ回路とは、連続的な電圧値・電流値を用いて動作する回路である。アナログ回路の例として、バイアス回路やオペアンプ等が挙げられる。

特許文献１において、記録素子基板上では電源電圧（Ｖｄｄ）をデジタル回路へ供給し、アナログ用電源電圧（ＶｄｄＡ）をアナログ回路へ供給している。フレキシブルケーブル等で接続された記録ヘッド基板上で電源電圧（Ｖｄｄ）とアナログ用電源電圧（ＶｄｄＡ）が共通に接続される構成が記載されている。これにより、記録素子基板内の相互の電源電圧のノイズ伝搬を低減することが可能となる。

特許第３６５８２９７号

記録素子基板のアナログ回路はバイアス回路やオペアンプ回路のように電源を印加すると常時消費電流が流れる回路を使用しており、記録素子基板の多機能化に伴い消費電流が大きくなっている。特にフルライン型記録ヘッドのように記録素子基板を複数備えた記録ヘッドの場合は低電圧（例えば、３．３ボルト、５ボルト）で動作する回路であっても消費電流が非常に大きくなってしまう。平均的な消費電流を抑えるため非印刷時に記録ヘッドの電源をオフすると、印刷を開始するために電源をオンしても、アナログ回路の起動のための時間がかかってしまう。

本発明は上記課題を解決するためになされたものであり、アナログ回路に電力供給された状態であっても、アナログ回路の機能を停止し、消費電力を低減させる。

上記課題を解決するために本願発明は以下の構成を有する。すなわち、記録ヘッドであって、記録素子と、前記記録素子を駆動する駆動回路と、制御信号が入力される制御端子と、少なくとも１つのアナログ回路と、を有し、前記アナログ回路は、バイアス電圧を生成するバイアス回路と、前記駆動回路を駆動するデータの差動信号を受信し、シングルエンドの信号を生成するオペアンプ回路と、を含み、前記バイアス回路は、前記制御端子と前記オペアンプ回路との間に接続された第一のＭＯＳトランジスタを有し、前記第一のＭＯＳトランジスタは前記制御信号に基づき前記オペアンプ回路に対する前記バイアス電圧の供給の開始と停止を制御することを特徴とする。

本発明によれば、アナログ回路へ電力を供給した状態であっても、アナログ回路の消費電力を抑制できる記録ヘッドを提供することができる。

本願発明に係る記録装置の外観構成の一例を示す斜視図。 本願発明に係る記録装置の機能的な構成の一例を示す図。 第１の実施形態に係る記録ヘッドの構成例を示す図。 第１の実施形態に係る記録素子基板の構成例を示す図。 第１の実施形態に係るアナログ回路の一例を示す回路図。 第１の実施形態に係る記録ヘッドの消費電流のグラフ。 第１の実施形態に係る記録ヘッドの消費電流のグラフ。 第２の実施形態に係る記録ヘッドの構成例を示す図。 第２の実施形態に係る記録素子基板の構成例を示す図。 第３の実施形態に係る記録ヘッドの構成例を示す図。 第３の実施形態に係る記録ヘッドの消費電流のグラフ。 第４の実施形態に係る記録ヘッドの構成例を示す図。 第４の実施形態に係る記録ヘッドの構成例を示す図。 第５の実施形態に係る記録ヘッドの構成例を示す図。 第３の実施形態に係る記録ヘッドの構成例を示す図。 第１の実施形態に係るアナログ回路の構成例を示す図。 第１の実施形態に係るアナログ回路の構成例を示す図。 第１の実施形態に係るアナログ回路の構成例を示す図。 第６の実施形態に係るアナログ回路の構成例を示す図。

以下、添付図面を参照して本発明の一実施形態について説明する。尚、以下の実施形態は特許請求の範囲に係る本発明を限定するものでなく、また、本実施形態で説明されている特徴の組み合わせのすべてが本発明の解決手段に必須のものとは限らない。尚、同一の構成要素には同一の参照番号を付して、説明を省略する。

なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。さらに人間が視覚で知覚し得るように顕在化したものであるか否かも問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。

また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。

さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。

またさらに、「記録要素」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。

またさらに、「ノズル」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。

以下に用いる記録ヘッド用の素子基板（ヘッド基板）とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた構成を差し示すものである。

さらに、基板上とは、単に素子基板の上を指し示すだけでなく、素子基板の表面、表面近傍の素子基板内部側をも示すものである。また、本発明でいう「作り込み（ｂｕｉｌｔ－ｉｎ）」とは、別体の各素子を単に基体表面上に別体として配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によって素子板上に一体的に形成、製造することを示すものである。

本発明の最も重要な特徴をなすインクジェット記録ヘッド（以下、記録ヘッド）は、記録ヘッドの素子基板に複数の記録素子とこれら記録素子を駆動する駆動回路とを同一基板に実装している。後述の説明から分かるように、記録ヘッドには複数の素子基板を内蔵し、これらの素子基板をカスケード接続する構造をとっている。従って、この記録ヘッドは相対的に長い記録幅を達成することができる。従って、その記録ヘッドは一般に見られるシリアルタイプの記録装置のみならず、その記録幅が記録媒体の幅に相当するようなフルライン記録ヘッドを備えた記録装置に用いられる。また、その記録ヘッドはシリアルタイプの記録装置の中でも、Ａ０やＢ０などの大きなサイズの記録媒体を用いる大判プリンタに用いられる。

［記録装置の概要説明］
図１は本発明の代表的な実施例であるインクジェット記録ヘッド（以下、記録ヘッド）を用いて記録を行う記録装置の構成の概要を示す外観斜視図である。

図１に示すようにインクジェット記録装置（以下、記録装置）１はインクジェット方式に従ってインクを吐出して記録を行うインクジェット記録ヘッド（以下、記録ヘッド）１００をキャリッジ２に搭載し、キャリッジ２を矢印Ａ方向に往復移動させて記録を行う。記録紙などの記録媒体Ｐを給紙機構５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド１００から記録媒体Ｐにインクを吐出することで記録を行う。

記録装置１のキャリッジ２には記録ヘッド１００を搭載するのみならず、記録ヘッド１００に供給するインクを貯留するインクタンク６を装着する。インクタンク６はキャリッジ２に対して着脱自在になっている。

図１に示した記録装置１はカラー記録が可能であり、そのためにキャリッジ２にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能である。

本実施形態に係る記録ヘッド１００は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用している。このため、電気熱変換体を備えている。この電気熱変換体は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。なお、記録装置は、上述したシリアルタイプの記録装置に限定するものではなく、記録媒体の幅方向に吐出口を配列した記録ヘッド（ラインヘッド）を記録媒体の搬送方向に配置するいわゆるフルラインタイプの記録装置にも適用できる。

図２は、図１に示した記録装置１の制御構成を示すブロック図である。

図２に示すように、コントローラ６００は、ＭＰＵ６０１、ＲＯＭ６０２、特殊用途集積回路（ＡＳＩＣ）６０３、ＲＡＭ６０４、システムバス６０５、Ａ／Ｄ変換器６０６などで構成される。ＲＯＭ６０２は、各種制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納する。ＡＳＩＣ６０３は、キャリッジモータＭ１の制御、搬送モータＭ２の制御、及び、記録ヘッド１００の制御のための制御信号を生成する。ＲＡＭ６０４は、画像データの展開領域やプログラム実行のための作業用領域等として用いられる。システムバス６０５は、ＭＰＵ６０１、ＡＳＩＣ６０３、ＲＡＭ６０４を相互に接続してデータの授受を行う。Ａ／Ｄ変換器６０６は以下に説明するセンサ群６３０からのアナログ信号を入力してＡ／Ｄ変換し、デジタル信号をＭＰＵ６０１に供給する。

また、図２において、ホスト装置６１０は画像データの供給源となるＰＣなどの外部の情報処理装置である。ホスト装置６１０と記録装置１との間ではインタフェース（Ｉ／Ｆ）６１１を介して画像データ、コマンド、ステータス等をパケット通信により送受信する。なお、インタフェース６１１としてＵＳＢインタフェースをネットワークインタフェースとは別にさらに備え、ホストからシリアル転送されるビットデータやラスタデータを受信できるようにしてもよい。

スイッチ群６２０は、電源スイッチ６２１、プリントスイッチ６２２、回復スイッチ６２３などから構成される。電源スイッチ６２１をオンすると、不図示の電源回路から記録ヘッド１００へ電力が供給される。電源スイッチ６２１をオンすると記録ヘッド１００以外に、コントローラ６００等にも電力が供給される。

センサ群６３０は、装置状態を検出するためのセンサ群であり、位置センサ６３１、温度センサ６３２等から構成される。この他にもインク残量を検出するフォトセンサ（不図示）が設けられる。

キャリッジモータドライバ６４０は、キャリッジ２を矢印Ａ方向に往復走査させるためのキャリッジモータＭ１を駆動させるキャリッジモータドライバである。搬送モータドライバ６４２は、記録媒体Ｐを搬送するための搬送モータＭ２を駆動させる搬送モータドライバである。記録ヘッド制御部６４４は、記録ヘッド１００の動作を制御する。

ＡＳＩＣ６０３は、記録ヘッド１００による記録走査の際に、ＲＡＭ６０４の記憶領域に直接アクセスしながら、記録ヘッド制御部６４４を介し記録ヘッド１００に対して発熱素子（インク吐出用のヒータ）を駆動するためのデータを転送する。また、ＡＳＩＣ６０３は、アナログ回路の動作開始タイミングや停止タイミングで、記録ヘッド制御部６４４を介し記録ヘッド１００に対して制御信号を転送する。また、記録ヘッド制御部６４４は、ＬＶＤＳ（Low Voltage Differential Signaling：小振幅差動信号）の送信回路を備えており、ＬＶＤＳ信号を記録ヘッド１００に対して送信する。加えて、この記録装置１には、ユーザインタフェースとしてＬＣＤやＬＥＤで構成される表示部（不図示）が備えられる。

＜第１の実施形態＞
図３は、本発明の第１の実施形態に係る記録ヘッド１００の構成例を示す。記録ヘッド１００は、記録素子基板１０１、フレキシブルケーブル１０３、及び電気配線基板１０２から構成される。

電気配線基板１０２は、記録装置１に搭載されるヘッド制御基板（不図示）とケーブルを介して電気的に接続されている。更に電気配線基板１０２は、フレキシブルケーブル１０３を介して図４で示す記録素子基板１０１に電気的に接続されている。従って、ケーブルを介して、電力供給が行われる。共通電源電圧は、共通電源電圧入力端子４０１（電源入力端子）から供給され、電気配線基板１０２内で分離されて記録素子基板１０１のデジタル回路用電源端子３０１とアナログ回路用電源端子３０２に供給される。このために、電気配線基板１０２は、デジタル回路用電源端子３０１に接続される出力用の電源出力端子４０６と、アナログ回路用電源端子３０２に接続される出力用の電源出力端子４０７を有する。なお、フレキシブルケーブル１０３は、記録素子基板１０１と電気配線基板１０２の端子同士を接続するために、アナログ用の電源配線と接地配線、デジタル用の電源配線と接地配線を有している。

接地電圧は、電気配線基板１０２の接地電圧入力端子４０２から供給され、記録素子基板１０１の接地電圧入力端子３０４と接続されている。このために、電気配線基板１０２は、記録素子基板１０１の接地電圧入力端子に接続される接地電圧出力端子４０８を有する。

データは、電気配線基板１０２のデータ入力端子４０５を介して記録素子基板１０１のデータ入力端子３０５に入力される。このために、電気配線基板１０２は、記録素子基板１０１のデータ入力端子３０５に接続されるデータ出力端子４０９を備える。

電気配線基板１０２のアナログ回路制御端子４０３は、記録素子基板１０１の制御端子３０３と接続されている。このために、電気配線基板１０２は、記録素子基板１０１の制御端子３０３に接続され、制御信号を出力するための信号出力端子４１０を有する。フレキシブルケーブル１０３は、更に制御信号を転送するための制御信号配線を有している。

なお、データ入力端子４０５に入力されるデータやアナログ回路制御端子４０３に入力される制御信号は、図２に示す記録ヘッド制御部６４４から転送される。電気配線基板１０２内ではノイズによる誤動作対策として共通電源電圧配線と接地電圧配線との間にコンデンサ４０４を設けている。

図４は、本発明の第１の実施形態に係る記録素子基板１０１の構成例を示す。記録素子基板１０１には複数の記録素子列とそれに対応する駆動回路列（以下、まとめて回路列２０５と称する）が配置されている。駆動回路は、記録素子を駆動するためのドライバが、記録素子に対応して設けられている。このドライバは、例えば、ＭＯＳトランジスタが用いられる。ここでは、回路列２０５は、３列にて示しているが、これに限定するものではない。回路列２０５は、例えば、１列あるいは２列、４列、もしくは６列などでも構わない。電気配線基板１０２から送信されるデータは、データ入力端子３０５から入力され、デジタル回路２０１で処理されて回路列２０５それぞれに送信（供給）される。データに対応した駆動回路が駆動されると対応する記録素子に電流が流れ、そのエネルギーによってインク（記録材）が記録媒体Ｐへと吐出される（不図示）。

デジタル回路２０１は、主に、受信したデータを保持するシフトレジスタ回路とラッチ回路等の回路群から構成され、デジタル回路用電源端子３０１が接続されている。本実施形態では、アナログ回路２０２として、ランク抵抗測定回路２０３や温度検知回路２０４が配置される。ランク抵抗測定回路２０３は、記録素子基板１０１内の記録素子の抵抗値や記録素子を駆動するドライバのオン抵抗値を測定するために用いられる。温度検知回路２０４は、記録素子基板１０１内の温度をモニタするために用いられる。ランク抵抗測定回路２０３及び温度検知回路２０４にはアナログ回路用電源端子３０２が接続されている。また、アナログ回路２０２の一部回路の動作を停止するための制御端子３０３がランク抵抗測定回路２０３及び温度検知回路２０４に接続されている。ランク抵抗測定回路２０３は、図５と図１６（ａ）に示す構成である。ランク抵抗が端子ＩＮＰに接続されている。このランク抵抗に印加された電圧がオペアンプ回路２０７に入力され、オペアンプ回路２０７で増幅して出力端子ＯＵＴから出力する。オペアンプ回路２０７の反転入力端子はＲ１を介してグランドと接続され、オペアンプ回路２０７の出力はＲ２を介して反転入力端子にフィードバックされる非反転増幅器の構成を取る。非反転増幅器のゲインは１＋Ｒ２／Ｒ１となり抵抗の比で決定される。同様に、温度検知回路２０４も、図５と図１６（ａ）に示す構成である。ダイオード（センサー）が端子ＩＮＰに接続されている。ダイオードの電圧がオペアンプ回路２０７に入力され、オペアンプ回路２０７で増幅して出力端子ＯＵＴから出力する。

図３、図４の構成のように記録素子基板１０１内では、デジタル回路用の電源配線とアナログ回路用の電源配線は、独立して設けられている。記録素子基板１０１内では、デジタル回路用の電源配線とアナログ回路用の電源配線は接続されていない。このように、デジタル回路用電源配線とアナログ回路用電源配線を分離することで、電磁ノイズによる誤動作を防止することができる。また、電気配線基板１０２では、デジタル回路用の電源配線とアナログ回路用の電源配線を接続し、電源端子を共通化する。このような構成により、記録ヘッド１００の端子数を抑制している。なお、電磁ノイズによる誤作動のおそれがない回路であれば、デジタル回路用電源配線と、アナログ回路用電源配線を接続する形態でも構わない。

図５は、本発明の第１の実施形態に係るアナログ回路２０２の構成例を示す。本実施形態のアナログ回路２０２は、ロジック回路を含み、バイアス回路２０６とオペアンプ回路２０７の組み合わせで構成されている。このオペアンプ回路２０７は、アナログ信号の処理を行うアナログ信号処理回路である。バイアス回路２０６が動作しているとき、バイアス電圧Ｖｂをオペアンプ回路２０７へ供給する。オペアンプ回路２０７は、このバイアス電圧の供給を受けて動作をする。このバイアス電圧の供給が停止しているとき、たとえ、電源供給を受けていても、オペアンプ回路２０７は動作せず、消費電流を抑制できる。図５において、ＭＮはＮＭＯＳトランジスタを示し、ＭＰはＰＭＯＳトランジスタを示す。また、Ｒ１は抵抗を示し、Ｃ１は容量を示す。なお、一般的なバイアス回路２０６とオペアンプ回路２０７の回路動作に関しては詳細な説明は割愛する。バイアス回路２０６とオペアンプ回路２０７は、アナログ回路用電源端子３０２からアナログ回路用電源（電力）が供給される。ＭＰ１、ＭＰ２のゲートにはＭＰ８のドレインが接続され、ＭＰ８のソースはアナログ回路用電源端子３０２が接続される。ＭＰ３、ＭＰ４、ＭＰ５のゲートにはＭＰ９のドレインが接続され、ＭＰ９のソースはアナログ回路用電源端子３０２が接続される。

このアナログ回路２０２が動作するとき、アナログ回路２０２のＮＭＯＳトランジスタとＰＭＯＳトランジスタには、電流が流れる。ＭＰ８は、バイアス回路２０６の動作と停止を切り替えるスイッチの働きをする。ＭＰ９は、オペアンプ回路２０７の動作と停止を切り替えるスイッチの働きをする。ＭＰ８とＭＰ９のゲートには制御端子３０３からの入力を反転するＮＯＴ回路５００が接続される。

上述した電源スイッチ６２１がオンされると、電源回路からアナログ回路２０２へアナログ電圧が供給される。この状態で、制御端子３０３にハイ（Ｈ）レベルの制御信号が入力されると、ＭＰ８のゲートにロウ（Ｌ）レベルの信号が入力される。これによりＭＰ８がオン状態になる。これにより、ＭＰ１～ＭＰ５のゲートには電源（Ｈレベル）が接続されるため、ＭＰ１～ＭＰ５はオフ状態になる。従って、バイアス回路２０６は動作しない（停止する）。同様に、制御端子３０３にハイ（Ｈ）レベルの制御信号が入力されると、ＭＰ９がオン状態になり、オペアンプ回路２０７は動作しない（停止する）。このハイ（Ｈ）レベルの制御信号は、アナログ回路の停止指示信号である。一方、ロウ（Ｌ）レベルの制御信号は、アナログ回路のスタート指示信号である。別の表現をすれば、このハイ（Ｈ）レベルの制御信号は、バイアス電圧の供給停止指示信号である。一方、ロウ（Ｌ）レベルの制御信号は、バイアス電圧の供給のスタート信号である。このように、アナログ電圧がアナログ回路に供給されている状態で、制御端子３０３の状態をハイレベルからロウレベルへ切り替えれば、バイアス回路２０６とオペアンプ回路２０７は停止状態から動作状態に移行する。

このように制御信号の切り替えによって、アナログ回路の起動に要する時間は、電源スイッチ６２１がオンされてアナログ電圧が供給されたときのアナログ回路の起動に要する時間より短い。従来であれば、アナログ回路用電源（電力）が供給されると、アナログ回路２０２は動作するので電力を消費してしまう。しかしながら、図５に示す構成により、アナログ回路用電力が供給されても、アナログ回路２０２は動作しないので、消費電力を抑制できる。

図６は、本発明の第１の実施形態に係る記録ヘッド１００の消費電流のグラフを示す。図７において、縦軸を消費電流とし、横軸を時間として示す。記録ヘッド１００及び記録素子基板１０１の構成は、図３から図５で示した構成で説明する。

期間ａでは、印刷と温度検知を同時に行う。デジタル回路２０１ではデータ転送等の回路動作により電流１が消費される。また、記録ヘッド１００のアナログ回路制御端子４０３にはＬ信号が入力されており、記録素子基板１０１の制御端子３０３にＬ信号が入力される。制御端子３０３にＬ信号が入力されると、図５で示すようにＮＯＴ回路５００によりＭＰ８とＭＰ９のゲートにはＨ信号が入力され、ＰＭＯＳトランジスタは動作しない。この場合、アナログ回路２０２は通常のバイアス回路とオペアンプ回路として動作し、電流２が消費される。その結果、電気配線基板１０２に流れる電流３は、電流１と電流２の合計となる。

一方、期間ｂでは印刷のみを行い、温度検知は行わない。デジタル回路２０１にはデータ転送等の回路動作により引き続き電流１が流れる。また、記録ヘッド１００のアナログ回路制御端子４０３にＨ信号が入力され、記録素子基板１０１の制御端子３０３にもＨ信号が入力される。制御端子３０３にＨ信号が入力されると、図５で示すようにＮＯＴ回路５００によりＭＰ８とＭＰ９のゲートにはＬ信号が入力され、ＰＭＯＳトランジスタが動作する。ＭＰ８とＭＰ９が動作すると、ＭＰ１とＭＰ２のゲートはＭＰ８を介してアナログ回路用電源端子３０２と接続され、ＭＰ３とＭＰ４とＭＰ５のゲートはＭＰ９を介してアナログ回路用電源端子３０２と接続される。ＭＰ１からＭＰ５はＰＭＯＳであるため、ゲートにＨが入力されると動作を停止し、バイアス回路２０６とオペアンプ回路２０７は電流を消費しない。以上のように、期間ｂではバイアス回路２０６とオペアンプ回路２０７の消費電流が抑えられるため、電気配線基板１０２に流れる電流３は印刷分の電流１のみとなる。

以上の構成により、期間ａ－ｂを通じた記録素子基板１０１の平均消費電流を低減することができる。図６に、従来の消費電流を併せて示す。

以上により、記録ヘッド１００上でデジタル回路用電源とアナログ回路用電源を共通化した構成においてアナログ回路２０２の消費電流が抑制されるので、期間ａと期間ｂを含めた平均消費電流を低減することが可能となる。

また、温度検知を印刷期間に行わず印刷後に行う場合は、図７に示すようにアナログ回路制御端子４０３に与える信号を期間ａ（印刷時）にＨ、期間ｂ（非印刷時）にＬとしても良い。この場合、期間ａには印刷に必要な電流１のみを消費し、温度検知は行わずアナログ回路２０２の動作を停止する。期間ｂには印刷は行わず、アナログ回路２０２を動作させバイアス回路２０６とオペアンプ回路２０７に必要な電流２を消費する。電気配線基板１０２に流れる電流は、図７に示す電流３（太線）のようになり、図６に対して平均消費電流を更に低減することができる。

本実施形態においては、ＭＯＳトランジスタのゲートにＭＰ８とＭＰ９のトランジスタを介してアナログ回路用電源端子３０２に接続する構成を示したが、別の構成でも構わない。例えば、アナログ回路用電源端子３０２と各ＰＭＯＳ（ＭＰ１からＭＰ５）のソースとの間にＭＯＳトランジスタを配置し、制御端子により配置したＭＯＳトランジスタのゲートを制御する構成が考えられる。また、接地電圧入力端子３０４と各ＮＭＯＳ（ＭＮ１からＭＮ５）のソースとの間にＭＯＳトランジスタを配置し、制御端子により配置したＭＯＳトランジスタのゲートを制御する構成が考えられる。また、オペアンプ回路２０７の入力端子ＩＮＮとＩＮＰを、ＭＯＳトランジスタを介してアナログ回路用電源端子３０２に接続する構成が考えられる。

また、アナログ回路２０２内の全ての回路に制御端子３０３を接続する必要はなく、動作を停止したい回路にだけ制御端子３０３を接続すればよい。図１７は、制御端子３０３をバイアス回路２０６に接続しているが、制御端子３０３をオペアンプ回路２０７には接続していない。図５との相違は、オペアンプ回路２０７からＭＰ９は省かれている点である。ＭＰ９を省くことで、アナログ回路２０２をよりコンパクトにできる。図１８は、制御端子３０３をオペアンプ回路２０７に接続しているが、制御端子３０３をバイアス回路２０６には接続していない。図５との相違は、オペアンプ回路２０７からＭＰ８は省かれている点である。ＭＰ８を省くことで、アナログ回路２０２をよりコンパクトにできる。この回路においては、ハイ（Ｈ）レベルの制御信号は、オペアンプ回路２０７の停止指示信号である。一方、ロウ（Ｌ）レベルの制御信号は、オペアンプ回路２０７のスタート指示信号である。この場合、図６、図７で示す電流２は完全にゼロにはならず、動作を停止した回路分の電流が抑制される。また、アナログ回路２０２に、更に多くの回路が含まれる場合には、その複数の回路のうち任意の部分にのみ停止・稼働を切り替えるように制御してもよい。

また、記録ヘッド１００のアナログ回路制御端子４０３に入力する信号は、印刷と非印刷で切り替えるだけでなく、記録装置の動作に対応して待機時やテストモード時とで切り替えてもよい。

また、アナログ回路２０２は、バイアス回路２０６とオペアンプ回路２０７で説明した。この形態だけである必要はなく、アナログ信号処理回路であるオペアンプ回路２０７の代わりにバンドギャップ回路やコンパレータ等であってもよい。また、アナログ回路２０２の目的は、ランク抵抗測定回路と温度検知回路だけである必要はなく、デジタル－アナログ変換回路やＤＣ－ＤＣコンバータ回路等であってもよい。

なお、アナログ回路２０２の形態として、例えば、図１６（ｃ）に示すように、１つのバイアス回路２０６に対して、複数のオペアンプ回路２０７が接続する形態であっても構わない。この場合、バイアス電圧Ｖｂがそれぞれのオペアンプ回路２０７へ供給する。

＜第２の実施形態＞
図８は、本発明の第２の実施形態に係る記録ヘッド１００の構成例を示す。図９は、本発明の第２の実施形態に係る記録素子基板１０１の構成例を示す。第１の実施形態と同様の内容については説明を省略する。第１の実施形態との差異は、電気配線基板１０２のデータ入力端子４０５が記録素子基板１０１のデータ入力端子３０５を介してアナログ回路２０２に接続される点である。

図９のように記録素子基板１０１に入力されるデータを処理するデータ入力回路９０１は、アナログ回路用電源端子３０２と接続されている。データ入力回路９０１は、オペアンプやバイアス回路、それらに用いるカレントミラー回路等を含み、シフトレジスタ等のデジタル回路のノイズが重畳するのを防ぐため、デジタル回路用電源とは分離されている。デジタル回路用電源とアナログ回路用電源は同じ電圧であり、データ入力回路９０１で処理されたデータは、デジタル回路用電源端子３０１に接続されたデジタル回路２０１へと出力され、対応する記録素子列へと送信される。アナログ回路２０２（ランク抵抗測定回路２０３、温度検知回路２０４、およびデータ入力回路９０１）は、アナログ回路用電源端子３０２と接続されている。

データ入力（受信）回路９０１をアナログ回路用電源端子３０２に接続する。これにより、アナログ回路制御端子４０３によりランク抵抗測定回路２０３と温度検知回路２０４に加えてデータ入力回路９０１を含むアナログ回路２０２に流れる消費電流を抑制することができる。データ入力回路９０１が動作しなければデータを入力（受信）しても記録素子基板１０１はシフトレジスタにデータを格納しない。これにより、誤ったタイミングでＣＬＫやデータが送信されても記録素子基板１０１は受け付けず、消費電流を抑えるとともに誤動作を防止することができる。

＜第３の実施形態＞
図１０と図１５は、本発明の第３の実施形態に係る記録ヘッド１００の構成例を示す。第１、第２の実施形態と同様の内容については説明を省略する。回路９０３は、ランク抵抗測定回路２０３と温度検知回路２０４を含む。図１０に示すように、電気配線基板１０２には２つのアナログ回路制御端子４０３－ａ、４０３－ｂ、およびこれに対応する信号出力端子４１０－ａ、４１０－ｂを設ける。また、記録素子基板１０１は、複数の制御端子３０３－ａ、３０３－ｂを有する。図１５に示すように、制御端子３０３－ａは、ランク抵抗測定回路２０３に接続され、制御端子３０３－ｂは、温度検知回路２０４に接続される。温度検知回路２０４は、印刷中も非印刷中も常にモニタしておく必要がある一方、ランク抵抗測定回路２０３は設定された耐久回数の印刷毎に測定する構成とすると、使用頻度に大きな差が生じる。

ランク抵抗測定回路２０３は、使用頻度が低いので未使用時は常にオフにしておき、温度検知回路２０４は使用頻度が高いため常時オンしておきたい。このようにアナログ回路用電源端子３０２に共通に接続されていても回路毎に使用頻度が異なるので、複数のアナログ回路制御端子４０３－ａ、４０３－ｂを設けて、使用頻度別に制御端子を組み合わせて使用する。これにより、複数のアナログ回路を選択的に停止させる。

図１１は、本実施形態に係る消費電流を示すグラフである。図１１において、縦軸は消費電流を示し、横軸は時間を示す。具体的には、図１１のようにアナログ回路制御端子４０３－ａ、４０３－ｂがＬの時（期間ａ）では温度検知回路２０４及びランク抵抗測定回路２０３は、通常動作し電流１と電流２を消費する。アナログ回路制御端子４０３－ａがＨで、アナログ回路制御端子４０３－ｂがＬの時（期間ｂ）では、温度検知回路２０４は通常動作し電流１を消費し、ランク抵抗測定回路２０３に流れる電流２は抑制される。アナログ回路制御端子４０３－ａ及び４０３－ｂがＨの時（期間ｃ）は、温度検知回路２０４及びランク抵抗測定回路２０３に流れる電流１及び電流２を抑制する。その結果、電気配線基板１０２に流れる電流は、図１１に示す電流３のようになる。

本実施形態によれば、第１、第２の実施形態に比べてより詳細に消費電流の制御を行うことができる。なお、本実施形態では、複数の制御端子として２つの例を示したが、さらに多くの制御端子を設け、さらに詳細に制御するようにしてもよい。

＜第４の実施形態＞
図１２は、本発明の第４の実施形態に係る記録ヘッド１００の構成例を示す。第１～第３の実施形態と同様の内容は説明を省略する。

記録ヘッド１００は、複数の記録素子基板１０１を有するラインヘッドであり、本実施形態では４つの記録素子基板１０１－１～１０１－４を有する場合で説明する。この４つの記録素子基板は、記録媒体の搬送方向に交差する方向に沿って配置されている。また、記録素子基板１０１は、第１、第２の実施形態にて示したように、データ入力端子３０５がデジタル回路２０１に接続されている構成でもアナログ回路２０２に接続されている構成でも構わないため、図からは省略する。

電気配線基板１０２－１は、４つの記録素子基板１０１－１～１０１－４にフレキシブルケーブル１０３を介して共通に接続されている。記録ヘッド１００の共通電源電圧入力端子４０１、接地電圧入力端子４０２、及びアナログ回路制御端子４０３は、電気配線基板１０２－１で全て共通に接続されている。

記録ヘッド１００の未使用時は、アナログ回路制御端子４０３をオンすることで全ての記録素子基板１０１－１～１０１－４のアナログ回路２０２の定常的な消費電流を抑制することができる。これにより、電気配線基板１０２に流れる平均消費電流を低減することができる。

なお、先に述べたように記録ヘッド１００に用いる記録素子基板１０１は４つである必要はなく、印刷幅に必要な個数で構成する。つまり、ここで４つの例を示しているがこれに限定されるものではなく、その数は増減しても本願発明を適用可能である。

また、使用時の消費電流が大きく電源容量が不足する等の場合は、対策として図１３のように電気配線基板１０２に入力する共通電源電圧入力端子４０１と接地電圧入力端子４０２を複数の端子に分けても構わない。図１２の構成と比較して、記録ヘッドとして、共通電源電圧入力端子、接地電圧入力端子、およびアナログ回路制御端子を増やしている。一方、記録素子基板１０１と電気配線基板１０２との間の接続に係る端子の数は、図１２の構成と同様である。その際のアナログ回路制御端子４０３は、４つ全ての記録素子基板１０１に共通に接続してもよいし、より細かい領域で制御する場合は第３の実施形態と同様にアナログ回路制御端子４０３も複数設け、記録素子基板１０１毎に分離してもよい。つまり、複数の記録素子基板１０１を複数のグループに分け、グループが複数のアナログ回路制御端子４０３のうちのいずれかに対応するように構成してよい。

以上のように、ラインヘッド型の記録ヘッドに関してもアナログ回路を使用しない際には制御端子により動作を抑制することで、平均消費電流を低減することができる。

＜第５の実施形態＞
図１４は、本発明の第５の実施形態に係る記録素子基板の構成を示す。第１～第４の実施形態と同様の内容は説明を省略する。

電気配線基板１０２－１は、図１４の左から１つ目の記録素子基板１０１－１と２つ目の記録素子基板１０１－２に共通で接続されている。電気配線基板１０２－２は、図１４の左から３つ目の記録素子基板１０１－３と４つ目の記録素子基板１０１－４に共通で接続されている。つまり、１の電気配線基板１０２－１に対し、複数の（ここでは２の）記録素子基板１０１－１、１０１－２が電気的に接続されている。また、１の電気配線基板１０２－２に対し、複数の（ここでは２の）記録素子基板１０１－３、１０１－４が電気的に接続されている。したがって、２つの群（グループ）が構成され、記録ヘッド１００内では各群は、電気的に接続されていないものとする。

記録ヘッド１００の共通電源電圧入力端子４０１と接地電圧入力端子４０２とアナログ回路制御端子４０３は電気配線基板１０２毎に分離されている。本実施形態の記録ヘッド１００は、４つの記録素子基板１０１の長さ分の印刷幅５０２を有しており、記録媒体５０１は、記録素子基板１０１が連続して配列される方向とは垂直方向に搬送され、印刷が行われる。印刷する記録媒体５０１のサイズが記録ヘッド１００の印刷可能な印刷幅５０２よりも小さい場合、全ての記録素子基板１０１を使用する必要はない。例えば、記録媒体５０１が図１４のように記録ヘッド幅の半分の幅５０３であった場合、記録素子基板１０１－３と１０１－４は印刷動作を行わない。

第４の実施形態では、記録ヘッド１００の共通電源電圧入力端子４０１－２に共通電源が入力されたままだと、使用しない記録素子基板１０１にも定常的に消費電流が流れてしまう。本実施形態では、記録媒体５０１が記録ヘッド１００の印刷幅５０２の半分の幅５０３である場合、アナログ回路制御端子４０３－２をＨとして記録素子基板１０１－３及び１０１－４の消費電流を低減させる。これにより、未使用の記録素子基板１０１の定常的な消費電流を抑えることができる。

なお、記録媒体５０１のサイズが複数ある場合は、第３の実施形態のように複数の制御端子を設けてその組み合わせで消費電流の抑制を制御することも可能である。

以上により、本実施形態により、印刷幅に応じて使用しない記録素子基板の制御端子をＨにすることで、消費電流を低減することが可能となる。

＜第６の実施形態＞
図１９は、本発明の第６の実施形態に係る記録素子基板の構成を示す。第１～第５の実施形態と同様の内容は説明を省略する。

第６の実施形態では、アナログ回路２０２として、データ入力回路９０１や吐出検知回路９０２が配置される。データ入力回路９０１の構成を、図１６（ｂ）に示す。データ入力回路９０１は、ＬＶＤＳ（小振幅差動信号）の受信回路を示す。端子ＩＮＰは、図５のオペアンプ回路２０７の非反転入力端子に対応しており、差動信号のプラスの信号を受信する。端子ＩＮＮは、図５のオペアンプ回路２０７の反転入力端子に対応しており、差動信号のマイナスの信号を受信する。オペアンプ回路２０７は、それぞれの差動を取ることでシングルエンドの信号を端子ＯＵＴから出力する。

このデータ入力回路９０１は、記録装置が印刷時には、制御信号によって差動信号を受信可能な状態にする。一方、記録装置が非印刷時には、制御信号によって、データ入力回路９０１を停止させる。

吐出検知回路９０２の構成を、図１６（ａ）に示す。吐出検知回路９０２は、吐出検知用のセンサから取得した電圧を増幅する。吐出検知回路９０２は、液体の吐出状態を検知するために用いられる。端子ＩＮＰは、図５のオペアンプ回路２０７の端子ＩＮＰに対応しており、吐出検知用のセンサから取得した電圧を受信する。オペアンプ回路２０７は、増幅した電圧を出力端子ＯＵＴから判定回路（不図示）へと出力し、吐出が正常に行われたかどうかを判定する。判定回路は記録素子基板内だけでなく端子を介して記録素子基板の外部に配置してもよい。

この吐出検知回路９０２は、記録装置が吐出検知を実行する時に、制御信号によって動作させる。それ以外のときには、制御信号によって、吐出検知回路９０２を停止させている。

１０１…記録素子基板、１０２…電気配線基板、１０３…フレキシブルケーブル、２０１…デジタル回路、２０２…アナログ回路、２０３…ランク抵抗測定回路、２０４…温度検知回路、３０１…デジタル回路用電源端子、３０２…アナログ回路用電源端子、３０３…アナログ回路制御信号端子、３０４…接地電圧入力端子、３０５…データ入力端子、４０１…共通電源電圧入力端子、４０２…接地電圧入力端子、４０３…アナログ回路制御端子、４０５…データ入力端子、５０１…記録媒体、９０１…データ入力（受信）回路

Claims (11)

1. 記録素子と、
   前記記録素子を駆動する駆動回路と、
   制御信号が入力される制御端子と、
   少なくとも１つのアナログ回路と、を有し、
   前記アナログ回路は、
   バイアス電圧を生成するバイアス回路と、
   前記駆動回路を駆動するデータの差動信号を受信し、シングルエンドの信号を生成するオペアンプ回路と、
   を含み、
   前記バイアス回路は、前記制御端子と前記オペアンプ回路との間に接続された第一のＭＯＳトランジスタを有し、前記第一のＭＯＳトランジスタは前記制御信号に基づき前記オペアンプ回路に対する前記バイアス電圧の供給の開始と停止を制御する
   ことを特徴とする記録ヘッド。
2. 記録素子と、
   前記記録素子を駆動する駆動回路と、
   制御信号が入力される制御端子と、
   少なくとも１つのアナログ回路と、を有し、
   前記アナログ回路は、
   バイアス電圧を生成するバイアス回路と、
   前記駆動回路を駆動するデータの差動信号を受信し、シングルエンドの信号を生成するオペアンプ回路と、
   を含み、
   前記バイアス回路は、前記制御端子と前記オペアンプ回路との間に接続された第一のＭＯＳトランジスタを有し、前記制御信号に基づく前記第一のＭＯＳトランジスタの動作により前記アナログ回路の消費電流を抑制する
   ことを特徴とする記録ヘッド。
3. 前記オペアンプ回路は、前記制御端子と接続された第二のＭＯＳトランジスタを有する
   ことを特徴とする請求項１又は請求項２に記載の記録ヘッド。
4. 前記制御信号はロウレベル及びハイレベルの状態を選択的にとる信号である
   ことを特徴とする請求項１又は請求項２に記載の記録ヘッド。
5. 前記差動信号は、ＬＶＤＳ（小振幅差動信号）を含む
   ことを特徴とする請求項１又は請求項２に記載の記録ヘッド。
6. 請求項１又は請求項２に記載の記録ヘッドと、
   前記制御信号を前記記録ヘッドへ出力する制御部と、を有する
   ことを特徴とする記録装置。
7. 前記制御部は、前記記録装置の印刷時には、前記制御信号により前記オペアンプ回路による前記差動信号を受信可能にする
   ことを特徴とする請求項６に記載の記録装置。
8. 前記制御部は、前記記録装置の非印刷時には、前記制御信号により前記オペアンプ回路による前記差動信号の受信を停止させる
   ことを特徴とする請求項６に記載の記録装置。
9. 記録素子と、
   前記記録素子を駆動する駆動回路と、
   制御信号が入力される制御端子と、
   少なくとも１つのアナログ回路と、を有し、
   前記アナログ回路は、
   バイアス電圧を生成するバイアス回路と、
   前記記録素子の駆動による液体の吐出状態を検知する信号を増幅するオペアンプ回路と、
   を含み、
   前記バイアス回路は、前記制御端子と前記オペアンプ回路との間に接続された第一のＭＯＳトランジスタを有し、前記第一のＭＯＳトランジスタは前記制御信号に基づき前記オペアンプ回路に対する前記バイアス電圧の供給の開始と停止を制御する
   ことを特徴とする記録ヘッド。
10. 記録素子と、
    前記記録素子を駆動する駆動回路と、
    制御信号が入力される制御端子と、
    少なくとも１つのアナログ回路と、を有し、
    前記アナログ回路は、
    バイアス電圧を生成するバイアス回路と、
    前記記録素子の駆動による液体の吐出状態を検知する信号を増幅するオペアンプ回路と、
    を含み、
    前記バイアス回路は、前記制御端子と前記オペアンプ回路との間に接続された第一のＭＯＳトランジスタを有し、前記制御信号に基づく前記第一のＭＯＳトランジスタの動作により前記アナログ回路の消費電流を抑制する
    ことを特徴とする記録ヘッド。
11. 請求項９又は請求項１０に記載の記録ヘッドと、
    前記制御信号を前記記録ヘッドへ出力する制御部と、を有する
    ことを特徴とする記録装置。
    

Images