JP2019171625A - 記録素子基板、記録装置、及び、記録素子基板の検査方法 - Google Patents

Abstract

【課題】記録素子基板のリーク検査の精度を向上させることを目的とする。【解決手段】記録素子基板であって、記録素子と、前記記録素子を駆動させるための第１の回路と、前記記録素子を駆動させるための第２の回路と、前記第１の回路に電力を供給するための第１の電源端子と、前記第２の回路に電力を供給するための第２の電源端子と、前記第２の回路の動作を制御する制御信号を入力するための制御端子と、前記第１または前記第２の電源端子と、前記制御端子とを接続するプルアップ抵抗とを備え、外部からの指示により前記制御端子がとりうる状態は、ハイインピーダンス状態を含む。【選択図】図７

Description

本発明は、記録素子基板、記録装置、及び、記録素子基板の検査方法に関する。

インクジェット記録ヘッドはインク液滴を吐出する吐出口に連通した部位に記録素子を備え、記録素子に電流を印加し、発熱させてインクの膜沸騰によりインク液滴を吐出させ記録を行うサーマル駆動方式が知られている。記録素子基板には記録ヘッドから所望の信号が伝送及び電源電圧が供給され、記録素子に対応する駆動回路を動作させることで記録素子に電流を流す。

特許文献１に示すように、記録素子基板は、アナログ回路とデジタル回路を備えている。記録素子の選択はデジタル回路で行っている。このとき、印刷速度の高速化に伴い記録素子基板へのデータ転送をLVDS(Low Voltage Difference Signaling)方式で行ったり、高機能化に伴い基板温度や吐出状態などを示すアナログデータ値を記録素子基板の内部で処理することが求められている。

特開２００１−１３０００２号公報

記録素子基板のアナログ回路においてはバイアス回路やオペアンプ回路のように電圧供給とともに常時消費電流を流す回路構成となっている。更には記録素子基板の多機能化のために消費電流は増大する傾向である。このような記録素子基板のリーク検査を行う際、電源オン時に急激に電流が増大し、電源オフ時に電流が減少する。また、リーク検査対象の回路に含まれるトランジスタの特性（Vth：オン/オフが切り替わる閾値電圧）のばらつき、ノイズ、温度等の影響により、検査結果にばらつきが発生する。各ばらつきを考慮してリークを検査するための閾値のマージンを大きくすると、リークを検査するための精度（感度）が低下してしまう。

上記課題を鑑み、本発明では、記録素子基板のリーク検査の精度を向上させることを目的とする。

上記課題を解決するために本願発明は以下の構成を有する。すなわち、記録素子基板であって、記録素子と、前記記録素子を駆動させるための第１の回路と、前記記録素子を駆動させるための第２の回路と、前記第１の回路に電力を供給するための第１の電源端子と、前記第２の回路に電力を供給するための第２の電源端子と、前記第２の回路の動作を制御する制御信号を入力するための制御端子と、前記第１または前記第２の電源端子と、前記制御端子とを接続するプルアップ抵抗とを備え、外部からの指示により前記制御端子がとりうる状態は、ハイインピーダンス状態を含む。

本発明により、記録素子基板のリーク検査の精度を向上させることが可能となる。

本願発明に係る記録装置の外観構成の一例を示す斜視図。 本願発明に係る記録装置の機能的な構成の一例を示す図。 第１の実施形態に係る記録ヘッドの構成例を示す図。 第１の実施形態に係る記録素子基板の構成例を示す図。 第１の実施形態に係る記録素子の駆動回路の例を示す図。 第１の実施形態に係るアナログ回路の一例を示す回路図。 第１の実施形態に係る電源シーケンスを示す図。 第２の実施形態に係る記録ヘッドの構成例を示す図。 第２の実施形態に係る記録素子基板の構成例を示す図。 第２の実施形態に係る記録素子の駆動回路の例を示す図。 第２の実施形態に係るアナログ回路の一例を示す回路図。 第２の実施形態に係る電源シーケンスを示す図。

以下、添付図面を参照して本発明の一実施形態について説明する。尚、以下の実施形態は特許請求の範囲に係る本発明を限定するものでなく、また、本実施形態で説明されている特徴の組み合わせのすべてが本発明の解決手段に必須のものとは限らない。尚、同一の構成要素には同一の参照番号を付して、説明を省略する。

なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。さらに人間が視覚で知覚し得るように顕在化したものであるか否かも問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。

また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。

さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。

またさらに、「記録要素」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。

またさらに、「ノズル」とは、特に断らない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。

以下に用いる記録ヘッド用の素子基板（ヘッド基板）とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた構成を差し示すものである。

さらに、基板上とは、単に素子基板の上を指し示すだけでなく、素子基板の表面、表面近傍の素子基板内部側をも示すものである。また、本発明でいう「作り込み（ｂｕｉｌｔ−ｉｎ）」とは、別体の各素子を単に基体表面上に別体として配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によって素子板上に一体的に形成、製造することを示すものである。

本発明の最も重要な特徴をなすインクジェット記録ヘッド（以下、記録ヘッド）は、記録ヘッドの素子基板に複数の記録素子とこれら記録素子を駆動する駆動回路とを同一基板に実装している。後述の説明から分かるように、記録ヘッドには複数の素子基板を内蔵し、これらの素子基板をカスケード接続する構造をとっている。従って、この記録ヘッドは相対的に長い記録幅を達成することができる。従って、その記録ヘッドは一般に見られるシリアルタイプの記録装置のみならず、その記録幅が記録媒体の幅に相当するようなフルライン記録ヘッドを備えた記録装置に用いられる。また、その記録ヘッドはシリアルタイプの記録装置の中でも、Ａ０やＢ０などの大きなサイズの記録媒体を用いる大判プリンタに用いられる。

［記録装置の概要説明］
図１は、本発明の代表的な実施例である記録ヘッドを用いて記録を行う記録装置の構成の概要を示す外観斜視図である。

図１に示すようにインクジェット記録装置（以下、記録装置）１はインクジェット方式に従ってインクを吐出して記録を行う記録ヘッド１００をキャリッジ２に搭載し、キャリッジ２を矢印Ａ方向に往復移動させて記録を行う。記録紙などの記録媒体Ｐを給紙機構５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド１００から記録媒体Ｐにインクを吐出することで記録を行う。

記録装置１のキャリッジ２には記録ヘッド１００を搭載するのみならず、記録ヘッド１００に供給するインクを貯留するインクタンク６を装着する。インクタンク６はキャリッジ２に対して着脱自在である。

図１に示した記録装置１はカラー記録が可能であり、そのためにキャリッジ２にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能であってよい。

本実施形態に係る記録ヘッド１００は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用している。このため、記録ヘッド１００は、電気熱変換体を備えている。この電気熱変換体は、各吐出口に対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出させる。なお、記録装置は、上述したシリアルタイプの記録装置に限定するものではなく、記録媒体の幅方向に吐出口を配列した記録ヘッド（ラインヘッド）を記録媒体の搬送方向に配置するいわゆるフルラインタイプの記録装置にも適用できる。

図２は、図１に示した記録装置１の制御構成の例を示すブロック図である。

図２に示すように、コントローラ６００は、ＭＰＵ６０１、ＲＯＭ６０２、特殊用途集積回路（ＡＳＩＣ）６０３、ＲＡＭ６０４、システムバス６０５、Ａ／Ｄ変換器６０６などで構成される。ＲＯＭ６０２は、各種制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納する。ＡＳＩＣ６０３は、キャリッジモータＭ１の制御、搬送モータＭ２の制御、及び、記録ヘッド１００の制御のための制御信号を生成する。ＲＡＭ６０４は、画像データの展開領域やプログラム実行のための作業用領域等として用いられる。システムバス６０５は、ＭＰＵ６０１、ＡＳＩＣ６０３、及びＲＡＭ６０４を相互に接続してデータの授受を行う。Ａ／Ｄ変換器６０６は、以下に説明するセンサ群６３０からのアナログ信号を入力してＡ／Ｄ変換し、デジタル信号をＭＰＵ６０１に供給する。本実施形態において、コントローラ６００は、後述する記録素子基板の検査方法を用いた、検査装置としても機能可能である。

また、図２において、ホスト装置６１０は、画像データの供給源となるＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）などの外部の情報処理装置である。ホスト装置６１０と記録装置１との間ではインタフェース（Ｉ／Ｆ）６１１を介して画像データ、コマンド、ステータス等をパケット通信により送受信する。なお、インタフェース６１１としてＵＳＢインタフェースをネットワークインタフェースとは別にさらに備え、ホストからシリアル転送されるビットデータやラスタデータを受信できるようにしてもよい。

スイッチ群６２０は、電源スイッチ６２１、プリントスイッチ６２２、回復スイッチ６２３などから構成される。電源スイッチ６２１をオンすると、不図示の電源回路から記録ヘッド１００へ電力が供給される。電源スイッチ６２１をオンすると記録ヘッド１００以外に、コントローラ６００等にも電力が供給される。

センサ群６３０は、装置状態を検出するためのセンサ群であり、位置センサ６３１、温度センサ６３２等から構成される。位置センサ６３１は、キャリッジ２の位置などを特定するために用いられる。温度センサ６３２は、装置（例えば、記録ヘッド１００）内の温度を検知するために用いられる。この他にもインク残量を検出するフォトセンサ（不図示）が設けられる。

キャリッジモータドライバ６４０は、キャリッジ２を矢印Ａ方向に往復走査させるためのキャリッジモータＭ１を駆動させるキャリッジモータドライバである。搬送モータドライバ６４２は、記録媒体Ｐを搬送するための搬送モータＭ２を駆動させる搬送モータドライバである。記録ヘッド制御部６４４は、記録ヘッド１００の動作を制御する。

ＡＳＩＣ６０３は、記録ヘッド１００による記録走査の際に、ＲＡＭ６０４の記憶領域に直接アクセスしながら、記録ヘッド制御部６４４を介し記録ヘッド１００に対して発熱素子（インク吐出用のヒータ）を駆動するためのデータを転送する。また、ＡＳＩＣ６０３は、アナログ回路の動作開始タイミングや停止タイミングで、記録ヘッド制御部６４４を介し記録ヘッド１００に対して制御信号を転送する。また、記録ヘッド制御部６４４は、ＬＶＤＳ（小振幅差動信号）の送信回路を備えており、差動信号を記録ヘッド１００に対して送信する。加えて、記録装置１には、ユーザインタフェースとしてＬＣＤやＬＥＤなどで構成される表示部（不図示）が備えられる。

＜第１の実施形態＞
図３は、本発明の第１の実施形態に係る記録ヘッド１００の構成例を示す。記録ヘッド１００は、記録素子基板１０１、フレキシブルケーブル１０３、電気配線基板１０２から構成される。なお、以下に示す「第一の」、「第二の」といった表現は、説明を容易にするために用いられており、必ずしも特許請求の範囲の構成と一致するものではない。

電気配線基板１０２は、記録装置１に搭載されるヘッド制御基板（不図示）とケーブル（不図示）を介して電気的に接続されている。更に電気配線基板１０２は、フレキシブルケーブル１０３を介して図４に示す記録素子基板１０１に電気的に接続されている。

記録素子基板１０１は、デジタル回路２０１、およびアナログ回路２０２を含んで構成される。本実施形態において、主にデジタル回路２０１で利用される第一の電源は電源電圧入力端子４０１から供給され、フレキシブルケーブル１０３を経由し記録素子基板１０１のデジタル回路用電源端子３０１に供給される。また、主にアナログ回路２０２で利用される第二の電源は電源電圧入力端子４０６から供給され、フレキシブルケーブル１０３を経由し記録素子基板１０１のアナログ回路用電源端子３０６に供給される。

第一の電源に対応する接地電圧は電気配線基板１０２の接地電圧入力端子４０２から供給され、フレキシブルケーブル１０３を経由して記録素子基板１０１の接地電圧入力端子３０２へ供給される。第二の電源に対応する接地電圧は電気配線基板１０２の接地電圧入力端子４０７から供給され、フレキシブルケーブル１０３を経由して記録素子基板１０１の接地電圧入力端子３０７へ供給される。

ロジック信号は、電気配線基板１０２のロジック入力端子４０４を介して記録素子基板１０１のロジック入力端子３０４に入力される。また、アナログ回路２０２に入力されるペアのＬＶＤＳは、電気配線基板１０２のＬＶＤＳ端子４０５ａ、４０５ｂより入力され、フレキシブルケーブル１０３を経由し記録素子基板１０１のＬＶＤＳ端子３０５ａ、３０５ｂに入力される。また、制御信号は、電気配線基板１０２のアナログ回路制御端子４０３に入力され、フレキシブルケーブル１０３を介して記録素子基板１０１の制御端子２０６へ入力される。

なお、ロジック入力端子４０４やＬＶＤＳ端子４０５ａ、４０５ｂや制御端子２０６に入力される信号は、図２に示す記録ヘッド制御部６４４から転送される。そして、デジタル回路２０１とアナログ回路２０２は基本的に電源分離されているが、必要に応じて相互に信号を送受信する関係になっている。

［記録素子基板］
図４は、本発明の第１の実施形態に係る記録素子基板１０１の構成例を示す。記録素子基板１０１には複数の記録素子列とそれに対応する駆動回路列（以下、まとめて回路列２０５と称する）が配置されている。駆動回路は、記録素子を駆動するドライバが、記録素子に対応して設けられている。このドライバは、例えば、ＭＯＳトランジスタである。図４の例では、回路列２０５は３列にて示しているが、これに限定するものではない。回路列２０５は、例えば、１列や２列、もしくは、４列以上であってもよい。

図３の電気配線基板１０２から送信されるデータは、ロジック入力端子３０４から入力され、デジタル回路２０１にて処理される。また、制御端子２０６からの制御信号に基づいて動作したＬＶＤＳ回路２０９からの信号が、デジタル回路２０１で処理される。デジタル回路２０１にて処理された信号は、回路列２０５に送信される。データに対応した駆動回路が駆動されると、対応する記録素子に電流が流れ、そのエネルギーによってインクが記録媒体へと吐出される（不図示）。また、電源端子３０８、３０９から回路列２０５に電源が供給され、この電源を用いて回路列２０５が動作する。なお、電源端子３０８、３０９については、図３では省略している。

デジタル回路２０１は、主に、受信したデータを保持するシフトレジスタ回路とラッチ回路等から構成され、デジタル回路用電源端子３０１が接続されている。本実施形態において、アナログ回路２０２の例としては、ランク抵抗測定回路２０３や、温度検知回路２０４が挙げられる。ランク抵抗測定回路２０３は、記録素子基板１０１内の記録素子の抵抗値や記録素子を駆動させるドライバのオン抵抗値を測定するために用いられる。温度検知回路２０４は、記録素子基板１０１内の温度をモニターするために用いられる。他にも、アナログ回路２０２として、駆動する記録素子を選択するＬＶＤＳ回路２０９が配置されている。ランク抵抗測定回路２０３、温度検知回路２０４、及びＬＶＤＳ回路２０９にはアナログ回路用電源端子３０６が接続されている。また、アナログ回路２０２の一部回路の動作を停止するための制御端子２０６が、ランク抵抗測定回路２０３、温度検知回路２０４、及びＬＶＤＳ回路２０９に接続されている。また、アナログ回路用電源端子３０６および接地電圧入力端子３０７がアナログ回路２０２に接続されている。

［記録素子］
図５は、本実施形態に係る記録素子基板１０１のうち１の記録素子の駆動に関する部分を電源接続とセットで抜粋した構成を示す。図５において、記録素子３１１、第三の電源端子３０８、第四の電源端子３０９、およびドライバ３１０を示す。第三の電源端子３０８は、記録素子３１１を駆動するためのドライバゲートに電圧を生成する電源に接続される。第四の電源端子３０９は、記録素子３１１に電圧を印加し吐出するためのパワーを供給する電源に接続される。ドライバ３１０は、記録素子３１１のオンオフを制御するドライバである。

まず、図５のＬＶＤＳ回路３１３において、ＬＶＤＳ端子としているペアで形成されているＬＶＤＳ端子３０５ａ、３０５ｂより、吐出すべき記録素子を選択する信号が入力される。この信号は、差動であるため、ＬＶＤＳ回路３１３には、アナログ回路用電源端子３０６より電源供給されている。その後、信号は、数段のバッファを介した後、０−３．３Ｖなどのロジック振幅に変換される。ロジック振幅に変換後の信号の経路上に配置されたバッファには、デジタル回路用電源端子３０１より電源が供給されている。

次に、ロジック振幅の信号は、第三の電源端子３０８から供給される電力で駆動するＬＶＣ（レベルコンバーター）３１４により、例えば５Ｖに振幅を更に広げられ、その信号がドライバ３１０のゲートに供給される。本等価回路を示す図５において、ドライバ３１０の直上にて接続された記録素子３１１は、例えば、２４Ｖの電力が供給される第四の電源端子３０９に接続されている。第四の電源端子３０９からの電圧の印加時において、ドライバ３１０のゲートがＬｏｗの時は記録素子３１１には電流が流れない。一方、ドライバ３１０のゲートがＨｉｇｈの時は、記録素子３１１に電流が流れ、インクが吐出されることとなる。制御端子２０６は、デジタル回路用電源端子３０１と抵抗３１２でプルアップ接続されており、本例ではＬＶＤＳ回路３１３に制御端子２０６からの信号が供給されている。

図６は、本実施形態のＬＶＤＳ回路２０９等で使われるアナログ回路２０２の構成例を示す。本実施形態のアナログ回路２０２は、ロジック回路を含み、バイアス回路２０７とオペアンプ回路２０８の組み合わせで構成されている。また、オペアンプ回路２０８を経た出力であるＯＵＴ信号は、ＬＶＤＳ回路２０９の出力として例えば０⇔３．３Ｖ変換される。オペアンプ回路２０８は、アナログ信号の処理を行うアナログ信号処理回路である。バイアス回路２０７が動作しているとき、バイアス電圧Ｖｂをオペアンプ回路２０８へ供給する。オペアンプ回路２０８は、このバイアス電圧Ｖｂの供給を受けて動作をする。バイアス電圧Ｖｂの供給が停止しているとき、たとえ、電源供給を受けていても、オペアンプ回路２０８は動作せず、その結果、消費電流を抑制できる。オペアンプ回路２０８において、端子ＩＮＰは非反転入力端子であり、差動信号のプラスの信号を受信する。端子ＩＮＮは反転入力端子であり、差動信号のマイナスの信号を受信する。オペアンプ回路２０８は、それぞれの差動を取ることでシングルエンドの信号を端子ＯＵＴから出力する。

図６において、ＭＮはＮＭＯＳトランジスタを示し、ＭＰはＰＭＯＳトランジスタを示す。また、Ｒ１は抵抗を示し、Ｃ１は容量を示す。なお、一般的なバイアス回路２０７とオペアンプ回路２０８の回路動作に関しては詳細な説明は割愛する。バイアス回路２０７とオペアンプ回路２０８は、アナログ回路用電源端子３０６から第二の電源としてのアナログ回路用電源（電力）が供給される。ＭＰ１、ＭＰ２のゲートにはＭＰ８のドレインが接続され、ＭＰ８のソースはアナログ回路用電源端子３０６が接続される。ＭＰ３、ＭＰ４、ＭＰ５のゲートにはＭＰ９のドレインが接続され、ＭＰ９のソースはアナログ回路用電源端子３０６が接続される。

アナログ回路２０２が動作するとき、アナログ回路２０２のＮＭＯＳトランジスタとＰＭＯＳトランジスタには、電流が流れる。ＭＰ８は、バイアス回路２０７の動作と停止を切り替えるスイッチの働きをする。ＭＰ９は、オペアンプ回路２０８の動作と停止を切り替えるスイッチの働きをする。ＭＰ８とＭＰ９のゲートには制御端子２０６からの入力を反転するＮＯＴ回路５００が接続される。

図２にて上述した電源スイッチ６２１がオンされると、電源回路（不図示）からアナログ回路２０２へアナログ電圧が供給される。この状態で、制御端子２０６にハイ（Ｈ）レベルの制御信号が入力されると、ＭＰ８のゲートにロー（Ｌ）レベルの信号が入力される。本実施形態の制御端子２０６は、デジタル回路用電源端子３０１とプルアップ抵抗（抵抗３１２）を介して接続されている。上記ではハイ（Ｈ）レベルの制御信号を入力するとしたが、制御端子２０６をハイインピーダンス状態とすればこのプルアップ抵抗（抵抗３１２）により同じ制御が可能となる。そして、これら論理状態では、ＭＰ８がオン状態になる。これにより、ＭＰ１〜ＭＰ５のゲートにはアナログ回路用電源端子３０６からの信号（Ｈレベル）が入力されるため、ＭＰ１〜ＭＰ５はオフ状態になる。従って、バイアス回路２０７は動作しない（停止する）。同様に、制御端子２０６にハイ（Ｈ）レベルの制御信号が入力されると、ＭＰ９がオン状態になり、オペアンプ回路２０８は動作しない（停止する）。このハイ（Ｈ）レベルの制御信号は、アナログ回路２０２の停止指示信号である。一方、ロー（Ｌ）レベルの制御信号は、アナログ回路２０２のスタート指示信号である。別の表現をすれば、このハイ（Ｈ）レベルの制御信号は、バイアス電圧Ｖｂの供給停止指示信号である。一方、ロー（Ｌ）レベルの制御信号は、バイアス電圧Ｖｂの供給のスタート信号である。このように、アナログ電圧がアナログ回路２０２に供給されている状態で、制御端子２０６の状態をハイレベルからローレベルへ切り替えれば、バイアス回路２０７とオペアンプ回路２０８は停止状態から動作状態に移行する。

［電源シーケンス］
次に図７に本実施形態に係る記録素子の電源オンオフシーケンスを示す。記録ヘッド１００及び記録素子基板１０１の構成は、図３〜図５で示した構成であるとして説明する。ここでは、コントローラ６００等の指示に基づき、記録ヘッド制御部６４４により、電源シーケンスに係る制御が行われる。なお、コントローラ６００で時間をカウントする機能を有している。コントローラ６００は、以下に説明する期間ａから期間ｉまでの切り替えのタイミングも制御する。

まず電源オンシーケンスについて説明する。期間ａは、電源立ち上げ前状態を指しており、制御端子２０６及びＬＶＤＳ端子３０５ａ、３０５ｂはハイインピーダンス状態とする。この状態においては、ＭＰ８およびＭＰ９はオン状態となり、バイアス回路２０７とオペアンプ回路２０８は停止状態となっている。なお、各端子のハイインピーダンス状態は、例えば、信号の入力側の制御により実現が可能であるとする。この各端子のハイインピーダンス状態の設定は、コントローラ６００からの指示で行われる。

その後、期間ｂにおいてデジタル回路用電源端子３０１、アナログ回路用電源端子３０６より電源電圧を印加するが、少なくともその電圧値が確定するまでは制御端子２０６及びＬＶＤＳ端子３０５ａ、３０５ｂはハイインピーダンス状態を維持する。そうすることで、電源電圧遷移中も制御端子２０６の電圧がプルアップ抵抗（抵抗３１２）により追従し、トランジスタの閾値や電源ノイズによる瞬間的な貫通電流を防ぐことができる。この状態においても、ＭＰ８およびＭＰ９はオン状態となり、バイアス回路２０７とオペアンプ回路２０８は停止状態となっている。

次に、期間ｃにおいて、図７では、制御端子２０６の信号をＨｉｇｈ（ハイ）レベル状態に固定している（維持する）。なお、図６におけるプルアップ抵抗（抵抗３１２）が同じ役割を果たす。期間ｃにおいても、トランジスタの閾値や電源ノイズによる瞬間的な貫通電流を防ぐことができる。そのため、この期間ｃにおいて、コントローラ６００は、記録素子基板１０１に対する電源のリークの検査を行うことで、精度よくリークの検査を行うことができる。リークの検査の一例を説明すると、デジタル回路用電源端子３０１とアナログ回路用電源端子３０６にそれぞれ電圧を印加し、アナログ端子３０６で電流値をモニターする。このモニターする電流値が閾値より低いかを調べる。モニターする電流値が閾値より低ければ、リークなしと判断する。閾値は予め規定されているものとする。なお、リークの検査に要する期間などに基づいて、この期間ｃの長さは増減してよい。

次に、実動作に移る前段階として期間ｄに遷移する。期間ｄは、ハイレベル状態を解除し、制御端子２０６の電圧をＬｏｗ（ロー）状態に固定する。これにより、アナログ回路２０２の動作停止を解除することができ、その後、ＬＶＤＳ端子３０５ａ、３０５ｂより任意の信号を供給することで各種動作、例えば、記録素子や機能素子の選択が可能な状態となる。また、期間ｄにおいては、記録素子を駆動するための第三の電源端子３０８からの電源及び第四の電源端子３０９からの電源も順次立ち上げることとする。図７に示す例では、立ち上げの順番を、第三の電源端子３０８、第四の電源端子３０９の順としているがユースケースに応じて同時や逆順等任意とする。

その後、期間ｅでは、全電源が立ち上がっているため印刷動作に移ることが可能となっている。

引き続いて、電源オフシーケンスについて説明する。期間ｆは、電源立ち下げ前の準備段階を示しており、本例では制御端子２０６の信号をＨｉｇｈ（ハイ）レベル状態とする。これにより、非駆動状態に遷移することができる。この状態により、ＭＰ８およびＭＰ９はオン状態となり、バイアス回路２０７とオペアンプ回路２０８は停止状態となる。なお、上述したように、同じ役割を果たすものとしてハイインピーダンス化によるプルアップも可能であるので、そのように制御してもよい。

次に期間ｇにおいて、第四の電源端子３０９及び第三の電源端子３０８からの電源を立ち下げる。図７に示す例では、立ち下げの順番を、第四の電源端子３０９、第三の電源端子３０８の順としているがユースケースに応じて同時や逆順等は任意とする。

次に期間ｈでは、制御端子２０６及びＬＶＤＳ端子３０５ａ、３０５ｂをハイインピーダンス状態とする。期間ｈにおいても、トランジスタの閾値や電源ノイズによる瞬間的な貫通電流を防ぐことができる。そのため、この期間ｈにおいて、コントローラ６００は、記録素子基板１０１に対する電源のリークの検査を行う構成であってもよい。なお、期間ｃと同様、期間ｈの長さは必要に応じて増減してよい。

引き続いて、期間ｉでデジタル回路用電源端子３０１、アナログ回路用電源端子３０６を立ち下げる。電源電圧遷移中においては制御端子２０６が電源電圧に追従し立ち下がるため、トランジスタの閾値や電源ノイズによる瞬間的な貫通電流を防ぐことができる。

本実施形態においては、アナログ回路のＭＯＳトランジスタのゲートに、ＭＰ８とＭＰ９のトランジスタを介してアナログ回路用電源端子３０６に接続する構成を示したが、別の構成でも構わない。例えば、アナログ回路用電源端子３０６と各ＰＭＯＳ（ＭＰ１〜ＭＰ５）のソースとの間にＭＯＳトランジスタを配置し、制御端子２０６により、配置したＭＯＳトランジスタのゲートを制御する構成であってもよい。また、接地電圧入力端子３０７と各ＮＭＯＳ（ＭＮ１〜ＭＮ５）のソースとの間にＭＯＳトランジスタを配置し、制御端子２０６により配置したＭＯＳトランジスタのゲートを制御する構成であってもよい。また、オペアンプ回路２０８の入力端子ＩＮＮとＩＮＰを、ＭＯＳトランジスタを介してアナログ回路用電源端子３０６に接続する構成であってもよい。

また、アナログ回路２０２は、バイアス回路２０７とオペアンプ回路２０８で説明した。この形態だけである必要はなく、オペアンプ回路２０８の代わりにバンドギャップ回路やコンパレータ等であってもよい。また、アナログ回路２０２の目的は、ランク抵抗測定回路と温度検知回路だけである必要はなく、デジタル−アナログ変換回路やＤＣ−ＤＣコンバータ回路等であってもよい。また、上記の例では、アナログ回路２０２を構成するバイアス回路２０７とオペアンプ回路２０８の両方に対し、スイッチの機能を実現するためのＭＰ８とＭＰ９を備える構成であったが、これに限定するものではない。例えば、いずれか一方のみにＭＯＳトランジスタを設ける構成であってもよい。

また、本実施形態では、図５に示すように、制御端子２０６と、デジタル回路２０１に対して電力供給を行うためのデジタル回路用電源端子３０１とをプルアップ抵抗（抵抗３１２）にて接続した構成について示した。しかし、この構成に限定するものではなく、プルアップが可能であれば、制御端子２０６と、アナログ回路２０２に対して電力供給を行うためのアナログ回路用電源端子３０６とをプルアップ抵抗にて接続する構成であってもよい。

本構成及びシーケンスは記録装置１内の構成に限らず、外部装置として別に設けられた検査装置等にも適用してもよい。検査装置に適用する場合は前述したシーケンスを適用した上で、図７における期間ｃ及び期間ｈにて検査を行うことにより、例えば複数の基板を接続した場合等において高精度のリーク検査が可能となる。また、このリーク検査は、記録装置１に専用の機構を設けることで対応することも可能である。ここでの検査装置は、記録ヘッド１００や記録素子基板１０１に直接的もしくは間接的に接続させ、上記の制御方法を用いてリーク検査を行う構成であってよい。

以上に述べたように、電源オンした後や電源オフする前に、制御信号の端子の状態がハイインピーダンス状態に制御される。この制御端子は電源と接続されており、プルアップされている。アナログ回路に対する電力（電圧）とデジタル回路に対する電力（電圧）の供給を開始して、回路に流れる電流の増加が終わり、電流が一定になった後、制御端子に制御信号出力し、検査が開始される。また、検査が終了してから、ハイインピーダンス状態にした後、アナログ回路に対する電力（電圧）とデジタル回路に対する電力（電圧）の供給を停止する。

このような構成により、記録素子基板を個別に検査する場合に、例えば、ＣＭＯＳトランジスタのＶｔｈ（オン状態とオフ状態が切り替わるゲートの電圧の閾値）のばらつきや温度などの基板の周囲の環境の影響をうけ、供給される電力（電圧）が変化するときの端子の論理が不定状態のときに貫通電流が流れることを抑制できる。

このように、電流が急激に変化する期間を避けて、リーク検知を行うことができる。このようにすれば、検査のための閾値を適切な値に設定できる。つまり、上記の期間ｃや期間ｈにおいてリーク検査を行うことで、精度よくリーク検査を行うことができる。ここでの検査方法は特に限定するものではないが、いずれかの期間のみにてリーク検査を行うようにしてもよいし、両方の期間にて検査を行うようにしてもよい。リーク検査の別の例を説明する。デジタル回路用電源端子３０１に電圧を印加し、アナログ回路用電源端子３０６に電流を供給し、アナログ端子３０６で電圧値をモニターする。このモニターする電圧値が閾値より高いか否かを調べる。モニターする電圧値が閾値より高ければ、リークなしと判断する。

また、複数の記録素子基板をライン状に並べたラインヘッドにおいて、複数の記録素子基板の端子を束ねて検査する場合においては、消費電流の合計値が大きくなることが想定される。この場合においても、上記の実施形態に係る構成により、閾値のマージンを大きくすることなく検査を行うことができる。

＜第２の実施形態＞
次に本発明の第２の実施形態について説明する。図８は、本実施形態に係る記録ヘッド１００の構成例を示す。第１の実施形態にて説明した図３と重複する構成については、同じ参照番号を付し、説明は割愛する。本実施形態では、デジタル回路２０１及びアナログ回路２０２で使われる電源は共通化されておりアナログ／デジタル電源電圧入力端子８０１から供給される。アナログ／デジタル電源電圧入力端子８０１から供給された電源は、フレキシブルケーブル１０３を経由し記録素子基板１０１のアナログ／デジタル回路用電源端子７０１に供給される。デジタル回路２０１及びアナログ回路２０２で使われる接地電圧も共通化されており電気配線基板１０２の接地電圧入力端子８０２から供給される。接地電圧入力端子８０２は、フレキシブルケーブル１０３を介して、記録素子基板１０１の接地電圧入力端子７０２と接続されている。

［記録素子基板］
図９は、本実施形態に係る記録素子基板１０１の構成例を示す。図４と重複する構成については、同じ参照番号を付し、説明は割愛する。この場合においてもデジタル回路２０１とアナログ回路２０２の電源はアナログ／デジタル回路用電源端子７０１により共通化されている。

図１０は、本実施形態に係る記録素子基板１０１のうち１つの記録素子の駆動に関する部分を電源接続とセットで抜粋した構成例を示す。図５と重複する構成については、同じ参照番号を付し、説明は割愛する。図１０において、ＬＶＤＳ端子としているペアで形成されているＬＶＤＳ端子３０５ａ、３０５ｂより、吐出すべき記録素子を選択する信号が入力される。この信号は差動であるが、電源はデジタル回路と共通化されておりアナログ／デジタル回路用電源端子７０１より電源供給されている。ロジック振幅に変換された信号は、第三の電源端子３０８から供給される電圧で駆動するＬＶＣ（レベルコンバーター）３１４により、例えば５Ｖに振幅を更に広げられ、その信号がドライバ（トランジスタ）３１０のゲートに供給される。本等価回路を示す図１０において、ドライバ（トランジスタ）３１０の直上に接続された記録素子３１１は、例えば、２４Ｖの第四の電源端子３０９に接続されている。第四の電源端子３０９からの電圧の印加時において、ドライバ（トランジスタ）３１０のゲートがＬｏｗの時は記録素子３１１には電流が流れない。一方、Ｈｉｇｈの時は、記録素子３１１に電流が流れ、インクが吐出されることとなる。制御端子２０６は、アナログ／デジタル回路用電源端子７０１と抵抗３１２でプルアップ接続されており、本例ではＬＶＤＳ回路３１３に制御端子２０６からの信号が供給されている。

図１１は、本実施形態のＬＶＤＳ回路２０９等で使われるアナログ回路２０２の構成例を示す。図６と重複する構成については、同じ参照番号を付し、説明は割愛する。バイアス回路２０７とオペアンプ回路２０８は、アナログ／デジタル回路用電源端子７０１から電源（電力）が供給される。ＭＰ１、ＭＰ２のゲートにはＭＰ８のドレインが接続され、ＭＰ８のソースはアナログ／デジタル回路用電源端子７０１が接続される。ＭＰ３、ＭＰ４、ＭＰ５のゲートにはＭＰ９のドレインが接続され、ＭＰ９のソースはアナログ／デジタル回路用電源端子７０１が接続される。

このアナログ回路２０２が動作するとき、アナログ回路２０２のＮＭＯＳトランジスタとＰＭＯＳトランジスタには電流が流れる。ＭＰ８は、バイアス回路２０７の動作と停止を切り替えるスイッチの働きをする。ＭＰ９は、オペアンプ回路２０８の動作と停止を切り替えるスイッチの働きをする。ＭＰ８とＭＰ９のゲートには制御端子２０６からの入力を反転するＮＯＴ回路５００が接続される。

図２にて上述した電源スイッチ６２１がオンされると、電源回路（不図示）からアナログ回路２０２へアナログ電圧が供給される。この状態で、制御端子２０６にハイ（Ｈ）レベルの制御信号が入力されると、ＭＰ８のゲートにロー（Ｌ）レベルの信号が入力される。本実施形態の制御端子２０６は、アナログ／デジタル回路用電源端子７０１とプルアップ抵抗（抵抗３１２）を介して接続されている。上記ではハイ（Ｈ）レベルの制御信号を入力するとしたが制御端子２０６をハイインピーダンス状態とすればこのプルアップ抵抗（抵抗３１２）により同じ制御が可能となる。そしてこれら論理状態ではＭＰ８がオン状態になる。これにより、ＭＰ１〜ＭＰ５のゲートにはアナログ回路用電源端子３０６からの信号（Ｈレベル）が入力されるため、ＭＰ１〜ＭＰ５はオフ状態になる。従って、バイアス回路２０７は動作しない（停止する）。同様に、制御端子２０６にハイ（Ｈ）レベルの制御信号が入力されると、ＭＰ９がオン状態になり、オペアンプ回路２０８は動作しない（停止する）。このハイ（Ｈ）レベルの制御信号は、アナログ回路２０２の停止指示信号である。一方、ロー（Ｌ）レベルの制御信号は、アナログ回路２０２のスタート指示信号である。別の表現をすれば、このハイ（Ｈ）レベルの制御信号は、バイアス電圧Ｖｂの供給停止指示信号である。一方、ロー（Ｌ）レベルの制御信号は、バイアス電圧Ｖｂの供給のスタート信号である。このように、アナログ電圧がアナログ回路２０２に供給されている状態で、制御端子２０６の状態をハイレベルからローレベルへ切り替えれば、バイアス回路２０７とオペアンプ回路２０８は停止状態から動作状態に移行する。

［電源シーケンス］
次に図１２に本実施形態に係る記録素子の電源オンオフシーケンスを示す。記録ヘッド１００及び記録素子基板１０１の構成は図８〜図１０で示した構成であるとして説明する。

まず電源オンシーケンスについて説明する。期間ａは、電源立ち上げ前状態を指しており制御端子２０６及びＬＶＤＳ端子３０５ａ、３０５ｂはハイインピーダンス状態とする。この状態においては、ＭＰ８およびＭＰ９はオン状態となり、バイアス回路２０７とオペアンプ回路２０８は停止状態となっている。

その後、期間ｂにおいて、アナログ／デジタル回路用電源端子７０１より電源電圧を印加するが、少なくともその電圧値が確定するまでは制御端子２０６及びＬＶＤＳ端子３０５ａ、３０５ｂはハイインピーダンス状態を維持することとする。そうすることで、電源電圧遷移中も制御端子２０６の電圧がプルアップ抵抗３１２により追従しトランジスタの閾値や電源ノイズによる瞬間的な貫通電流を防ぐことができる。この状態においても、ＭＰ８およびＭＰ９はオン状態となり、バイアス回路２０７とオペアンプ回路２０８は停止状態となっている。

次に、期間ｃにおいて、図１２ではＨｉｇｈ固定としている。なお、図１１におけるプルアップ抵抗３１２が同じ役割を果たすためこの期間は必須ではない。

次に、実動作に移る前段階として期間ｄに遷移する。期間ｄは、プルアップ状態を解除し、制御端子２０６の信号をＬｏｗ（ロー）レベル状態に固定する。そうすることで、アナログ回路２０２の動作停止を解除することができ、その後、ＬＶＤＳ端子３０５ａ、３０５ｂより任意の信号を供給することで各種動作、例えば記録素子や機能素子の選択が可能な状態となる。また本期間ｄにおいては、記録素子を駆動するための第三の電源端子３０８及び第四の電源端子３０９から入力も順次立ち上げることとする。図１２に示す例では、立ち上げの順番を第三の電源端子３０８、第四の電源端子３０９の順としているがユースケースに応じて同時や逆順等任意とする。

その後、期間ｅでは、全電源が立ち上がっているため印刷動作に移ることが可能となっている。

引き続いて、電源オフシーケンスについて説明する。期間ｆは、電源立ち下げ前の準備段階を示しており、本例では制御端子２０６の電圧をＨｉｇｈとしている。そうすることで非駆動状態に遷移することができる。この状態により、ＭＰ８およびＭＰ９はオン状態となり、バイアス回路２０７とオペアンプ回路２０８は停止状態となっている。なお、上述したように、同じ役割を果たすものとしてハイインピーダンス化によるプルアップもあるので、そのように制御してもよい。

次に期間ｇにおいて、第四の電源端子３０９及び第三の電源端子３０８からの入力を立ち下げる。図１２に示す例では、立ち下げの順番を、第四の電源端子３０９、第三の電源端子３０８の順としているがユースケースに応じて同時や逆順等任意とする。

次に期間ｈでは、制御端子２０６及びＬＶＤＳ端子３０５ａ、３０５ｂをハイインピーダンス状態とする。

引き続いて、期間ｉでアナログ／デジタル回路用電源端子７０１を立ち下げる。電源電圧遷移中においては制御端子２０６が電源電圧に追従し立ち下がるためトランジスタの閾値や電源ノイズによる瞬間的な貫通電流を防ぐことができる。

本実施形態においては、アナログ回路のＭＯＳトランジスタのゲートにＭＰ８とＭＰ９のトランジスタを介してアナログ／デジタル回路用電源端子７０１に接続する構成を示したが、別の構成でもよい。例えば、アナログ／デジタル回路用電源端子７０１と各ＰＭＯＳ（ＭＰ１からＭＰ５）のソースとの間にＭＯＳトランジスタを配置し、制御端子により配置したＭＯＳトランジスタのゲートを制御する構成でもよい。また、接地電圧入力端子３０７と各ＮＭＯＳ（ＭＮ１〜ＭＮ５）のソースとの間にＭＯＳトランジスタを配置し、制御端子により配置したＭＯＳトランジスタのゲートを制御する構成でもよい。また、オペアンプ回路２０８の入力端子ＩＮＮとＩＮＰを、ＭＯＳトランジスタを介してアナログ／デジタル回路用電源端子７０１に接続する構成でもよい。

また、第１の実施形態にて述べたような、外部に別途設けられた検査装置（不図示）にて制御シーケンスを実行するような構成であってもよい。

また、上記の実施形態では、記録装置および記録素子基板を例に挙げて説明したが、これに限定するものではない。例えば、駆動素子を有する素子基板、もしくはその素子基板を備える装置にて用いられるような構成であってもよい。

１００…記録ヘッド、１０１…記録素子基板、２０１…デジタル回路、２０２…アナログ回路、２０５…回路列、２０６…制御端子、３０１…デジタル回路用電源端子、３０６…アナログ回路用電源端子、３０８…電源端子、３０９…電源端子、３１４…抵抗（プルアップ抵抗）、

Claims (16)

1. 記録素子基板であって、
   記録素子と、
   前記記録素子を駆動させるための第１の回路と、
   前記記録素子を駆動させるための第２の回路と、
   前記第１の回路に電力を供給するための第１の電源端子と、
   前記第２の回路に電力を供給するための第２の電源端子と、
   前記第２の回路の動作を制御する制御信号を入力するための制御端子と、
   前記第１または前記第２の電源端子と、前記制御端子とを接続するプルアップ抵抗と
   を備え、
   外部からの指示により前記制御端子がとりうる状態は、ハイインピーダンス状態を含むことを特徴とする記録素子基板。
2. 記録素子基板であって、
   記録素子と、
   前記記録素子を駆動させるための第１の回路と、
   前記記録素子を駆動させるための第２の回路と、
   前記第１および前記第２の回路に電力を供給するための電源端子と、
   前記第２の回路を制御する制御信号を入力するための制御端子と、
   前記電源端子と前記制御端子とを接続するプルアップ抵抗と
   を備え、
   外部からの指示により前記制御端子がとりうる状態は、ハイインピーダンス状態を含むことを特徴とする記録素子基板。
3. 前記第２の回路は、アナログ回路であり、
   アナログ信号を処理する処理回路、及び、前記処理回路へバイアス電圧を供給するバイアス回路を含むことを特徴とする請求項１または２に記載の記録素子基板。
4. 前記第１の回路は、デジタル回路であることを特徴とする請求項１乃至３のいずれか一項に記載の記録素子基板。
5. 請求項１に記載の記録素子基板を備える記録装置であって、
   前記第１および前記第２の電源端子への電源による電圧の印加を開始してから当該電源の電圧が確定するまでの期間において、前記制御端子がハイインピーダンス状態となるように制御され、
   前記期間の後に、前記制御端子をハイインピーダンス状態となるように制御している状態で、前記第２の電源端子からのリークの検査が行われることを特徴とする記録装置。
6. 第１の状態を示す前記制御信号が前記制御端子に入力された場合、前記第２の回路が動作し、
   前記第１の状態とは異なる第２の状態を示す前記制御信号が前記制御端子に入力された場合、前記第２の回路が停止するように構成され、
   前記期間の後に、前記第１の状態を示す前記制御信号が入力されている状態で、前記第２の電源端子からのリークの検査が行われることを特徴とする請求項５に記載の記録装置。
7. 前記期間の後、前記第１の状態を示す前記制御信号が前記制御端子に入力されることを特徴とする請求項６に記載の記録装置。
8. 前記記録素子に電力を供給するための第３の電源端子を更に備え、
   前記期間の後に前記第１の状態を示す前記制御信号が入力されている状態で、前記第３の電源端子に電力が供給されるように制御される請求項６または７に記載の記録装置。
9. 前記第１および前記第２の電源端子への電力の供給の停止を行う場合、前記第３の電源端子への電力の供給を停止し、前記制御端子をハイインピーダンス状態とした上で、前記第１および前記第２の電源端子への電力の供給の停止を行うことを特徴とする請求項８に記載の記録装置。
10. 請求項２に記載の記録素子基板を備える記録装置であって、
    前記電源端子への電源による電圧の印加の開始から当該電源の電圧が確定するまでの期間において、前記制御端子がハイインピーダンス状態となるように制御され、
    前記期間の後に、前記制御端子をハイインピーダンス状態となるように制御している状態で、前記電源端子からのリークの検査が行われることを特徴とする記録装置。
11. 第１の状態を示す前記制御信号が前記制御端子に入力された場合、前記第２の回路が動作し、
    前記第１の状態とは異なる第２の状態を示す前記制御信号が前記制御端子に入力された場合、前記第２の回路が停止するように構成され、
    前記期間の後に、前記第１の状態を示す前記制御信号が入力されている状態で、前記電源端子からのリークの検査が行われることを特徴とする請求項１０に記載の記録装置。
12. 前記期間の後、前記第１の状態を示す前記制御信号が前記制御端子に入力されることを特徴とする請求項１１に記載の記録装置。
13. 前記記録素子に電力を供給するための第２の電源端子を更に備え、
    前記期間の後に前記第１の状態を示す前記制御信号が入力されている状態で、前記第２の電源端子に電力が供給されるように制御されることを特徴とする請求項１１または１２に記載の記録装置。
14. 前記電源端子への電力の供給の停止を行う場合、前記第２の電源端子への電力の供給を停止し、前記制御端子をハイインピーダンス状態とした上で、前記電源端子への電力の供給の停止を行うことを特徴とする請求項１３に記載の記録装置。
15. 記録素子と、前記記録素子を駆動させるための第１および第２の回路と、前記第１の回路に電力を供給するための第１の電源端子と、前記第２の回路に電力を供給するための第２の電源端子と、前記第２の回路の動作を制御する制御信号を入力するための制御端子と、前記第１または前記第２の電源端子と前記制御端子とを接続するプルアップ抵抗を備える記録素子基板の検査方法であって、
    外部からの指示により、前記制御端子がとりうる状態は、ハイインピーダンス状態を含み、
    前記第１および前記第２の電源端子への電源による電圧の印加を開始してから当該電源の電圧が確定するまでの期間において、前記制御端子がハイインピーダンス状態となるように制御され、
    前記期間の後に、前記制御端子をハイインピーダンス状態となるように制御している状態で、前記第２の電源端子からのリークの検査が行われることを特徴とする検査方法。
16. 記録素子と、前記記録素子を駆動させるための第１および第２の回路と、前記第１および前記第２の回路に電力を供給するための電源端子と、前記第２の回路を制御する制御信号を入力するための制御端子と、前記電源端子と前記制御端子とを接続するプルアップ抵抗とを備える記録素子基板の検査方法であって、
    外部からの指示により前記制御端子がとりうる状態は、ハイインピーダンス状態を含み、
    前記電源端子への電源による電圧の印加を開始してから当該電源の電圧が確定するまでの期間において、前記制御端子がハイインピーダンス状態となるように制御され、
    前記期間の後に、前記制御端子をハイインピーダンス状態となるように制御している状態で、前記電源端子からのリークの検査が行われることを特徴とする検査方法。

Images