JP7025545B2 - 電子素子搭載用基板、電子装置および電子モジュール - Google Patents

電子素子搭載用基板、電子装置および電子モジュール Download PDF

Info

Publication number
JP7025545B2
JP7025545B2 JP2020527574A JP2020527574A JP7025545B2 JP 7025545 B2 JP7025545 B2 JP 7025545B2 JP 2020527574 A JP2020527574 A JP 2020527574A JP 2020527574 A JP2020527574 A JP 2020527574A JP 7025545 B2 JP7025545 B2 JP 7025545B2
Authority
JP
Japan
Prior art keywords
substrate
electronic element
mounting
main surface
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020527574A
Other languages
English (en)
Other versions
JPWO2020004459A1 (ja
Inventor
登 北住
陽介 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2020004459A1 publication Critical patent/JPWO2020004459A1/ja
Priority to JP2022019951A priority Critical patent/JP7358525B2/ja
Application granted granted Critical
Publication of JP7025545B2 publication Critical patent/JP7025545B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子素子搭載用基板、電子装置および電子モジュールに関するものである。
従来、電子素子搭載用基板は、第１主面と第２主面と側面とを有する絶縁基板と、絶縁基板の第１主面に位置した電子素子の搭載部および配線層とを有している。電子素子搭載用基板において、電子素子の搭載部に電子素子を搭載した後、電子素子収納用パッケージに搭載されて電子装置となる（特開2013-175508号公報参照。）。
本開示の電子素子搭載用基板は、第１主面および該第１主面と反対側に位置する第２主面を有した第１基板と、平面視で該第１基板の内側に位置し、炭素材料からなり、厚み方向における前記第１主面側に位置した第３主面および該第３主面と反対側に位置する第４主面を有する第２基板と、平面視において、該第２基板を挟んで前記第１基板に位置した複数のビア導体とを有しており、平面視において、前記第２基板は、前記複数のビア導体が前記第２基板を挟んで位置した方向の熱伝導より前記複数のビア導体が前記第２基板を挟んで位置した方向に垂直に交わる方向の熱伝導が大きい。
本開示の電子装置は、上記構成の電子素子搭載用基板と、該電子素子搭載用基板の前記搭載部に搭載された電子素子と、前記電子素子搭載用基板が搭載された配線基板または電子素子収納用パッケージとを有している。
本開示の電子モジュールは、上記構成の電子装置と、該電子装置が接続されたモジュール用基板とを有する。
（ａ）は、第１の実施形態における電子素子搭載用基板を示す上面図であり、（ｂ）は（ａ）の下面図である。 図１に示された電子素子搭載用基板の第１基板と、第２基板とをそれぞれ分解した斜視図である。 図１（ａ）に示された電子素子搭載用基板のＡ－Ａ線における縦断面図である。 （ａ）は、図１（ａ）に示された電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、（ｂ）は（ａ）のＡ－Ａ線における縦断面図である。 （ａ）は、第２の実施形態における電子素子搭載用基板を示す上面図であり、（ｂ）は（ａ）の下面図である。 図４に示された電子素子搭載用基板の第１基板と、第２基板とをそれぞれ分解した斜視図である。 （ａ）は、図５（ａ）に示された電子素子搭載用基板のＡ－Ａ線における縦断面図であり、（ｂ）は、図５（ａ）に示された電子素子搭載用基板のＢ－Ｂ線における縦断面図である。 （ａ）は、図５（ａ）に示された電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、（ｂ）は（ａ）のＡ－Ａ線における縦断面図である。 （ａ）は、第３の実施形態における電子素子搭載用基板を示す上面図であり、（ｂ）は（ａ）の下面図である。 図９に示された電子素子搭載用基板の第１基板と、第２基板とをそれぞれ分解した斜視図である。 （ａ）は、図９（ａ）に示された電子素子搭載用基板のＡ－Ａ線における縦断面図であり、（ｂ）は、図９（ａ）に示された電子素子搭載用基板のＢ－Ｂ線における縦断面図である。 （ａ）は、図９（ａ）に示された電子素子搭載用基板に電子素子を搭載した状態を示す上面図であり、（ｂ）は（ａ）のＡ－Ａ線における縦断面図である。 （ａ）および（ｂ）は、図９（ａ）に示された電子素子搭載用基板に電子素子を搭載した状態の他の例を示す上面図である。 （ａ）は、第４の実施形態における電子素子搭載用基板を示す上面図であり、（ｂ）は（ａ）の下面図である。 図14に示された電子素子搭載用基板の第１基板、第３基板、第４基板と、第２基板とを分解した斜視図である。 （ａ）は、図14（ａ）に示された電子素子搭載用基板のＡ－Ａ線における縦断面図であり、（ｂ）は、図14（ａ）に示された電子素子搭載用基板のＢ－Ｂ線における縦断面図である。 （ａ）は、第４の実施形態における電子素子搭載用基板の他の例を示す上面図であり、（ｂ）は（ａ）の下面図である。 図17に示された電子素子搭載用基板の第１基板、第３基板、第４基板と、第２基板とを分解した斜視図である。 （ａ）は、図17（ａ）に示された電子素子搭載用基板のＡ－Ａ線における縦断面図であり、（ｂ）は、図17（ａ）に示された電子素子搭載用基板のＢ－Ｂ線における縦断面図である。 （ａ）は、第４の実施形態における電子素子搭載用基板の他の例を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）は、図20（ａ）に示された電子素子搭載用基板のＡ－Ａ線における縦断面図であり、（ｂ）は、図20（ａ）に示された電子素子搭載用基板のＢ－Ｂ線における縦断面図である。
本開示のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。
（第１の実施形態）
本開示の第１の実施形態における電子素子搭載用基板１は、図１～図４に示された例のように、第１基板11と第２基板12とを含んでいる。電子装置は、例えば、電子素子等用基板１と、電子素子搭載用基板１の搭載部に搭載された電子素子２と、電子素子搭載用基板１が搭載された配線基板とを含んでいる。電子装置は、例えば、電子モジュールを構成するモジュール用基板上の接続パッドに接合材を用いて接続される。
本実施形態における電子素子搭載用基板１は、第１主面および第１主面と反対側に位置する第２主面を有した第１基板11と、平面視で第１基板11の内側に位置し、炭素材料からなり、厚み方向における第１主面側に位置した第３主面および第３主面と反対側に位置する第４主面を有する第２基板12と、平面視において、第２基板12を挟んで第１基板11に位置した複数のビア導体13とを有している。平面視において、第２基板12は、複数のビア導体13が第２基板12を挟んで位置した方向（図１～図４ではｘ方向）の熱伝導より複数のビア導体13が第２基板12を挟んで位置した方向に垂直に交わる方向（図１～図４ではｙ方向）の熱伝導が大きい。導体層14は、第１基板11の第１主面および第２主面に設けられており、ビア導体13の両端部に接続している。図１～図４において、電子素子２は仮想のｘｙｚ空間におけるｘｙ平面に実装されている。図１～図４において、上方向とは、仮想のｚ軸の正方向のことをいう。なお、以下の説明における上下の区別は便宜的なものであり、実際に電子素子搭載用基板１等が使用される際の上下を限定するものではない。
第１基板11は、図２に示す例において、斜視にて不可視となる第１基板11の外面および貫通穴11ａの内面とを点線にて示している。第２基板12は、図１、図２、図４（ａ）に示す例において、網掛けにて示している。図１および図４（ａ）に示す例において、平面視において、ビア導体13の側面と導体層14とが重なる部分を点線にて示している。
第１基板11は、第１主面（図１～図４では上面）および第２主面（図１～図４では下面）を有している。第１主面と第２主面とは互いに反対側に位置している。第１基板11は、単層または複数の絶縁層からなり、平面視において、第１主面および第２主面のそれぞれに対して二組の対向する辺（４辺）を有した方形の板状の形状を有している。第１基板11は、電子素子２および第２基板12を支持するための支持体として機能される。
第１基板11は、例えば、酸化アルミニウム質焼結体（アルミナセラミックス），窒化アルミニウム質焼結体，ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。第１基板11は、例えば窒化アルミニウム質焼結体である場合であれば、窒化アルミニウム（ＡｌＮ），酸化エルビニウム（Ｅｒ2Ｏ3）、酸化イットリウム（Ｙ2Ｏ3）等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿物を作製する。上記の泥漿物を、従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを作製する。必要に応じて、セラミックグリーンシートを複数枚積層し、高温（約1800℃）で焼成することによって、単層または複数の絶縁層からなる第１基板11が製作される。
第２基板12は、第１基板11の第１主面側に位置した第３主面（図１～図４では上面）および第４主面（図１～図４では下面）を有している。第３主面と第４主面とは互いに反対側に位置している。第２基板12は、図１～図４に示される例のように、第１基板11の内側に位置している。第２基板12は、第３主面に電子素子２を搭載する搭載部を有しており、電子素子２を支持するための支持体として機能される。
第２基板12は、例えば、炭素材料からなり、六員環が共有結合でつながったグラフェンが積層した構造体として形成される。各面がファンデルワールス力で結合された材料である。
ビア導体13は、第１基板11の厚み方向に設けられている。ビア導体13は、図１～図４に示す例において、第１基板11の第１主面と第２主面とを貫通して設けている。導体層14は、第１基板11の第１主面および第２主面に設けられており、ビア導体13の両端部に接続している。
また、複数のビア導体13は、平面視において、第２基板12を挟んで第１基板11に位置している。複数のビア導体13が第２基板12を挟んで位置した方向とは、図１～図４に示す例において、ｘ方向である。
ビア導体13および導体層14は、例えば、電子素子２と配線基板の配線導体とを電気的に接続するためのものである。また、導体層14は、ボンディングワイヤ等の接続部材３の接続部、配線基板の配線導体との接続部として用いられる。ビア導体13および導体層14は、電子素子２を作動させるために電流を印加した際に発熱する。
ビア導体13および導体層14は、例えばタングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）または銅（Ｃｕ）等を主成分とする金属粉末メタライズである。例えば、第１基板11が窒化アルミニウム質焼結体から成る場合であれば、Ｗ，ＭｏまたはＭｎ等の高融点金属粉末に適当な有機バインダーおよび溶媒等を添加混合して得たメタライズペーストを、第１基板11用のセラミックグリーンシートに予めスクリーン印刷法によって所定のパターンに印刷塗布して、第１基板11用のセラミックグリーンシートと同時に焼成することによって、形成される。ビア導体13は、例えば、第１基板11用のセラミックグリーンシートに金型またはパンチングによる打ち抜き加工またはレーザー加工等の加工方法によって貫通導体の貫通孔を形成し、上記の貫通孔にビア導体13用のメタライズペーストをスクリーン印刷法等の印刷手段によって印刷塗布して充填しておき、第１基板11用のセラミックグリーンシートとともに焼成することによって形成される。導体層14は、例えば、第１基板11用のセラミックグリーンシートの表面の所定の領域に導体層14用のメタライズペーストを上記印刷手段によって印刷塗布し、第１基板11用のセラミックグリーンシートとともに焼成することによって形成される。メタライズペーストは、上述の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、第１基板11との接合強度を高めるために、ガラス粉末、セラミック粉末を含んでいても構わない。
導体層14の第１基板11から露出する表面には、電気めっき法または無電解めっき法によって金属めっき層が被着される。金属めっき層は、ニッケル，銅，金または銀等の耐食性および接続部材接続性に優れる金属から成るものであり、例えば厚さ0.5～５μｍ程度のニッケルめっき層と0.1～３μｍ程度の金めっき層とが順次被着される。金属めっき層によって、導体層14が腐食することを効果的に抑制できるとともに、導体層14とボンディングワイヤ等の接続部材３との接合、ならびに導体層14とモジュール用基板に形成された接続用の接続パッド41との接合を強固にできる。
また、金属めっき層は、ニッケルめっき層／金めっき層に限られるものではなく、ニッケルめっき層／パラジウムめっき層／金めっき層等を含むその他の金属めっき層であっても構わない。
第１基板11は、熱伝導率に優れた窒化アルミニウム質焼結体が好適に用いられる。第１基板11と第２基板12とは、第１基板11の貫通穴11ａの内面と第２基板12の外面とが、例えば、ＴiＣｕＡｇ合金、ＴｉＳｎＡｇＣｕ等の活性ろう材からなる接合材により接着される。接合材は、第１基板11と第２基板12との間に10μｍ程度の厚みに配置される。
第１基板11は、平面視にて、方形状をしており、平面視にて、第１主面および第２主面を貫通する方形状の貫通穴11ａを有している。なお、第１基板11は枠状となっていてもよい。第２基板12は、平面視にて方形状をしている。第１基板11の貫通穴11ａの内面と２基板12の側面とを接着することにより、方形状の複合基板が形成される。なお、方形状とは、正方形状、長方形状等の四角形状である。図１～図４に示す例において、平面視にて、第１基板11および第２基板12は正方形状をしており、正方形状の複合基板が形成される。
第１基板11の基板厚みＴ１は、例えば、100μｍ～2000μｍ程度であり、第２基板12の基板厚みＴ２は、例えば、100μｍ～2000μｍ程度である。第１基板11の厚みＴ１と第２基板12の厚みＴ２とは、同程度の厚みに形成される（0.9Ｔ１≦Ｔ２≦1.1Ｔ１）。
第１基板11の熱伝導率κは、図２に示す例のように、平面方向におけるｘ方向とｙ方向とで略一定であり、第１基板11の厚み方向におけるｚ方向も平面方向におけるｘ方向とｙ方向と同等である（κｘ≒κｙ≒κｚ）。例えば、第１基板11として、窒化アルミニウム質焼結体が用いられる場合、第１基板11は、100～200Ｗ／ｍ・Ｋ程度の熱伝導率κである基板が用いられる。
第２基板12の熱伝導率λは、平面方向におけるｘ方向とｙ方向とで大きさが異なっている。第２基板12の熱伝導率λは、平面方向におけるｙ方向と厚み方向におけるｚ方向とが同等であり、平面方向におけるｘ方向が異なっている。図２に示す、第２基板12のそれぞれの方向における熱伝導率λｘ、λｙ、λｚの関係は、「熱伝導率λｙ≒熱伝導率λｚ＞＞熱伝導率λｘ」である。例えば、第２基板12の熱伝導率λｙおよび熱伝導率λｚは、1000Ｗ／ｍ・Ｋ程度であり、第２基板12の熱伝導率λｘは、４Ｗ／ｍ・Ｋ程度である。なお、本実施形態の図および後述する実施形態の図において、便宜上、熱伝導率κｘ、κｙ、κｚ、λｘ、λｙ、λｚのいずれかを省略したものを含んでいる。
電子素子搭載用基板１の第２基板12の搭載部上に、電子素子２を搭載することによって、電子装置を作製することができる。電子素子２は、図４に示す例のように、ビア導体13に挟まれるように第２基板12の搭載部上に位置する。なお、電子素子２を搭載した電子素子搭載用基板１を配線基板もしくは電子素子搭載用パッケージに搭載することによって電子装置を作製する場合であっても構わない。電子素子搭載用基板１に搭載される電子素子２は、例えばＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の発光素子、ＰＤ（Ｐｈｏｔｏ Ｄｉｏｄｅ）等の受光素子である。例えば、電子素子２は、Ａｕ－Ｓｎ等の接合材によって、第２基板12の搭載部上に固定された後、ボンディングワイヤ等の接続部材３を介して電子素子２の電極と導体層14とが電気的に接続されることによって電子素子搭載用基板１に搭載される。電子素子搭載用基板１が搭載される配線基板もしくは電子素子搭載用パッケージを用いる場合、配線基板または電子素子搭載用パッケージは、例えば、第１基板11と同様に、セラミックス等からなる絶縁基体を用いることができ、表面に配線導体を有している。そして、電子素子搭載用基板１が搭載される配線基板もしくは電子素子搭載用パッケージを用いる場合、電子素子搭載用基板１の導体層14と配線基板もしくは電子素子搭載用パッケージの配線導体とが電気的に接続される。
本実施形態の電子素子搭載用基板１によれば、第１主面および第１主面と反対側に位置する第２主面を有した第１基板11と、平面視で第１基板11の内側に位置し、炭素材料からなり、厚み方向における第１主面側に位置した第３主面および第３主面と反対側に位置する第４主面を有する第２基板12と、平面視において、第２基板12を挟んで第１基板11に位置した複数のビア導体13とを有しており、平面視において、第２基板12は、複数のビア導体13が第２基板12を挟んで位置した方向の熱伝導より複数のビア導体13が第２基板12を挟んで位置した方向に垂直に交わる方向の熱伝導が大きい。上記構成により、例えば電子装置の作動時にビア導体13が発熱した場合に、ビア導体13から第２基板12に伝わった熱は、ビア導体13の厚み（ｚ方向）全体において、第２基板12の外縁部から、第１基板11の外縁に沿って複数のビア導体13が第２基板12を挟んで位置した方向に垂直に交わる方向に伝わるものとなり、ビア導体13から電子素子２への伝熱が抑制され、ビア導体13の熱を良好に放熱し、電子素子２の出力が低下することを抑制することができる。
また、電子素子２として発光素子を用いる場合、発光素子の出力が低下することを抑制し、発光素子を良好に発光することができる電子素子搭載用基板とすることができる。
また、電子素子２の熱は、第２基板12の複数のビア導体13が第２基板12を挟んで位置した方向に垂直に交わる方向および第２基板12の厚み方向に伝わるものとなり、電子素子２の熱を良好に放熱し、電子素子２の出力が低下することを抑制することができる。
本実施形態の電子装置によれば、上記構成の電子素子搭載用基板１と、電子素子搭載用基板１の搭載部に搭載された電子素子２とを有していることによって、長期信頼性に優れた電子装置とすることができる。
本実施形態の電子装置が、電子素子搭載用基板１の導体層とモジュール用基板の接続パッドに半田等の接合材を介して接続されて、電子モジュールとなり、電子素子２とモジュール用基板の接続パッドとが電気的に接続される。
また、電子装置が、電子素子搭載用基板１が搭載された配線基板または電子素子収納用パッケージを有している場合、配線基板または電子素子収納用パッケージの配線導体とモジュール用基板の接続パッドに半田等の接合材を介して接続されて、電子モジュールとなる。上記により、電子素子２とモジュール用基板の接続パッドとが電気的に接続される。
本実施形態の電子モジュールによれば、上記構成の電子装置と、電子装置が接続されたモジュール用基板とを有することによって、長期信頼性に優れたものとすることができる。
また、平面視で複数のビア導体13が第２基板12を挟んで位置した方向（図１ではｘ方向）の縦断面視において、第２基板12は、厚み方向に垂直に交わる方向より厚み方向の熱伝導が大きくなっている（λｚ＞＞λｘ）と、第２基板12に伝わったビア導体13の熱は、第２基板12の内部に留まりにくいものとなり、ビア導体13の厚み（ｚ方向）全体において、第２基板12の外縁部から、第１基板11の外縁に沿って複数のビア導体13が第２基板12を挟んで位置した方向に垂直に交わる方向に伝わるものとなり、ビア導体13から電子素子２への伝熱が抑制され、ビア導体13の熱を良好に放熱し、電子素子２の出力が低下することを抑制することができる。
第１基板11の内部に設けたビア導体13および第１基板11の第１主面および第２主面に設けた導体層14は、上述の例では、コファイア法により形成しているが、ビア導体13および導体層14は、従来周知の薄膜法およびめっき法により形成しても構わない。また、第１基板11の第１主面または第２主面に設けた導体層14は、従来周知のポストファイア法等を用いた導体層14であっても構わない。
ビア導体13および導体層14が薄膜層およびめっき法からなる場合は、第１基板11と第２基板12とを接合材により接合して複合基板を製作した後、第１基板11にビア導体13および導体層14を設けることで、電子素子搭載用基板１が良好に形成される。
（第２の実施形態）
次に、本開示の第２の実施形態による電子装置について、図５～図８を参照しつつ説明する。
第２の実施形態における電子素子搭載用基板１において、上記した実施形態の電子素子搭載用基板１と異なる点は、平面視において、複数のビア導体13が、第２基板12の熱伝導が大きい方向（図５～図８ではｙ方向）に連なっている点である。なお、図７（ｂ）において、第１基板11と第２基板12との位置関係を示すため、便宜上、第２基板12の外縁を点線で示している。
第２の実施形態における電子素子搭載用基板１は、平面視において、第２基板12の熱伝導が大きい方向に少なくとも２つ以上のビア導体13が連なることでビア導体群13Ｇを形成している。図５～図８に示す例において、平面視において、３つのビア導体13が、それぞれ第２基板12の熱伝導が大きい方向に連なっており、第２基板12を挟んで第１基板11に位置した複数のビア導体群13Ｇを有している。第２の実施形態における電子素子搭載用基板１において、第２基板12は、平面視で複数のビア導体群13Ｇが第２基板12を挟んで位置した方向（図５～図８ではｘ方向）の熱伝導より複数のビア導体群13Ｇが第２基板12を挟んで位置した方向に垂直に交わる方向（図５～図８ではｙ方向）の熱伝導が大きくなっている（λｙ≒λｚ＞＞λｘ）。電子素子２は、図８に示す例のように、複数のビア導体13からなるビア導体群13Ｇに挟まれるように第２基板12の搭載部上に位置する。
第１基板11は、図６に示す例において、斜視にて不可視となる第１基板11の外面および貫通穴11ａの内面とを点線にて示している。第２基板12は、図５、図６、図８（ａ）に示す例において、網掛けにて示している。図５および図８（ａ）に示す例において、平面視において、ビア導体13の側面と導体層14とが重なる部分を点線にて示している。
第２の実施形態における電子素子搭載用基板１によれば、上記した実施形態の電子素子搭載用基板１と同様に、ビア導体13から第２基板12に伝わった熱は、ビア導体13の厚み（ｚ方向）全体において、第２基板12の外縁部から、第１基板11の外縁に沿って位置した複数のビア導体13が第２基板12を挟んで位置した方向に垂直に交わる方向に伝わるものとなり、ビア導体13から電子素子２への伝熱が抑制され、ビア導体13の熱を良好に放熱し、電子素子２の出力が低下することを抑制することができる。
また、電子素子２として発光素子を用いる場合、発光素子の出力が低下することを抑制し、発光素子を良好に発光することができる電子素子搭載用基板とすることができる。
また、電子素子２の熱は、第２基板12において、複数のビア導体13が第２基板12を挟んで位置した方向に垂直に交わる方向および第２基板12の厚み方向に伝わるものとなり、電子素子２の熱を良好に放熱し、電子素子２の出力が低下することを抑制することができる。
また、第２の実施形態の電子素子搭載用基板１において、複数のビア導体13が、平面視で第２基板12の熱伝導が大きい方向に連なっており、複数のビア導体13におけるそれぞれのビア導体13の熱が第１基板11に留まりにくいものとなり、第２基板12に伝わったビア導体13の熱が、ビア導体13の厚み（ｚ方向）全体において、第２基板12の外縁部から、第１基板11の外縁に沿って位置した複数のビア導体13が第２基板12を挟んで位置した方向に垂直に交わる方向に伝わるものとなり、ビア導体13から電子素子２への伝熱が抑制され、ビア導体13の熱を良好に放熱し、電子素子２の出力が低下することを効果的に抑制することができる。
第１基板11は、平面視にて、方形状をしており、平面視にて、第１主面および第２主面を貫通する方形状の貫通穴11ａを有している。なお、第１基板11は枠状であってもよい。第２基板12は、平面視にて方形状をしている。第１基板11の貫通穴11ａの内面と２基板12の側面とを接着することにより、方形状の複合基板が形成される。なお、方形状とは、正方形状、長方形状等の四角形状である。図５～図８に示す例において、平面視にて、第１基板11および第２基板12は正方形状をしており、正方形状の複合基板が形成される。
また、複数のビア導体群13Ｇが有するビア導体13の数は、それぞれのビア導体群13Ｇにおいて同じであると、平面視において、第２基板12を挟んだ両側から第２基板12に伝熱するビア導体群13の熱は同等となり、熱分布が対照なものとなりやすいものとなり、ビア導体13の厚み（ｚ方向）全体において、第２基板12の外縁部から、第１基板11の外縁に沿って位置した複数のビア導体13が第２基板12を挟んで位置した方向に垂直に交わる方向に同等に伝わるものとなり、ビア導体13から電子素子２への伝熱が抑制され、ビア導体13の熱を良好に放熱し、電子素子２の出力が低下することを効果的に抑制することができる。
また、平面視において、第２基板12が方形状であり、複数のビア導体13（ビア導体群13Ｇ）は、第２基板12の相対する辺に沿って連なっていると、複数のビア導体13（ビア導体群13Ｇ）におけるそれぞれのビア導体13の熱が第２基板12に同等に伝わりやすいものとなり、第２基板12に伝わったビア導体群13の熱が、ビア導体13の厚み（ｚ方向）全体において、第２基板12の外縁部から、第１基板11の外縁に沿って位置した複数のビア導体13が第２基板12を挟んで位置した方向に垂直に交わる方向に伝わるものとなり、ビア導体13から電子素子２への伝熱が抑制され、ビア導体13の熱を良好に放熱し、電子素子２の出力が低下することを効果的に抑制することができる。
平面視にて、第２基板12の熱伝導が大きい方向における第２基板12の両端部は、図５に示す例のように、第２基板12の熱伝導が大きい方向に連なっている複数のビア導体13のうち、端部に位置するビア導体13よりも外側に位置すると、ビア導体13から第２基板12に伝わった熱が、第２基板12の熱伝導が大きい方向における第２基板12の端部から電子素子２への伝熱が抑制され、電子素子２の出力が低下することを抑制することができる。
また、図５（ｂ）に示す例のように、第１基板11は、第１基板11の外縁に沿って位置した複数のビア導体13が第２基板12を挟んで位置した方向に垂直に交わる方向に補助層15を有していると、補助層15を、配線基板または電子素子収納用パッケージの配線導体、あるいはモジュール用基板の接続パッドに接続して、第１基板11に伝わった熱を、配線基板または電子素子収納用パッケージ、あるいはモジュール用基板に伝熱させることで、良好に放熱し、電子素子２の出力が低下することを効果的に抑制することができる。
第２の実施形態の電子素子搭載用基板１は、その他は上述の実施形態の電子素子搭載用基板１と同様の製造方法を用いて製作することができる。
（第３の実施形態）
次に、本開示の第３の実施形態による電子装置について、図９～図12を参照しつつ説明する。
第３の実施形態における電子素子搭載用基板１において、上記した実施形態の電子素子搭載用基板１と異なる点は、第２基板12の相対する辺と、複数のビア導体13が第２基板12を挟んで位置した方向とが斜めに交わっている点である。なお、図11（ｂ）において、第１基板11と第２基板12との位置関係を示すため、便宜上、第２基板12の外縁を点線で示している。
第３の実施形態における電子素子搭載用基板１は、第２の実施形態の電子素子搭載用基板１と同様に、平面視において、２つ以上のビア導体13が連なることでビア導体群13Ｇを形成している。図９～図12において、平面視において、３つのビア導体13が、連なっており、第２基板12を挟んで第１基板11に位置した２つのビア導体群13Ｇを有している。
第２基板12の相対する辺と、複数のビア導体13が第２基板12を挟んで位置した方向とが斜めに交わっているとは、第２基板12を挟んで第１基板11に位置したビア導体13を通る仮想直線Ｎ－Ｎと、第２基板12の相対する辺とが斜めに交わっていることを示している。
平面視において、第２基板12を挟んで第１基板11に位置した２つのビア導体群13Ｇは、図９～図12に示す例のように、第１基板11、第２基板12、電子素子搭載用基板１の中央部を中心とした点対称に配置されている。ビア導体13がビア導体群13Ｇの場合は、第２基板12を挟んで第１基板11に位置したビア導体群13Ｇの中心を通る仮想直線Ｎ－Ｎと、第２基板12の相対する辺とが斜めに交わっていることを示している。
第３の実施形態における電子素子搭載用基板１において、複数のビア導体群13Ｇが第２基板12を挟んで位置した方向の熱伝導より複数のビア導体群13Ｇが第２基板12を挟んで位置した方向に垂直に交わる方向の熱伝導が大きくなっている（λｙ≒λｚ＞＞λｘ）。すなわち、第２基板12を挟んで第１基板11に位置したビア導体13（ビア導体群13Ｇの中心）を通る仮想直線の方向より、第１基板11に位置したビア導体13（ビア導体群13Ｇの中心）を通る仮想直線の方向に垂直に交わる方向の熱伝導が大きくなっている（λｙ≒λｚ＞＞λｘ）。
第１基板11は、図10に示す例において、斜視にて不可視となる第１基板11の外面および貫通穴11ａの内面とを点線にて示している。第２基板12は、図９、図10、図12（ａ）に示す例において、網掛けにて示している。図９および図12（ａ）に示す例において、平面視において、ビア導体13の側面と導体層14とが重なる部分を点線にて示している。
第３の実施形態における電子素子搭載用基板１によれば、上記した実施形態の電子素子搭載用基板１と同様に、ビア導体13から第２基板12に伝わった熱は、ビア導体13の厚み（ｚ方向）全体において、第２基板12の外縁部から、第１基板11の外縁に沿って位置した複数のビア導体13が第２基板12を挟んで位置した方向に垂直に交わる方向に伝わるものとなり、ビア導体13から電子素子２への伝熱が抑制され、ビア導体13の熱を良好に放熱し、電子素子２の出力が低下することを抑制することができる。
また、第２基板12に伝わった熱は、第１基板11に位置したビア導体13（ビア導体群13Ｇの中心）を通る仮想直線の方向に垂直に交わる方向に良好に伝わるので、ビア導体群13Ｇにおける隣接するビア導体13の熱を良好に伝熱し、ビア導体13から電子素子２への伝熱が抑制され、ビア導体13の熱を良好に放熱し、電子素子２の出力が低下することを抑制することができる。
また、電子素子２として発光素子を用いる場合、発光素子の出力が低下することを抑制し、発光素子を良好に発光することができる電子素子搭載用基板とすることができる。
第１基板11は、平面視にて、方形状をしており、平面視にて、第１主面および第２主面を貫通する方形状の貫通穴11ａを有している。なお、第１基板11は枠状であってもよい。第２基板12は、平面視にて方形状をしている。第１基板11の貫通穴11ａの内面と２基板12の側面とを接着することにより、方形状の複合基板が形成される。なお、方形状とは、正方形状、長方形状等の四角形状である。図１～図４に示す例において、平面視にて、第１基板11および第２基板12は正方形状をしており、正方形状の複合基板が形成される。
また、第２基板12を挟んで第１基板11に位置したビア導体13（ビア導体群13Ｇの中心）を通る仮想直線と第２基板12の辺とがなす角度θは、10～80度であってもよい。
また、図13（ａ）に示す例のように、電子素子２の外辺が、第１基板11に位置したビア導体13（ビア導体群13Ｇの中心）を通る仮想直線Ｎ－Ｎの方向と垂直に交わっていると、複数のビア導体13から第２基板12に伝わった熱が、電子素子２から離れて伝わりやすいものとなり、ビア導体13から電子素子２への伝熱が抑制され、ビア導体13の熱を良好に放熱し、電子素子２の出力が低下することを抑制することができる。
更に、図13（ｂ）に示す例のように、それぞれの電子素子２が、第１基板11に位置したビア導体13（ビア導体群13Ｇの中心）同士を通る仮想直線Ｎ－Ｎの方向に垂直に交わる方向に対して斜めに連なって位置するように、複数の電子素子２を搭載した際には、隣接する電子素子２の方向に伝わる電子素子２の熱を抑制することでき、個々の電子素子２の出力が低下することを抑制することができる。
平面視にて、図12および図13に示す例のように、第１基板11に位置したビア導体13（ビア導体群13Ｇの中心）同士を通る仮想直線Ｎ－Ｎの方向に垂直に交わる方向に見た際に、複数のビア導体13が電子素子２重ならないように位置していると、ア導体13から第２基板12に伝わった熱が、電子素子２への伝熱が抑制され、電子素子２の出力が低下することを抑制することができる。
なお、図13（ａ）および図13（ｂ）に示す例において、図12に示す例と同様に、平面視において、ビア導体13の側面と導体層14とが重なる部分を点線にて示している。
また、電子素子２として発光素子を用いる場合、発光素子の出力が低下することを抑制し、複数の発光素子を良好に発光することができる電子素子搭載用基板とすることができる。
なお、電子素子２の外辺を延長した仮想直線とビア導体13（ビア導体群13Ｇ）とが交わらないようにしておくと、ビア導体13から電子素子２への伝熱が抑制され、ビア導体13の熱を良好に放熱し、電子素子２の出力が低下することを抑制することができる。
第３の実施形態の電子素子搭載用基板１は、その他は上述の実施形態の電子素子搭載用基板１と同様の製造方法を用いて製作することができる。
（第４の実施形態）
次に、本開示の第４の実施形態による電子装置について、図14～図16を参照しつつ説明する。
第４の実施形態における電子素子搭載用基板１において、上記した実施形態の電子素子搭載用基板１と異なる点は、第２基板12の第３主面または第４主面に、他の基板（第３基板16、第４基板17）を有している点である。なお、図16（ｂ）において、第１基板11と第２基板12との位置関係を示すため、便宜上、第２基板12の外縁を点線で示している。
第４の実施形態における電子素子搭載用基板１において、第３基板16の主面（図14～図16では上面）の第２基板12と重なる領域が、電子素子２の搭載部として用いられる。
第１基板11は、図14に示す例において、斜視にて不可視となる第１基板11の外面および貫通穴11ａの内面とを点線にて示している。第２基板12は、図15に示す例において、網掛けにて示している。図14に示す例において、平面透視において、第２基板12の側面と、ビア導体13の側面と、導体層14とが重なる部分をそれぞれ点線にて示している。
第４の実施形態における電子素子搭載用基板１によれば、上記した実施形態の電子素子搭載用基板１と同様に、ビア導体13から第２基板12に伝わった熱は、ビア導体13の厚み（ｚ方向）全体において、第２基板12の外縁部から、第１基板11の外縁に沿って位置した複数のビア導体13が第２基板12を挟んで位置した方向に垂直に交わる方向に伝わるものとなり、ビア導体13から電子素子２への伝熱が抑制され、ビア導体13の熱を良好に放熱し、電子素子２の出力が低下することを抑制することができる。
また、図14～図16に示す例のように、第４基板17の主面（図14～図16では下面）に、導体層14を大きく形成すると、配線基板または電子素子収納用パッケージの配線導体、あるいはモジュール用基板の接続パッドとの接合を良好にすることができ、電子素子２の熱を配線基板または電子素子収納用パッケージ、あるいはモジュール用基板へと良好に伝熱させることができる。
また、電子素子２として発光素子を用いる場合、発光素子の出力が低下することを抑制し、発光素子を良好に発光することができる電子素子搭載用基板とすることができる。
第１基板11は、平面視にて、方形状をしており、平面透視にて、第１主面および第２主面を貫通する方形状の貫通穴11を有している。なお、第１基板11は枠状であってもよい。第２基板12は、平面視にて方形状をしている。第３基板16は、平面視にて、方形状をしている。第４基板17は、平面視にて、方形状をしている。第１基板11の貫通穴11ａの内面と第２基板12の側面とを接着し、第２基板12の第３主面と第３基板16、第２基板12の第４主面と第４基板17とを接着することにより、方形状の複合基板が形成される。また、第１基板11の第１主面と第３基板16、第１基板11の第２主面と第４基板17とを接着してもよい。なお、方形状とは、正方形状、長方形状等の四角形状である。図１～図４に示す例において、平面視にて、第１基板11および第２基板12は正方形状をしており、正方形状の複合基板が形成される。
第３基板16および第４基板17は、上述の第１基板11と同様の材料および方法により製作することができる。第３基板16および第４基板17の熱伝導率κ２は、第１基板11と同様に、平面方向におけるｘ方向とｙ方向とで略一定であり、第４基板14の厚み方向におけるｚ方向も平面方向におけるｘ方向とｙ方向と同等である（κｘ２≒κｙ２≒κｚ２）。例えば、第１基板16として、窒化アルミニウム質焼結体が用いられる場合、第１基板16は、100～200Ｗ／ｍ・Ｋ程度の熱伝導率κ２である基板が用いられる。
第１基板11と第２基板12が、第３基板16および第４基板17との間に位置していることから、第１基板11と第２基板12との熱膨張の違いによる電子素子搭載用基板１の歪みが抑制され、電子素子２の位置ずれ、または電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
特に、第３基板16および第４基板17が、第１基板11と実質的に同一材料の絶縁体を用いている、すなわち、例えば、第１基板11として、150Ｗ／ｍ・Ｋの窒化アルミニウム質焼結体を用いている場合、第３基板16および第４基板17として、150Ｗ／ｍ・Ｋの窒化アルミニウム質焼結体を用いていると、より効果的に電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
また、第３基板16の厚みＴ３は、例えば、50μｍ～500μｍ程度である。また、第４基板17の厚みＴ４は、例えば、50μｍ～500μｍ程度である。第３基板16の厚みＴ３と第４基板17の厚みＴ４とは、10％程度の範囲内において同等の厚みで設けられている（0.90Ｔ４≦Ｔ３≦1.10Ｔ４）と、より効果的に電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。例えば、第３基板Ｔ３の厚みが100μｍである場合、第４基板17の厚みは、100μｍ（90μｍ～110μｍ）であってもよい。
また、第３基板16の厚みＴ３は、第１基板11の厚みＴ１および第２基板12の厚みＴ２よりも小さく、第４基板17の厚みＴ４は、第１基板11の厚みＴ１および第２基板12の厚みＴ２よりも小さいと、電子素子２の熱を配線基板または電子素子収納用パッケージ、あるいはモジュール用基板へと良好に伝熱させることができ、より効果的に電子素子搭載用基板１の歪みを抑制することで良好に光を放出しやすくすることができる。
図14～図16に示す例において、第１基板11は正方形の枠状をしており、第２基板12、第３基板16、第４基板17は、長方形状をしており、第１基板11、第２基板12、第３基板13、第４基板14を接着することにより、長方形状の複合基板が形成される。
第３基板16および第４基板17にも、第１基板11と同様に、ビア導体13および導体層14が設けられている。第４の実施形態の電子素子搭載用基板１において、ビア導体13および導体層14は、従来周知の薄膜法およびめっき法により形成してもよい。例えば、複合基板を形成した後、複合基板にビア導体13となる貫通孔を形成し、ビア導体13と導体層14とを形成しても構わない。
また、第３基板16または第４基板17は、図17～図19に示す例のように、第２基板12の第３主面と第４主面、さらに第１基板11の第１主面おける内縁および第２主面おける内縁を覆うように配置しても良いし、図20および図21に示す例のように、第３基板16が第１基板11の第１主面および第２基板12の第３主面を覆い、第４基板17が第１基板11の第２主面および第２基板12の第４主面を覆い、第１基板11に設けた導体層14が露出するような貫通部を第３基板16および第４基板17に設けた構成としても構わない。上記において、第３基板16および第４基板17にビア導体13および導体層14を設ける必要がないので、効率よく、電子素子搭載用基板１を形成することができる。なお、図19（ｂ）、図21（ｂ）において、第１基板11と第２基板12との位置関係を示すため、便宜上、第２基板12の外縁を点線で示している。
第４の実施形態の電子素子搭載用基板１は、その他は上述の実施形態の電子素子搭載用基板１と同様の製造方法を用いて製作することができる。
本開示は、上述の実施形態の例に限定されるものではなく、種々の変更は可能である。例えば、第１の実施形態の電子素子搭載用基板～第４の実施形態の電子素子搭載用基板１において、複合基板の角部に切欠き部または面取り部を有している方形状であっても構わない。
また、例えば、第３の実施形態の電子素子搭載用基板１において、第４の実施形態の電子素子搭載用基板１と同様に、第２基板12の第３主面に第３基板16を配置し、第２基板12の第４主面に第４基板17を配置していても構わない。
また、上述の第１～第４の実施形態の電素素子搭載用基板１を組み合わせた電子素子搭載用基板１であっても構わない。例えば、第４の実施形態の電子素子搭載用基板１において、第３の実施形態の電子素子搭載用基板１と同様に、第２基板12の相対する辺と、複数のビア導体13が第２基板12を挟んで位置した方向とが斜めに交わっていても構わない。

Claims (8)

  1. 第１主面および該第１主面と反対側に位置する第２主面を有した第１基板と、
    平面視で該第１基板の内側に位置し、炭素材料からなり、厚み方向における前記第１主面側に位置した第３主面および該第３主面と反対側に位置する第４主面を有する第２基板と、
    平面視において、該第２基板を挟んで前記第１基板に位置した複数のビア導体とを有しており、
    平面視において、前記第２基板は、前記複数のビア導体が前記第２基板を挟んで位置した方向の熱伝導より前記複数のビア導体が前記第２基板を挟んで位置した方向に垂直に交わる方向の熱伝導が大きいことを特徴とする電子素子搭載用基板。
  2. 平面視で前記複数のビア導体が前記第２基板を挟んで位置した方向の縦断面視において、前記第２基板は、厚み方向に垂直に交わる方向より厚み方向の熱伝導が大きいことを特徴とする請求項１に記載の電子素子搭載用基板。
  3. 平面視において、前記複数のビア導体は、前記第２基板の熱伝導が大きい方向に連なっていることを特徴とする請求項１または請求項２に記載の電子素子搭載用基板。
  4. 平面視において、前記第２基板が方形状であり、前記複数のビア導体は、前記第２基板の相対する辺に沿って連なっていることを特徴とする請求項１乃至請求項３のいずれかに記載の電子素子搭載用基板。
  5. 平面視において、前記第２基板が方形状であり、前記第２基板の相対する辺と、前記複数のビア導体が前記第２基板を挟んで位置した方向とが斜めに交わっていることを特徴とする請求項１乃至請求項４のいずれかに記載の電子素子搭載用基板。
  6. 請求項１乃至請求項５のいずれかに記載の電子素子搭載用基板と、
    該電子素子搭載用基板の搭載部に搭載された電子素子とを有していることを特徴とする電子装置。
  7. 前記電子素子搭載用基板が搭載された配線基板または電子素子収納用パッケージを有していることを特徴とする請求項６に記載の電子装置。
  8. 請求項６または請求項７に記載の電子装置と、
    該電子装置が接続されたモジュール用基板とを有することを特徴とする電子モジュール。
JP2020527574A 2018-06-26 2019-06-26 電子素子搭載用基板、電子装置および電子モジュール Active JP7025545B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022019951A JP7358525B2 (ja) 2018-06-26 2022-02-10 電子素子搭載用基板、電子装置および電子モジュール

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018120970 2018-06-26
JP2018120970 2018-06-26
PCT/JP2019/025369 WO2020004459A1 (ja) 2018-06-26 2019-06-26 電子素子搭載用基板、電子装置および電子モジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022019951A Division JP7358525B2 (ja) 2018-06-26 2022-02-10 電子素子搭載用基板、電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
JPWO2020004459A1 JPWO2020004459A1 (ja) 2020-01-02
JP7025545B2 true JP7025545B2 (ja) 2022-02-24

Family

ID=68984884

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020527574A Active JP7025545B2 (ja) 2018-06-26 2019-06-26 電子素子搭載用基板、電子装置および電子モジュール
JP2022019951A Active JP7358525B2 (ja) 2018-06-26 2022-02-10 電子素子搭載用基板、電子装置および電子モジュール

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022019951A Active JP7358525B2 (ja) 2018-06-26 2022-02-10 電子素子搭載用基板、電子装置および電子モジュール

Country Status (5)

Country Link
US (1) US20210272868A1 (ja)
EP (1) EP3817041B1 (ja)
JP (2) JP7025545B2 (ja)
CN (1) CN112368825A (ja)
WO (1) WO2020004459A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159662A (ja) 2010-01-29 2011-08-18 Toyota Central R&D Labs Inc 半導体装置
JP2012164956A (ja) 2011-01-18 2012-08-30 Napura:Kk 電子部品支持装置及び電子デバイス
WO2019189612A1 (ja) 2018-03-28 2019-10-03 京セラ株式会社 電子素子搭載用基板、電子装置および電子モジュール

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4741324B2 (ja) * 2005-09-06 2011-08-03 ユニチカ株式会社 プリント基板
JP4504401B2 (ja) * 2007-08-07 2010-07-14 株式会社東芝 半導体パッケージ
JP4989552B2 (ja) * 2008-05-08 2012-08-01 トヨタ自動車株式会社 電子部品
US8085531B2 (en) * 2009-07-14 2011-12-27 Specialty Minerals (Michigan) Inc. Anisotropic thermal conduction element and manufacturing method
JP2011258755A (ja) * 2010-06-09 2011-12-22 Denso Corp 熱拡散体および発熱体の冷却装置
JP5397340B2 (ja) * 2010-07-22 2014-01-22 株式会社デンソー 半導体冷却装置
JP5316602B2 (ja) * 2010-12-16 2013-10-16 株式会社日本自動車部品総合研究所 熱拡散部材の接合構造、発熱体の冷却構造、及び熱拡散部材の接合方法
JP5944690B2 (ja) 2012-02-23 2016-07-05 京セラ株式会社 配線基板の製造方法
US9795034B2 (en) * 2012-05-30 2017-10-17 Kyocera Corporation Wiring board and electronic device
JP6096812B2 (ja) * 2013-01-22 2017-03-15 京セラ株式会社 電子素子搭載用パッケージ、電子装置および撮像モジュール
JP2015122351A (ja) * 2013-12-20 2015-07-02 京セラ株式会社 電子部品搭載基板および回路基板
US20170263546A1 (en) * 2014-03-07 2017-09-14 Bridge Semiconductor Corporation Wiring board with electrical isolator and base board incorporated therein and semiconductor assembly and manufacturing method thereof
US20190333850A1 (en) * 2014-03-07 2019-10-31 Bridge Semiconductor Corporation Wiring board having bridging element straddling over interfaces
US20160211207A1 (en) * 2014-03-07 2016-07-21 Bridge Semiconductor Corporation Semiconductor assembly having wiring board with electrical isolator and moisture inhibiting cap incorporated therein and method of making wiring board
US10420204B2 (en) * 2014-03-07 2019-09-17 Bridge Semiconductor Corporation Wiring board having electrical isolator and moisture inhibiting cap incorporated therein and method of making the same
US20180166373A1 (en) * 2014-03-07 2018-06-14 Bridge Semiconductor Corp. Method of making wiring board with interposer and electronic component incorporated with base board
US20180040531A1 (en) * 2014-03-07 2018-02-08 Bridge Semiconductor Corporation Method of making interconnect substrate having routing circuitry connected to posts and terminals
JP6626735B2 (ja) * 2016-02-22 2019-12-25 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール
KR102565119B1 (ko) * 2016-08-25 2023-08-08 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
EP3633719A4 (en) * 2017-05-26 2021-03-17 Kyocera Corporation SUBSTRATE FOR THE ASSEMBLY OF ELECTRONIC COMPONENTS, ELECTRONIC DEVICE AND ELECTRONIC MODULE
US10672681B2 (en) * 2018-04-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages
CN112313794A (zh) * 2018-06-27 2021-02-02 京瓷株式会社 电子元件搭载用基板、电子装置以及电子模块
JP2020009879A (ja) * 2018-07-06 2020-01-16 太陽誘電株式会社 回路基板および回路モジュール
US11582858B2 (en) * 2018-08-29 2023-02-14 Kyocera Corporation Wiring substrate, electronic device and electronic module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159662A (ja) 2010-01-29 2011-08-18 Toyota Central R&D Labs Inc 半導体装置
JP2012164956A (ja) 2011-01-18 2012-08-30 Napura:Kk 電子部品支持装置及び電子デバイス
WO2019189612A1 (ja) 2018-03-28 2019-10-03 京セラ株式会社 電子素子搭載用基板、電子装置および電子モジュール

Also Published As

Publication number Publication date
CN112368825A (zh) 2021-02-12
WO2020004459A1 (ja) 2020-01-02
JP7358525B2 (ja) 2023-10-10
EP3817041A1 (en) 2021-05-05
JP2022070956A (ja) 2022-05-13
JPWO2020004459A1 (ja) 2020-01-02
EP3817041A4 (en) 2022-03-23
EP3817041B1 (en) 2023-08-16
US20210272868A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
US10334740B2 (en) Electronic-component mount substrate, electronic device, and electronic module
JP6698826B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
US10347557B2 (en) Wiring board, electronic device, and electronic module
JP7082188B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP7055870B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
US10319672B2 (en) Wiring board, electronic device, and electronic module
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP7025545B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP2022169632A (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP6698301B2 (ja) 配線基板、電子装置および電子モジュール
JP2021184481A (ja) 電子モジュール
JP6826185B2 (ja) 配線基板、電子装置および電子モジュール
JP6983178B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
WO2018155434A1 (ja) 配線基板、電子装置および電子モジュール
JP6737646B2 (ja) 配線基板、電子装置および電子モジュール
JP7174046B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
CN110495258B (zh) 电子元件搭载用基板、电子装置以及电子模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201215

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220210

R150 Certificate of patent or registration of utility model

Ref document number: 7025545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150