JP7024697B2

JP7024697B2 - 位相同期回路

Info

Publication number: JP7024697B2
Application number: JP2018231233A
Authority: JP
Inventors: 稔也井上
Original assignee: Meidensha Corp
Current assignee: Meidensha Corp
Priority date: 2018-12-11
Filing date: 2018-12-11
Publication date: 2022-02-24
Anticipated expiration: 2038-12-11
Also published as: JP2020096419A

Description

本発明は、電力変換装置の系統側の事故時に対応する位相同期回路に関する。

太陽光等の再生可能なエネルギーから得られた直流電力を交流電力に変換する電力変換装置において、位相同期回路は、制御指令に基づく所定の波形信号により点弧制御を行うことにより、商用の配電系統の電圧と同期した位相を確保する（例えば、特許文献１）。前記波形信号の動作周波数は、前記制御指令の位相と配電系統の電圧位相との位相差がゼロとなるように制御される。また、前記交流電源の電圧は、瞬停、停電等が検知されている間は、復電時の電源周波数と前記動作周波数のずれが小さくなるように制御される。

特開平１０－３１３５７４号公報特許第５８３０９４１号公報

特許文献１のような従来の電力変換装置は、配電系統に停電が検知されると位相同期回路内の比例積分制御の積分項を停止することにより復電時の同期を短時間に実現させる。

しかしながら、太陽光発電用のパワーコンディショナーシステム（以下、ＰＣＳ）などの再生可能なエネルギーの供給に用いられる系統連系は、短時間の系統電圧の低下時には装置を停止せずに運転を継続することが要求される。

系統事故点によっては残電圧が生じるため（図８のＡ点等）、系統電圧（Ｖ_sys）の低下を検知した時点ですぐに位相同期ループ動作を停止するべきではない。一方、図８のＢ点で三相短絡事故が発生した場合、ＰＣＳは電圧源を認識できないので、ＰＣＳの受電点にはＰＣＳの出力電流と事故点までのインピーダンスによる残電圧が生じる。この残電圧はＰＣＳの出力周波数となるので、この電圧に対して位相同期制御が行われると、位相同期ループが発散することがあり、正常な位相同期ループの動作を実現できないことがある。

本発明は、上記の事情を鑑み、系統連系から電圧源を認識できないような系統事故が起こっても、位相同期ループを発散させることなく、電力変換装置の運転を継続できることを課題とする。

そこで、本発明の一態様は、位相同期回路であって、系統電圧から得られる二相電圧成分の振幅及び位相情報に基づき当該系統電圧の異常に因る位相同期ループの自走発振を検知する自走発振判定部と、前記自走発振が検知されると前記系統電圧と同期した同期検出位相を得るための同期検出角周波数の比例積分制御を停止して当該比例積分制御の積分項の補償量を前記異常が検知される前の補償量に更新する比例積分部とを備える。

本発明の一態様は、前記位相同期回路において、前記自走発振判定部は、前記二相電圧成分の極座標変換により得られる振幅に基づき前記異常を判定する電圧異常判定部と、前記異常と判定されると前記極座標変換により得られる同期誤差位相の積算値に基づき前記自走発振を検知する位相同期ループ動作判定部とを備える。

本発明の一態様は、前記位相同期回路において、前記系統電圧が正常である場合に高調波成分が除去された前記二相電圧成分を前記極座標変換に供する一方で前記自走発振が検知された場合に当該系統電圧の復帰時に一時的に前記高調波成分の除去を行うことなく前記二相電圧成分を当該極座標変換に供する第一スイッチ回路をさらに備える。

本発明の一態様は、前記位相同期回路において、前記系統電圧が正常である場合に前記極座標変換により得られた同期誤差位相を前記比例積分制御の基準位相との偏差の演算に供する一方で前記自走発振が検知された場合に当該系統電圧の基準角周波数と所定回数サンプル前の同期検出角周波数との偏差の積算値から得られた同期誤差位相を当該演算に供する第二スイッチ回路をさらに備える。

以上の本発明によれば、系統連系から電圧源を認識できないような系統事故が起こっても、位相同期ループを発散させることなく、電力変換装置の運転を継続できる。

本発明の実施形態１の位相同期回路を備えた電力変換装置のブロック図。実施形態１の位相同期回路のブロック構成図。実施形態１の動作例を説明したＶ_sys、Ｖ_pcs、Δθ及びω_sの波形図。実施形態２の位相同期回路のブロック構成図。実施形態２の動作例を説明したＶ_sys、Ｖ_pcs、Δθ及びω_sの波形図。実施形態３の位相同期回路のブロック構成図。実施形態３の動作例を説明したＶ_sys、Ｖ_pcs、Δθ及びω_sの波形図。（ａ）は電力変換装置が適用される系統連系装置の基本ブロック図、（ｂ）は当該系統連系装置の系統事故時の動作例を説明したＶ_sys及びＶ_pcsの波形図。

以下に図面を参照しながら本発明の実施形態について説明する。

［実施形態１］
図１に例示された実施形態１の電力変換装置１は、直流電源２、インバータ３、配電系統４、位相同期回路５、ＤＱ変換部６、電流制御部（以下、ＡＣＲ部）７、逆ＤＱ変換部８及びパルス幅変調部（以下、ＰＷＭ部）９を備える。

インバータ３は、直流電源２から供された直流電力をＰＷＭ部９からのＰＷＭによるパルス信号に基づき交流電力に変換して配電系統４に供給する。

位相同期回路５は、前記交流電力からフィルタ回路３１，変圧器３２を介して検出された交流電圧Ｖ_acに基づき配電系統４の系統電圧と同期した同期検出位相θを出力する。

ＤＱ変換部６は、検出器３３により検出された前記交流電力の電流成分Ｉ_pcsを位相同期回路５から受けた同期検出位相θに基づくｄｑ座標変換により二相電流成分Ｉ_d，Ｉ_qに変換する。

ＡＣＲ部７は、ＤＱ変換部６から二相電流成分Ｉ_d，Ｉ_qを受けて有効電力指令値Ｐ_ref及び無効電力指令値Ｑ_refに基づく電圧指令値を出力する。

逆ＤＱ変換部８は、ＡＣＲ部７から受けた電圧指令値を位相同期回路５から供された同期検出位相θに基づく逆ｄｑ座標変換により三相電圧成分に変換する。

ＰＷＭ部９は、逆ＤＱ変換部８から受けた三相電圧成分に基づくＰＷＭによるパルス信号をインバータ３に出力する。

（位相同期回路５の態様例）
図１に例示された位相同期回路５は、ＤＱ変換部５１、ローパスフィルタ部（以下、ＬＰＦ部）５２、極座標変換部５３、減算部５４、比例積分部（以下、ＰＩ部）５５、自己保持回路部（以下、Ｚ^-1部）５６、積算部５７及び自走発振判定部１０を備える。

ＤＱ変換部５１は、変圧器３２から供された三相の交流電圧Ｖ_acを、積算部５７から受けた同期検出位相θに基づくｄｑ座標変換により二相電圧成分Ｖ_d，Ｖ_qに変換する。

ＬＰＦ部５２は、ＤＱ変換部５１から受けた二相電圧成分Ｖ_d，Ｖ_qに混在する高調波成分を除去する。

極座標変換部５３は、ＬＰＦ部５２から受けた二相電圧成分Ｖ_d，Ｖ_qを極座標変換して得られた位相を同期誤差位相Δθとして出力する（特許文献２）。

減算部５４は、基準位相θ_ref（＝０）と同期誤差位相Δθとの偏差を算出する。

ＰＩ部５５は、減算部５４から受けた前記偏差がゼロとなるように比例積分制御（以下、ＰＩ制御）を行い、同期検出位相θを得るための同期検出角周波数ω_Sを推定する（特許文献２）。尚、自走発振判定部１０にて位相同期ループ（以下、ＰＬＬ）の自走発振が検知されると、ＰＩ部５５は、前記ＰＩ制御の積分動作を停止して当該制御の積分項の補償量を系統電圧の異常が検知される前の補償量にリセット（更新）する。

Ｚ^-1部５６は、ＰＩ部５５から同期検出角周波数ω_Sを受けると１サンプル前の同期検出角周波数ω_Sを出力する。

積算部５７は、ＰＩ部５５から受けた同期検出角周波数ω_SとＺ^-1部５６から受けた同期検出角周波数ω_Sとの積算により平均化した同期検出角周波数ω_Sを出力する。この同期検出角周波数ω_Sは時間積分により同期検出位相θに変換された後にＤＱ変換部５１、ＤＱ変換部６及び逆ＤＱ変換部８に出力される。

自走発振判定部１０は、二相電圧成分Ｖ_d，Ｖ_qの振幅｜Ｖ｜及び位相情報（同期誤差位相Δθの積算値θ_INT）に基づきＰＬＬの自走発振の有無を判定する。

（自走発振判定部１０の態様例）
図２に例示の自走発振判定部１０は、電圧異常判定部１１、Ｚ^-1部１２、積算部１３及び位相同期ループ動作判定部（以下、ＰＬＬ動作判定部）１４を備える。

電圧異常判定部１１は、極座標変換部５３から受けた二相電圧成分Ｖ_d，Ｖ_qの振幅｜Ｖ｜に基づき系統電圧の異常を検知する。

Ｚ^-1部１２は、電圧異常判定部１１から前記異常を通知するパルス信号を受けると共に極座標変換部５３から同期誤差位相Δθを受けると、１サンプル前の同期誤差位相Δθを積算部１３に出力する。

積算部１３は、極座標変換部５３から受けた同期誤差位相ΔθとＺ^-1部１２から受けた同期誤差位相Δθとの積算値θ_INTをＰＬＬ動作判定部１４に出力する。

ＰＬＬ動作判定部１４は、電圧異常判定部１１から前記パルス信号を受けると、積算部１３から供された積算値θ_INTに基づきＰＬＬの自走発振を判定する。具体的には、積算値θ_INTが一定量を超過していると、ＰＬＬ動作判定部１４は、ＰＬＬの自走発振を検知し、これを通知するパルス信号をＰＩ部５５に出力する。

（位相同期回路５の動作例）
図１～３を参照して本実施形態の位相同期回路５の動作例について説明する。

ＤＱ変換部５１は、変圧器３２から系統電圧（交流電圧Ｖ_ac）を受けると、積算部５７から供された同期検出位相θに基づき二相電圧成分Ｖ_d，Ｖ_qに変換する。二相電圧成分Ｖ_d，Ｖ_qは、ＬＰＦ部５２にて高調波成分を除去された後に、極座標変換部５３により同期誤差位相Δθに変換される。この同期誤差位相Δθは、前記高調波除去済の二相電圧成分Ｖ_d，Ｖ_qの振幅｜Ｖ｜と共に、自走発振判定部１０に出力される。

自走発振判定部１０において、電圧異常判定部１１は、極座標変換部５３から受けた振幅｜Ｖ｜と予め設定された所定値との比較に基づき前記系統電圧の異常を検知する。例えば、振幅｜Ｖ｜が前記所定値を超えた場合、前記系統電圧は異常であると判断される。一方、振幅｜Ｖ｜が前記所定値を超えていない場合、前記系統電圧は正常であると判断される。

前記系統電圧が正常であると判断されている場合、ＰＬＬ動作判定部１４は積算部１３から受けている同期誤差位相Δθの積算値θ_INTをクリアにする。そして、減算部５４、ＰＩ部５５、Ｚ^-1部５６及び積算部５７の通常の動作により、三相の交流電圧Ｖ_acと同期した同期検出位相θがＤＱ変換部５１、ＤＱ変換部６及び逆ＤＱ変換部８に出力される。

一方、前記系統電圧が異常であると判断されると、電圧異常判定部１１は当該異常を通知するパルス信号をＰＬＬ動作判定部１４に出力する。ＰＬＬ動作判定部１４は、前記パルス信号を受けると、同期誤差位相Δθの積算を開始する。この同期誤差位相Δθの積算値θ_INTが所定量を超過すると、ＰＬＬ動作判定部１４は、ＰＬＬの自走発振を検知し、これを通知するパルス信号をＰＩ部５５に出力する。ＰＩ部５５は、前記パルス信号を受けると、ＰＩ制御の積分動作を停止し、積分項の補償量を系統電圧の異常が検知される前（系統電圧が正常であった場合）の補償量にリセットする。そして、ＰＩ部５５のＰＩ動作は、系統電圧（Ｖ_sys）が正常になるまで停止し、系統電圧が正常に復帰すると再開する（図３）。

以上の位相同期回路５によれば同期誤差位相Δθの積算値θ_INTに基づき自走発振が検知される。そして、配電系統４の系統電圧の異常に因る自走発振が検知されると、ＰＩ制御の積分項の演算が停止し、積分項の操作量が正常時の値に更新される。したがって、ＰＣＳから電圧源を認識できないような状況の系統事故が起こっても位相同期回路５がＰＬＬを発散させることなく電力変換装置１の運転を継続できる。

［実施形態２］
図４に例示された実施形態２の位相同期回路５は、実施形態１の態様において、第一スイッチ回路５８をさらに備える。第一スイッチ回路５８は、系統電圧が正常である場合にＬＰＦ部５２を介して二相電圧成分Ｖ_d，Ｖ_qを極座標変換部５３に出力する。一方、前記系統電圧の異常に因るＰＬＬの自走発振が検知された場合に当該系統電圧の復帰時に一時的にＬＰＦ部５２を介することなく二相電圧成分Ｖ_d，Ｖ_qを極座標変換部５３に出力する。

図４，５を参照して本実施形態の位相同期回路５の動作例について説明する。

電圧異常判定部１１にて前記系統電圧が正常であると判断されている場合、第一スイッチ回路５８はＤＱ変換部５１からＬＰＦ部５２を介した二相電圧成分Ｖ_d，Ｖ_qを極座標変換部５３に出力する。そして、減算部５４、ＰＩ部５５、Ｚ^-1部５６及び積算部５７の通常の動作により、三相の交流電圧Ｖ_acと同期した同期検出位相θがＤＱ変換部５１、ＤＱ変換部６及び逆ＤＱ変換部８に出力される。

一方、前記系統電圧が異常であると判断されると、電圧異常判定部１１は当該異常を通知するパルス信号をＰＬＬ動作判定部１４に出力する。ＰＬＬ動作判定部１４は、前記パルス信号を受けると、同期誤差位相Δθの積算を開始し、この積算値θ_INTに基づきＰＬＬの自走発振を検知する。ＰＩ部５５のＰＩ動作は、実施形態１と同様に、系統電圧が正常になるまで停止され、ＰＩ制御の積分項の補償量が系統電圧の異常が検知される前（系統電圧が正常であった場合）の補償量にリセットされる。

そして、系統電圧が正常に復帰すると、第一スイッチ回路５８はＤＱ変換部５１からの二相電圧成分Ｖ_d，Ｖ_qの出力先をＬＰＦ部５２ではなく極座標変換部５３に切替える。そして、一定時間経過後、第一スイッチ回路５８は二相電圧成分Ｖ_d，Ｖ_qの出力先をＬＰＦ部５２に切替える。その後、減算部５４、ＰＩ部５５、Ｚ^-1部５６及び積算部５７の通常の動作により、三相の交流電圧Ｖ_acと同期した同期検出位相θがＤＱ変換部６及び逆ＤＱ変換部８に出力される。

以上の本実施形態の位相同期回路５によれば実施形態１と同様の効果を奏する。特に、配電系統４の系統電圧（Ｖ_sys）が異常時に発生した自走発振状態から復帰する際に、系統電圧の検出値がＬＰＦ部５２を介していない瞬時の電圧値（Ｖ_pcs）に切り替わる（図５）。このように、系統電圧の異常から復帰した際の瞬時の電圧がＬＰＦ部５２を介することなく極座標変換部５３に供されるので、系統電圧の位相に迅速な位相同期を行え、系統電圧が復帰した後のＰＬＬの収束が早まる。

［実施形態３］
図６に例示された実施形態３の位相同期回路５は、実施形態１の態様において、電圧異常判定部１１、基準角周波数生成部１５、減算部１６、Ｚ^-1部１７、積算部１８及び第二スイッチ回路１９をさらに備える。

基準角周波数生成部１５は、系統電圧が正常時におけるインバータ３内部の角周波数ω_Sを出力する。

減算部１６は、基準角周波数生成部１５から受けた基準角周波数ω_refと現在の角周波数ω_Sとの偏差を算出する。

Ｚ^-1部１７は、電圧異常判定部１１から前記パルス信号を受けると、基準角周波数ω_refと所定回数サンプル前（以下、Ｎサンプル前）の同期検出角周波数ω_Sとの偏差を積算部１８に出力する。

積算部１８は、減算部１６から受けた偏差をＺ^-1部５６から受けた１サンプル前の偏差に積算する。

第二スイッチ回路１９は、自走発振判定部１０による自走発振の検知の有無に基づき、極座標変換部５３からの同期誤差位相Δθ、または、減算部１６からの同期検出角周波数の偏差の積算値ω_INTに基づく同期誤差位相Δθを出力する。

図６，７を参照して本実施形態の位相同期回路５の動作例について説明する。

電圧異常判定部１１にて系統電圧が正常であると判断されている場合、第二スイッチ回路１９は極座標変換部５３から受けた同期誤差位相Δθを減算部５４に出力する。そして、実施形態１と同様に、減算部５４、ＰＩ部５５、Ｚ^-1部５６及び積算部５７の通常の動作により、三相の交流電圧Ｖ_acと同期した同期検出位相θがＤＱ変換部５１、ＤＱ変換部６及び逆ＤＱ変換部８に出力される。

一方、前記系統電圧が異常であると判断されると、電圧異常判定部１１は当該異常を通知するパルス信号を基準角周波数生成部１５及びＺ^-1部１７に出力する。基準角周波数生成部１５は、前記パルス信号を受けると、予め保持した電圧異常が検知されるＮサンプル前の正常動作時の角周波数を基準角周波数ω_refとして減算部１６に出力する。減算部１６は、基準角周波数生成部１５から受けた基準角周波数ω_refと現在の同期検出角周波数ω_Sとの偏差を算出して積算部１８に出力する。積算部１８は、減算部１６から受けた偏差をＺ^-1部１７から受けた１サンプル前の偏差に積算する。この偏差の積算値ω_INTは時間積分されて同期誤差位相Δθ’として第二スイッチ回路１９に出力される。第二スイッチ回路１９は、実施形態１と同様の動作により自走発振判定部１０から出力された自走発振の検知を通知するパルス信号を受けると、同期誤差位相Δθ’を減算部５４に出力する。減算部５４は、基準位相θ_ref（＝０）と同期誤差位相Δθ’との偏差を算出してＰＩ部５５に出力する。ＰＩ部５５は、減算部５４から受けた前記偏差がゼロとなるようにＰＩ制御を行い、同期検出角周波数ω_Sを推定する。この同期検出角周波数ω_Sは積算部５７さらに時間積分を介して同期検出位相θとしてＤＱ変換部５１、ＤＱ変換部６及び逆ＤＱ変換部８に出力される。

以上の本実施形態の位相同期回路５によれば実施形態１と同様の効果を奏する。特に、系統電圧の異常を検知してからの位相差の積算値に基づきＰＬＬの自走発振が検知されると、系統電圧の異常が発生する前の角周波数との偏差が積算される。そして、系統電圧が異常時の自走発振において、ＰＩ部５５でのＰＩ制御に角周波数の積算値が供される。このように、ＰＬＬの自走発振が検知されると、ＰＩ制御の検出値を角周波数の積算値に切替え、電圧異常判定後の操作量を相殺するように動作することにより、自走発振により生じたインバータ３の出力電圧（Ｖ_pcs）と配電系統４の系統電圧（Ｖ_sys）の位相差がなくなるように制御される（図７）。したがって、自走発振が検知されるまでに生じた位相差及び系統事故からの復帰時の系統電圧とインバータ３の出力電圧との位相差がなくなり、電力変換装置１の安定した動作が可能となる。

１…電力変換装置
２…直流電源
３…インバータ
４…配電系統
５…位相同期回路部、５１…ＤＱ変換部、５２…ＬＰＦ部、５３…極座標変換部、５４…減算部、５５…ＰＩ部、５６…Ｚ^-1部、５７…積算部、５８…第一スイッチ回路
６…ＤＱ変換部
７…ＡＣＲ部、
８…逆ＤＱ変換部
９…ＰＷＭ部
１０…自走発振判定部、１１…電圧異常判定部、１２…Ｚ^-1部、１３…積算部、１４…ＰＬＬ動作判定部
１５…基準角周波数生成部、１６…減算部、１７…Ｚ^-1部、１８…積算部、１９…第二スイッチ回路

Claims

系統電圧から得られる二相電圧成分の振幅及び位相情報に基づき当該系統電圧の異常に因る位相同期ループの自走発振を判定する自走発振判定部と、
前記自走発振が検知されると前記系統電圧と同期した同期検出位相を得るための同期検出角周波数の比例積分制御を停止して当該比例積分制御の積分項の補償量を前記異常が検知される前の補償量に更新する比例積分部と
を備えたことを特徴とする位相同期回路。
前記自走発振判定部は、
前記二相電圧成分の極座標変換により得られる振幅に基づき前記異常を判定する電圧異常判定部と、
前記異常と判定されると前記極座標変換により得られる同期誤差位相の積算値に基づき前記自走発振を検知する位相同期ループ動作判定部と
を備えたことを特徴とする請求項１に記載の位相同期回路。
前記系統電圧が正常である場合に高調波成分が除去された前記二相電圧成分を前記極座標変換に供する一方で前記自走発振が検知された場合に当該系統電圧の復帰時に一時的に前記高調波成分の除去を行うことなく前記二相電圧成分を当該極座標変換に供する第一スイッチ回路をさらに備えたことを特徴とする請求項２に記載の位相同期回路。
前記系統電圧が正常である場合に前記極座標変換により得られた同期誤差位相を前記比例積分制御の基準位相との偏差の演算に供する一方で前記自走発振が検知された場合に当該系統電圧の基準角周波数と所定回数サンプル前の同期検出角周波数との偏差の積算値から得られた同期誤差位相を当該演算に供する第二スイッチ回路をさらに備えたことを特徴とする請求項２に記載の位相同期回路。