JP7024542B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP7024542B2 JP7024542B2 JP2018056574A JP2018056574A JP7024542B2 JP 7024542 B2 JP7024542 B2 JP 7024542B2 JP 2018056574 A JP2018056574 A JP 2018056574A JP 2018056574 A JP2018056574 A JP 2018056574A JP 7024542 B2 JP7024542 B2 JP 7024542B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- semiconductor
- embedded
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明の半導体装置は、第1の導電型をもつ半導体基板と、前記第1の導電型と逆の第2の導電型をもち前記半導体基板の上に形成された埋め込み半導体層と、前記第2の導電型をもち前記埋め込み半導体層の上に形成された第1の半導体層と、前記第1の導電型をもち前記第1の半導体層の表面において局所的に形成された第2の半導体層と、前記第2の導電型をもち前記第2の半導体層から離間して前記第1の半導体層の表面において局所的に形成された第3の半導体層と、を具備し、オン時において前記第1の半導体層中を水平方向に電流が流れ、オフ時において前記第2の半導体層から前記第3の半導体層の間における前記第1の半導体層中で空乏層が広がるように動作する半導体素子が、鉛直方向における断面視において前記半導体基板に形成された2つの素子分離構造の間に挟まれた領域に設けられた半導体装置であって、前記第1の導電型をもち前記埋め込み半導体層よりも低キャリア濃度とされ、前記埋め込み半導体層と前記第1の半導体層の間において前記埋め込み半導体層と接して形成された第2埋め込み半導体層と、前記第1の導電型をもち前記第2の半導体層よりも低キャリア濃度とされ前記第2の半導体層と前記第2埋め込み半導体層との間を接続するように前記第1の半導体層の中に形成された第4の半導体層と、を具備し、前記断面視において、前記第2の半導体層は前記第1の半導体層における前記素子分離構造に近い側に、かつ前記第3の半導体層は前記素子分離構造から遠い側にそれぞれ設けられ、前記電流は前記第2の半導体層と前記第3の半導体層が設けられた側との間を流れるように構成され、前記第2の半導体層及び前記第4の半導体層は、2つの前記素子分離構造に近い側にそれぞれ形成され、前記埋め込み半導体層の上側において、前記第2埋め込み半導体層が前記埋め込み半導体層を覆わない領域が局所的に設けられたことを特徴とする。
本発明の半導体装置において、前記素子分離構造は、前記第1の半導体層の表面から前記半導体基板に達する溝が絶縁層で埋め込まれた構造を具備することを特徴とする。
本発明の半導体装置は、前記第2埋め込み半導体層におけるキャリア濃度の厚さ方向の積分値を前記第2埋め込み半導体層を構成する材料の誘電率で割った値で定まる電界強度が、当該材料の降伏電界強度よりも小さくされたことを特徴とする。
本発明の半導体装置において、前記半導体素子はpn接合ダイオードであることを特徴とする。
本発明の半導体装置において、前記半導体素子は横型MOSFETであることを特徴とする。
本発明の半導体装置において、前記半導体素子は横型バイポーラトランジスタであることを特徴とする。
本発明の半導体装置の製造方法は、前記半導体装置の製造方法であって、前記半導体基板の上に前記第1の半導体層をエピタキシャル成長によって形成するエピタキシャル成長工程を具備し、前記エピタキシャル成長工程の前に、前記半導体基板の表面に前記第1の導電型に対応する第1の不純物と、前記第2の導電型に対応する第2の不純物と、を導入する埋め込み層形成工程を具備することを特徴とする。
本発明の半導体装置の製造方法は、前記埋め込み層形成工程において、前記半導体基板の表面における前記第1の不純物又は前記第2の不純物が導入される領域を、マスクを用いて制限することを特徴とする。
11 p型基板(半導体基板)
12 n型埋め込み層(埋め込み半導体層)
13 n型エピタキシャル層(第1の半導体層)
14、42、45、52 n+層(第3の半導体層)
15、33、41、48、51 p+層(第2の半導体層)
16 p型埋め込み層(第2埋め込み半導体層)
17 pウェル(第4の半導体層)
18 nウェル(第5の半導体層)
21 トレンチ酸化膜
22 フィールド酸化膜
31、46 ベース層
32、47 n+層
34 ゲート酸化膜
35 ゲート電極
43、53 p+層
54 n型プラグ
55 トレンチp型層
Claims (8)
- 第1の導電型をもつ半導体基板と、前記第1の導電型と逆の第2の導電型をもち前記半導体基板の上に形成された埋め込み半導体層と、前記第2の導電型をもち前記埋め込み半導体層の上に形成された第1の半導体層と、前記第1の導電型をもち前記第1の半導体層の表面において局所的に形成された第2の半導体層と、前記第2の導電型をもち前記第2の半導体層から離間して前記第1の半導体層の表面において局所的に形成された第3の半導体層と、を具備し、オン時において前記第1の半導体層中を水平方向に電流が流れ、オフ時において前記第2の半導体層から前記第3の半導体層の間における前記第1の半導体層中で空乏層が広がるように動作する半導体素子が、鉛直方向における断面視において前記半導体基板に形成された2つの素子分離構造の間に挟まれた領域に設けられた半導体装置であって、
前記第1の導電型をもち前記埋め込み半導体層よりも低キャリア濃度とされ、前記埋め込み半導体層と前記第1の半導体層の間において前記埋め込み半導体層と接して形成された第2埋め込み半導体層と、
前記第1の導電型をもち前記第2の半導体層よりも低キャリア濃度とされ前記第2の半導体層と前記第2埋め込み半導体層との間を接続するように前記第1の半導体層の中に形成された第4の半導体層と、
を具備し、
前記断面視において、
前記第2の半導体層は前記第1の半導体層における前記素子分離構造に近い側に、かつ前記第3の半導体層は前記素子分離構造から遠い側にそれぞれ設けられ、前記電流は前記第2の半導体層と前記第3の半導体層が設けられた側との間を流れるように構成され、
前記第2の半導体層及び前記第4の半導体層は、2つの前記素子分離構造に近い側にそれぞれ形成され、
前記埋め込み半導体層の上側において、前記第2埋め込み半導体層が前記埋め込み半導体層を覆わない領域が局所的に設けられたことを特徴とする半導体装置。 - 前記素子分離構造は、前記第1の半導体層の表面から前記半導体基板に達する溝が絶縁層で埋め込まれた構造を具備することを特徴とする請求項1に記載の半導体装置。
- 前記第2埋め込み半導体層におけるキャリア濃度の厚さ方向の積分値を前記第2埋め込み半導体層を構成する材料の誘電率で割った値で定まる電界強度が、当該材料の降伏電界強度よりも小さくされたことを特徴とする請求項1又は2に記載の半導体装置。
- 前記半導体素子はpn接合ダイオードであることを特徴とする請求項1から請求項3までのいずれか1項に記載の半導体装置。
- 前記半導体素子は横型MOSFETであることを特徴とする請求項1から請求項3までのいずれか1項に記載の半導体装置。
- 前記半導体素子は横型バイポーラトランジスタであることを特徴とする請求項1から請求項3までのいずれか1項に記載の半導体装置。
- 請求項1から請求項6までのいずれか1項に記載の半導体装置の製造方法であって、
前記半導体基板の上に前記第1の半導体層をエピタキシャル成長によって形成するエピタキシャル成長工程を具備し、
前記エピタキシャル成長工程の前に、
前記半導体基板の表面に前記第1の導電型に対応する第1の不純物と、前記第2の導電型に対応する第2の不純物と、を導入する埋め込み層形成工程を具備することを特徴とする半導体装置の製造方法。 - 前記埋め込み層形成工程において、
前記半導体基板の表面における前記第1の不純物又は前記第2の不純物が導入される領域を、マスクを用いて制限することを特徴とする請求項7に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018056574A JP7024542B2 (ja) | 2018-03-23 | 2018-03-23 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018056574A JP7024542B2 (ja) | 2018-03-23 | 2018-03-23 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019169620A JP2019169620A (ja) | 2019-10-03 |
JP7024542B2 true JP7024542B2 (ja) | 2022-02-24 |
Family
ID=68107588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018056574A Active JP7024542B2 (ja) | 2018-03-23 | 2018-03-23 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7024542B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105870204A (zh) | 2015-01-20 | 2016-08-17 | 三垦电气株式会社 | 半导体装置以及电子设备 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02123741A (ja) * | 1988-11-02 | 1990-05-11 | Rohm Co Ltd | 半導体装置 |
-
2018
- 2018-03-23 JP JP2018056574A patent/JP7024542B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105870204A (zh) | 2015-01-20 | 2016-08-17 | 三垦电气株式会社 | 半导体装置以及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
JP2019169620A (ja) | 2019-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7182594B2 (ja) | ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法 | |
US8269272B2 (en) | Semiconductor device and method for manufacturing the same | |
JP5326405B2 (ja) | ワイドバンドギャップ半導体装置 | |
US9064952B2 (en) | Semiconductor device | |
US9698217B1 (en) | Semiconductor device | |
KR102246570B1 (ko) | 전력 반도체 장치 | |
JP6996302B2 (ja) | 窒化物半導体装置とその製造方法 | |
KR102068842B1 (ko) | 반도체 전력소자 | |
US9799758B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
KR20210122946A (ko) | 초접합 파워 mosfet | |
JP6381067B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5834200B2 (ja) | 半導体装置 | |
US20170012136A1 (en) | Semiconductor device and manufacturing method thereof | |
KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2017191817A (ja) | スイッチング素子の製造方法 | |
JP2008060152A (ja) | 半導体装置及びその製造方法 | |
WO2023189161A1 (ja) | 半導体装置 | |
KR102543954B1 (ko) | 부트스트랩 다이오드를 포함하는 반도체 소자 | |
JP7024542B2 (ja) | 半導体装置及びその製造方法 | |
US9647109B2 (en) | Semiconductor device | |
US9035381B2 (en) | Semiconductor device and method of fabricating the same | |
JP2012195394A (ja) | 半導体装置の製造方法 | |
KR20190100598A (ko) | 향상된 채널 이동도를 갖는 전력 반도체 및 그 제조 방법 | |
US20240014255A1 (en) | Metal-oxide-semiconductor field-effect transistor device, and manufacturing method therefor | |
KR20180065769A (ko) | SiC MOSFET 전력 반도체 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7024542 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |