JP7004779B2 - フィルタ - Google Patents

Description

本開示は、フィルタ、より具体的には、マイクロストリップ技術を使用するフィルタに関する。

スマートフォンなどの携帯端末の高機能化に伴い、できる限り多くの周波数帯域をカバーする必要がある。高周波フロントエンド（ＲＦＦＥ）モジュールは、ＲＦトランシーバーとアンテナとの間のモバイルハンドセットの機能領域であり、ワイヤレス通信アプリケーションにとって重要である。そのため、その性能は、携帯端末がサポートできる通信モード、受信信号の強度、ワイヤレス通信の安定性、送信電力など、いくつかの重要な機能を決定する。

近年、国際的に使用される典型的なハイエンドスマートフォンは、２Ｇモード、３Ｇモードおよび４Ｇモードの送信パスおよび受信パスをフィルターし、最大数十の帯域をカバーし、Ｗｉ－Ｆｉ（登録商標）、ブルートゥース（登録商標）およびＧＰＳシステムとの共存が必要な場合がある。干渉を回避するために信号パス間の実質的な分離の必要性に加えて、他の不要なノイズまたは信号を抑制することも必要である。これは、各デバイス内のフィルタの数が増加することを意味する。一方、小型化の流れに伴い、いかに多くのフィルタ部品を備えたデバイスを小型化するかは、関連分野における重要なプロジェクトの１つにもなっている。

実際のアプリケーションでは、フィルタは、特定の信号が回路に確実に伝播するように集積回路の形態で実装されたキャパシタ、インダクタ、および抵抗器を含む場合がある一方、所望の帯域幅の外側にあるノイズまたは他の信号は除外される。ロング・ターム・エボルーション（ＬＴＥ）では、表面弾性波（ＳＡＷ）フィルタおよびバルク弾性波（ＢＡＷ）フィルタが、鋭いロールオフ、低挿入損失、および高アイソレーションを備えた並外れた性能を提供するため、広く使用されている。

しかしながら、報告によれば、高周波アプリケーション（例えば、５Ｇミリ波（ミリ波（ｍｍＷａｖｅ））サービス）において、既存のＳＡＷフィルタおよびＢＡＷフィルタは、それらの性能を維持する代わりに、通過帯域の反射減衰量を増加させ、阻止帯域の減衰が少ない。このため、５Ｇ時代の到来では、ＲＦＦＥモジュールがＳＡＷフィルタおよびＢＡＷフィルタを帯域幅フィルタとして使用し続けることは望ましくない。

したがって、本開示は、低温同時焼成セラミック（ＬＴＣＣ）から作製された比較的厚い層上にマイクロストリップ共振器の薄い層を有する薄い層と厚い層との積層で実装される革新的なフィルタを提供する。そのため、フィルタは、ミリ波での使用に対して、低挿入損失、鋭いロールオフ、および高アイソレーションの性能を提供することができる。

本開示の一実施形態は、誘電体基板、接地層、マイクロストリップライン層、２つの信号ビアおよび複数の接地ビアを含む。接地層は、誘電体基板の表面上に形成され、接地面および２つの信号端子コンタクトを有する。マイクロストリップライン層は、誘電体基板のもう一方の表面に配置され、少なくとも３つのマイクロストリップ共振器、共通電極、入力端子コンタクト、および出力端子コンタクトを含む。入力端子コンタクトおよび出力端子コンタクトは、それぞれ、少なくとも３つのマイクロストリップ共振器のうちの２つと接続され、少なくとも３つのマイクロストリップ共振器は、共通電極から外側に延伸している。信号ビアおよび接地ビアは接地層、誘電体基板、およびマイクロストリップライン層の間に延伸している。信号端子コンタクトは、それぞれ、複数の信号ビアを介して、入力端子コンタクトおよび出力端子コンタクトに接続されている。接地面は、複数の接地ビアを介して、共通電極に接続されている。フィルタは、さらに、互いに隣接する少なくとも３つのマイクロストリップ共振器のうちの２つと容量結合された少なくとも１つの容量結合ユニットを含む。

本開示の上記実施形態で説明したフィルタによれば、容量結合ユニットは、隣接するマイクロストリップ共振器と容量結合されている。そのため、ミリ波アプリケーションでは、従来のＳＡＷフィルタおよびＢＡＷフィルタと比較して、フィルタは、低通過帯域挿入損失および高阻止帯域抑制を実現することができる。したがって、本開示のフィルタは、高周波アプリケーションにより適している。

本開示は、以下に与えられる詳細な説明、および例示としてのみ与えられ本開示を限定することを意図しない添付の図面からより完全に理解される。

本開示の一実施形態に係るフィルタの斜視図である。 図１の線２－２に沿って切断されたフィルタの部分拡大断面図である。 図１のフィルタの部分拡大上面図である。 図１のフィルタと、容量結合ユニットのないフィルタとのシミュレーションされた周波数応答の比較である。 挿入損失および反射減衰量の詳細を示す図１のフィルタのシミュレーションされた周波数応答である。 厚い層と薄い層との積層、および単に厚い層を有する形態における挿入損失の比較チャートである。 本開示の別の実施形態に係るフィルタの斜視図である。

以下の詳細な説明では、説明の目的で、開示された実施形態の完全な理解を提供するために、多数の特定の詳細が述べられている。しかしながら、１つ以上の実施形態がこれらの特定の詳細なしで実施され得ることは明らかである。

また、簡単な説明の目的で、よく知られた特徴は概略的に描かれていてもよく、いくつかの不必要な詳細は図面から省略されていてもよい。本開示の図面における特徴の大きさまたは比率は、例示の目的で誇張されている場合があるが、本開示はこれに限定されない。本開示の教示に基づく作製された製品の実際の大きさおよびデザインは、任意の実際の要件に従って適切に変更される場合があることにも留意する。

また、本明細書で使用される場合、「端」、「部」、「部分」または「領域」という用語は、構成要素上または構成要素間の技術的特徴を説明するために使用される場合があるが、技術的特徴はこれらの用語によって限定されない。さらに、特に明記しない限り、「実質的に」、「およそ」または「約」という用語は、問題の主題の基本的な機能を変更することなく、対応する用語に対して業界で許容される許容範囲を提供するために本明細書で使用される場合がある。

また、別段の定義がない限り、技術用語および科学用語を含む、本開示で使用されるすべての用語は、当業者が理解できる通常の意味を有する。さらに、上記の用語の定義は、本開示に関連する技術分野と一致すると解釈されるべきである。特に定義されない限り、これらの用語は、あまりにも理想的または正式な意味として解釈されるべきではない。

始めに、図１～図３を参照する。図１は、本開示の一実施形態に係るフィルタ１の斜視図であり、図２は、図１の線２－２に沿って切断されたフィルタ１の部分拡大断面図であり、図３は、図１のフィルタ１の部分拡大上面図である。なお、これらの図面またはこれら以降の図面では、理解を容易にするために、フィルタの構成要素の比率または大きさを示す場合があるが、これに限定されない。いくつかの図面（例えば、図３）は、簡単な説明のために、フィルタの一部のみを示している場合があることに留意する。

図示されるように、この実施形態では、フィルタ１は、少なくとも接地層１０、誘電体基板２０、平坦層３０、マイクロストリップライン層４０、および少なくとも１つの容量結合ユニット５０を含む。また、フィルタ１は、さらに、誘電体層積層体７０および接地層８０を含んでもよい。上記構成要素の配置を以下で説明する。

接地層８０は、適切な金属（例えば、銅）で作られ、本開示はそれによって限定されない。本実施形態では、接地層８０は、接地面８１０および２つの信号端子コンタクト８３０を含む。

誘電体層積層体７０は、接地層８０上に形成される。誘電体層積層体７０は、例えば、セラミックから作製される。例えば、誘電体層積層体７０は、低温同時焼成セラミック（ＬＴＣＣ）技術を使用して堆積され、整列され、積層され、および共に焼成された同じまたは異なる厚さの多数のセラミック層から作製される構造である。誘電体層積層体７０は、約３と２０との間の範囲の誘電率（例えば、５より大きい）を有する。

誘電体層積層体７０の厚さまたは高さは、フィルタの必要な構造強度または高さ、環境条件、または他の実際の要件に従って変更することができ、本開示はそれによって限定されないことに留意する。さらに、誘電体層積層体７０は、誘電体層積層体７０を貫通する複数の導電性ビア７１０および２つの導電性ビア７３０を含む。導電性ビア７１０は接地層８０の接地面８１０に接続され、導電性ビア７３０は、それぞれ、接地層８０の信号端子コンタクト８３０に接続される。

接地層１０は、接地層８０とは反対側の誘電体層積層体７０の別の表面上に形成される。接地層１０は、接地層８０と同じまたは類似の構成を有してもよく、適切な金属で作製される。本実施形態では、接地層１０は、接地面１１０および２つの信号端子コンタクト１３０を含む。接地面１１０は、誘電体層積層体７０の導電性ビア７１０に接続され、信号端子コンタクト１３０は、それぞれ、誘電体層積層体７０の導電性ビア７３０に接続される。

誘電体基板２０は、誘電体層積層体７０とは反対側の接地層１０の表面上に形成される。誘電体層積層体７０と同様に、誘電体基板２０も、低温同時焼成セラミック技術を使用して作製される。誘電体基板２０は、約３と２０との間の範囲（例えば、５より大きい）の誘電率を有する。

なお、誘電体基板２０の厚さまたは高さは特に限定されないが、フィルタの小型化のため、できるだけ小さいことが好ましい。例えば、誘電体基板２０は、可能な最小の厚さを有するＬＴＣＣの原材料の単一層であってよい。そのため、図示されるように、誘電体基板２０は、誘電体層積層体７０の厚さより明らかに薄い厚さを有する。一例では、誘電体基板２０は、１５０μｍ未満（例えば、１２５μｍ）の厚さを有するが、本開示はこれに限定されない。

また、誘電体基板２０は、誘電体基板２０を貫通する複数の導電性ビア２１０および２つの導電性ビア２３０を含む。導電性ビア２１０は接地層１０の接地面１１０に接続され、導電性ビア２３０は、それぞれ、接地層１０の信号端子コンタクト１３０に接続される。

平坦層３０は、誘電体基板２０の接地層１０とは反対側の面に形成される。すなわち、誘電体基板２０は、平坦層３０と接地層１０との間に位置している。平坦層３０と誘電体基板２０とは材料の点で異なる。平坦層３０は、例えば、エポキシ、ポリイミド（ＰＩ）、またはガラスで作製される。具体的には、平坦層３０は、例えば、フォトリソグラフィ工程で使用可能な感光性材料で作製される。

平坦層３０は、例えば、約３～２０μｍの範囲の厚さを有する。平坦層３０を形成する際、平坦層３０は、製造要因によって引き起こされた誘電体基板２０の表面のすべての穴を埋めることができ、その結果、平坦層３０は、高い平坦度を有する平坦な表面を形成することができる。また、平坦層３０は、平坦層３０を貫通する複数の導電性ビア３１０および２つの導電性ビア３３０を含む。導電性ビア３１０は、誘電体基板２０の導電性ビア２１０に接続され、導電性ビア３３０は、それぞれ、誘電体基板２０の導電性ビア２３０に接続される。

マイクロストリップライン層４０は、誘電体基板２０とは反対側の平坦層３０の表面に形成される。すなわち、平坦層３０は、マイクロストリップライン層４０と誘電体基板２０との間に位置している。平坦層３０は高い平坦度を有するので、フォトリソグラフィ工程を使用して平坦層３０上にマイクロストリップライン層４０を形成することが可能であり、この工程は、マイクロストリップライン層４０を約１５μｍの厚さにすることができる。また、平坦層３０の平坦性により、マイクロストリップライン層４０を平坦層３０により強固に付着させることができる。また、フォトリソグラフィを使用して作製されたマイクロストリップライン層４０は、非常に低い粗さを有する。そのため、マイクロストリップライン層４０の底面および上面は、高い平坦度および低い粗さを有し、これは、通過帯域における損失を低減するために有益である。

逆に、平坦層３０がない場合には、マイクロストリップライン層は、誘電体基板２０上に直接形成されることになるが、誘電体基板２０の穴や粗面により、フォトリソグラフィを用いてマイクロストリップライン層を形成することが困難または不可能になる。そのため、誘電体基板２０は、グリッド印刷（ｇｒｉｄ ｐｒｉｎｔｉｎｇ）を使用してのみ作製することができる。これは、マイクロストリップライン層の平坦性に影響を与え、マイクロストリップライン層の粗さを増加させ、それによって通過帯域挿入損失の増加をもたらす。また、誘電体基板２０上に直接マイクロストリップライン層を形成すると、マイクロストリップライン層の材料が誘電体基板２０の穴に拡散しやすくなり、マイクロストリップ共振器を所望の形状に形成できない。

図２に戻り、説明する。マイクロストリップライン層４０および平坦層３０は比較的薄く、他の比較的厚い層（フィルム）（すなわち、誘電体基板２０および誘電体層積層体７０）と比較して薄い層（フィルム）とみなすことができる。このような構成では、フィルタ１は、薄い層（フィルム）と厚い層（フィルム）との積層として実施される。この概念と同様に、接地層１０上の部分を参照すると、マイクロストリップライン層４０と平坦層３０との積層も、誘電体基板２０と比較して薄い層（フィルム）とみなすことができる。すなわち、誘電体基板２０は、マイクロストリップライン層４０および平坦層３０と比較して厚い層（フィルム）とみなすことができる。したがって、接地層１０上に存在する薄い層と厚い層との積層も存在する。

次に、本実施形態では、マイクロストリップライン層４０は、共通電極４１０、少なくとも３つのマイクロストリップ共振器４３０、入力端子コンタクト４５０、および出力端子コンタクト４７０を含む。共通電極４１０は、平坦層３０の導電性ビア３１０に接続され、入力端子コンタクト４５０および出力端子コンタクト４７０は、それぞれ、２つのマイクロストリップ共振器４３０に接続され、それぞれ、平坦層３０の導電性ビア３３０に接続される。図示されるように、本実施形態では、マイクロストリップライン層４０の共通電極４１０、平坦層３０の導電性ビア３１０、誘電体基板２０の導電性ビア２１０、接地層１０の接地面１１０、誘電体層積層体７０の導電性ビア７１０、および接地層８０の接地面８１０は、フィルタ１内に複数の接地ビアＧＶを一緒に形成し、マイクロストリップライン層４０の共通電極４１０が、接地ビアＧＶを介して接地層８０の接地面８１０と接続することができる。マイクロストリップライン層４０の入力端子コンタクト４５０および出力端子コンタクト４７０、平坦層３０の導電性ビア３３０、誘電体基板２０の導電性ビア２３０、接地層１０の信号端子コンタクト１３０、誘電体層積層体７０の導電性ビア７３０、および接地層８０の信号端子コンタクト８３０は、フィルタ１内に２つの信号ビアＳＶを一緒に形成し、マイクロストリップライン層４０の入力端子コンタクト４５０および出力端子コンタクト４７０が、信号ビアＳＶを介して接地層８０の信号端子コンタクト８３０と信号通信することができる。

マイクロストリップ共振器４３０は、共通電極４１０に接続され、共通電極４１０から外側に延伸し、それぞれが自由端を有する。マイクロストリップ共振器４３０は、間隔をあけ、くし型配置で配置されている。

ここで、マイクロストリップライン層４０の下の誘電体基板２０は、可能な最小厚さを有する単一のＬＴＣＣ層によって実施されてもよい。そのため、マイクロストリップライン層４０のマイクロストリップ共振器４３０は、信号伝送には依然として十分な比較的小さな距離だけ離間することができる。また、誘電体基板２０の高い誘電率により、マイクロストリップ共振器４３０は、薄い層および厚い層（マイクロストリップライン層４０および誘電体基板２）の積層が所望の共振効果を達成するのに十分に短い長さを有することができる。したがって、誘電体基板２０の厚さが比較的薄く、誘電率が高いため、マイクロストリップライン層４０のマイクロストリップ共振器４３０は、短い長さを有し、短い距離だけ離間することができ、これにより、全体の大きさを小さくして、小型化の要件を満たすことができる。

本実施形態では、容量結合ユニット５０は、互いに隣接して配置された２つのマイクロストリップ共振器４３０と容量結合される。具体的には、容量結合ユニット５０は、複数の第１のフィンガー５１０および複数の第２のフィンガー５２０を含み、第１のフィンガー５１０は、マイクロストリップ共振器４３０の１つと一体形成され、第２のフィンガー５２０は、別の１つと一体形成される。より詳細には、第１のフィンガー５１０は、マイクロストリップ共振器４３０の１つから別の隣接するマイクロストリップ共振器４３０に向かって延伸し、それらが接続されるマイクロストリップ共振器４３０に沿って離間される。第２のフィンガー５２０は、別のマイクロストリップ共振器から、第１のフィンガー５１０が配置され、それらが接続されるマイクロストリップ共振器４３０に沿って離間されたマイクロストリップ共振器４３０に向けて延伸する。

図示されるように、２つの隣接するマイクロストリップ共振器４３０の間に位置する第１のフィンガー５１０および第２のフィンガー５２０は、交互にインターレース走査されて、インターデジタルキャパシタ（ｉｎｔｅｒｄｉｇｉｔａｌ ｃａｐａｃｉｔｏｒ）を形成する。本実施形態では、第１のフィンガー５１０、第２のフィンガー５２０、およびマイクロストリップ共振器４３０は、すべて、誘電体基板２０とは反対側の平坦層３０の表面上に形成される。つまり、本実施形態では、容量結合ユニット５０およびマイクロストリップライン層４０は、同一平面上に形成され、同一層とみなすことができる。

容量結合ユニット５０では、第１のフィンガー５１０、および第２のフィンガー５２０は、それぞれ、少なくとも約５０μｍ未満（例えば、約１０μｍ）の幅Ｗを有してもよく、少なくとも約５０μｍ未満（例えば、約１０μｍ）のギャップＧの間隔をあけて離隔されてもよい。これにより、隣接するマイクロストリップ共振器４３０の間の第１のフィンガー５１０と第２のフィンガー５２０との容量結合の形成が確実になる。

次に、図４を参照する。図４には、フィルタ１と容量結合ユニット５０のないフィルタとのシミュレーションされた周波数応答の比較が示されている。ここで、実線は、容量結合ユニット５０を有するフィルタ１の特性を表し、破線は、容量結合ユニット５０を除いたフィルタ１の特性を表す。示されるように、ミリ波アプリケーションでは、容量結合ユニット５０によってもたらされる容量結合効果は、明白な透過ゼロを示すことができ、したがって、阻止帯域抑制において大幅な改善を有することができる。

また、図示されるように、本実施形態またはいくつかの他の実施形態では、容量結合ユニット５０を有する隣接するマイクロストリップ共振器４３０は、他のマイクロストリップ共振器４３０の長さＬ２よりも少なくとも短い長さＬ１（共通電極４１０に接続された根元からその末端までの長辺の長さ）を有する。マイクロストリップ共振器４３０間の長さの差は、フィルタ１の通過帯域性能を改善するのに役立つ。

ここで、図５を参照する。図５には、フィルタ１のシミュレーションされた周波数応答が示されている。太線は、反射損失を意味するＳ１１であり、細線は挿入損失を意味するＳ２１である。ここで、実線は、長さＬ２よりも短い長さＬ１の配置を有するマイクロストリップ共振器４３０の特性を反映し、破線は、長さＬ２に等しい長さＬ１の配置を有するマイクロストリップ共振器４３０の特性を反映している。示されるように、長さＬ２よりも短い長さＬ１を有する配置は、通過帯域におけるＳ１１およびＳ２１の性能を改善するのに役立ち得る。

なお、容量結合ユニット５０を有する隣接するマイクロストリップ共振器４３０は、同じまたは異なる長さを有することができ、本開示はこれに限定されない。

次に、図６を参照する。図６には、厚い層と薄い層との積層の伝送路と単に厚い層を有する形態の伝送路に関する挿入損失比較チャートが示されている。ここで、実線は、厚い層と薄い層との積層の平坦層３０上に配置された伝送路の挿入損失を表し、破線は、前述の平坦層３０がない単に厚い層を有する形態で配置された伝送路の挿入損失を表し、その共振器はグリッド印刷を使用して誘電体基板上に形成され得るのみである。比較すると、平坦層３０の存在は、マイクロストリップライン層４０の底面および上面の平坦度を保証し、したがって、低い伝送損失を達成する。

先の実施形態では、容量結合ユニット５０およびマイクロストリップ共振器４３０は、同じ平面上に形成され、同じ層と見なすことができるが、本開示はそれに限定されない。例えば、図７を参照する。図７には、本開示の別の実施形態に係るフィルタ１’の斜視図が示されている。ここで、フィルタ１’と前述の実施形態のフィルタ１との主な違いは、容量結合ユニットの位置である。したがって、以下の段落では、これらの実施形態の主な違いのみを説明し、同一または類似の部分は、前述の説明を参照して理解することができ、同一または類似の構成要素には同じ番号を付す場合がある。

本実施形態では、フィルタ１’は、マイクロストリップライン層４０とは異なる別の平面上に配置された単層キャパシタである容量結合ユニット５０’を含む。具体的には、本実施形態では、マイクロストリップライン層４０の上面には、前述の平坦層３０と略同一の構成を有する別の平坦層３０’が形成され、マイクロストリップライン層４０とは反対側の平坦層３０’の表面にはキャパシタの層、例えば容量結合ユニット５０’でコーティングされている。この配置では、平坦層３０’は、マイクロストリップライン層４０と容量結合ユニット５０’との間に位置し、容量結合ユニット５０’は、マイクロストリップライン層４０の２つの隣接するマイクロストリップ共振器４３０と交差して配置される。フィルタ１’の上面図から見ると、容量結合ユニット５０’は、少なくともマイクロストリップライン層４０の２つの隣接するマイクロストリップ共振器４３０と重畳する。実験結果によれば、容量結合ユニット５０’は、隣接するマイクロストリップ共振器４３０と容量結合することができ、前述のフィルタと同等の阻止帯域抑制の改善を達成する。同様に、本実施形態では、容量結合ユニット５０’と容量結合されたマイクロストリップ共振器４３０は、他のマイクロストリップ共振器４３０よりも短い長さを有する場合がある。

また、他の実施形態では、フィルタは、前述の実施形態のいずれか１つ以上の容量結合ユニットを有する場合があり、容量結合ユニットは、連続する隣接するマイクロストリップ共振器の間、または隣接するマイクロストリップ共振器のいくつかの不連続な対の間に配置される場合がある。さらに、容量結合ユニットおよびマイクロストリップ共振器による効果と同様の効果を達成できる限り、容量結合ユニットの数、形状、およびマイクロストリップ共振器に対する容量結合ユニットの位置は、すべて、透過ゼロの特性などの実際の要件に応じて変更することができる。また、マイクロストリップ共振器の数は、実際の要件に応じて変更される場合があることに留意する。いくつかの他の実施形態では、フィルタは、３つまたは４つより多いマイクロストリップ共振器を有してもよい。

上記の実施形態で説明したフィルタによれば、容量結合ユニットは、隣接するマイクロストリップ共振器と容量結合され、したがって、ミリ波アプリケーションでは、フィルタは、従来のＳＡＷフィルタおよびＢＡＷフィルタと比較して、低通過帯域挿入損失および高阻止帯域抑制を実現することができる。したがって、本開示のフィルタは、高周波アプリケーションにより適している。

また、平坦層により、マイクロストリップライン層を高い平坦度を有する平坦面に形成することができ、これは、マイクロストリップライン層を平坦層にしっかりと付着することができるだけでなく、フォトリソグラフィを使用してマイクロストリップライン層を形成することも可能にする。これによって、全体的な平面度がさらに向上し、伝送損失が減少する。

さらに、本開示のフィルタのマイクロストリップ共振器は、長さが短く、小さなギャップによって離隔されており、これにより、全体の大きさを小さくして、小型化の要件を満たすことができる。

本開示に対して様々な修正および変更を行うことができることは、当業者には明らかである。明細書および例示は、例示的な実施形態としてのみ考慮され、本開示の範囲は、以下の特許請求の範囲およびそれらの均等物によって示される。

Claims (11)

1. 誘電体基板と、
   前記誘電体基板の表面上に形成され、接地面および２つの信号端子コンタクトを有する接地層と、
   前記誘電体基板の別の表面上に位置し、少なくとも３つのマイクロストリップ共振器、共通電極、入力端子コンタクト、および出力端子コンタクトを含むマイクロストリップライン層と、
   前記接地層、前記誘電体基板、および前記マイクロストリップライン層の間を延伸する２つの信号ビアおよび複数の接地ビアと、含み、
   前記入力端子コンタクトおよび前記出力端子コンタクトは、それぞれ、少なくとも３つのマイクロストリップ共振器のうちの２つと接続され、前記少なくとも３つのマイクロストリップ共振器は、前記共通電極から外側に延伸し、
   前記複数の信号端子コンタクトは、それぞれ、前記複数の信号ビアを介して前記入力端子コンタクトおよび前記出力端子コンタクトに接続され、前記接地面は、前記複数の接地ビアを介して前記共通電極に接続され、
   さらに、互いに隣接する前記少なくとも３つのマイクロストリップ共振器のうちの２つと容量結合された少なくとも１つの容量結合ユニットを含み、
   前記少なくとも１つの容量結合ユニットに接続された前記少なくとも３つのマイクロストリップ共振器のうちの２つは、前記少なくとも１つの容量結合ユニットに接続されていない前記少なくとも３つのマイクロストリップ共振器の他のものよりも短い、フィルタ。
2. 前記少なくとも１つの容量結合ユニットは、互いに隣接する前記少なくとも３つのマイクロストリップ共振器のうちの２つの間に位置する、請求項１に記載のフィルタ。
3. さらに、前記誘電体基板と前記マイクロストリップライン層との間に位置する平坦層を含み、
   前記複数の信号ビアおよび前記複数の接地ビアは、前記平坦層を貫通し、
   前記平坦層と前記誘電体基板とは、材料の点で異なる、請求項１に記載のフィルタ。
4. 前記平坦層の材料は、エポキシ、ポリイミド（ＰＩ）、またはガラスを含む、請求項３に記載のフィルタ。
5. 前記少なくとも１つの容量結合ユニットは、複数の第１のフィンガーおよび複数の第２のフィンガーを含み、
   前記複数の第１のフィンガーおよび前記複数の第２のフィンガーは、交互に互いにインターレース走査され、インターデジタルキャパシタを形成する、請求項１に記載のフィルタ。
6. 前記複数の第１のフィンガーおよび前記第２のフィンガーは、少なくとも約５０μｍ未満のギャップによって離れている、請求項５に記載のフィルタ。
7. 前記複数の第１のフィンガーおよび前記複数の第２のフィンガーは、それぞれ、少なくとも約５０μｍ未満の幅を有する、請求項５に記載のフィルタ。
8. 前記複数の第１のフィンガーは、前記３つのマイクロストリップ共振器のうちの１つと一体的に形成され、
   前記複数の第２のフィンガーは、前記少なくとも３つのマイクロストリップ共振器の別の１つと一体的に形成され、
   前記複数の第１のフィンガー、前記複数の第２のフィンガー、および前記少なくとも３つのマイクロストリップ共振器は、同一面上に位置する、請求項５に記載のフィルタ。
9. 前記マイクロストリップライン層と前記少なくとも１つの容量結合ユニットとの間に位置する別の平坦層を含み、
   前記少なくとも１つの容量結合ユニットは、互いに隣接して配置された前記少なくとも３つのマイクロストリップ共振器のうちの２つと交差する、請求項１に記載のフィルタ。
10. 前記少なくとも１つの容量結合ユニットによって交差された前記少なくとも３つのマイクロストリップ共振器のうちの２つは、前記少なくとも１つの容量結合ユニットによって交差されていない前記３つのマイクロストリップ共振器の他のものよりも短い、請求項９に記載のフィルタ。
11. 前記マイクロストリップライン層は、１つの容量結合ユニットのみと容量結合されている、請求項１に記載のフィルタ。

Images