JPH1041701A

JPH1041701A - チップ型積層フィルタ

Info

Publication number: JPH1041701A
Application number: JP19669796A
Authority: JP
Inventors: Kenji Endo; 謙二遠藤; Toshiyuki Abe; 敏之阿部
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1996-07-25
Filing date: 1996-07-25
Publication date: 1998-02-13
Anticipated expiration: 2016-07-25
Also published as: JP3676885B2

Abstract

(57)【要約】【課題】本発明は一素子で携帯電話で使用される２つの
通過帯域を持ち、所望周波数の略奇数倍の周波数帯を抑
圧し、かつ、表面実装や小型化に有利である積層チップ
型の新規な誘電体フィルタを提供するものである。【解決手段】誘電体の内部に共振器となる中心導体が少
なくとも２層にわたり構成されたチップ型積層フィルタ
において、短絡端側の導体を挟む接地電極の間隔を、積
層面に平行な他の導体を挟む接地電極の間隔に比べて狭
くすることにより、基本波及び基本波の３倍より低い周
波数帯域からなる任意の２つの通過帯域を持たせたこと
を特徴とするチップ型積層フィルタ。また、短絡端側の
導体幅を開放端側の導体幅に比べて広くすることによっ
ても任意の２つの通過帯域を持たせたことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、チップ型積層フィ
ルタ、詳しくは、携帯電話等の移動体通信機器に使用さ
れる一素子で二つの通過帯域を有するチップ型積層フィ
ルタに関する。

【０００２】

【従来の技術】近年の携帯電話等の爆発的普及により、
使用される周波数帯域（例えば、ＰＤＣ方式では８００
ＭＨｚ帯（送信は８１０〜８２６ＭＨｚ、受信は９４０
〜９５６ＭＨｚ）１．５ＧＨｚ帯（送信は１．４２９〜
１．４５３ＧＨｚ、受信は１．４７７〜１．５０１ＧＨ
ｚ）、ＰＨＳ方式では１．９ＧＨｚ帯（送受信とも１．
８９５〜１．９１８ＧＨｚ））に不足を生じ、１台の携
帯通信端末で２つのシステムの周波数帯域（例えば、上
記したようにＰＤＣ方式で使用される８００ＭＨｚ帯と
ＰＨＳ方式で使用される１．９ＧＨｚ帯）に対応するこ
とが必要となり、従来は各々の周波数帯域に対応する２
つのフィルタを使用している。

【０００３】また、従来の携帯電話等に使用されるＲＦ
フィルタは主にＴＥＭモード共振を利用した誘電体フィ
ルタが用いられている。ところで、ＴＥＭモード共振を
使用したフィルタは、所定の仕様値に設定された一つの
通過帯域だけではなく、その周波数の略奇数倍の周波数
の通過帯域を持つ。これは、アンプの歪みにより発生す
る不要輻射（主に３倍の周波数）をそのまま通過させて
しまうため問題となる。このような問題を解決するため
に、例えば特公平１−３４４０２号公報に記載されてい
るように略奇数倍の通過帯を高域にずらしたり、略奇数
倍の周波数を除去するためのＬＰＦ（ローパスフィル
タ）を組み込むことにより対処している。

【０００４】一方で、近年、携帯電話等の移動体通信機
器は小型化軽量化が進んでおり、誘電体フィルタもまた
小型化が進んでいる。中でも誘電体と電極を交互に積層
したチップ型のフィルタは特に小型化が可能であり現在
実用化されている。

【０００５】

【発明が解決しようとする課題】しかしながら、以上の
ような従来の誘電体フィルタには、以下のような問題が
ある。

【０００６】（１）２つのシステムに対応するためには
２つのフィルタが必要でありセットの小型化の妨げとな
ることや、この２つのフィルタを互いに接続するために
更にインピーダンスの整合手段が必要である。

【０００７】（２）必要に応じて所望周波数の略奇数倍
の周波数帯を抑圧する何らかの手段を別途必要としてい
た。

【０００８】そこで、本発明は一素子で携帯電話で使用
される２つの通過帯域を持ち、所望周波数の略奇数倍の
周波数帯を抑圧し、かつ、表面実装や小型化に有利であ
る積層チップ型の新規な誘電体フィルタを提供するもの
である。

【０００９】

【課題を解決するための手段】具体的には、下記（１）
〜（３）の構成により達成される。

【００１０】（１）誘電体の内部に共振器となる中心導
体が少なくとも２層にわたり構成され、各層の導体の間
に内部接地電極を、外部表面に外部接地電極を有するチ
ップ型積層フィルタにおいて、短絡端側の導体を挟む接
地電極の間隔を、積層面に平行な他の導体を挟む接地電
極の間隔に比べて狭くすることにより、基本波及び基本
波の３倍より低い周波数帯域からなる任意の２つの通過
帯域を持たせたことを特徴とするチップ型積層フィル
タ。

【００１１】（２）誘電体の内部に共振器となる中心導
体が少なくとも２層にわたり構成され、各層の導体の間
に内部接地電極を、外部表面に外部接地電極を有するチ
ップ型積層フィルタにおいて、短絡端側の導体の幅を、
積層面に平行な他の導体の幅に比べて広くすることによ
り、基本波及び基本波の３倍より低い周波数帯域からな
る任意の２つの通過帯域を持たせたことを特徴とするチ
ップ型積層フィルタ。

【００１２】（１）、（２）の構成により、通常、問題
となる設定周波数の約３倍の周波数を低周波数側にシフ
トさせることができ、任意の２つの通過帯域を持つフィ
ルタを得ることができる。

【００１３】（３）短絡端側の導体の幅を、積層面に平
行な他の導体の幅に比べて広くすることを特徴とする
（１）に記載のチップ型積層フィルタ。

【００１４】これは、（１）（２）に比べて設定周波数
の約３倍の周波数を低周波数側にさらに大きくシフトさ
せることができ、より近接した２つの通過帯域を持つフ
ィルタを得ることができる。

【００１５】

【発明の実施の形態】以下に図１〜図３を参照しなが
ら、本発明に係るチップ型積層フィルタについて具体的
に説明する。

【００１６】図１（ａ）に本発明に係るチップ型積層フ
ィルタの中心導体及び内部電極の構成の概略を表す透視
斜視図を示す。共振器となる中心導体は導体１１と導体
１２とそれら導体を接続する導体１３とからなる。導体
１１は積層面に対し平行に構成され、下記に示すように
外部接地電極（図１（ｂ）２２）に接続し短絡している
（以下、短絡端側の導体とする）。また、導体１２は積
層面に対し平行に構成され、開放端を有しており（以
下、開放端側の導体とする）、さらに、該導体は信号入
出力引出電極３１を介して信号入出力端子電極（図１
（ｂ）３２）に接続するような構成となり、かつ、相互
の共振器の結合を形成すべく容量結合が起こるような形
状に調整されている。ここで、図中で信号入出力引出電
極３１は開放端側の導体１２とコンデンサを介するよう
に形成されているが、中心導体から直接引出電極を形成
してもよい。直接引き出す場合は、必ず開放端側の導体
から引き出さなければならないと言うことはなく、通過
帯域の広さやインピーダンス等の設計上の制約から開放
端側の導体以外の導体から引き出す場合もある。導体１
３は積層面に対し垂直に構成され、積層面に平行に構成
された導体を接続するものである。導体１１と導体１２
の間には、それら導体と平行になるように内部接地電極
２１が設けられる。３層にわたり中心導体を形成する場
合は、さらに内部接地電極が必要である。よって、積層
面に平行な導体の層間には必ず接地電極を有することに
なる。図１（ｂ）に同図（ａ）に係るチップ型積層フィ
ルタの外観斜視図を示す。外部には信号入出力引出電極
に接続される信号入出力端子電極３２並びに、内部接地
電極２１及び導体１１に接続し、信号入出力端子電極３
２に接続されない外部接地電極２２が素体を覆うように
形成される。ここで、信号入出力端子電極３２は外部接
地電極２２と導通しないよう形成されればどのような形
であってもよい。例えば、同図や図３（ｂ）に示すよう
に、外部接地電極に覆われない部分に信号入出力引出電
極を引き出して、外部接地電極に接続しないように信号
入出力端子電極を形成したり、図２（ｂ）に示すよう
に、信号入出力引出電極の引き出される部分に凸部を設
け、外部接地電極に接続しないように凸部の一部に信号
入出力端子電極を設けてもよい。

【００１７】本発明に係るチップ型積層フィルタは、以
上のようなチップ型積層フィルタにおいて更に以下の特
徴を有する。

【００１８】図１（ｃ）に同図（ａ）のＡ−Ａ’線断面
図を示す。上記導体１１を挟む接地電極の間隔、即ち、
短絡端側の導体１１に隣接し対向する、内部接地電極２
１と外部接地電極面２２ａとの間隔ｔ₁は、上記導体１
２を挟む接地電極の間隔、即ち、短絡端側の導体以外の
導体で積層面に対して平行の導体である導体１２に隣接
し対向する、内部接地電極２１と外部接地電極面２２ｂ
との間隔ｔ₂に比べて狭い構成になっている。これよ
り、本発明に係るフィルタは、共振器を構成する中心導
体のうち導体１１、即ち短絡端側の導体においてはその
特性インピーダンスを低く、中心導体のうち導体１２、
即ち開放端側の導体においてはその特性インピーダンス
を高くすることができ、基本波の１／４波長に対するよ
りも、基本波の高次モードである３／４波長に対する波
長短縮効果を大きく持たせることができるため、高次モ
ードを基本波の３倍よりも大幅に低い周波数に設定する
ことが可能となる。よって、本来不要共振として問題と
なるべき基本波の約３倍にある高次モードの共振を２倍
前後の周波数に設定することができる。

【００１９】特に、中心導体が２層にわたり構成されて
いる場合において、短絡端側の接地電極の間隔をｔ_aと
し開放端側の接地電極の間隔をｔ_bとしたときにｔ_a／ｔ
_bが１／１０〜１／２にあることが好ましい。これは、
ｔ_a／ｔ_bが１／１０に満たないものはフィルタの外形設
計値等の制約（現状では小型化が進み、３〜５ｍｍ×３
〜５ｍｍ×２ｍｍ程度の寸法にする必要がある）から図
１（ｃ）のｔ₁を形成する誘電体の薄層化が必要とな
り、Ｑ値等の電気特性や製造上に問題を生ずるからであ
る。一方、ｔ_a／ｔ_bが１／２を超えるものは高次モード
の共振に対する波長短縮効果がほとんど現れず、アンプ
の歪みにより発生する不要輻射を通過させるという問題
を生ずるからである。

【００２０】また、図２（ａ）に示すような共振器を構
成する中心導体のものも同様な効果がある。即ち、同図
では短絡端側の導体１４の幅ｗ₃が短絡端側の導体以外
の導体で積層面に平行の導体である導体１５の幅ｗ
₄（但し、容量結合が起こるような形状に調整された部
分は含まず）よりも広くなっている。これは、前記の導
体を挟む接地導体の間隔が異なることにより特性インピ
ーダンスを変えることができるように、これもまた、導
体幅の広い短絡端側の導体においてはその特性インピー
ダンスが低くなり、導体幅の狭い開放端側の導体におい
てはその特性インピーダンスが高くなる。これより、基
本波の１／４波長に対するよりも基本波の高次モードで
ある３／４波長に対する波長短縮効果を大きく持たせる
ことができるため、高次モードを基本波の３倍よりも大
幅に低い周波数に設定することが可能となる。ここで、
図２（ｂ）には同図（ａ）に係るチップ型積層フィルタ
の外観斜視図を、図２（ｃ）に同図（ａ）のＢ−Ｂ’線
断面図を示す。また、同図中１６は導体、２３は内部接
地電極、２４は外部接地電極、３３は信号入出力引出電
極、３４は信号入出力端子電極である。

【００２１】特に、中心導体が２層にわたり構成されて
いる場合において、短絡端側の導体幅をｗ_aとし開放端
側の導体幅をｗ_bとしたときのｗ_a／ｗ_bが２〜３である
ことが好ましい。これは、ｗ_a／ｗ_bが２に満たないもの
は高次モードの共振に対する波長短縮効果がほとんど現
れず、アンプの歪みにより発生する不要輻射を通過させ
るという問題を生じる。また、ｗ_a／ｗ_bが３を超えるも
のはフィルタの外形設計値等の制約（現状では小型化が
進み、３〜５ｍｍ×３〜５ｍｍ×２ｍｍ程度の寸法にす
る必要がある）から導体幅を極めて細くする必要があ
り、Ｑ値等の電気特性や製造上に問題を生ずるからであ
る。

【００２２】さらに、図３に示すように、前記二つの構
成を組み合わせること、即ち、短絡端側の導体を挟む接
地電極の間隔（図３（ｃ）ｔ₅）が、短絡端側の導体以
外の導体で積層面に対して平行の導体を挟む接地電極の
間隔（図３（ｃ）ｔ₆）に比べ狭く、かつ、短絡端側の
導体１７の幅が、短絡端側の導体以外の導体で積層面に
対して平行の導体である導体１８の幅に比べ広くなるよ
うに設定することにより、前記構成に比べ更に２つの周
波数帯域を近づけることができる。ここで、図３（ｂ）
には本同図（ａ）に係るチップ型積層フィルタの外観斜
視図を、図３（ｃ）に同図（ａ）のＣ−Ｃ’線断面図を
示す。また、同図中１９は導体、２５は内部接地電極、
２６は外部接地電極、３５は信号入出力引出電極、３６
は信号入出力端子電極である。

【００２３】次に、本発明の製造方法を図４の分解斜視
図を参照しながら説明する。

【００２４】ドクターブレード法等により所定の厚さに
成形した誘電体シートに、例えば図４中、１１、１２、
２１、３１に示すような所定の形状となるように電極ペ
ーストをスクリーン印刷法により印刷し、誘電体シート
及び上記電極ペーストが印刷された誘電体シートを所定
の構成となるように積層する。ここで、同図中の最上部
のシートは他のシートに比べて厚いが、同図中４に示す
ように所定の厚さの誘電体シートを目的の厚さとなるよ
うな枚数だけ積層して作製したものである。積層面に対
して垂直となる導体１３は、誘電体シートに予めスルー
ホールを設けて積層後に電極ペーストを注入することに
より形成する。その後所定の大きさに切断後、外部接地
電極として、積層面に対し平行な外部表面及び積層面に
対して垂直な外部表面に所定の形状となるように電極ペ
ーストを、信号入出力端子電極３２を所定の位置に印刷
したものを焼成する。また、積層面に対し平行な外部接
地電極は内部接地電極のように電極を印刷した誘電体シ
ートを積層することにより構成してもよい。さらに、信
号入出力端子電極３２は、外部接地電極を印刷後焼成し
た後にゴム転写等により電極ペーストを塗布し焼付けし
てもよい。ここで、シート工法において説明したが、印
刷工法においても製造できることはいうまでもない。

【００２５】使用される誘電体は一般的な高周波用の誘
電体（誘電率、Ｑ値が高く、温度特性の良好なもの）で
あれば特に限定はない。例えばＢａＴｉＯ₃系等であ
る。しかし、電極と同時焼成するために、導体材料より
も低い温度で焼結が可能でなければならない。中心導体
や電極を形成するための前記電極ペーストの導電性材料
もまた一般的な高周波用のものであれば特に限定はな
い。例えば、Ａｇ、Ａｕ、Ｃｕ、Ａｇ−Ｐｄ等が使用さ
れる。また、チップ型フィルタを構成する誘電体の層は
セラミックに限らず高周波用樹脂系の基板であっても良
い。この場合は導体や電極は銅箔等により形成される。

【００２６】以上に中心電極が２層にわたり構成してい
るものについて説明したが、３層以上にわたり構成され
るものについても、短絡端側の導体を挟む接地電極の間
隔が、積層面に平行な他の導体を挟む接地電極の間隔に
比べて狭くすることにより、または、短絡端側の導体の
幅が、他の導体の幅に比べて広くすることにより、基本
波及び基本波の３倍より低い周波数帯域からなる任意の
２つの通過帯域に設定できることはいうまでもない。

【００２７】

【実施例】以下、本発明の具体的実施例を示す。

【００２８】（実施例１）実施例１の試料として、図１
に示す構成のチップ型フィルタを前記の通りのシート工
法により作製した。得られたチップ型積層フィルタの形
状は５ｍｍ×５ｍｍ×１．８ｍｍであり、使用した誘電
体の誘電率εｒは９２である。また、中心導体及び電極
を形成する導電性材料はＡｇを使用した。共振器を形成
する導体の上下に位置する接地電極の間隔は、短絡端側
（図１（ｃ）ｔ₁）で０．２ｍｍ、開放端側（図１
（ｃ）ｔ₂）で１．６ｍｍである。また、導体幅は、短
絡端側（図１（ａ）ｗ₁）、開放端側（図１（ａ）ｗ₂）
共に０．５ｍｍである。また、比較例として、共振器を
形成する導体の上下に位置する接地電極の間隔を開放端
側、短絡端側で共に同一間隔（０．９ｍｍ）にした以外
は実施例１と同一の構成としたものも作製した。

【００２９】図５に本実施例の電気的特性を、図１０に
比較例の電気的特性を示す。各グラフにおいてＸ軸は周
波数をＹ軸は減衰量を示す。これより、比較例では、第
二の通過帯は第一の通過帯の約９３０ＭＨｚの約３倍に
あたる約２８００ＭＨｚにあるが、本実施例では、第二
の通過帯は約１９５０ＭＨｚと、第一の通過帯が約９５
０ＭＨｚの約２倍にあることがわかる。これより、短絡
端側の接地電極の間隔を開放端側の接地電極の間隔より
狭くすることのみで、基本波の１／４波長に対するより
も、基本波の高次モードである３／４波長に対する波長
短縮効果を大きく持たせることができることがわかる。
また、本実施例の構成によりＰＤＣ方式及びＰＨＳ方式
の２つのシステムに対応することが可能である。

【００３０】（実施例２）また、実施例２の試料とし
て、短絡端側の接地電極の間隔と開放端側の接地電極の
間隔との比を１：２に設定した以外は実施例１と同一の
構成としたチップ型積層フィルタを作製し、その電気的
特性を図６に示す。これより、第二の通過帯は２１５０
ＭＨｚと第一の通過帯の約８００ＭＨｚの約２．７倍と
なり、基本波の１／４波長に対するよりも、基本波の高
次モードである３／４波長に対する波長短縮効果を大き
く持たせることができることがわかる。

【００３１】(実施例３)実施例３の試料として、図２に
示す構成のチップ型フィルタを前記の通りのシート工法
により作製した。共振器を形成する導体のうち、短絡端
側の導体幅（図２（ａ）ｗ₃）が１．１ｍｍで開放端側
の導体幅（図２（ａ）ｗ₄）が０．５ｍｍである。ま
た、各導体の上下に位置する接地電極の間隔は短絡端側
（図２（ｃ）ｔ₃）、開放端側（図２（ｃ）ｔ₄）で共に
同一間隔（０．９ｍｍ）である。製造方法、使用材料等
は実施例１と同様である。

【００３２】図７に本実施例の電気的特性を示す。これ
より、第一の通過帯が約８３０ＭＨｚに、第二の通過帯
が約２１５０ＭＨｚにあり、３倍の共振周波数を２．６
倍程度にシフトすることができ十分な効果が得られてい
る。

【００３３】（実施例４）また、実施例４の試料とし
て、短絡端側の導体幅のと開放端側の導体幅との比を
２：１に設定した以外は実施例３と同一の構成としたチ
ップ型積層フィルタを作製し、その電気的特性を図８に
示す。これより、第二の通過帯は２７００ＭＨｚと第一
の通過帯の約１０００ＭＨｚの約２．７倍となり、基本
波の１／４波長に対するよりも、基本波の高次モードで
ある３／４波長に対する波長短縮効果を大きく持たせる
ことができることがわかる。

【００３４】(実施例５)実施例５の試料として図３示す
構成のチップ型フィルタを前記の通りのシート工法によ
り作製した。これは、実施例１と実施例２を組み合わせ
た構成となっている。即ち、共振器を構成する導体を挟
む接地電極の間隔が実施例１、２と同様に開放端側と短
絡端側では異なって設定され、更に実施例３、４と同様
に短絡端側の導体の幅が開放端側に比べて広く形成され
ている。具体的には、共振器を形成する導体の上下に位
置する接地電極の間隔は短絡端側（図３（ｃ）ｔ₅）で
０．２ｍｍであり、開放端側（図３（ｃ）ｔ₆）で１．
６ｍｍであり、さらに短絡端側の導体幅（図３（ａ）ｗ
₅）が１．１ｍｍで開放端側の導体幅（図３（ａ）ｗ₆）
が０．５ｍｍである。製造方法、使用材料等は前記各実
施例と同様である。

【００３５】図９に本実施例の電気的特性を示す。これ
より、第一の通過帯が約９００ＭＨｚに、第二の通過帯
が約１５００ＭＨｚにあることがわかる。前記２つの実
施例に比べ基本波の高次モードである３／４波長に対す
る波長短縮効果を大きくすることができるために、ＰＤ
Ｃ方式で使用される二つの周波数帯域を持たせることが
できる。

【００３６】

【発明の効果】以上説明した本発明に係るチップ型積層
フィルタは次のような効果がある。

【００３７】（１）一素子で二種のシステムに対応でき
るため従来フィルタが２ヶ必要であったところが１ヶで
済むために、セットの小型化が可能である。

【００３８】（２）一素子で２ヶ分のフィルタの働きを
するため２ヶのフィルタを接続するための整合回路は不
要となる。

【００３９】（３）第二の通過帯域の周波数は第一の通
過帯域の周波数の２倍程度に設定されており第一の通過
帯域の約３倍には通過帯域がなく、更に第二の通過帯域
の約３倍にも通過帯域がないので３倍高調波対策が不要
である。

【図面の簡単な説明】

【図１】（ａ）は本発明に係るチップ型積層フィルタ
の中心導体及び内部電極の構成の概略の一例を表す透視
斜視図である。（ｂ）は同図（ａ）に係るチップ型積層
フィルタの外観斜視図である。（ｃ）は同図（ａ）のＡ
−Ａ’線断面図である。

【図２】（ａ）は本発明に係るチップ型積層フィルタ
の中心導体及び内部電極の構成の概略の一例を表す透視
斜視図である。（ｂ）は同図（ａ）に係るチップ型積層
フィルタの外観斜視図である。（ｃ）は同図（ａ）のＢ
−Ｂ’線断面図である。

【図３】（ａ）は本発明に係るチップ型積層フィルタ
の中心導体及び内部電極の構成の概略の一例を表す透視
斜視図である。（ｂ）は同図（ａ）に係るチップ型積層
フィルタの外観斜視図である。（ｃ）は同図（ａ）のＣ
−Ｃ’線断面図である。

【図４】本発明に係るチップ型積層フィルタの分解斜
視図である。

【図５】実施例１に係るチップ型積層フィルタの電気
特性を示す図である。

【図６】実施例２に係るチップ型積層フィルタの電気
特性を示す図である。

【図７】実施例３に係るチップ型積層フィルタの電気
特性を示す図である。

【図８】実施例４に係るチップ型積層フィルタの電気
特性を示す図である。

【図９】実施例５に係るチップ型積層フィルタの電気
特性を示す図である。

【図１０】比較例に係るチップ型積層フィルタの電気
特性を示す図である。

【符号の説明】

１１、１４、１７；短絡端側の導体１２、１５、１８；開放端側の導体（短絡端側以外の導
体）１３、１６、１９；導体（積層面に垂直な導体）２１、２３、２５；内部接地電極２２、２４、２６、２２ａ、２２ｂ；外部接地電極３１、３３、３５；信号入出力引出電極３２、３４、３６；信号入出力端子電極４；誘電体シート

Claims

【特許請求の範囲】

【請求項１】誘電体の内部に共振器となる中心導体が少
なくとも２層にわたり構成され、各層の導体の間に内部
接地電極を、外部表面に外部接地電極を有するチップ型
積層フィルタにおいて、短絡端側の導体を挟む接地電極の間隔を、積層面に平行
な他の導体を挟む接地電極の間隔に比べて狭くすること
により、基本波及び基本波の３倍より低い周波数帯域か
らなる任意の２つの通過帯域を持たせたことを特徴とす
るチップ型積層フィルタ。
【請求項２】誘電体の内部に共振器となる中心導体が少
なくとも２層にわたり構成され、各層の導体の間に内部
接地電極を、外部表面に外部接地電極を有するチップ型
積層フィルタにおいて、短絡端側の導体の幅を、積層面に平行な他の導体の幅に
比べて広くすることにより、基本波及び基本波の３倍よ
り低い周波数帯域からなる任意の２つの通過帯域を持た
せたことを特徴とするチップ型積層フィルタ。
【請求項３】短絡端側の導体の幅を、積層面に平行な他
の導体の幅に比べて広くすることを特徴とする請求項１
に記載のチップ型積層フィルタ。