JP7003966B2 - 駆動回路 - Google Patents

Description

この明細書における開示は、スイッチング素子の駆動回路に関する。

特許文献１に開示された駆動回路は、正電源と負電源を備えている。２つの電源の接続点は、スイッチング素子の低電位側の主電極、具体的にはＭＯＳＦＥＴのソースに接続されている。ソースに対し、正電源の負極と負電源の正極が接続されている。

国際公開第２０１５／０７２０９８号公報

特許文献１の構成によれば、ＭＯＳＦＥＴをオフ駆動させる際、ソースとゲートとの間の経路に負電源が位置することで、ゲートに負電圧を印加することができる。一方、ＭＯＳＦＥＴをオン駆動させる際、ソースとゲートとの間の経路に正電源が位置することで、ゲートに正電圧を印加することができる。

特許文献１の構成では、２つの電源が直列に配置されている。負電源の出力電圧を大きくして誤点弧を抑制しようとすると、その分、正電源の出力電圧が小さくなり、オン駆動期間における損失が大きくなる。一方、正電源の出力電圧を大きくして損失を低減しようとすると、その分、負電源の出力電圧が小さくなり、誤点弧が生じやすくなる。

なお、誤点弧とは、ノイズ等による高電位側の主電極の急峻な電位変動により、高電位側の主電極とゲートとの間の帰還容量を介してゲートに電荷がチャージされ、意図せずスイッチング素子がオンする現象である。たとえば、スイッチング素子が上下アーム回路のひとつのアームをなす構成において、別アーム（対向アーム）のスイッチング素子がターンオンしたときのノイズにより、誤点弧が生じる虞がある。特にワイドバンドギャップ半導体の場合、ゲート閾値電圧（Ｖｔｈ）が低いため、誤点弧が生じやすい。負電圧の印加により、ゲート閾値電圧（Ｖｔｈ）に到達するまでのマージンが大きくなるため、誤点弧を抑制することができる。

開示されるひとつの目的は、誤点弧を抑制しつつオン駆動期間における損失を低減できる駆動回路を提供することにある。

ここに開示されたスイッチング素子の駆動回路は、第１電源（２０）と、第２電源（３０）と、電源切替部（４０）と、出力切替部（５０）と、を備えている。

第１電源及び第２電源は、負極同士が接続されている。第２電源の正極は、スイッチング素子の低電位側の主電極に接続されている。第２電源は、第１電源よりも小さい電圧の範囲内で出力電圧が可変である。

電源切替部は、スイッチング素子をオフ駆動させる際、低電位側の主電極とゲートとの間の経路に第２電源が位置し、スイッチング素子をオン駆動させる際、正電圧をゲートに印加するために経路に第１電源及び第２電源が位置するように、駆動指令に基づいて駆動電圧を印加する電源を切り替える。

そして、出力切替部は、スイッチング素子の駆動期間のうち、オン駆動期間の一部を少なくとも含む期間において第２電源の出力電圧がゼロとなり、オフ駆動期間の一部を少なくとも含む残りの駆動期間において出力電圧がゼロではない所定の電圧となるように、第２電源に対して出力電圧の切り替え信号を出力する。

開示された駆動回路によると、第２電源の負極は第１電源の負極に接続されており、第２電源の正極は低電位側の主電極に接続されている。第１電源は、第２電源を介して、低電位側の主電極に接続されている。低電位側の主電極とゲートとの間の経路に第１電源及び第２電源が位置することでゲートに正電圧を印加し、これによりスイッチング素子をオン駆動させることができる。スイッチング素子がオン駆動する期間において第２電源の出力電圧をゼロにするため、ゼロではない所定の電圧にする場合に較べて駆動電圧（正電圧）を高くすることができる。したがって、オン駆動期間における損失、たとえばスイッチング損失やＤＣ損失を低減することができる。

スイッチング素子をオフ駆動させる際、経路に第２電源が位置する。第２電源は、正極が低電位側の主電極に接続されている。そして、スイッチング素子がオフ駆動する期間において、第２電源の出力電圧を所定の電圧にする。したがって、ゲートに負電圧を印加し、誤点弧を抑制することができる。この結果、誤点弧を抑制しつつオン駆動期間における損失を低減できる駆動回路を提供することができる。

この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲及びこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、及び効果は、後続の詳細な説明、及び添付の図面を参照することによってより明確になる。

第１実施形態の駆動回路が適用される電力変換装置の回路構成を示す図である。 誤点弧を説明するための図である。 ゲート電圧Ｖｇｓと損失との関係を示す図である。 駆動回路を示す図である。 ターンオン時の電流の流れを示す図である。 ターンオフ時の電流の流れを示す図である。 出力電圧Ｖ２の切り替えの一例を示すタイミングチャートである。 参考例を示す図である。 参考例を示す図である。 第２実施形態の駆動回路を示す図である。 出力電圧Ｖ２の切り替えを示すタイミングチャートである。 第３実施形態の駆動回路を示す図である。 出力電圧Ｖ２の切り替えを示すタイミングチャートである。 第４実施形態の駆動回路を示す図である。 出力電圧Ｖ２の切り替えを示すタイミングチャートである。 第５実施形態において、出力電圧Ｖ２の切り替えを示すタイミングチャートである。 第６実施形態の駆動回路を示す図である。 出力電圧Ｖ２の切り替えを示すタイミングチャートである。 変形例を示す図である。 第７実施形態の駆動回路を示す図である。 変形例を示す図である。 変形例を示す図である。

図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び／又は構造的に対応する部分には同一の参照符号を付与する。以下に示す電力変換装置は、たとえば電気自動車（ＥＶ）やハイブリッド自動車（ＨＶ）などの車両に適用可能である。

（第１実施形態）
先ず、図１に基づき、電力変換装置が適用される車両の駆動システムの概略構成について説明する。

＜車両の駆動システム＞
図１に示すように、車両の駆動システム１は、直流電源２と、モータジェネレータ３と、電力変換装置４を備えている。

直流電源２は、充放電可能な二次電池で構成された直流電圧源である。二次電池は、たとえばリチウムイオン電池、ニッケル水素電池である。モータジェネレータ３は、三相交流方式の回転電機である。モータジェネレータ３は、車両の走行駆動源、すなわち電動機として機能する。モータジェネレータ３は、回生時に発電機として機能する。電力変換装置４は、直流電源２とモータジェネレータ３との間で電力変換を行う。

＜電力変換装置の回路構成＞
次に、図１に基づき、電力変換装置４の回路構成について説明する。電力変換装置４は、電力変換部を少なくとも備えている。本実施形態の電力変換装置４は、平滑コンデンサ５と、電力変換部であるインバータ６と、制御回路１３と、駆動回路１４を備えている。

平滑コンデンサ５は、高電位側の電力ラインであるＰライン７と低電位側の電力ラインであるＮライン８との間に接続されている。Ｐライン７は直流電源２の正極に接続され、Ｎライン８は直流電源２の負極に接続されている。平滑コンデンサ５は、主として、直流電源２から供給される直流電圧を平滑化する。

インバータ６は、ＤＣ－ＡＣ変換部である。インバータ６は、三相分の上下アーム回路９を備えて構成されている。上下アーム回路９の接続点は、出力ライン１０を介して、対応する相の巻線３ａに接続されている。上下アーム回路９は、上アーム９Ｕと、下アーム９Ｌをそれぞれ有している。上アーム９Ｕと下アーム９Ｌは、上アーム９ＵをＰライン７側として、Ｐライン７とＮライン８との間で直列接続されている。インバータ６は、６つのアームを有している。

各アームは、スイッチング素子であるＭＯＳＦＥＴ１１と、ダイオード１２を有している。ダイオード１２は、還流のため、ＭＯＳＦＥＴ１１に逆並列に接続されている。ダイオード１２は、ＭＯＳＦＥＴ１１の寄生ダイオード（ボディダイオード）でもよいし、寄生ダイオードとは別に設けられてもよい。ＭＯＳＦＥＴ１１及びダイオード１２は、半導体基板に形成されている。

本実施形態において、ＭＯＳＦＥＴ１１は、ｎチャネル型である。ＭＯＳＦＥＴ１１において、ドレインが高電位側の主電極であり、ソースが低電位側の主電極である。ＭＯＳＦＥＴ１１は、ワイドバンドギャップの半導体基板に形成されている。ワイドバンドギャップの半導体は、Ｓｉ（シリコン）に較べてバンドギャップが大きい。ワイドバンドギャップの半導体として、たとえばＳｉＣ（シリコンカーバイド）、ＧａＮ（ガリウムナイトライド）、ダイヤモンドがある。本実施形態のＭＯＳＦＥＴ１１は、ＳｉＣ基板に形成されている。

上アーム９Ｕにおいて、ドレインがＰライン７に接続されている。下アーム９Ｌにおいて、ソースがＮライン８に接続されている。上アーム９Ｕ側のソースと、下アーム９Ｌ側のドレインが、互いに接続されている。ダイオード１２のアノードは対応するＭＯＳＦＥＴ１１のソースに接続され、カソードはドレインに接続されている。

インバータ６は、制御回路１３によるスイッチング制御にしたがって、直流電圧を三相交流電圧に変換し、モータジェネレータ３へ出力する。これにより、モータジェネレータ３は、所定のトルクを発生するように駆動する。インバータ６は、車両の回生制動時、車輪からの回転力を受けてモータジェネレータ３が発電した三相交流電圧を、制御回路１３によるスイッチング制御にしたがって直流電圧に変換し、Ｐライン７へ出力する。このように、インバータ６は、直流電源２とモータジェネレータ３との間で双方向の電力変換を行う。

制御回路１３は、ＭＯＳＦＥＴ１１を動作させるための駆動指令を生成し、駆動回路１４に出力する。制御回路１３は、図示しない上位ＥＣＵから入力されるトルク要求、各種センサにて検出された信号に基づいて、駆動指令を生成する。各種センサとして、たとえば電流センサ、回転角センサ、電圧センサがある。電流センサは、各相の巻線３ａに流れる相電流を検出する。回転角センサは、モータジェネレータ３の回転子の回転角を検出する。電圧センサは、平滑コンデンサ５の両端電圧を検出する。電力変換装置４は、これらの図示しないセンサを備えている。制御回路１３は、駆動指令としてＰＷＭ信号を出力する。制御回路１３は、たとえばマイコン（マイクロコンピュータ）を備えて構成されている。ＥＣＵは、Electronic Control Unitの略称である。ＰＷＭは、Pulse Width Modulationの略称である。

駆動回路１４は、制御回路１３の駆動指令に基づいて、対応するアームのＭＯＳＦＥＴ１１のゲートに駆動電圧を供給する。駆動回路１４は、駆動電圧の印加により、対応するＭＯＳＦＥＴ１１を駆動、すなわちオン駆動、オフ駆動させる。駆動回路１４は、ドライバとも称される。本実施形態では、ひとつのアームに対して、ひとつの駆動回路１４を設けている。

電力変換装置４は、電力変換部として、コンバータをさらに備えてもよい。コンバータは、直流電圧を異なる値の直流電圧に変換するＤＣ－ＤＣ変換部である。コンバータは、直流電源２と平滑コンデンサ５の間に設けられる。コンバータは、たとえばリアクトルと上記した上下アーム回路９を備えて構成される。さらに、直流電源２からの電源ノイズを除去するフィルタコンデンサを備えてもよい。フィルタコンデンサは、直流電源２とコンバータとの間に設けられる。

電力変換装置４が、制御回路１３を備える例を示したが、これに限定されない。たとえば制御回路１３の機能を上位ＥＣＵにもたせることで、制御回路１３を備えない構成としてもよい。アームごとに駆動回路１４を設ける例を示したが、これに限定されない。たとえば、ひとつの上下アーム回路９に対して、ひとつの駆動回路１４を設けてもよい。

＜誤点弧＞
次に、図２に基づき、ＭＯＳＦＥＴ１１の誤点弧について説明する。誤点弧は、セルフターンオンと称されることがある。

図２において、Ｖｄｓは、ソース電位を基準とするドレイン電位、すなわちドレイン電圧を示している。Ｖｇｓは、ソース電位を基準とするゲート電位、すなわちゲート電圧を示している。Ｃｇｄは、ゲート－ドレイン間の帰還容量を示している。Ｌｇは、ゲート配線のインダクタンスを示している。Ｒｇは、ゲート抵抗を示している。

ノイズ等により、ＭＯＳＦＥＴ１１のドレイン電圧Ｖｄｓが急峻に変動する。たとえば上下アーム回路９において、上アーム９Ｕ（対向アーム）を構成するＭＯＳＦＥＴ１１のターンオン時に、下アーム９Ｌを構成するＭＯＳＦＥＴ１１のドレイン電圧Ｖｄｓが急峻に変動する。

ドレイン電圧Ｖｄｓの急峻な変動（ｄＶｄｓ／ｄｔ）により、電流Ｉｇｄが流れる。電流Ｉｇｄは、実線矢印で示すように、帰還容量Ｃｇｄを介して流れる。電流Ｉｇｄは、下記式で示される。
（数１）電流Ｉｇｄ＝Ｃｇｄ×ｄＶｄｓ／ｄｔ

また、ゲート配線を電流Ｉｇｄが流れることで、ゲートに大きな電圧（サージ電圧）が発生する。この電圧ｄＶｇｓは、下記式で示される。電圧ｄＶｇｓは、変化量である。
（数２）ｄＶｇｓ＝Ｒｇ×ｉｇｄ＋Ｌｇ×ｄｉｇｄ／ｄｔ

この誘起された電圧ｄＶｇｓがゲート閾値電圧（Ｖｔｈ）を超えると、オフ駆動期間であるにもかかわらず、ＭＯＳＦＥＴ１１が誤ってターンオンしてしまう。

このように、高電位側の主電極の急峻な電位変動により、帰還容量を介してゲートに電荷がチャージされ、意図せずスイッチング素子がオンする虞がある。

＜オン期間における損失＞
次に、図３に基づき、ＭＯＳＦＥＴ１１のオン駆動期間における損失について説明する。

図３は、ターンオンを含むオン駆動期間の信号波形を示している。図３では、ゲート電圧Ｖｇｓが低い場合と、高い場合とを示している。ドレイン電流Ｉｄｓは、ドレイン－ソース間に流れる電流であり、主電流と称されることがある。ゲート電圧Ｖｇｓがゲート閾値電圧Ｖｔｈを超えると、ドレイン電流Ｉｄｓが流れる。

損失は、ドレイン電流Ｉｄｓとドレイン電圧Ｖｄｓとの積で示される。ゲート電圧Ｖｇｓが高いと、スイッチング（ターンオン）が速くなり、ドレイン電圧Ｖｄｓが早く落ち込む。よって、ゲート電圧Ｖｇｓが低い場合よりも、スイッチング損失を低減することができる。

ゲート電圧Ｖｇｓが高いと、オン抵抗が小さくなる。これにより、オン固定（フルオン）中のドレイン電圧Ｖｄｓが小さくなる。よって、ゲート電圧Ｖｇｓが低い場合よりも、ＤＣ損失を低減することができる。

＜駆動回路＞
次に、図４～図７に基づき、駆動回路１４について説明する。図４では、便宜上、ダイオード１２を省略している。図５は、ターンオン時の電流の流れを示している。図６は、ターンオフ時の電流の流れを示している。図７は、ゲート電圧Ｖｇｓと第２電源３０の出力電圧Ｖ２を示すタイミングチャートである。

図４に示すように、駆動回路１４は、第１電源２０と、第２電源３０と、電源切替部４０と、出力切替部５０を備えている。

第１電源２０は、出力電圧Ｖ１が固定の定電圧源である。本実施形態において、出力電圧Ｖ１は２０Ｖである。第２電源３０は、出力電圧Ｖ２を可変とする電源である。第２電源３０は、出力電圧Ｖ１よりも小さい電圧の範囲内で、出力電圧Ｖ２を可変とする。第２電源３０は、後述する切り替え信号に応じた出力電圧Ｖ２を設定する。本実施形態において、第２電源３０は、０Ｖ～５Ｖの範囲内で出力電圧Ｖ２を設定可能である。第２電源３０は、切り替え信号に応じて、ゼロ（０Ｖ）、又は、５Ｖを設定する。第２電源３０の負極は、第１電源２０の負極に接続されている。第２電源３０の正極は、ＭＯＳＦＥＴ１１のソースに接続されている。以下において、第１電源２０及び第２電源３０を、単に電源２０，３０と示すことがある。

電源切替部４０は、オン用スイッチ４１と、オフ用スイッチ４２と、駆動制御部４３を有する回路である。オン用スイッチ４１は、第１電源２０の正極とＭＯＳＦＥＴ１１のゲートとの間に設けられている。本実施形態において、オン用スイッチ４１は、ｐチャネル型のＭＯＳＦＥＴである。オン用スイッチ４１のソースは、第１電源２０の正極に接続されている。オン用スイッチ４１のドレインは、抵抗４４を介してＭＯＳＦＥＴ１１のゲートに接続されている。オン用スイッチ４１は、充電用スイッチと称されることがある。

オフ用スイッチ４２は、電源２０，３０の接続点とＭＯＳＦＥＴ１１のゲートとの間に設けられている。本実施形態において、オフ用スイッチ４２は、ｎチャネル型のＭＯＳＦＥＴである。オフ用スイッチ４２のソースは、電源２０，３０の接続点に接続されている。オフ用スイッチ４２のドレインは、抵抗４５を介してＭＯＳＦＥＴ１１のゲートに接続されている。オフ用スイッチ４２は、放電用スイッチと称されることがある。以下において、オン用スイッチ４１及びオフ用スイッチ４２を、単にスイッチ４１，４２と示すことがある。

スイッチ４１，４２は、第１電源２０の正極と、電源２０，３０の接続点との間において直列接続されている。スイッチ４１，４２のドレインが、互いに接続されている。スイッチ４１，４２の接続点に、ＭＯＳＦＥＴ１１のゲートが接続されている。スイッチ４１，４２の接続点とオン用スイッチ４１との間に抵抗４４が設けられ、接続点とオフ用スイッチ４２との間に抵抗４５が設けられている。

駆動制御部４３には、フォトカプラ等の図示しない絶縁素子を介して、制御回路１３から駆動指令が入力される。駆動制御部４３は、ＰＷＭ信号である駆動指令に基づいて、スイッチ４１，４２の駆動を制御する。駆動制御部４３は、ＭＯＳＦＥＴ１１のゲートに対して駆動電圧を供給する電源を、スイッチ４１，４２のオンオフによって切り替える。スイッチ４１，４２のひとつのオンにより、ＭＯＳＦＥＴ１１のソースとゲートとの間に経路が形成される。この経路に位置する電源が、駆動電圧を印加する電源として機能する。

駆動指令がＬレベルの場合、駆動制御部４３は、オン用スイッチ４１をオン、オフ用スイッチ４２をオフさせる。これにより、ＭＯＳＦＥＴ１１のソースとゲートとの間に、オン用スイッチ４１を介した第１経路が形成される。ターンオン時には、図５に実線矢印で示すように、第１経路をＭＯＳＦＥＴ１１のソースからゲートへ向けて電流が流れ、ゲートが充電される。第１経路には、電源２０，３０が位置する。電源２０，３０が、駆動電圧を印加する電源として機能する。出力電圧Ｖ２は出力電圧Ｖ１よりも小さいため、駆動電圧として正の電圧を印加することができる。

駆動指令がＨレベルの場合、駆動制御部４３は、オン用スイッチ４１をオフ、オフ用スイッチ４２をオンさせる。これにより、ＭＯＳＦＥＴ１１のソースとゲートとの間に、オフ用スイッチ４２を介した第２経路が形成される。ターンオフ時には、図６に実線矢印で示すように、第２経路をＭＯＳＦＥＴ１１のゲートからソースへ向けて電流が流れ、ゲートの電荷が引き抜かれる。第２経路には、第２電源３０が位置する。第２電源３０が、駆動電圧を印加する電源として機能する。第２電源３０の正極がＭＯＳＦＥＴ１１のソースに接続されているため、駆動電圧として負電圧を印加することが可能である。

ＭＯＳＦＥＴ１１をオフ駆動させるオフ駆動指令は、Ｈレベルの信号である。ＭＯＳＦＥＴ１１をオフ駆動させる際、上記したように第２経路が形成される。第２経路には、第２電源３０が位置する。ＭＯＳＦＥＴ１１をオン駆動させるオン駆動指令は、所定デューティ比の信号である。ＭＯＳＦＥＴ１１をオン駆動させるために正電圧を印加する際、上記したように第１経路が形成される。第１経路には、電源２０，３０が位置する。

出力切替部５０は、第２電源３０に対して、出力電圧Ｖ２の切り替え信号を出力する回路である。ＭＯＳＦＥＴ１１は、駆動期間として、オン駆動する期間であるオン駆動期間と、オフ駆動するオフ駆動期間を有する。オン駆動期間は、ターンオン期間とフルオン期間を含む。オフ駆動期間は、ターンオフ期間とフルオフ期間を含む。出力切替部５０は、駆動期間のうち、第１期間において出力電圧Ｖ２がゼロ（０Ｖ）となり、第２期間において出力電圧Ｖ２が所定の電圧となるように、切り替え信号を出力する。切り替え信号は、出力電圧Ｖ２の狙い値を第２電源３０に対して指示する信号である。第１期間は、オン駆動期間の一部を少なくとも含む期間である。第２期間は、第１期間を除く残りの駆動期間である。本実施形態において、所定の電圧は５Ｖである。

図７では、一例として、第１期間がオン駆動期間とほぼ一致し、第２期間がオフ駆動期間とほぼ一致している。オフ駆動期間からオン駆動期間への切り替わりにともない、切り替え信号により、出力電圧Ｖ２が５Ｖからゼロ（０Ｖ）に切り替わる。第１経路において第２電源３０の出力電圧Ｖ２がゼロになるため、図７に示すように出力電圧Ｖ１（２０Ｖ）を正の電圧としてゲートに印加することができる。また、オン駆動期間からオフ駆動期間への切り替わりにともない、切り替え信号により、出力電圧Ｖ２がゼロから５Ｖに切り替わる。第２経路において第２電源３０の出力電圧Ｖ２が５Ｖになるため、負電圧（－５Ｖ）をゲートに印加することができる。

＜第１実施形態のまとめ＞
図８及び図９は、参考例を示している。参考例では、本実施形態の要素と同一又は関連する要素について、本実施形態の符号の末尾にｒを付け加えて示している。図８及び図９では、便宜上、駆動回路１４ｒのうち、駆動制御部を省略して図示している。

図８に示す参考例では、第１電源２０ｒの負極と第２電源３０ｒの正極が、互いに接続されている。そして、電源２０ｒ，３０ｒの接続点が、ＭＯＳＦＥＴ１１ｒのソースに接続されている。スイッチ４１ｒ，４２ｒの直列回路は、電源２０ｒ，３０ｒの直列回路に対して並列接続されている。オン用スイッチ４１ｒのソースが第１電源２０ｒの正極に接続され、オフ用スイッチ４２ｒのソースが第２電源３０ｒの負極に接続されている。

オン用スイッチ４１ｒをオン、オフ用スイッチ４２ｒをオフさせると、ＭＯＳＦＥＴ１１ｒのソースとゲートとの間に、オン用スイッチ４１ｒを介した第１経路が形成される。ターンオン時には、実線矢印で示すように、第１経路をＭＯＳＦＥＴ１１ｒのソースからゲートへ向けて電流が流れる。第１経路には、第１電源２０ｒが位置する。オン用スイッチ４１ｒをオフ、オフ用スイッチ４２ｒをオンさせると、ＭＯＳＦＥＴ１１ｒのソースとゲートとの間に、オフ用スイッチ４２ｒを介した第２経路が形成される。ターンオフ時には、実線矢印で示すように、第２経路をＭＯＳＦＥＴ１１ｒのゲートからソースへ向けて電流が流れる。第２経路には、第２電源３０ｒが位置する。第２電源３０ｒの正極がＭＯＳＦＥＴ１１ｒのソースに接続されているため、駆動電圧として負電圧を印加することが可能である。

図８に示す駆動回路１４ｒでは、全体として２０Ｖの電源を、第１電源２０ｒ（１５Ｖ）と第２電源３０ｒ（５Ｖ）に分けている。負電源である第２電源３０ｒの出力電圧を大きくして誤点弧を抑制しようとすると、その分、正電源である第１電源２０ｒの出力電圧が小さくなる。第２電源３０ｒの出力電圧が一定（固定）であるため、第２電源３０ｒの分、オン駆動期間におけるゲート電圧Ｖｇｓが低くなる。よって、オン駆動期間における損失が大きくなる。第１電源２０ｒの出力電圧を大きくして損失を低減しようとすると、その分、第２電源３０ｒの出力電圧が小さくなる。負電圧の低下により、誤点弧が生じやすくなる。

図９に示す参考例では、電源２０ｒ，３０ｒの負極同士が接続されている。そして、第２電源３０ｒの正極が、ＭＯＳＦＥＴ１１ｒのソースに接続されている。第１電源２０ｒは、第２電源３０ｒを介してソースに接続されている。オン用スイッチ４１ｒのソースが第１電源２０ｒの正極に接続され、オフ用スイッチ４２ｒのソースが電源２０ｒ，３０ｒの接続点に接続されている。第２電源３０ｒは可変電源ではなく、出力が一定（固定）である。よって、駆動回路１４ｒは、出力切替部を備えていない。

オン用スイッチ４１ｒをオン、オフ用スイッチ４２ｒをオフさせると、ＭＯＳＦＥＴ１１ｒのソースとゲートとの間に、オン用スイッチ４１ｒを介した第１経路が形成される。ターンオン時には、実線矢印で示すように、第１経路をＭＯＳＦＥＴ１１ｒのソースからゲートへ向けて電流が流れる。第１経路には、電源２０ｒ，３０ｒが位置する。オン用スイッチ４１ｒをオフ、オフ用スイッチ４２ｒをオンさせると、ＭＯＳＦＥＴ１１ｒのソースとゲートとの間に、オフ用スイッチ４２ｒを介した第２経路が形成される。ターンオフ時には、実線矢印で示すように、第２経路をＭＯＳＦＥＴ１１ｒのゲートからソースへ向けて電流が流れる。第２経路には、第２電源３０ｒが位置する。

図９に示す駆動回路１４ｒでは、第１経路に電源２０ｒ，３０ｒが位置する。第２電源３０ｒの出力電圧は固定（５Ｖ）であるため、第２電源３０ｒの分、オン駆動期間におけるゲート電圧Ｖｇｓが低くなる。オン駆動期間において、第１電源２０ｒの出力電圧（２０Ｖ）と第２電源３０ｒの出力電圧（５Ｖ）の差分（１５Ｖ）しか、ゲートに印加することができない。よって、オン駆動期間における損失が大きくなる。

これに対し、本実施形態の駆動回路１４によれば、第２電源３０の出力電圧Ｖ２を、第１電源２０の出力電圧Ｖ１よりも小さい電圧の範囲内で切り替えることができる。図９に示した参考例同様、電源２０，３０の負極同士が接続されており、第２電源３０の正極はＭＯＳＦＥＴ１１のソースに接続されている。第１電源２０は、第２電源３０を介して、ソースに接続されている。オン用スイッチ４１がオンすることでＭＯＳＦＥＴ１１のソースとゲートと間に第１経路が形成される。第１経路には、電源２０，３０が位置するため、ゲートに正電圧を印加し、これによりＭＯＳＦＥＴ１１をオン駆動させることができる。

第２電源３０の正極がＭＯＳＦＥＴ１１のソースに接続されており、第１経路に電源２０，３０が位置する構成では、出力電圧Ｖ１と出力電圧Ｖ２との差電圧（＝Ｖ１－Ｖ２）を、ゲートに印加する。本実施形態では、オン駆動期間の一部を少なくとも含む第１期間において、第２電源３０の出力電圧Ｖ２をゼロにする。したがって、ゼロではない所定の電圧にする場合に較べて、ゲートに印加する駆動電圧（正電圧）を高くすることができる。これにより、オン駆動期間における損失、たとえばスイッチング損失やＤＣ損失を低減することができる。

一方、第１期間を除く駆動期間、すなわち、オフ駆動期間の一部を少なくとも含む第２期間において、第２電源３０の出力電圧Ｖ２をゼロではない所定の電圧（たとえば５Ｖ）にする。上記したように、第２電源３０の正極は、ＭＯＳＦＥＴ１１のソースに接続されている。したがって、オフ駆動期間においてゲートに負電圧（－５Ｖ）を印加することができる。これにより、ＭＯＳＦＥＴ１１の誤点弧を抑制することができる。以上より、誤点弧を抑制しつつオン駆動期間における損失を低減できる駆動回路１４を提供することができる。

ＳｉＣなどのワイドバンドギャップ半導体を用いた場合、Ｓｉ（シリコン）を用いた場合に較べて、ＭＯＳＦＥＴのゲート閾値電圧（Ｖｔｈ）が低くなる。このため、ノイズによって誤点弧する可能性がさらに高くなる。本実施形態では、オフ駆動期間においてゲートに負電圧（－５Ｖ）を印加することができる。したがって、ＳｉＣ基板に形成されたＭＯＳＦＥＴ１１を採用しながらも、誤点弧を抑制することができる。

（第２実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。

図１０は、本実施形態の駆動回路１４を示している。駆動回路１４において、出力切替部５０にも駆動指令が入力される。出力切替部５０は、駆動指令に基づいて切り替え信号を出力する。出力切替部５０は、駆動指令が切り替わるタイミングで、出力電圧Ｖ２の切り替え信号を出力する。

駆動制御部４３は、出力電圧Ｖ２の切り替えが完了してから、ＭＯＳＦＥＴ１１（スイッチング素子）を駆動指令に応じた駆動状態にするために電源２０，３０を切り替える。本実施形態では、出力切替部５０が、電源切替部４０の駆動制御部４３に対して出力電圧Ｖ２の切り替え完了信号を出力する。駆動制御部４３は、切り替え完了信号を取得すると、駆動指令にしたがってスイッチ４１，４２のオンオフを切り替える。

図１１は、出力電圧Ｖ２の切り替えを示すタイミングチャートである。以下では、駆動指令を簡素化して図示している。駆動指令のＯＮとはオン駆動指令を示し、ＯＦＦとはオフ駆動指令を示す。

出力切替部５０は、駆動指令がオフ駆動指令からオン駆動指令に切り替わるタイミング（時刻ｔ１）で、出力電圧Ｖ２を５Ｖからゼロ（０Ｖ）へ切り替える切り替え信号を出力する。出力切替部５０は、オン駆動指令への切り替わりをトリガにして、出力電圧Ｖ２をゼロにする切り替え信号を出力する。切り替え信号により、第２電源３０の出力電圧Ｖ２は低下し、所定時間の経過をもってゼロになる。出力切替部５０は、たとえば出力電圧Ｖ２をモニタしており、出力電圧Ｖ２が所定の閾値を下回ると、ゼロに切り替わったと判定する。出力切替部５０は、時刻ｔ２で切り替え完了信号を出力する。

駆動制御部４３には、時刻ｔ１においてオン駆動指令が入力される。駆動制御部４３は、時刻ｔ１で電源２０，３０の切り替えを開始せず、切り替え完了信号が入力される時刻ｔ２で、電源２０，３０を切り替える。具体的には、オン用スイッチ４１がオン、オフ用スイッチ４２がオフする。よって、時刻ｔ２で、ＭＯＳＦＥＴ１１がターンオンを開始する。

出力切替部５０は、駆動指令がオン駆動指令からオフ駆動指令に切り替わるタイミング（時刻ｔ３）で、出力電圧Ｖ２をゼロから５Ｖへ切り替える切り替え信号を出力する。出力切替部５０は、オフ駆動指令への切り替わりをトリガにして、出力電圧Ｖ２を５Ｖにする切り替え信号を出力する。切り替え信号により、第２電源３０の出力電圧Ｖ２は上昇し、所定時間の経過をもって５Ｖになる。出力切替部５０は、出力電圧Ｖ２が所定の閾値を上回ると、５Ｖに切り替わったと判定する。出力切替部５０は、時刻ｔ４で切り替え完了信号を出力する。

駆動制御部４３には、時刻ｔ３においてオフ駆動指令が入力される。駆動制御部４３は、時刻ｔ４で電源２０，３０の切り替えを開始せず、切り替え完了信号が入力される時刻ｔ４で、電源２０，３０を切り替える。具体的には、オン用スイッチ４１がオフ、オフ用スイッチ４２がオンする。よって、時刻ｔ４で、ＭＯＳＦＥＴ１１がターンオフを開始する。

出力電圧Ｖ２のモニタし、切り替え完了を判定する例を示したが、これに限定されない。たとえば切り替え信号を出力してから所定時間経過したら、切り替え完了と判定してもよい。出力切替部５０が、出力電圧Ｖ２の切り替え完了を判定する例を示したが、これに限定されない。たとえば駆動制御部４３が出力電圧Ｖ２をモニタし、切り替え完了を判定してもよい。

＜第２実施形態のまとめ＞
本実施形態の駆動回路１４によれば、出力切替部５０が、オン駆動指令に切り替わるタイミングで、出力電圧Ｖ２をゼロにするための切り替え信号を出力する。一方、電源切替部４０の駆動制御部４３は、出力電圧Ｖ２のゼロへの切り替えが完了してから、ＭＯＳＦＥＴ１１がオン駆動するように電源２０，３０を切り替える。切り替え信号とＭＯＳＦＥＴ１１のターンオン開始とは、時間的なずれがある。ＭＯＳＦＥＴ１１がターンオンを開始する時点で、出力電圧Ｖ２はゼロに切り替わっている。したがって、オン駆動期間における損失を効果的に低減することができる。特にターンオン時のスイッチング損失を効果的に低減することができる。

また、出力切替部５０が、オフ駆動指令に切り替わるタイミングで、出力電圧Ｖ２を５Ｖ（所定の電圧）にするための切り替え信号を出力する。一方、電源切替部４０の駆動制御部４３は、出力電圧Ｖ２の５Ｖへの切り替えが完了してから、ＭＯＳＦＥＴ１１がオフ駆動するように電源２０，３０を切り替える。切り替え信号とＭＯＳＦＥＴ１１のターンオフ開始とは、時間的なずれがある。ＭＯＳＦＥＴ１１がターンオフを開始する時点で、出力電圧Ｖ２は５Ｖに切り替わっている。したがって、ターンオフ時のスイッチング損失を低減することができる。

（第３実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。

図１２は、本実施形態の駆動回路１４を示している。第２実施形態同様、駆動回路１４において、出力切替部５０にも駆動指令が入力される。出力切替部５０は、駆動指令に基づいて切り替え信号を出力する。出力切替部５０は、駆動指令が切り替わるタイミングで、出力電圧Ｖ２の切り替え信号を出力する。電源切替部４０の駆動制御部４３は、駆動指令に基づいて、電源２０，３０を切り替える。

図１３は、出力電圧Ｖ２の切り替えを示すタイミングチャートである。出力切替部５０は、駆動指令がオフ駆動指令からオン駆動指令に切り替わるタイミング（時刻ｔ１１）で、出力電圧Ｖ２を５Ｖからゼロ（０Ｖ）へ切り替える切り替え信号を出力する。出力切替部５０は、オン駆動指令への切り替わりをトリガにして、出力電圧Ｖ２をゼロにする切り替え信号を出力する。切り替え信号により、第２電源３０の出力電圧Ｖ２は低下する。出力電圧Ｖ２は、時刻ｔ１１から低下し、所定時間経過後にゼロになる。

駆動制御部４３には、時刻ｔ１１においてオン駆動指令が入力される。駆動制御部４３は、オン駆動指令が入力されると、電源２０，３０を切り替える。具体的には、オン用スイッチ４１がオン、オフ用スイッチ４２がオフする。よって、時刻ｔ１１で、ＭＯＳＦＥＴ１１がターンオンを開始する。

出力切替部５０は、駆動指令がオン駆動指令からオフ駆動指令に切り替わるタイミング（時刻ｔ１２）で、出力電圧Ｖ２をゼロから５Ｖへ切り替える切り替え信号を出力する。出力切替部５０は、オフ駆動指令への切り替わりをトリガにして、出力電圧Ｖ２を５Ｖにする切り替え信号を出力する。切り替え信号により、第２電源３０の出力電圧Ｖ２は上昇する。出力電圧Ｖ２は、時刻ｔ１２から上昇し、所定時間経過後に５Ｖになる。

駆動制御部４３には、時刻ｔ１２においてオフ駆動指令が入力される。駆動制御部４３は、オフ駆動指令が入力されると、電源２０，３０を切り替える。具体的には、オン用スイッチ４１がオフ、オフ用スイッチ４２がオンする。よって、時刻ｔ１２で、ＭＯＳＦＥＴ１１がターンオフを開始する。

＜第３実施形態のまとめ＞
本実施形態の駆動回路１４によれば、オン駆動指令に切り替わるタイミングで、出力切替部５０が、出力電圧Ｖ２をゼロにするための切り替え信号を出力する。また、駆動制御部４３が、ＭＯＳＦＥＴ１１がオン駆動するように電源２０，３０を切り替える。オフ駆動指令からオン駆動指令へ切り替わると、ＭＯＳＦＥＴ１１が即ターンオンを開始する。したがって、上下アーム回路９のデッドタイムを低減することができる。なお、ターンオン開始直後は出力電圧Ｖ２の切り替えが完了しておらず、第２実施形態に較べてスイッチング速度が遅くなる。しかしながら、出力電圧Ｖ２を５Ｖからゼロに切り替えるため、オン駆動期間における損失を低減することができる。

同様に、オフ駆動指令に切り替わるタイミングで、出力切替部５０は、出力電圧Ｖ２を５Ｖにするための切り替え信号を出力する。また、駆動制御部４３が、ＭＯＳＦＥＴ１１がオフ駆動するように電源２０，３０を切り替える。オン駆動指令からオフ駆動指令へ切り替わると、ＭＯＳＦＥＴ１１が即ターンオフを開始する。したがって、上下アーム回路９のデッドタイムを低減することができる。なお、ターンオフ開始直後は出力電圧Ｖ２の切り替えが完了しておらず、第２実施形態に較べてスイッチング速度が遅くなる。しかしながら、出力電圧Ｖ２をゼロから５Ｖに切り替えるため、誤点弧を抑制することができる。

（第４実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、駆動対象であるＭＯＳＦＥＴ１１の駆動指令をトリガにして、出力電圧Ｖ２を切り替える例を示した。この実施形態では、対向アームの駆動指令をトリガにして、出力電圧Ｖ２をゼロに切り替える。

図１４において、上アーム駆動回路１４Ｕと下アーム駆動回路１４Ｌは、互いに同じ構成である。以下では、下アーム駆動回路１４Ｌについて説明する。下アーム９Ｌを構成するＭＯＳＦＥＴ１１は、下アーム駆動回路１４Ｌの駆動対象である。上アーム９Ｕを構成するＭＯＳＦＥＴ１１は、下アーム駆動回路１４Ｌの駆動対象ではない。以下では、駆動対象のアームを自アームと示すことがある。駆動対象ではなく、自アームとともに上下アーム回路９を構成する別のアームが、対向アームである。下アーム９Ｌを構成するＭＯＳＦＥＴ１１が第１スイッチング素子に相当し、上アーム９Ｕを構成するＭＯＳＦＥＴ１１が第２スイッチング素子に相当する。

下アーム駆動回路１４Ｌは、先行実施形態とほぼ同じ構成である。本実施形態において、下アーム駆動回路１４Ｌの出力切替部５０には、対向アームである上アーム９Ｕの駆動指令が入力される。出力切替部５０は、上アーム駆動指令がオフ駆動指令に切り替わるタイミングで、出力電圧Ｖ２をゼロに切り替えるための切り替え信号を出力する。同様に、上アーム駆動回路１４Ｕの図示しない出力切替部５０には、下アーム駆動指令が入力される。

図１５は、下アーム駆動回路１４Ｌにおいて、出力電圧Ｖ２の切り替えを示すタイミングチャートである。

下アーム駆動回路１４Ｌの出力切替部５０は、上アーム駆動指令がオン駆動指令からオフ駆動指令に切り替わるタイミング（時刻ｔ２１）で、出力電圧Ｖ２を５Ｖからゼロ（０Ｖ）へ切り替える切り替え信号を出力する。出力切替部５０は、対向アームのオフ駆動指令への切り替わりをトリガにして、出力電圧Ｖ２をゼロにする切り替え信号を出力する。切り替え信号により、第２電源３０の出力電圧Ｖ２は低下し、所定時間の経過をもってゼロになる。出力電圧Ｖ２は、デッドタイム中に、ゼロに切り替わる。デッドタイムは、上下アームの短絡を抑制すべく、上アーム９ＵのＭＯＳＦＥＴ１１と下アーム９ＬのＭＯＳＦＥＴ１１がともにオフ駆動となる期間である。

時刻ｔ２１からデッドタイム分の時間を経過した時刻ｔ２２において、下アーム駆動指令がオン駆動指令に切り替わる。これにより、下アーム９ＬのＭＯＳＦＥＴ１１がターンオンを開始する。

＜第４実施形態のまとめ＞
本実施形態の下アーム駆動回路１４Ｌによれば、上アーム駆動指令がオフ駆動指令に切り替わるタイミングで、出力切替部５０が、第２電源３０の出力電圧Ｖ２をゼロに切り替えるための切り替え信号を出力する。出力切替部５０は、対向アーム（上アーム９Ｕ）のオフ駆動指令への切り替わりをトリガにして、出力電圧Ｖ２をゼロに切り替える。出力電圧Ｖ２は、デッドタイム中にゼロに切り替わる。このため、下アーム駆動指令がオン駆動指令に切り替わり、ＭＯＳＦＥＴ１１がターンオンを開始する時刻ｔ２２において、出力電圧Ｖ２はゼロである。出力電圧Ｖ２が切り替わるための時間を、デッドタイムとして余分にとらなくてもよい。デッドタイムの増加を抑制しつつ、オン駆動期間における損失を効果的に低減することができる。

下アーム駆動回路１４Ｌについて説明したが、上アーム駆動回路１４Ｕについても同様である。出力電圧Ｖ２のゼロから５Ｖへの切り替えについては、他の実施形態との組み合わせが可能である。たとえば自アームの駆動指令のオフ駆動指令への切り替わりをトリガにすればよい。

（第５実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。この実施形態では、対向アームの駆動状態に応じて、出力電圧Ｖ２を切り替える。

第４実施形態同様、本実施形態でも、下アーム駆動回路１４Ｌについて説明する。すなわち、下アーム９Ｌを自アームとし、上アーム９Ｕを対向アームとする。下アーム９Ｌを構成するＭＯＳＦＥＴ１１が第１スイッチング素子に相当し、上アーム９Ｕを構成するＭＯＳＦＥＴ１１が第２スイッチング素子に相当する。

下アーム駆動回路１４Ｌは、先行実施形態と同じ構成である。下アーム駆動回路１４Ｌの出力切替部５０は、対向アームである上アーム９ＵのＭＯＳＦＥＴ１１の駆動状態に基づいて、切り替え信号を出力する。出力切替部５０は、上アーム９Ｕを構成するＭＯＳＦＥＴ１１のターンオン開始からターンオン完了までを含む所定期間において出力電圧Ｖ２が５Ｖ（所定の電圧）になるように、切り替え信号を出力する。所定期間は、上アーム９ＵのＭＯＳＦＥＴ１１がターンオンする遷移期間を少なくとも含む。出力切替部５０は、上記した所定期間を除く期間において出力電圧Ｖ２がゼロ（０Ｖ）になるように、切り替え信号を出力する。

図１６は、下アーム駆動回路１４Ｌにおいて、出力電圧Ｖ２の切り替えを示すタイミングチャートである。下アーム駆動回路１４Ｌの出力切替部５０は、上アーム駆動指令がオフ駆動指令からオン駆動指令に切り替わるタイミング（時刻ｔ３１）で、出力電圧Ｖ２をゼロ（０Ｖ）から５Ｖへ切り替える切り替え信号を出力する。出力切替部５０は、対向アームのオン駆動指令への切り替わりをトリガにして、出力電圧Ｖ２を５Ｖにする切り替え信号を出力する。これにより、出力電圧Ｖ２が５Ｖになる。

また、出力切替部５０は、時刻ｔ３１から所定時間が経過した時刻ｔ３２において、出力電圧Ｖ２を５Ｖからゼロへ切り替える切り替え信号を出力する。これにより、出力電圧Ｖ２がゼロになる。所定時間は、上アーム９Ｕを構成するＭＯＳＦＥＴ１１がターンオンする遷移期間を含むように設定されている。所定時間をターンオンの遷移にかかる時間と一致させてもよいし、遷移時間に所定のマージンを付加した時間としてもよい。

＜第５実施形態のまとめ＞
本実施形態の下アーム駆動回路１４Ｌによれば、上アーム９ＵのＭＯＳＦＥＴ１１がターンオンする期間において、自アーム（下アーム９Ｌ）のＭＯＳＦＥＴ１１のゲートに負電圧を印加することができる。よって、対向アームのターンオンにともなって誤点弧が生じるのを抑制することができる。また、所定期間を除く期間において、出力電圧Ｖ２をゼロにするため、オン駆動期間における損失を低減することができる。

下アーム駆動回路１４Ｌについて説明したが、上アーム駆動回路１４Ｕについても同様である。出力電圧Ｖ２の５Ｖからゼロへの切り替えについては、先行実施形態のいずれかとの組み合わせが可能である。たとえば、自アームの駆動指令のオン駆動指令への切り替わりをトリガにしてもよい。また、第４実施形態と組み合わせてもよい。この場合、上アーム駆動指令がオン駆動指令の間、出力電圧Ｖ２を５Ｖに設定し、オフ駆動指令の間、出力電圧Ｖ２をゼロに設定することになる。

対向アームの駆動指令に基づいて出力電圧Ｖ２を切り替える例を示したが、これに限定されない。対向アームのＭＯＳＦＥＴ１１について、後述する実施形態（第６実施形態）に記載のように、駆動状態に相関する物理量を検出して駆動状態を判定し、出力電圧Ｖ２を切り替えてもよい。オフ駆動状態からオン駆動状態への切り替わりに基づいて、出力電圧Ｖ２をゼロに切り替える。オン駆動状態からオフ駆動状態への切り替わりに基づいて、出力電圧Ｖ２を５Ｖに切り替える。物理量としては、ゲート電圧Ｖｇｓ、ドレイン電流Ｉｄｓ、チップ温度などがある。

（第６実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、駆動指令をトリガにして出力電圧Ｖ２を切り替える例を示した。この実施形態では、駆動状態に相関する物理量に基づいて駆動対象であるＭＯＳＦＥＴ１１の駆動状態を検出し、出力電圧Ｖ２を切り替える。

図１７に示すように、本実施形態の駆動回路１４は、第１実施形態に記載の構成に対し、状態検出部６０をさらに備えている。状態検出部６０は、駆動回路１４の駆動対象であるＭＯＳＦＥＴ１１のゲート電圧Ｖｇｓを検出する。状態検出部６０は、検出したゲート電圧Ｖｇｓに基づいて、ＭＯＳＦＥＴ１１の駆動状態を検出する。出力切替部５０は、駆動状態の切り替わりに基づいて、切り替え信号を出力する。

図１８は、出力電圧Ｖ２の切り替えを示すタイミングチャートである。状態検出部６０は、ゲート電圧Ｖｇｓがオフ状態（フルオフ）から上昇し、時刻ｔ４１で所定の閾値を超えると、オン状態を検出する。すなわち、オフ駆動状態からオン駆動状態への切り替わりを検出する。状態検出部６０は、ゲート電圧Ｖｇｓがオン状態（フルオン）から下降し、時刻ｔ４２で所定の閾値を下回ると、オフ駆動状態を検出する。すなわち、オン駆動状態からオフ駆動状態への切り替わりを検出する。状態検出部６０は、時刻ｔ４１から時刻ｔ４２の間において、ＭＯＳＦＥＴ１１の駆動状態がオン駆動状態であることを検出する。それ以外の期間において、ＭＯＳＦＥＴ１１の駆動状態がオフ駆動状態であることを検出する。

出力切替部５０は、オフ駆動状態からオン駆動状態に切り替わるタイミング（時刻ｔ４１）に基づいて、出力電圧Ｖ２をゼロにするための切り替え信号を出力する。本実施形態では、オン駆動状態に切り替わると、出力切替部５０は直ちに出力電圧Ｖ２をゼロにするための切り替え信号を出力する。出力切替部５０は、オン駆動状態からオフ駆動状態に切り替わるタイミング（時刻ｔ４２）に基づいて、出力電圧Ｖ２を５Ｖ（所定の電圧）にするための切り替え信号を出力する。本実施形態では、オフ駆動状態に切り替わると、出力切替部５０は直ちに出力電圧Ｖ２を５Ｖにするための切り替え信号を出力する。

＜第６実施形態のまとめ＞
本実施形態の駆動回路１４によれば、物理量であるゲート電圧Ｖｇｓに基づいて駆動対象であるＭＯＳＦＥＴ１１の駆動状態を検出することができる。そして、駆動状態の切り替わりをトリガにして、出力電圧Ｖ２を切り替えることができる。ＭＯＳＦＥＴ１１の駆動状態に応じたタイミングで、出力電圧Ｖ２を切り替えることができる。これにより、オン駆動期間における損失を低減することができる。また、誤点弧を抑制することができる。

状態検出部６０が、ゲート電圧Ｖｇｓを検出する機能と、ゲート電圧Ｖｇｓに基づいてＭＯＳＦＥＴ１１の駆動状態を検出する機能を有する例を示したが、これに限定されない。ゲート電圧Ｖｇｓを検出する電圧検出部を別に設けてもよい。駆動状態を検出する機能を、出力切替部５０にもたせてもよい。

なお、駆動状態に相関する物理量は、上記したゲート電圧Ｖｇｓに限定されない。

図１９に示す変形例では、ドレイン電流Ｉｄｓに基づいて駆動状態を検出する。ＭＯＳＦＥＴ１１が形成された基板（チップ）には、ＭＯＳＦＥＴ１１（メイン素子）と同構造のセンス素子が設けられている。センス素子は、たとえばＭＯＳＦＥＴ１１の１／１０００～１／１００００程度の面積とされている。センス電流は、ドレイン電流は面積に比例する。よって、センス素子のセンス端子１１ｓを介して、ドレイン電流Ｉｄｓを検出することができる。

状態検出部６０は、ＭＯＳＦＥＴ１１のドレイン電流Ｉｄｓを検出する。ドレイン電流Ｉｄｓは、たとえば図３に示したように変化する。状態検出部６０は、検出したドレイン電流Ｉｄｓに基づいて、ＭＯＳＦＥＴ１１の駆動状態を検出する。ドレイン電流Ｉｄｓがオフ状態から上昇し、所定の閾値を超えると、オン駆動状態への切り替わりを検出する。ドレイン電流Ｉｄｓがオン状態から下降し、所定の閾値を下回ると、オフ状態への切り替わりを検出する。出力切替部５０は、駆動状態の切り替わりに基づいて、切り替え信号を出力する。

センス素子に代えて、シャント抵抗を用いてもよい。シャント抵抗は、ＭＯＳＦＥＴ１１に対して直列に接続される。シャント抵抗の両端電圧は、ドレイン電流Ｉｄｓに比例する。よって、ドレイン電流Ｉｄｓを検出することができる。

物理量として主電流を検出する場合、電流域に応じて出力電圧Ｖ２を切り替えてもよい。たとえばスイッチング素子がＩＧＢＴの場合、主電流（コレクタ電流）が小さいほど対向アームのスイッチング速度が速くなり、誤点弧が生じやすくなる。一方、主電流が大きいほど対向アームのスイッチング速度が遅くなり、誤点弧が生じにくくなる。そこで、小電流域（たとえば０～５０Ａ）において出力電圧Ｖ２を５Ｖにし、大電流域（たとえば５０Ａ以上）において出力電圧Ｖ２をゼロにしてもよい。これによれば、誤点弧を抑制しつつ、オン駆動期間における損失を低減することができる。

ＭＯＳＦＥＴ１１が形成された基板の温度（チップ温度）に基づいて、駆動状態を検出してもよい。駆動状態によってＭＯＳＦＥＴ１１の発熱状態は異なる。温度がオフ状態から上昇して所定の閾値を超えたら、オン駆動状態を検出する。温度がオン状態から下降して所定の閾値を下回ったら、オフ駆動状態を検出する。

（第７実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。この実施形態では、第２電源３０の構成の一例を示す。

図２０は、本実施形態の駆動回路１４を示している。駆動回路１４の基本構成は、第１実施形態と同じである。第２電源３０は、オペアンプ３１と、コンデンサ３２と、抵抗３３～３５と、切替スイッチ３６を有している。オペアンプ３１の非反転入力端子（＋）には、オペアンプ３１の出力端子が接続されている。出力端子は、抵抗３５を介してコンデンサ３２の正極に接続されている。コンデンサ３２の正極は、ＭＯＳＦＥＴ１１のソースに接続されている。コンデンサ３２の負極は、第１電源２０の負極に接続されている。

オペアンプ３１の反転入力端子（－）には、抵抗３３，３４の接続点３７が接続されている。抵抗は基準電圧１０Ｖを供給する電圧源と、電源２０，３０の接続点との間で直列接続されている。抵抗３３，３４は分圧抵抗である。本実施形態では、抵抗３３，３４の値が互いに等しい。切替スイッチ３６は、抵抗３４に対して並列接続されている。本実施形態において、切替スイッチ３６は、ｎチャネル型のＭＯＳＦＥＴであり、ドレインが接続点３７に接続されている。

切替スイッチ３６のゲートに、切り替え信号が入力される。切替スイッチ３６は、切替信号に応じてオン、オフする。出力電圧Ｖ２をゼロにするための切り替え信号が入力されると、切替スイッチ３６がオンする。これにより、接続点３７が、抵抗３４を介さずに電源２０，３０の接続点に接続され、接続点３７の電圧がゼロ（０Ｖ）になる。よって、オペアンプ３１からの出力もゼロになり、コンデンサ３２の両端電圧である出力電圧Ｖ２もゼロになる。出力電圧Ｖ２を所定の電圧（５Ｖ）にするための切り替え信号が入力されると、切替スイッチ３６がオフする。これにより、接続点３７の電圧が５Ｖになり、オペアンプ３１の出力も５Ｖになる。よって、出力電圧Ｖ２が５Ｖになる。

＜第７実施形態のまとめ＞
本実施形態の駆動回路１４によれば、切り替え信号に応じて出力電圧Ｖ２を切り替えることができる。オン駆動期間において出力電圧Ｖ２をゼロにし、損失を低減することができる。オフ駆動期間において出力電圧Ｖ２を所定の電圧（５Ｖ）にし、これによりＭＯＳＦＥＴ１１のゲートに負電圧を印加することができる。したがって、誤点弧を抑制することができる。

なお、出力切替部５０による切り替え信号の生成タイミングについては、他の実施形態との組み合わせが可能である。

第２電源３０の構成は、上記した例に限定されない。図２１に示す変形例は、駆動回路１４のうち、オペアンプ３１の周辺を示している。図２１では、切替スイッチ３６が、基準電圧を供給する電圧源と抵抗３３との間に設けられている。出力電圧Ｖ２をゼロにするための切り替え信号が入力されると、切替スイッチ３６がオフし、電圧源と抵抗３３とが遮断状態となる。よって、オペアンプ３１の出力がゼロになり、出力電圧Ｖ２もゼロになる。出力電圧Ｖ２を５Ｖにするための切り替え信号が入力されると、切替スイッチ３６がオンし、電圧源と抵抗３３とが導通状態となる。よって、オペアンプ３１の出力が５Ｖになり、出力電圧Ｖ２も５Ｖになる。

基準電圧の分圧値を切り替えることで出力電圧Ｖ２を切り替える例を示したが、これに限定されない。図２２に示す変形例は、図２１に対応している。図２２では、切替スイッチ３６が、オペアンプ３１の出力側に設けられている。切替スイッチ３６は、オペアンプ３１の出力端子とコンデンサ３２の正極とをつなぐラインと、電源２０，３０の負極同士とつなぐラインとの間に設けられている。出力電圧Ｖ２をゼロにするための切り替え信号が入力されると、切替スイッチ３６がオンし、出力電圧Ｖ２がゼロになる。出力電圧Ｖ２を５Ｖにするための切り替え信号が入力されると、切替スイッチ３６がオフし、オペアンプ３１の出力（５Ｖ）がコンデンサ３２に供給されて、出力電圧Ｖ２も５Ｖになる。

（他の実施形態）
この明細書及び図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された部品及び／又は要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品及び／又は要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品及び／又は要素の置き換え、又は組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものと解されるべきである。

明細書及び図面等における開示は、請求の範囲の記載によって限定されない。明細書及び図面等における開示は、請求の範囲に記載された技術的思想を包含し、さらに請求の範囲に記載された技術的思想より多様で広範な技術的思想に及んでいる。よって、請求の範囲の記載に拘束されることなく、明細書及び図面等の開示から、多様な技術的思想を抽出することができる。

制御回路１３及び駆動回路１４は、少なくともひとつのコンピュータを含む制御システムによって提供される。制御システムは、ハードウェアである少なくともひとつのプロセッサ（ハードウェアプロセッサ）を含む。ハードウェアプロセッサは、下記（ｉ）、（ｉｉ）、又は（ｉｉｉ）により提供することができる。

（ｉ）ハードウェアプロセッサは、ハードウェア論理回路である場合がある。この場合、コンピュータは、プログラムされた多数の論理ユニット（ゲート回路）を含むデジタル回路によって提供される。デジタル回路は、プログラム及び／又はデータを格納したメモリを備える場合がある。コンピュータは、アナログ回路によって提供される場合がある。コンピュータは、デジタル回路とアナログ回路との組み合わせによって提供される場合がある。

（ｉｉ）ハードウェアプロセッサは、少なくともひとつのメモリに格納されたプログラムを実行する少なくともひとつのプロセッサコアである場合がある。この場合、コンピュータは、少なくともひとつのメモリと、少なくともひとつのプロセッサコアとによって提供される。プロセッサコアは、たとえばＣＰＵと称される。メモリは、記憶媒体とも称される。メモリは、プロセッサによって読み取り可能な「プログラム及び／又はデータ」を非一時的に格納する非遷移的かつ実体的な記憶媒体である。

（ｉｉｉ）ハードウェアプロセッサは、上記（ｉ）と上記（ｉｉ）との組み合わせである場合がある。（ｉ）と（ｉｉ）とは、異なるチップの上、又は共通のチップの上に配置される。

すなわち、制御回路１３及び駆動回路１４が提供する手段及び／又は機能は、ハードウェアのみ、ソフトウェアのみ、又はそれらの組み合わせにより提供することができる。

上下アーム回路９を構成するＭＯＳＦＥＴ１１（スイッチング素子）に対して駆動回路１４を適用する例を示したが、これに限定されない。電力変換装置４を駆動システム１に適用する例を示したが、これに限定されない。

１…駆動システム、２…直流電源、３…モータジェネレータ、３ａ…巻線、４…電力変換装置、５…平滑コンデンサ、６…インバータ、７…Ｐライン、８…Ｎライン、９…上下アーム回路、９Ｌ…下アーム、９Ｕ…上アーム、１０…出力ライン、１１…ＭＯＳＦＥＴ、１１ｓ…センス端子、１２…ダイオード、１３…制御回路、１４…駆動回路、１４Ｌ…下アーム駆動回路、１４Ｕ…上アーム駆動回路、２０…第１電源、３０…第２電源、３１…オペアンプ、３２…コンデンサ、３３～３５…抵抗、３６…切替スイッチ、３７…接続点、４０…電源切替部、４１…オン用スイッチ、４２…オフ用スイッチ、４３…駆動制御部、４４，４５…抵抗、５０…出力切替部、６０…状態検出部

Claims (10)

1. スイッチング素子（１１）のゲートに駆動電圧を印加し、前記スイッチング素子を駆動する駆動回路であって、
   第１電源（２０）と、
   前記第１電源と負極同士が接続され、正極が前記スイッチング素子の低電位側の主電極に接続され、前記第１電源よりも小さい電圧の範囲内で出力電圧を可変とする第２電源（３０）と、
   前記スイッチング素子をオフ駆動させる際、前記低電位側の主電極と前記ゲートとの間の経路に前記第２電源が位置し、前記スイッチング素子をオン駆動させる際、正電圧を前記ゲートに印加するために前記経路に前記第１電源及び前記第２電源が位置するように、駆動指令に基づいて前記駆動電圧を印加する電源を切り替える電源切替部（４０）と、
   前記スイッチング素子の駆動期間のうち、オン駆動期間の一部を少なくとも含む期間において前記第２電源の出力電圧がゼロとなり、オフ駆動期間の一部を少なくとも含む残りの前記駆動期間において前記出力電圧がゼロではない所定の電圧となるように、前記第２電源に対して前記出力電圧の切り替え信号を出力する出力切替部（５０）と、
   を備える駆動回路。
2. 前記出力切替部は、前記駆動指令がオン駆動指令に切り替わるタイミングで、前記出力電圧をゼロにするための前記切り替え信号を出力し、
   前記電源切替部は、前記オン駆動指令への切り替えに基づいて前記出力電圧の切り替えが完了してから、前記スイッチング素子がオン駆動するように前記電源を切り替える請求項１に記載の駆動回路。
3. 前記出力切替部は、前記駆動指令がオン駆動指令に切り替わるタイミングで、前記出力電圧をゼロにするための前記切り替え信号を出力し、
   前記電源切替部は、前記オン駆動指令に切り替わるタイミングで、前記スイッチング素子がオン駆動するように前記電源を切り替える請求項１に記載の駆動回路。
4. 前記スイッチング素子である第１スイッチング素子は、第２スイッチング素子に直列接続されて前記第２スイッチング素子とともに上下アーム回路（９）を構成し、
   前記出力切替部は、前記第２スイッチング素子に対する駆動指令がオフ駆動指令に切り替わるタイミングで、前記出力電圧をゼロにするための前記切り替え信号を出力する請求項１に記載の駆動回路。
5. 前記出力切替部は、前記駆動指令がオフ駆動指令に切り替わるタイミングで、前記出力電圧を前記所定の電圧にするための前記切り替え信号を出力し、
   前記電源切替部は、前記オフ駆動指令への切り替えに基づいて前記出力電圧の切り替えが完了してから、前記スイッチング素子がオフ駆動するように前記電源を切り替える請求項１～４いずれか１項に記載の駆動回路。
6. 前記出力切替部は、前記駆動指令がオフ駆動指令に切り替わるタイミングで、前記出力電圧を前記所定の電圧にするための前記切り替え信号を出力し、
   前記電源切替部は、前記オフ駆動指令に切り替わるタイミングで、前記スイッチング素子がオフ駆動するように前記電源を切り替える請求項１～４いずれか１項に記載の駆動回路。
7. 前記スイッチング素子である第１スイッチング素子は、第２スイッチング素子に直列接続されて前記第２スイッチング素子とともに上下アーム回路（９）を構成し、
   前記出力切替部は、前記第２スイッチング素子のターンオン開始からターンオン完了までを含む所定期間において前記出力電圧を前記所定の電圧にし、前記所定期間を除く期間において前記出力電圧をゼロにするように、前記切り替え信号を出力する請求項１～４いずれか１項に記載の駆動回路。
8. 前記スイッチング素子の駆動状態に相関する物理量に基づいて前記駆動状態を検出する状態検出部（６０）をさらに備え、
   前記出力切替部は、前記駆動状態の切り替わりに基づいて、前記切り替え信号を出力する請求項１に記載の駆動回路。
9. 前記第２電源は、オペアンプ（３１）と、コンデンサ（３２）と、基準電圧を分圧する抵抗（３３，３４）と、を有し、前記基準電圧を分圧して前記オペアンプを介して前記コンデンサを充電することで、前記出力電圧を生成する請求項１～８いずれか１項に記載の駆動回路。
10. 前記スイッチング素子は、ワイドバンドギャップ半導体を用いて形成されている請求項１～９いずれか１項に記載の駆動回路。

Images