JP7003124B2 - オプトエレクトロニクス半導体素子の製造方法およびオプトエレクトロニクス半導体素子 - Google Patents

オプトエレクトロニクス半導体素子の製造方法およびオプトエレクトロニクス半導体素子 Download PDF

Info

Publication number
JP7003124B2
JP7003124B2 JP2019521459A JP2019521459A JP7003124B2 JP 7003124 B2 JP7003124 B2 JP 7003124B2 JP 2019521459 A JP2019521459 A JP 2019521459A JP 2019521459 A JP2019521459 A JP 2019521459A JP 7003124 B2 JP7003124 B2 JP 7003124B2
Authority
JP
Japan
Prior art keywords
semiconductor
conversion unit
laminated structure
pixels
semiconductor laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019521459A
Other languages
English (en)
Other versions
JP2019534564A (ja
Inventor
オットー イザベル
エフ. プフォイファー アレクサンダー
ゲーツ ブリッタ
フォン マルム ノルヴィン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2019534564A publication Critical patent/JP2019534564A/ja
Application granted granted Critical
Publication of JP7003124B2 publication Critical patent/JP7003124B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials
    • H01L33/504Elements with two or more wavelength conversion materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/507Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/508Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0041Processes relating to semiconductor body packages relating to wavelength conversion elements

Description

オプトエレクトロニクス半導体素子の製造方法が記載される。さらにまた、オプトエレクトロニクス半導体素子が記載される。
解決されるべき課題は、種々の色の調節可能な光を放し且つ効率的に製造可能である、多数の画素を有するオプトエレクトロニクス半導体素子を記載することである。
前記の課題はとりわけ、独立請求項の特徴を有する方法によって、および半導体素子によって解決される。好ましいさらなる構成は従属請求項の対象である。
少なくとも1つの実施態様によれば、前記方法は、オプトエレクトロニクス半導体素子を製造するために役立つ。その際、複数の半導体素子を一緒に、1つのウェハ結合物(Wafer-Verbund)内で製造できる。前記オプトエレクトロニクス半導体素子は、色を調節できる光を生成するように備えられている。製造された半導体素子は、例えば表示装置として、ディスプレイとして、または例えば自動車における調節可能な発光特性を有するヘッドライトにおいて役立つ。
少なくとも1つの実施態様によれば、前記方法は一次光源を準備する段階を有する。一次光源は、エレクトロルミネッセンスを介して電磁線、殊に一次光を生成する。一次光は好ましくは、例えば最低420nmまたは435nmで、および/または最高480nmまたは460nmで、最大強度の波長を有する青色光である。
一次光源は、代替的または追加的に、他の波長範囲の電磁線を生成できる。一次光源は例えば、青色光に対して代替的または追加的に、例えば、最低365nmで、および/または最高420nmで、最大強度の波長を有する紫外線を生成できる。一次光源は例えば、青色光に対して代替的または追加的に、例えば、最低485nmで、および/または最高575nmで最大強度の波長を有する緑色光を生成できる。
少なくとも1つの実施態様によれば、一次光源は支持体を有する。支持体は、複数の駆動ユニットを含む。殊に、支持体は、トランジスタおよび/またはスイッチングユニットおよび/または制御ユニットを有する、シリコンに基づく半導体の支持体である。駆動ユニットはCMOS技術で製造され得る。支持体は、好ましくは半導体材料、例えばシリコンまたはゲルマニウムに基づく。
少なくとも1つの実施態様によれば、前記支持体上に半導体積層構造が取り付けられている。前記半導体積層構造は、一次光を生成するように備えられている。このために、半導体積層構造は少なくとも1つの活性領域を有する。好ましくは、半導体積層構造は、III-V族の化合物半導体材料に基づく。半導体材料は、例えば窒化物の化合物半導体材料、例えばAlnIn1-n-mGamN、またはリン化物の化合物半導体材料、例えばAlnIn1-n-mGamP、またはヒ化物の化合物半導体材料、例えばAlnIn1-n-mGamAsまたは例えばAlnGamIn1-n-mAsk1-kであり、前記式中、各々0≦n≦1、0≦m≦1、且つn+m≦1、並びに0≦k<1である。その際、好ましくは、半導体積層構造の少なくとも1層について、または全ての層について、0<n≦0.8、0.4≦m<1、且つn+m≦0.95、並びに0<k≦0.5が該当する。その際、半導体積層構造はドーピング物質、並びに追加的な成分を有し得る。しかしながら簡潔化のために、部分的に少量のさらなる物質によって置き換えおよび/または捕われ得る場合であっても、半導体積層構造の結晶格子の本質的な成分だけ、つまりAl、As、Ga、In、NまたはPだけを記載する。
前記方法の少なくとも1つの実施態様によれば、半導体積層構造は、平面視で、電気的に互いに独立して駆動可能な複数の画素に構造化されている。この構造化は、殊に、半導体積層構造の一部の材料を除去することにより行われる。換言すれば、半導体積層構造は、例えばエッチングによって構造化される。好ましくは、半導体積層構造からの材料の除去は、隣接する画素の間で行われる。
少なくとも1つの実施態様によれば、画素は電気的に互いに独立して電気的にコンタクトされており、互いに独立して駆動可能である。その互いに独立した駆動は、支持体内の駆動ユニットを介して行われる。好ましくは、画素の各々に支持体の駆動ユニットの正確に1つが割り当てられ、その逆もまた然りである。
少なくとも1つの実施態様によれば、前記方法は1つ以上の変換ユニットを準備する段階を有する。少なくとも1つの変換ユニットは、一次光を部分的または完全に吸収し、少なくとも1つの二次光に変換するように備えられている。二次光の生成は、一次光からのフォトルミネッセンスを介して行われる。
少なくとも1つの実施態様によれば、その1つの変換ユニットまたは全ての変換ユニットは、少なくとも1つの半導体材料から、それぞれ連続して成長される。殊に、各々の変換ユニットはエピタキシャル成長される。変換ユニットは、同じ半導体材料、例えば一次光源の半導体積層構造に基づくか、またはそれとは異なる半導体材料に基づくことができる。
少なくとも1つの実施態様によれば、変換ユニットは二次光の生成のために、それぞれ単一量子井戸構造、または好ましくは多重量子井戸構造を有する。即ち、変換ユニットは、一連の多層の半導体層から構成され得る。水平方向、つまり、支持体が主に広がっている方向に対して平行に、変換ユニットの組成は好ましくは変化しないか、著しく変化しない。換言すれば、変換ユニットの半導体層は、好ましくは製造で許容される変化しない組成の範囲内で、それぞれの変換ユニット全体にわたって続いている。
少なくとも1つの実施態様によれば、変換ユニットは構造化されている。構造化に際し、変換ユニットを構成する半導体材料が部分領域において除去される。好ましくは、部分領域において半導体材料は完全に除去され、従って平面視で凹部および/または穴が変換ユニット内に生じる。さらに、それぞれの変換ユニットの半導体材料によって互いに結合されていない、変換ユニットの半導体材料の島のみが残っていてもよい。
少なくとも1つの実施態様によれば、少なくとも1つの変換ユニットの構造化は、半導体積層構造の画素に相応して行われる。例えば、半導体材料の構造化に際し、半導体積層構造を画素に構造化したパターンと同じパターンを使用する。従って、相応の画素が稼働の際に二次光を生成するように、画素の少なくとも一部を、変換ユニットの半導体材料の領域に各々割り当てることができる。
少なくとも1つの実施態様によれば、構造化された変換ユニットが半導体積層構造上に施与される。これによって、構造化後に残っている変換層の半導体材料が、画素の一部に割り当てられる。この割り当ては好ましくは一対一である。
少なくとも1つの実施態様において、オプトエレクトロニクス半導体素子の製造方法は、以下の段階を、例えば記載された順序で備え且つ有する:
・ 支持体と、その上に取り付けられた一次光を生成するための半導体積層構造とを有する、一次光源を準備する段階、ここで、前記半導体積層構造は、平面視で、複数の電気的に互いに独立して駆動可能な画素に構造化されており、且つ前記支持体は画素を駆動するための複数の駆動ユニットを有する、
・ 一次光を少なくとも1つの二次光に変換するように備えられている少なくとも1つの変換ユニットを準備する段階、ここで、前記変換ユニットは、少なくとも1つの半導体材料から連続して成長される、
・ 前記変換ユニットを構造化する段階、ここで、半導体材料の部分領域が画素に相応して除去される、および
・ 前記変換ユニットを半導体積層構造上に施与し、残っている半導体材料を画素の一部に一義的に割り当てる段階。
少なくとも1つの実施態様によれば、一次光源は、独国特許出願公開第102014101896号明細書(DE102014101896A1)または独国特許出願公開第102014105999号明細書(DE102014105999A1)の刊行物内に記載されるように構成される。一次光源に関するこれらの刊行物の開示内容は、参照をもって取り込まれるものとする。駆動ユニットと、画素に構造化された半導体積層構造とを有する支持体を有するそのような一次光源は、マイクロ発光ダイオード、略してマイクロLEDとも称される。
マイクロLEDは、大抵は単色発光素子である。3つの単色発光マイクロLED、つまり赤色光用の1つのマイクロLED、緑色光用の1つ、および青色光用の1つを用いて、カラー画像を生成できるようにするために、マイクロLEDから発せられる光を、プリズムを介して混合し、重ね合わせることができる。さらに、カラー画像を、個々のピクセルの発光から直接的に生成でき、その際、半導体材料製の異なる色を発光する個々の画素が、横に並び合って置かれるか、または垂直に重ねて積まれて配置され得る。しかしながら、そのような配置は、個々の画素を個別に位置付けなければならないという条件によって製造が非常に煩雑であるか、または追加的な光学部品を有するかのいずれかである。
これに対し、本願内に記載される方法では、マイクロLEDの形態の半導体素子を効率的に製造でき、その際、個々の画素は単独の半導体積層構造からもたらされる。少なくとも1つの変換ユニットを施与することにより、緻密且つ効率的に製造可能な構造で、種々の色を発する画素を製造できる。これは殊に、半導体積層構造を画素に分割することによる、変換ユニットの構造化によって達成される。その際、変換ユニットも半導体積層構造も、ウェハ平面上に製造可能である。
変換ユニット内でフォトルミネッセンスを介して異なる色を生成することにより、単色発光の一次光源をマイクロLEDの形態で使用することが可能である。その際、例えば電気的なコンタクトおよびパッシベーション層の構成も、他の策に対して比較的単純且つ効率的である。変換ユニットのためにエピタキシャル成長された半導体層を使用することは、種々の波長で発光する複数の層を含む層堆積物の製造を可能にする。さらに、変換ユニットのためのそのような半導体層を用いて、殊に青色光について高い吸収度に調節して、一次光の局所的な完全変換を達成できる。さらに、それぞれのフォトルミネッセンス光のスペクトル的に狭い帯域でのスペクトルが達成可能であり、そのことは、例えばディスプレイ用途の際に大きな色域の範囲を利用可能にする。半導体積層構造上での特定の位置に、特に好ましくは単独の変換ユニットだけが存在しているので、不所望の吸収損失を回避することができる。変換ユニットの半導体材料領域の間の隙間を満たすために平坦化工程を使用することにより、機械的な安定化が可能になる。さらに、変換ユニットを、直接接合を介して一次光源上に施与できる。
少なくとも1つの実施態様によれば、半導体積層構造の画素への構造化に際し、半導体積層構造の残っている領域の位置は互いに相対的に変更されない。換言すれば、個々の画素のための領域は、例えば後の平坦化方法によって初めて並べられるのではなく、画素は、後の並べ替えまたは配置替えを行うことなく半導体積層構造から直接的に製造される。好ましくは、これは変換ユニットの構造化についても該当する。即ち、変換ユニットの半導体材料の残っている部分領域は、その場所および位置に関して、構造化後または構造化の際に互いに相対的に変更されない。
少なくとも1つの実施態様によれば、半導体積層構造上に、複数の変換ユニットが施与される。好ましくは、正確に2つの変換ユニットが取り付けられる。その際、第1の変換ユニットは、青色光を緑色光へと変換するために役立ち、且つ第2の変換ユニットは青色光を赤色光に変換するために役立つ。一次光源が紫外線を発し且つ青色光は発しないかまたはほとんど発しない場合、好ましくは、青色光を生成するための第3の変換ユニットが存在する。
少なくとも1つの実施態様によれば、変換ユニットの半導体層は、共通の成長基板上に重なり合って成長される。換言すれば、変換ユニットは、共通の、連続して成長する半導体積層構造であってよい。
少なくとも1つの実施態様によれば、単数または複数の変換ユニットは、共通の成長基板上でさらに構造化される。その構造化は、例えばフォトリソグラフィーまたはエッチングにより行われる。好ましくは、変換ユニットは時間的に順次構造化される。
前記方法の少なくとも1つの実施態様によれば、変換ユニットの1つだけが、共通の成長基板上で構造化される。この変換ユニットの構造化後、変換ユニットと共通の成長基板との結合物が半導体積層構造に、好ましくはウェハ接合により固定される。引き続き、成長基板の取り外しが、例えばレーザー処理、エッチングおよび/または機械的な方法、例えば研削により行われる。最後に、少なくとも1つのさらなる変換ユニットが構造化され、その際、この構造化は一次光源の半導体積層構造において行われる。
少なくとも1つの実施態様によれば、複数の変換ユニットが一次光源の半導体積層構造上に施与される。その際、各々の変換ユニットは固有の成長基板上で成長される。従って、それらの変換ユニットは、各々、別々に製造された固有の半導体層の順を示す。
少なくとも1つの実施態様によれば、変換ユニットの構造化は、各々所属する成長基板上で行われる。それによって、半導体積層構造直上での変換ユニットの構造化を回避できる。
少なくとも1つの実施態様によれば、相応の変換ユニットの構造化後、1つ以上の平坦化層が施与される。平坦化層は、光透過性材料から構成され、且つ好ましくは無機材料から、例えば酸化物、例えば酸化ケイ素または酸化アルミニウム、または窒化物、例えば窒化ケイ素または窒化アルミニウムからなる。
少なくとも1つの実施態様によれば、平坦化層により、半導体材料の構造化からもたらされる変換ユニットの個々の島状領域が機械的に固く互いに結合される。その際、平坦化層のための材料は、変換ユニットの半導体材料の直上に存在できる。代替的に、平坦化層の材料と、変換ユニットの半導体材料との間に、コーティング、殊に光学的な機能を付与するコーティング、例えば光分離またはミラーが存在できる。
少なくとも1つの実施態様によれば、平坦化層は、該当の変換ユニットの所属する成長基板とは反対の側を部分的または完全に覆う。その際、平坦化層は、この側を永続的に、または特定の製造段階の間、一時的にのみ覆うことができる。
少なくとも1つの実施態様によれば、変換ユニットは、各々、別々の成長基板上に成長される。続いて、変換ユニットは、成長基板から取り外す前に、直接的な結合によって、殊に中間層を用いるかまたは用いないで、互いに固定される。これによって、変換ユニットから積層構造が製造される。
少なくとも1つの実施態様によれば、変換ユニットから積層構造が構造化され、その際、殊に1つだけの変換ユニットが構造化される。続いて、この積層構造を、一次光源の半導体積層構造に固定する。この後、残っている成長基板を除去できる。その後、前もってまだ構造化されていない変換ユニットを構造化できる。
少なくとも1つの実施態様によれば、変換ユニットが重ね合わされて、または変換ユニットが半導体積層構造に、ウェハ接合を用いて固定される。これは、中間層を用いないウェハ接合、殊にいわゆる直接接合または陽極接合であってよい。代替的に、殊に酸化物または窒化物の中間層を使用でき、そのウェハ接合は、例えば共晶接合、ガラス接合または接着接合であってよい。
少なくとも1つの実施態様によれば、支持体と、変換ユニットの支持体とは反対の光出射側との間の光路は、有機材料不含である。換言すれば、光は半導体素子内で無機材料だけを通過する。これによって、長寿命を達成でき、殊に青色光の高い出力密度を得ることができる。
少なくとも1つの実施態様によれば、いくつかの画素は変換ユニットに割り当てられていない。これらの画素からは、波長の変換が行われずに一次光が発せられる。さらに、残りの画素に、正確に1つの変換ユニットが各々割り当てられる。従って、画素のところで重なり合って積まれた変換ユニットは存在しない。例えば、一次光を発し、波長の変換を行わずに、青色光を発する画素が存在する。さらに、一次光を発し、波長の変換を行わずに、緑色光を発する画素が存在し得る。この場合、例えば、青色光および緑色光が電気的に励起された層堆積物を介して生成され、且つ赤色光が光学的に励起された半導体層を介して生成されることができる。
少なくとも1つの実施態様によれば、複数の、殊に正確に3つの異なる色を発する画素が表示領域にまとめられる。そのような表示領域はカラーピクセルとも称される。その表示領域は、異なる色の光を調節して発することができる。表示領域内の画素のこの配置により、半導体素子を用いて、画像または映像、または可変の光のパターンを表示することができる。
少なくとも1つの実施態様によれば、隣接する画素および/または隣接する表示領域は、隔壁を用いて互いに光分離されている。隔壁は、1つ以上の光不透過性材料から構成され得る。隔壁は、生成された光について吸収性または反射性であることができる。
少なくとも1つの実施態様によれば、隔壁は変換ユニット全体に広がっている。その際、隔壁は、半導体積層構造と面一で終端しているか、または半導体積層構造を部分的または完全に貫いていてよい。隔壁が半導体積層構造内へ突き出ている場合、その隔壁は例えば電気的に絶縁性の材料から構成されるか、または半導体積層構造に対して電気的に絶縁して設計される。代替的に、例えば、半導体積層構造のn型伝導性の側が、隔壁を介して電気的にコンタクトされていることができ、それによって隔壁を通じて画素にわたる共通の電気的コンタクトが実現され得る。
少なくとも1つの実施態様によれば、半導体積層構造は、全ての画素にわたって一貫し且つ連続して、且つ好ましくは隙間なく広がっている。代替的に、半導体積層構造は、隣接する画素および/または表示領域の間の領域では完全に除去されて、画素または表示領域が、半導体積層構造の島によって実現されている。
少なくとも1つの実施態様によれば、変換ユニットの半導体積層構造に向いた側に、少なくとも1つのミラー層が施与されている。その単数または複数のミラー層は、割り当てられる変換ユニット内で生成される二次光について不透過性または十分に不透過性である。好ましくは、ミラー層は、この二次光を反射するように備えられている。殊に、ミラー層は一次光については透過性であり、例えばダイクロイックミラーによって実現されている。
少なくとも1つの実施態様によれば、変換ユニットの支持体とは反対の側に、少なくとも1つのフィルタ層が存在する。フィルタ層は、一次光に対して不透過性であり、且つ二次光に対して透過性である。その際、フィルタ層は一次光について吸収または反射して作用できる。選択的に、フィルタ層を二次光についての反射防止層として構成できる。
少なくとも1つの実施態様によれば、フィルタ層および/またはミラー層は、所属する変換ユニットを完全に覆う。代替的に、所属する変換ユニットは、フィルタ層および/またはミラー層で部分的にだけ覆われている。
少なくとも1つの実施態様によれば、変換ユニットの少なくとも1つ、または全ての変換ユニットおよび/または半導体積層構造は、少なくとも1μmまたは2μm、および/または最大15μmまたは10μmまたは6μmの厚さを有する。換言すれば、変換ユニットおよび半導体積層構造は薄い。
少なくとも1つの実施態様によれば、画素は平面視で少なくとも2μmまたは3μmまたは10μmの平均直径を有する。代替的または追加的に、前記平均粒直径は、最大300μmまたは200μmまたは80μmである。殊に、それらの値は、平均直径についてのみでなく、画素が平面視で正方形または長方形に成形されている場合には画素の平均辺長についても該当する。
少なくとも1つの実施態様によれば、隣接する画素間の間隔は、少なくとも0.3μmまたは0.5μmまたは1μm、および/または最大10μmまたは6μmまたは3μmである。画素間の間隔は、好ましくは画素の平均直径の最大25%または10%または3%である。
少なくとも1つの実施態様によれば、完成した半導体素子は少なくとも10または100または1000個の画素を有する。代替的または追加的に、前記画素数は、最大で108または107または106または105である。同じことが表示領域の数について該当し得る。
さらにまた、オプトエレクトロニクス半導体素子が記載される。前記半導体素子は、好ましくは1つ以上の上記の実施態様に関連して記載された方法で製造される。従って、前記方法についての特徴は、前記半導体素子についても開示され、その逆もまた然りである。
少なくとも1つの実施態様において、オプトエレクトロニクス半導体素子は、支持体と、その上に取り付けられた一次光を生成するための半導体積層構造とを含む、一次光源を有する。さらには、前記半導体素子は、少なくとも1つの半導体材料製の少なくとも1つの変換ユニットを有し、前記変換ユニットは、一次光を、フォトルミネッセンスを介して少なくとも1つの二次光に変換するように備えられている。半導体積層構造および変換ユニットは、互いに別々に製造され、且つ連続して成長するわけではない。半導体積層構造は、平面視で、電気的に互いに独立して駆動可能な複数の画素に構造化されている。前記支持体は、画素を駆動するための複数の駆動ユニットを有し、それは好ましくは画素に対して1:1で割り当てられて存在する。いくつかの画素は変換ユニットに割り当てられていないため、これらの画素は一次光を発し、その際、残りの画素に、正確に1つの変換ユニットが各々割り当てられている。
複数の異なる色を発する画素は、色に関して調節可能な光を発するように備えられている表示領域にまとめられている。さらに、支持体と、変換ユニットの支持体とは反対の光出射側との間の光路は、有機材料不含である。
本願内に記載される方法および本願内に記載される半導体素子を、図面と関連付けて、実施例を用いて以下でより詳細に説明する。個々の図面において同じ符号は同じ要素を示す。しかしながらその際、寸法通りに示されるわけではなく、むしろよりよい理解のために個々の要素は強調して示されている。
本願内に記載されるオプトエレクトロニクス半導体素子を製造するための本願内に記載される方法の実施例の工程段階の模式的な断面図である。 本願内に記載されるオプトエレクトロニクス半導体素子を製造するための本願内に記載される方法の実施例の工程段階の模式的な断面図である。 本願内に記載されるオプトエレクトロニクス半導体素子を製造するための本願内に記載される方法の実施例の工程段階の模式的な断面図である。 本願内に記載されるオプトエレクトロニクス半導体素子の実施例の模式的な断面図である。 本願内に記載されるオプトエレクトロニクス半導体素子の実施例の模式的な断面図である。 本願内に記載されるオプトエレクトロニクス半導体素子を製造するための本願内に記載される方法の実施例の工程段階の模式的な断面図である。 本願内に記載されるオプトエレクトロニクス半導体素子の実施例の模式的な断面図である。
図1に、オプトエレクトロニクス半導体素子1の製造方法を模式的に示す。図1Aによれば、成長基板5を準備する。成長基板5は、例えばGaAs基板である。成長基板5の上に、2つの変換ユニット3、4のための2つの半導体材料31、41を成長させる。その際、まず、赤色光を生成するための第2の半導体材料41を成長させ、その上に緑色光を生成するための第1の半導体材料31を成長させる。
両方の半導体材料31、41は、例えばInGaAlPに基づく。赤色光を生成するための第2の半導体材料41は、好ましくはInGaAlPに基づく。InGaAlPの代替的に、第1の半導体材料31は、InGaNに基づいてもよく、例えばサファイヤ基板上に成長される。そのような光透過性のサファイヤ基板は、図1には描かれていないが、半導体材料31に取り付けられたままであることがある。半導体材料31、41は、各々複数の層から構成され、且つ好ましくは、フォトルミネッセンスを介して緑色または赤色の二次光を生成可能な多重量子井戸構造を有する。
多重量子井戸構造は、例えば10以上の量子井戸構造を有することができる。第1の半導体材料31内の多重量子井戸構造は、例えば20以上の量子井戸構造を有することができる。さらに、第1の半導体材料31内の多重量子井戸構造は、例えば100以下の量子井戸構造を有することができる。第2の半導体材料41内の多重量子井戸構造は、例えば20以上の量子井戸構造を有することができる。さらに、第2の半導体材料41内の多重量子井戸構造は、例えば100以下の量子井戸構造を有することができる。1つの実施態様によれば、第1および/または第2の半導体材料内の量子井戸構造の数は、20~50の量子井戸構造である。第1の半導体材料31内の量子井戸構造の数と第2の半導体材料41内の量子井戸構造の数とは、異なり得る。さらに、第1および第2の半導体材料31、41内の量子井戸構造の数は、一次光源2の半導体積層構造22内の量子井戸構造の数より大きくてよい。
図1Bの工程段階において、第1の半導体材料31が構造化されることが示されている。その際、殊にエッチングによって、第1の半導体材料31がところどころで完全に除去されるので、場所により第2の半導体材料41が露出される。この構造化では、第2の半導体材料41はその他には影響を及ぼされないままである。
第1の半導体材料31の構造化を、例えば湿式化学的または乾式化学的なエッチングによって行う。その際、第1の半導体材料31の個々の残っている島状領域は、半導体素子1の画素24の大きさに相応する。それらの島状領域は、例えば少なくとも3μmおよび/または最大200μmの辺長を有する。平面視で、それらの領域は例えば正方形、長方形、円形または六角形である。それらの領域は、長方形のパターンにおいて直交的(kartesisch)または六角形に配置され得る。第2の半導体材料41についても、全ての他の実施例についても相応して該当する。
図C1の工程段階において、平坦化層73が面状に堆積される。平坦化層73は、好ましくは電気絶縁性の誘電体材料から、例えば二酸化ケイ素から製造されている。平坦化層73によって第1の半導体材料31の島状に残っている領域間の隙間が充填されて、全体的に変わらず一定の厚さを有する層が製造される。さらに、平坦化層73によって、第1の半導体材料31の島状領域が互いに固く結合される。平坦化層73は第1の半導体材料31と共に、第1の変換ユニット3を形成する。
図C1によれば、平坦化層73は第1の半導体材料31と同じ厚さを有するので、第1の半導体材料31と平坦化層73とは、成長基板5から離れる方向に互いに面一で終端している。これに対し、図C2では、平坦化層73の厚さが第1の半導体材料31の厚さよりも大きいことが示されている。成長基板5とは反対の側で、第1の半導体材料31は完全に平坦化層73で覆われている。平坦化層73は第1の半導体材料31と共に、ここでもまた、変わらず一定の厚さを有する。この厚さは例えば、少なくとも5μmおよび/または最大12μmであり、平坦化層73は、第1の半導体材料31を好ましくは最大5μmまたは2μmまたは1μmだけ超えている。これは、好ましくは全ての他の実施例にも該当する。
図C1またはC2に示されるような平坦化層73に関するバリエーションは、他の全ての実施例においても相応して存在し得る。記載を簡単にするために、以下ではそれらのバリエーションの1つについてのみ示す。
図1Dにおいて、図C1からの、または代替的に図C2からの結合物を、一次光源2に取り付けることが示されている。この取り付けは好ましくは直接接合によって行われる。その際、図C1からの結合物を、一次光源2の半導体積層構造22と、図1Dに示すように直接的に接合する。代替的に、図示されていない中間層、例えば二酸化ケイ素製の中間層を、一次光源2と図C1からの結合物との間の付着を媒介するために施与することができる。代替的に、付着の媒介のために、図C2からの平坦化層73を考慮することができる。
一次光源2はさらに、支持体21も有する。支持体21内に、複数の駆動ユニット23が存在する。支持体21は好ましくはシリコンに基づき、駆動ユニット23はCMOS技術で支持体21内に製造されている。半導体積層構造22はAlInGaNに基づき、且つ青色光を生成するように備えられている。その際、半導体積層構造22は複数の画素24に分割されている。画素24の各々が好ましくは正確に1つの駆動ユニット23に割り当てられ、その逆もまた然りである。
隣接する画素24の間に、場合により分離領域26がある。分離領域26を介して、個々の画素24を互いに電気的に絶縁および/または光分離できる。半導体積層構造22は、分離領域26で、例えば充填されていないかまたは充填されたトレンチによって部分的にのみ中断されつつも、連続している層として支持体21全体にわたって広がって実現されている。平面視で、画素24は例えば長方形、正方形、円形または六角形に構成されている。
図1Eの工程段階では、図1Dから成長基板5が除去される。成長基板5の取り外しは、例えば研削、研磨、ウェットエッチングまたはドライエッチングによって、レーザーリフトオフ(Laserabhebe)法、またはそれらの組み合わせによって行われる。
続いて、図1Fを見ると、第2の半導体材料41が、先述の第1の半導体材料31と同じように構造化され、ここで、その構造化は半導体積層構造22の上で実施される。半導体積層構造22は、この構造化によって影響されない。同様に、さらなる平坦化層73の施与を行う。さらなる平坦化層73は第2の半導体材料41と共に、第2の変換ユニット4を形成する。
両方の半導体材料31、41の島状に残っている領域は、画素24のための半導体積層構造22の領域と同じ大きさを有する。例として、例えばRGBユニットの場合は画素24の1/3、または例えばRGGBユニットの場合は画素24の1/4が、変換ユニット3、4を有さないので、これらの画素24は直接的に一次光B、好ましくは青色光を発する。残りの画素24は、変換ユニット3、4の正確に1つだけに割り当てられている。変換ユニット3、4を介して第1の二次光Gおよび第2の二次光Rが生成され、ここで、それは好ましくは緑色光および赤色光である。一次光Bは、変換ユニット3、4で完全またはほぼ完全に吸収される。
3つの異なる色を発する画素24は、表示領域6(ピクセルとも称する)にまとめられる。ピクセルは、一次光Bから、および二次光G、Rから構成される、異なる色の光を調節して発するように備えられる。
図1において、個々の表示領域6は赤色光、緑色光および青色光について各々正確に1つの領域を有し、つまり、RGBユニットを形成する。同様に、緑色光のための2つの領域が存在して、4つの画素26でRGGBユニットを形成してもよいし、黄色光のための追加的なユニットがRGBYユニットを形成してもよい。さらに、追加的に、白色光を生成するための蛍光体を有するユニットが存在して、RGBWユニットをもたらすことができる。白色光または黄色光の生成は、図示されない第3の変換ユニットで行われ、前記第3の変換ユニットは第1および第2の変換ユニット3、4上に積まれて配置されている。表示領域6は、好ましくは各々正確に3つまたは4つの画素26を有する。同様に、一次光源2として、赤色、青色および緑色用の3つの蛍光体、および場合により黄色または白色用の蛍光体を備えた紫外光を発する半導体積層構造が存在でき、ここで、個々の蛍光体領域は好ましくは互いに独立して励起可能である。
変換ユニット3、4は半導体積層構造22上で重複しないので、変換ユニット3、4を任意の順で施与できる。
図1Fの平坦化層73の他に、図示されないさらなる、殊に透明の薄層を、追加的または代替的なパッシベーションおよび/または封止として使用してもよい。平坦化層73、任意の中間層並びにパッシベーションおよび/または封止を、二酸化ケイ素の他に、窒化ケイ素、酸化アルミニウム、窒化タンタル、Zn、Sn、Ta、Ga、Ni、Zr、Hf、Tiまたは希土類金属の透明酸化物または窒化物からも製造できる。その際、両方の平坦化層73は同じ材料から、または互いに異なる材料から製造できる。
半導体積層構造22の画素24と、構造化された変換ユニット3、4との間の煩雑なアライメントを回避するために、特定のアクティブに稼働する画素24の半導体積層構造22からの一次光の発光を利用して、フォトレジストを局所的に硬化または溶解させることができる。これは、例えば、半導体積層構造22の直上での変換ユニット3、4の構造化の際に行われる(例えば図1F参照)。
光取出しの改善のために、変換ユニット3、4または半導体積層構造22は、支持体21と反対の側で、各々粗面化部を有し得る。場合により、このために追加的な保護層をかかる粗面化部に施与でき、それを任意に平坦化してよい。さらに、選択的に、平坦化層73、または支持体21から離れて存在する少なくとも1つの平坦化層73も、粗面化部を備えることができる。
図2の方法の場合、図2Aに示されるように、半導体材料31、41を2つの異なる成長基板5の上で成長させる。続いて、図2Bに示されるように、半導体材料31、41を互いに接合し、成長基板5の1つを除去する。
さらなる工程段階を、図1A~1Fと類似して行うことができる。
図3に示されるような方法の場合、半導体材料31、41をそれぞれ別途の成長基板5の上で成長させ、且つ成長基板5の上で構造化する(図3A参照)。これに続き、平坦化層73の施与を行う(図3B参照)。
続いて、両方の変換ユニット3、4をまず一緒に結合して、引き続き半導体積層構造22に取り付けるか、または変換ユニット3、4を順次、半導体積層構造22に連続して取り付ける(図3C参照)。
図4に示されるような半導体素子1の実施例の場合、隣接する画素24の間に光不透過性の隔壁25a、25bが存在する。これらの隔壁25a、25bにより、画素24の間、または代替的に隣接する表示領域6の間のみで、光分離を達成でき、光学的なクロストークが低減または防止される。従って、飽和色を表示でき、且つより大きな色域の範囲を達成できる。
隔壁25a、25bを、変換ユニット3、4の構造化と共に、例えば、所属する平坦化層73を製造する前に、半導体材料31、32のエッチングされた側面を金属または誘電体でミラー化することにより、製造できる。同様に、隔壁25a、25bを、平坦化層73の製造後に、例えばトレンチをエッチングし、引き続き反射性または吸収性の材料で充填することにより製造できる。
隔壁25aは、変換ユニット3、4上に限定されて残っていてもよい。隔壁25aは、半導体積層構造22まで達するに過ぎず、半導体積層構造22の中には達しない。これに対し、変換ユニット3、4の構造化後に引き続き製造される隔壁25bは、半導体積層構造22の中まで達し、その半導体積層構造22を、場合により存在する分離領域26と共に場合により完全に貫く。
隔壁25a、25bは例えば、金属から製造されている。隔壁25bが導電性材料製である場合、その隔壁25bは特に好ましくは、電気的な短絡を避けるために、画素24の間の図示されない金属被覆部までは達しない。代替的に、隔壁25a、25bを介して、半導体積層構造22の、支持体21とは反対の側での電気的コンタクトが達成されてもよい。隔壁25a、25bはさらに、金属スペーサー、またはフォト技術によって製造される光学的な分離であってよい。
個々の画素24を、p型側、つまり殊に支持体21に向いた側で構造化することができる。殊に支持体21に向いた側でのn型コンタクトのために、半導体積層構造22を、隣接する画素24の間で部分的に除去できる。その際、画素24を互いにより良好に光分離するために、n型側から、殊に変換ユニット3、4を施与する前に、n型伝導性のGaNをこのn型コンタクトまで除去できる。同様に、まず全ての変換ユニット3、4を施与し、構造化し、そして平坦化し、その後に初めて、個々の画素24の間でトレンチまたは凹部を、殊にリソグラフィーによって構造化することができる。これらの反射性または吸収性材料で満たされたトレンチまたは凹部は、n型GaN内に突き出していてよい。
そのような隔壁25a、25bは、全ての他の実施例においても存在し得る。好ましくは、半導体素子1内で、図4の左半分の隔壁25aだけ、または右半分の隔壁25bだけが一貫して存在する。
図5の実施例の場合、追加的にミラー層71および/またはフィルタ層72が存在する。ミラー層71、例えばダイクロイックミラーおよび/または誘電体ミラーは、所属する変換ユニット3、4の一次光源2に向いた側で各々存在する。殊に、ミラー層71は、半導体材料31、41に直接的に取り付けられている。ミラー層71によって、一次光から生成された二次光が、半導体積層構造22に戻らないことが達成される。図5に示される他に、ミラー層71を、第1または第2の半導体材料31、41に製造するのではなく、半導体積層構造22に直接的に一貫して製造することができる。
ミラー層71に対して代替的または追加的に、フィルタ層72が存在する。フィルタ層72により、変換されていない、殊に青色の一次光が個々の画素24から出てくることが防がれる。フィルタ層72は、複数の画素24にわたって一貫して施与されてもよいし、個々の画素24上に限定されていてもよい。
図6に、隔壁25aの製造方法を示す。図6Aによれば、構造化された半導体材料31上に、原材料層27が一貫して且つ一定の厚さに合わせて施与される。例えば、原材料層27は金属層である。原材料層27は例えば、化学気相堆積、物理気相堆積、原子層堆積またはスパッタによって施与される。
続いて、図6Bに示すように、異方性エッチング、例えばドライエッチングを行い、原材料層27を半導体材料31の側面だけに残すことにより、隔壁25aを形成する。
図6の工程段階は、例えば図1Bまたは3Aのまたは1Fの工程段階で追加的に行うことができる。
図7に関し、第1の一次光B1を発し、波長の変換を行わない画素24が存在する、さらなる実施例が記載される。さらに、第2の一次光G2を発し、波長の変換を行わない画素24が存在する。第1の一次光B1は青色光であり、第2の一次光G2は緑色光である。その際、青色光および緑色光は電気的な励起により生成される。二次光R1、例えば赤色光を発する画素24がさらに存在する。赤色光は第2の変換ユニット4によって生成される。
このために、半導体積層構造22は、第2の一次光G2を生成するための第1の半導体積層構造22aと、第1の一次光B1を生成するための第2の半導体積層構造22bとを有する。半導体積層構造22内で支持体21から離れる方向での層の順は例えば以下のとおりである: p型ドープ層、例えばp型GaNと、緑色光を生成するための活性層と、n型ドープ層、例えばn型GaNとを有する第1の半導体積層構造22a、トンネルコンタクト、p型ドープ層、例えばp型GaNと、青色光を生成するための活性層と、n型ドープ層、例えばn型GaNとを有する第2の半導体積層構造22b。
青色の画素24については、第1の半導体積層構造22aのp型ドープ層および緑色光を生成するための活性層が除かれる。n型コンタクトは、第2の半導体積層構造22bの上方のn型ドープ層に接続している。
緑色の画素24については、n型コンタクトが、第1の半導体積層構造22aの下方のn型ドープ層に接続している。そのn型コンタクト(図示せず)は側方から引き出される。
赤色の画素24については、第1の半導体積層構造22aのp型ドープ層および緑色光を生成するための活性層が除かれることがある。n型コンタクトは、第2の半導体積層構造22bの上方のn型ドープ層に接続している。代替的に、p型ドープ層および緑色光を生成するための活性層を存置し、変換ユニット4の励起のために利用してもよい。この場合、n型コンタクトは、第1の半導体積層構造22aの下方のn型ドープ層に接続している。
本願内で記載される発明は、実施例を用いた記載に限定されない。むしろ、本発明は、各々新規の特徴並びに特徴の各々の組み合わせ、殊に本願内で、特許請求の範囲に含まれる特徴の組み合わせを、この特徴またはこの組み合わせがそれ自体明示的に特許請求の範囲および実施例内に記載されていない場合でも含む。
独国特許出願第102016220915.9号の優先権を請求し、これは参照をもって本願内に含まれるものとする。
1 オプトエレクトロニクス半導体素子
2 一次光源
21 支持体
22 半導体積層構造
22a 第1の半導体積層構造
22b 第2の半導体積層構造
23 駆動ユニット
24 画素
25 光不透過性隔壁
26 分離領域
27 原材料層
3 第1の変換ユニット
31 半導体材料
4 第2の変換ユニット
40 光出射側
41 半導体材料
5 成長基板
6 表示領域(ピクセル)
71 ミラー層
72 フィルタ層
73 平坦化層
B 一次光
B1 第1の一次光
G 第1の二次光
G2 第2の一次光
R 第2の二次光
R1 二次光

Claims (20)

  1. オプトエレクトロニクス半導体素子(1)の製造方法であって、以下の段階:
    ・ 支持体(21)と、その上に取り付けられた一次光(B)を生成するための半導体積層構造(22)とを有する、一次光源(2)を準備する段階、ここで、前記半導体積層構造(22)は、平面視で、複数の電気的に互いに独立して駆動可能な画素(24)に構造化されており、且つ前記支持体(21)は画素(24)を駆動するための複数の駆動ユニット(23)を有する、
    ・ 一次光(B)を2つの異なる色の二次光(G、R)へと変換するように備えられる2つの異なる色の変換ユニット(3、4)を準備する段階、ここで、前記変換ユニット(3、4)は、少なくとも1つの半導体材料(31、41)から連続して成長される、
    ・ 前記変換ユニット(3、4)を構造化する段階、ここで、前記半導体材料(31、41)の部分領域が画素(24)に相応して除去される、および
    ・ 前記変換ユニット(3、4)を前記半導体積層構造(22)上に施与し、残っている半導体材料(31、41)を画素(24)の一部に一義的に割り当てる段階
    を有し、少なくとも2つの変換ユニット(3、4)を重ね合わせて共通の成長基板(5)上に成長させ、2つの異なる色の前記変換ユニット(3、4)を、それぞれ平行かつ異なった平面で配置する構造化する、前記方法。
  2. 前記半導体積層構造(22)の画素への構造化の際も、前記半導体材料(31、41)の構造化の際も、前記半導体積層構造(22)の、または前記半導体材料(31、41)の残っている領域の位置が、互いに相対的に変化されず、前記半導体積層構造(22)はAlInGaNに基づき、前記半導体材料(31、41)はAlInGaN、AlInGaPまたはAlInGaAsに基づき、且つ前記支持体(21)はSiまたはGeに基づく、請求項1に記載の方法。
  3. 変換ユニット(3)の1つだけを前記共通の成長基板(5)上で構造化し、この変換ユニット(3)の構造化後に、前記半導体積層構造(22)に固定し、その後に成長基板(5)を取り外し、その後に初めて、少なくとも1つのさらなる変換ユニット(3)を構造化する、請求項1または2に記載の方法。
  4. 複数の前記変換ユニット(3、4)を、各々固有の成長基板(5)上で成長させる、請求項1または2に記載の方法。
  5. 前記変換ユニット(3、4)を、各々所属する成長基板(5)の上で構造化し、その構造化後にそれぞれ、光透過性材料製の平坦化層(73)を施与し、且つ前記平坦化層(73)は、前記変換ユニット(3、4)を、所属する成長基板(5)とは反対の側を少なくとも一時的に完全に覆う、請求項1から4までのいずれか1項に記載の方法。
  6. 前記成長基板(5)の取り外し前に、前記変換ユニット(3、4)を互いに固定し、続いて前記変換ユニット(3)の1つを構造化し、その後に前記半導体積層構造(22)への固定を行い、続いて残っている成長基板(5)の取り外しを実施し、その後に初めて、少なくとも1つのさらなる変換ユニット(3)を構造化する、請求項4に記載の方法。
  7. 少なくとも1つの前記変換ユニット(3、4)を、ウェハ接合によって前記半導体積層構造(22)に取り付け、前記支持体(21)と、前記変換ユニット(3、4)の前記支持体(21)とは反対の光出射側(40)との間の光路が有機材料不含である、請求項1から6までのいずれか1項に記載の方法。
  8. 前記画素(24)のいくつかには、変換ユニット(3)が割り当てられず、これらの画素は一次光(B)を発し、残りの画素(24)には、正確に1つの変換ユニット(3、4)が各々割り当てられ、重なり合って積まれる変換ユニット(3)は存在せず、且つ3つの異なる色を発する画素(24)が表示領域(6)にまとめられ、前記表示領域(6)が異なる色の光を調節して発することができる、請求項1から7までのいずれか1項に記載の方法。
  9. 隣接する画素(24)は光不透過性の隔壁(25)で互いに光分離されており、前記隔壁(25)は少なくとも1つの変換ユニット(3、4)を完全に貫いており、且つ前記半導体積層構造(22)を少なくとも部分的に貫いている、請求項1から8までのいずれか1項に記載の方法。
  10. 前記半導体積層構造(22)が一貫し且つ連続して、全ての画素(24)の上に広がっている、請求項1から9までのいずれか1項に記載の方法。
  11. 前記変換ユニット(3、4)の前記半導体積層構造(22)に向いた側に、少なくとも1つのミラー層(71)を施与し、且つ前記ミラー層(71)は、割り当てられた変換ユニット(3、4)内で生成される二次光(G、R)に対して不透過性であり且つ一次光(B)に対して透過性である、請求項1から10までのいずれか1項に記載の方法。
  12. 前記変換ユニット(3、4)の前記支持体(21)とは反対の側に、少なくとも1つのフィルタ層(72)を施与し、且つ前記フィルタ層(72)は一次光(B)に対して不透過性であり、前記フィルタ層(72)は変換ユニット(3、4)を完全に覆っている、請求項1から11までのいずれか1項に記載の方法。
  13. 前記変換ユニット(3、4)または変換ユニット(3、4)の各々および/または前記半導体積層構造(22)が、境界値を含む1μm~10μmの厚さを有し、前記画素(24)が、平面視で、境界値を含む3μm~200μmの平均直径を有し、隣接する画素(24)間の距離は、境界値を含む0.3μm~6μmであり、且つ完成した半導体素子(1)は、境界値を含む100~107個の画素(24)を包含する、請求項1から12までのいずれか1項に記載の方法。
  14. 前記隔壁(25)が、電気的に絶縁性の材料から構成されるか、または前記半導体積層構造(22)に対して電気的に絶縁している、請求項9に記載の方法。
  15. 前記半導体積層構造(22)のn型伝導性の側が、隔壁(25)を介して電気的にコンタクトされている、請求項9に記載の方法。
  16. 前記変換ユニットの少なくとも1つ、または全ての前記変換ユニットが、少なくとも1μmの厚さおよび最大6μmの厚さを有する、請求項1から15までのいずれか1項に記載の方法。
  17. 前記変換ユニット(3、4)または前記半導体積層構造(22)が、支持体(21)と反対の側で、粗面化部を有する、請求項1から16までのいずれか1項に記載の方法。
  18. 少なくとも2つの前記変換ユニット(3、4)を重ね合わせてエピタキシャル成長させる、請求項1から17までのいずれか1項に記載の方法。
  19. ・ 支持体(21)と、その上に取り付けられた一次光(B)を生成するための半導体積層構造(22)とを有する一次光源(2)、および
    ・ 少なくとも1つの半導体材料(31、41)製の、前記一次光(B)を2つの異なる色の二次光(G、R)へと変換するように備えられている2つの異なる色の変換ユニット(3、4)
    を有するオプトエレクトロニクス半導体素子(1)であって、
    ・ 前記半導体積層構造(22)および前記変換ユニット(3、4)が互いに別々に製造され、且つ連続して成長されておらず、
    ・ 前記半導体積層構造(22)は平面視で、複数の電気的に互いに独立して駆動可能な画素(24)に構造化されており、
    ・ 前記支持体(21)は、画素(24)を駆動するための複数の駆動ユニット(23)を有し、
    ・ 前記画素(24)のいくつかには変換ユニット(3)が割り当てられておらず、これらの画素は一次光(B)を発し、且つ残りの画素(24)に正確に1つの変換ユニット(3、4)が各々割り当てられており、
    ・ 複数の異なる色を発する画素(24)が、異なる色の光を調節して発するように備えられる表示領域(6)にまとめられており、且つ、
    ・ 前記支持体(21)と、前記変換ユニット(3、4)の支持体(21)とは反対の光出射側(40)との間の光路が有機材料不含であり、
    前記半導体材料(31、41)は、前記半導体積層構造(22)に対し平行に異なった平面で配置されている、前記オプトエレクトロニクス半導体素子(1)。
  20. 前記変換ユニット(3、4)が、第1の半導体材料(31)と第2の半導体材料(41)を有し、前記第1の半導体材料(31)と前記半導体積層構造(22)との距離が、前記第2の半導体材料(41)と前記半導体積層構造(22)との距離とは異なる請求項19に記載のオプトエレクトロニクス半導体素子(1)。
JP2019521459A 2016-10-25 2017-10-25 オプトエレクトロニクス半導体素子の製造方法およびオプトエレクトロニクス半導体素子 Active JP7003124B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102016220915.9 2016-10-25
DE102016220915.9A DE102016220915A1 (de) 2016-10-25 2016-10-25 Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
PCT/EP2017/077326 WO2018077957A1 (de) 2016-10-25 2017-10-25 Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil

Publications (2)

Publication Number Publication Date
JP2019534564A JP2019534564A (ja) 2019-11-28
JP7003124B2 true JP7003124B2 (ja) 2022-01-20

Family

ID=60201552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019521459A Active JP7003124B2 (ja) 2016-10-25 2017-10-25 オプトエレクトロニクス半導体素子の製造方法およびオプトエレクトロニクス半導体素子

Country Status (5)

Country Link
US (3) US11018283B2 (ja)
JP (1) JP7003124B2 (ja)
KR (4) KR102422146B1 (ja)
DE (2) DE102016220915A1 (ja)
WO (1) WO2018077957A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020532138A (ja) * 2017-08-30 2020-11-05 オスラム オーエルイーディー ゲゼルシャフト ミット ベシュレンクテル ハフツングOSRAM OLED GmbH オプトエレクトロニクス半導体デバイスを製造する方法およびオプトエレクトロニクス半導体デバイス

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018101086A1 (de) 2018-01-18 2019-07-18 Osram Opto Semiconductors Gmbh Epitaktisches konversionselement, verfahren zur herstellung eines epitaktischen konversionselements, strahlungsemittierende rgb-einheit und verfahren zur herstellung einer strahlungsemittierenden rgb-einheit
DE102018101089A1 (de) * 2018-01-18 2019-07-18 Osram Opto Semiconductors Gmbh Epitaktisches konversionselement, verfahren zur herstellung eines epitaktischen konversionselements, strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
KR102551354B1 (ko) * 2018-04-20 2023-07-04 삼성전자 주식회사 반도체 발광 소자 및 그 제조 방법
DE102019101417A1 (de) * 2019-01-21 2020-07-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauteils und strahlungsemittierendes Halbleiterbauteil
WO2023099709A1 (en) * 2021-12-03 2023-06-08 Ams-Osram International Gmbh Epitaxially grown converter layer, optoelectronic arrangement and method for producing the same
IL295430A (en) * 2022-08-07 2024-03-01 Ka Dynamic Color Ltd Adaptive look
DE102022122981A1 (de) 2022-09-09 2024-03-14 Ams-Osram International Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102022122980A1 (de) 2022-09-09 2024-03-14 Ams-Osram International Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217454A (ja) 2001-01-19 2002-08-02 Matsushita Electric Ind Co Ltd Ledアレー及びこれを用いたled表示装置
JP2002528890A (ja) 1998-10-21 2002-09-03 サーノフ コーポレイション 発光ダイオードを有する蛍光体を用いての波長変換実行装置
JP2008262993A (ja) 2007-04-10 2008-10-30 Nikon Corp 表示装置
JP2009267164A (ja) 2008-04-25 2009-11-12 Kyocera Corp 発光デバイスおよび発光デバイスの製造方法
JP2010525555A (ja) 2007-03-08 2010-07-22 スリーエム イノベイティブ プロパティズ カンパニー 発光素子のアレイ
US20120037885A1 (en) 2009-04-20 2012-02-16 3M Innovative Properties Company Non-radiatively pumped wavelength converter
JP2012532454A (ja) 2009-06-30 2012-12-13 スリーエム イノベイティブ プロパティズ カンパニー カドミウム非含有の再発光半導体構成体
JP2012514329A5 (ja) 2009-12-10 2013-01-31
JP2015501085A (ja) 2011-12-22 2015-01-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 表示装置および表示装置の製造方法
JP2015528213A (ja) 2012-07-27 2015-09-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 多色led表示装置の製造方法
JP2016502123A (ja) 2012-10-04 2016-01-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2975665B1 (en) * 2003-09-19 2017-02-01 Sony Corporation Display unit
CN102318089A (zh) 2008-12-24 2012-01-11 3M创新有限公司 具有双面波长转换器的光产生装置
US8865493B2 (en) 2008-12-24 2014-10-21 3M Innovative Properties Company Method of making double-sided wavelength converter and light generating device using same
KR101034211B1 (ko) * 2009-04-16 2011-05-12 (재)나노소자특화팹센터 수직형 발광소자
JP2013539229A (ja) 2010-09-29 2013-10-17 コーニンクレッカ フィリップス エヌ ヴェ 波長変換型発光デバイス
WO2012090786A1 (ja) * 2010-12-27 2012-07-05 シャープ株式会社 発光デバイス、表示装置、及び照明装置
JP2012169189A (ja) * 2011-02-15 2012-09-06 Koito Mfg Co Ltd 発光モジュールおよび車両用灯具
TWI467751B (zh) * 2011-12-12 2015-01-01 Sony Corp A solid-state imaging device, a driving method of a solid-state imaging device, and an electronic device
DE102013102667A1 (de) 2013-03-15 2014-10-02 Osram Opto Semiconductors Gmbh Anzeigevorrichtung
DE102013109031B4 (de) 2013-08-21 2021-11-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102014101896A1 (de) 2014-02-14 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil
US9705980B2 (en) 2014-03-05 2017-07-11 Teachers Insurance And Annuity Association Of America Visualization of performance parameters of distributed computer systems
DE102014103620A1 (de) 2014-03-17 2015-09-17 Waldner Laboreinrichtungen Gmbh & Co. Kg Medienversorgungsvorrichtung
DE102014105999A1 (de) 2014-04-29 2015-10-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102014112750A1 (de) 2014-09-04 2016-03-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
WO2017014564A1 (ko) * 2015-07-23 2017-01-26 서울반도체 주식회사 디스플레이 장치 및 그의 제조 방법
WO2018070666A1 (ko) * 2016-10-11 2018-04-19 주식회사 루멘스 Led 디스플레이 모듈 및 그 제조방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002528890A (ja) 1998-10-21 2002-09-03 サーノフ コーポレイション 発光ダイオードを有する蛍光体を用いての波長変換実行装置
JP2002217454A (ja) 2001-01-19 2002-08-02 Matsushita Electric Ind Co Ltd Ledアレー及びこれを用いたled表示装置
JP2010525555A (ja) 2007-03-08 2010-07-22 スリーエム イノベイティブ プロパティズ カンパニー 発光素子のアレイ
JP2008262993A (ja) 2007-04-10 2008-10-30 Nikon Corp 表示装置
JP2009267164A (ja) 2008-04-25 2009-11-12 Kyocera Corp 発光デバイスおよび発光デバイスの製造方法
US20120037885A1 (en) 2009-04-20 2012-02-16 3M Innovative Properties Company Non-radiatively pumped wavelength converter
JP2012532454A (ja) 2009-06-30 2012-12-13 スリーエム イノベイティブ プロパティズ カンパニー カドミウム非含有の再発光半導体構成体
JP2012514329A5 (ja) 2009-12-10 2013-01-31
JP2015501085A (ja) 2011-12-22 2015-01-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 表示装置および表示装置の製造方法
JP2015528213A (ja) 2012-07-27 2015-09-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 多色led表示装置の製造方法
JP2016502123A (ja) 2012-10-04 2016-01-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020532138A (ja) * 2017-08-30 2020-11-05 オスラム オーエルイーディー ゲゼルシャフト ミット ベシュレンクテル ハフツングOSRAM OLED GmbH オプトエレクトロニクス半導体デバイスを製造する方法およびオプトエレクトロニクス半導体デバイス

Also Published As

Publication number Publication date
KR102422146B1 (ko) 2022-07-18
US20210210661A1 (en) 2021-07-08
US11018283B2 (en) 2021-05-25
KR20220104274A (ko) 2022-07-26
DE112017005374A5 (de) 2019-07-11
WO2018077957A1 (de) 2018-05-03
KR102638174B1 (ko) 2024-02-16
DE102016220915A1 (de) 2018-04-26
KR20190047048A (ko) 2019-05-07
US20190312184A1 (en) 2019-10-10
US11557700B2 (en) 2023-01-17
JP2019534564A (ja) 2019-11-28
KR20210014781A (ko) 2021-02-09
US20230120107A1 (en) 2023-04-20
KR20240024361A (ko) 2024-02-23

Similar Documents

Publication Publication Date Title
JP7003124B2 (ja) オプトエレクトロニクス半導体素子の製造方法およびオプトエレクトロニクス半導体素子
JP6653665B2 (ja) 半導体画素、このような画素のマトリクス、このような画素を製造するための半導体構造、およびそれらの製作方法
JP6262745B2 (ja) 発光ダイオードディスプレイの製造方法および発光ダイオードディスプレイ
JP4663513B2 (ja) 白色発光素子及びその製造方法
US8865493B2 (en) Method of making double-sided wavelength converter and light generating device using same
US8350462B2 (en) Light generating device having double-sided wavelength converter
CN112768485A (zh) 发光二极管装置和发光设备
JP2019062220A (ja) 半導体デバイス及び照明装置
JP2010062351A (ja) 積層半導体発光装置及び画像形成装置
JP5264935B2 (ja) オプトエレクトロニクス部品およびその製造方法
KR20190003153A (ko) Led 장치 및 그 제조 방법
JP2019537255A (ja) 少なくとも1つのオプトエレクトロニクス半導体部品の製造方法およびオプトエレクトロニクス半導体部品
KR20110102061A (ko) Led 소자 및 그 제조 방법
US20210384254A1 (en) Full-Color Display Module with Ultra-Wide Color Gamut
JP6961092B2 (ja) 光電子デバイスのための疑似基板及びその製造方法
KR102421288B1 (ko) 광전자 반도체 부품을 제조하기 위한 방법, 및 광전자 반도체 부품
JP2023541385A (ja) Rgb led用の選択的光学フィルタ
CN113809215A (zh) 发光器件及包含器件的像素与显示器和相关制法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200507

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211228

R150 Certificate of patent or registration of utility model

Ref document number: 7003124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150