JP6975689B2 - スイッチング電源装置 - Google Patents

Description

本発明は、フィードバック回路を備えたスイッチング電源装置に関する。

フィードバック回路を備えたスイッチング電源装置としては、例えば、特許文献１に記載のものが知られている。特許文献１に記載のスイッチング電源装置において、フィードバック回路は、二次側の出力電圧の多寡に関するフィードバック信号を一次側の制御回路に出力する。制御回路は、出力電圧が一定になるように一次側のＦＥＴをフィードバック制御する。

特開２０１１−１７６９７７号公報

従来のスイッチング電源装置は、フィードバック制御の応答が遅いため、出力電流が急激に変化した場合、出力電圧が大きく変動（跳ね上がったり、跳ね下がったり）してしまう。その結果、スイッチング電源装置の出力端子に接続される負荷（装置）のＩＣ等の許容電圧範囲を超えてしまい、負荷（装置）が誤動作するおそれがある。

本発明は上記事情に鑑みてなされたものであって、その課題とするところは、出力電圧の変動を抑制可能なスイッチング電源装置を提供することにある。

上記課題を解決するために、本発明に係るスイッチング電源装置は、
トランスと、
前記トランスの一次側にスイッチング電圧を供給するスイッチ手段と、
前記スイッチ手段を制御する制御回路と、
前記トランスの二次側の誘起電圧を直流化して出力電圧を生成する第１出力部と、
前記出力電圧を検出して前記制御回路にフィードバック信号を出力するフィードバック回路と、
を備えるスイッチング電源装置であって、
前記出力電圧よりも電圧値の高い補助電圧を生成する第２出力部と、
前記出力電圧と所定の上限基準電圧および下限基準電圧とを比較する比較回路と、
前記出力電圧が前記上限基準電圧よりも大きい場合に、前記出力電圧を低下させる放電回路と、
前記出力電圧が前記下限基準電圧よりも小さい場合に、前記補助電圧を利用して前記出力電圧を上昇させる充電回路と、を備えることを特徴とする。

この構成では、出力電流が急激に低下して出力電圧が上昇した場合、放電回路が出力電圧を低下させる一方、出力電流が急激に上昇して出力電圧が低下した場合、充電回路が補助電圧を利用して出力電圧を上昇させる。したがって、この構成によれば、急激な出力電流変化に伴う出力電圧の変動を抑制することができる。

上記スイッチング電源装置において、
前記放電回路は、第１トランジスタを含み、
前記第１トランジスタの電流路の一端は前記出力電圧が印加される第１電圧ラインに接続され、前記第１トランジスタの前記電流路の他端はグランドに接続され、
前記比較回路は、前記出力電圧が前記上限基準電圧よりも大きい場合に、前記第１トランジスタをオン状態にするよう構成できる。

上記スイッチング電源装置において、
前記充電回路は、第２トランジスタを含み、
前記第２トランジスタの電流路の一端は前記補助電圧が印加される第２電圧ラインに接続され、前記第２トランジスタの前記電流路の他端は前記第１電圧ラインに接続され、
前記比較回路は、前記出力電圧が前記下限基準電圧よりも小さい場合に、前記第２トランジスタをオン状態にするよう構成できる。

上記スイッチング電源装置において、
前記第１トランジスタは、ＮチャネルＭＯＳＦＥＴからなり、
前記ＮチャネルＭＯＳＦＥＴのドレイン端子は、放電用抵抗を介して前記第１電圧ラインに接続され、
前記第２トランジスタは、ＰチャネルＭＯＳＦＥＴからなり、
前記ＰチャネルＭＯＳＦＥＴのドレイン端子は、充電用抵抗を介して前記第１電圧ラインに接続されるよう構成できる。

上記スイッチング電源装置において、
前記比較回路は、
前記上限基準電圧および前記下限基準電圧を生成するシャントレギュレータおよび分圧抵抗回路と、
前記上限基準電圧と前記出力電圧とを比較する第１コンパレータと、
前記下限基準電圧と前記出力電圧とを比較する第２コンパレータと、を含むよう構成できる。

本発明によれば、出力電圧の変動を抑制可能なスイッチング電源装置を提供することができる。

本発明に係るスイッチング電源装置の一次側回路の回路図である。 本発明に係るスイッチング電源装置の二次側回路の回路図である。

以下、添付図面を参照して、本発明に係るスイッチング電源装置の実施形態について説明する。

［スイッチング電源装置の構成］
図１および図２に、本発明の一実施形態に係るスイッチング電源装置を示す。本実施形態に係るスイッチング電源装置は、トランス１と、トランス１の一次側に設けられた一次側回路と、トランス１の二次側に設けられた二次側回路と、を備える。

一次側回路は、図１に示すように、スイッチ手段２と、スイッチ手段２を制御する制御回路３と、直流電源Ｅに接続される入力端子Ｔ１，Ｔ２と、を含む。さらに、一次側回路は、トランス１の一次側巻線の一端および他端間に接続されたスナバ回路（抵抗Ｒ１、コンデンサＣ１、ダイオードＤ１）と、スイッチ手段２の制御端子に接続された回路（抵抗Ｒ２、抵抗Ｒ３、ダイオードＤ２）と、を含む。

スイッチ手段２は、例えばトランジスタ（本実施形態では、ＮチャネルＭＯＳＦＥＴ）からなる。スイッチ手段２は、制御回路３の制御下でスイッチング動作を行い、直流電源Ｅから供給される直流電圧をスイッチングして、トランス１の一次側にスイッチング電圧を供給する。スイッチ手段２の電流路の一端（ドレイン端子）は、トランス１の一次側巻線の他端に接続され、スイッチ手段２の電流路の他端（ソース端子）は、抵抗Ｒ４を介して入力端子Ｔ２に接続される。

制御回路３は、例えば、マイコンおよび／または専用のＩＣからなる。制御回路３は、出力電圧が一定になるように、フィードバック信号を受けてスイッチ手段２を制御（例えば、ＰＷＭ制御）する。

二次側回路は、図２に示すように、第１出力部（ダイオードＤ３、コンデンサＣ２）と、第２出力部（ダイオードＤ４、コンデンサＣ３）と、フィードバック回路４と、放電回路５と、充電回路６と、比較回路７と、負荷（例えば、ＩＣを備えた装置）が接続される出力端子Ｔ３，Ｔ４と、を含む。

第１出力部は、ダイオードＤ３およびコンデンサＣ２を含み、トランス１の二次側の誘起電圧を直流化して出力電圧Ｖｏを生成する。トランス１の二次側巻線には、二次側巻線の一端と他端との間に少なくとも１つのタップが設けられている。ダイオードＤ３は、アノードが上記タップに接続され、カソードが出力端子Ｔ３に接続される。コンデンサＣ２は、一端がダイオードＤ３のカソードに接続され、他端が出力端子（グランド端子）Ｔ４に接続される。ダイオードＤ３のカソードと出力端子Ｔ３とを接続し、出力電圧Ｖｏが印加される電圧ラインを、第１電圧ラインＬ１とする。

第２出力部は、ダイオードＤ４およびコンデンサＣ３を含み、トランス１の二次側の誘起電圧を直流化して出力電圧Ｖｏよりも電圧値の高い補助電圧Ｖｏ’を生成する。ダイオードＤ４は、アノードがトランス１の二次側巻線の一端に接続され、カソードが充電回路６を介して出力端子Ｔ３に接続される。コンデンサＣ３は、一端がダイオードＤ４のカソードに接続され、他端が出力端子（グランド端子）Ｔ４に接続される。ダイオードＤ４のカソードと抵抗Ｒ９および抵抗Ｒ１０の一端とを接続し、補助電圧Ｖｏ’が印加される電圧ラインを、第２電圧ラインＬ２とする。

フィードバック回路４は、出力端子Ｔ３，Ｔ４間に接続される。フィードバック回路４は、出力電圧Ｖｏを検出して制御回路３にフィードバック信号を出力する。フィードバック回路４は、例えば、シャントレギュレータおよびフォトカプラ等で構成される。

放電回路５は、第１トランジスタＱＡと、放電用抵抗Ｒ５と、抵抗Ｒ６とを含む。第１トランジスタＱＡは、例えば、ＮチャネルＭＯＳＦＥＴからなる。第１トランジスタＱＡの電流路の一端（ドレイン端子Ｄ）は、放電用抵抗Ｒ５を介して第１電圧ラインＬ１に接続される。第１トランジスタＱＡの電流路の他端（ソース端子Ｓ）は、出力端子（グランド端子）Ｔ４に接続される。第１トランジスタＱＡの制御端子（ゲート端子Ｇ）は、抵抗Ｒ６を介して比較回路７に接続される。

充電回路６は、第２トランジスタＱＢと、充電用抵抗Ｒ７と、抵抗Ｒ８とを含む。第２トランジスタＱＢは、例えば、ＰチャネルＭＯＳＦＥＴからなる。第２トランジスタＱＢの電流路の一端（ソース端子Ｓ）は、第２電圧ラインＬ２に接続される。第２トランジスタＱＢの電流路の他端（ドレイン端子Ｄ）は、充電用抵抗Ｒ７を介して第１電圧ラインＬ１に接続される。第２トランジスタＱＢの制御端子（ゲート端子Ｇ）は、抵抗Ｒ８を介して比較回路７および抵抗Ｒ９の他端に接続される。

比較回路７は、シャントレギュレータＩＣ１と、第１コンパレータＩＣ２と、第２コンパレータＩＣ３と、抵抗Ｒ１１〜Ｒ１６とを含む。比較回路７は、出力電圧Ｖｏと所定の上限基準電圧ＶｏＨおよび下限基準電圧ＶｏＬとを比較する。

上限基準電圧ＶｏＨおよび下限基準電圧ＶｏＬは、シャントレギュレータＩＣ１および抵抗Ｒ１１〜Ｒ１５により生成される。シャントレギュレータＩＣ１は、アノード端子、カソード端子およびリファレンス端子を有する。アノード端子は出力端子（グランド端子）Ｔ４に接続され、カソード端子は抵抗Ｒ１０を介して第２電圧ラインＬ２に接続される。アノード端子−カソード端子間には、抵抗Ｒ１１，Ｒ１２を直列接続した第１分圧抵抗回路と、抵抗Ｒ１３〜Ｒ１５を直列接続した第２分圧抵抗回路（本発明の「分圧抵抗回路」に相当）とが接続される。リファレンス端子は、抵抗Ｒ１１，Ｒ１２の分圧点に接続される。なお、抵抗Ｒ１１，Ｒ１２は、ツェナーダイオード等の定電圧生成用の素子に置き換えることができる。

第２分圧抵抗回路では、抵抗Ｒ１３，Ｒ１４の分圧点における電圧が上限基準電圧ＶｏＨに相当し、抵抗Ｒ１４，Ｒ１５の分圧点における電圧が下限基準電圧ＶｏＬに相当する。一例として、出力電圧Ｖｏが５．００Ｖの場合、上限基準電圧ＶｏＨを５．２５Ｖに設定し、下限基準電圧ＶｏＬを４．７５Ｖに設定することができる。

第１コンパレータＩＣ２は、反転入力端子、非反転入力端子および出力端子を有する。反転入力端子は抵抗Ｒ１３，Ｒ１４の分圧点に接続され、非反転入力端子は第１電圧ラインＬ１に接続され、出力端子は抵抗Ｒ６を介して第１トランジスタＱＡの制御端子（ゲート端子Ｇ）に接続される。

第１コンパレータＩＣ２は、出力電圧Ｖｏと上限基準電圧ＶｏＨとを比較し、出力電圧Ｖｏが上限基準電圧ＶｏＨよりも大きい場合にハイレベルの信号を出力して、第１トランジスタＱＡをオン状態にする。第１トランジスタＱＡをオン状態になると、出力電圧Ｖｏに関係するコンデンサＣ２の電荷が、放電用抵抗Ｒ５を介して出力端子（グランド端子）Ｔ４に放電される。その結果、出力電圧Ｖｏの上昇が抑制され、出力電圧Ｖｏが低下する。

第２コンパレータＩＣ３は、反転入力端子、非反転入力端子および出力端子を有する。反転入力端子は第１電圧ラインＬ１に接続され、非反転入力端子は抵抗Ｒ１４，Ｒ１５の分圧点に接続され、出力端子は抵抗Ｒ１６および抵抗Ｒ８を介して第２トランジスタＱＢの制御端子（ゲート端子Ｇ）に接続される。

第２コンパレータＩＣ３は、出力電圧Ｖｏと下限基準電圧ＶｏＬとを比較し、出力電圧Ｖｏが下限基準電圧ＶｏＬよりも小さい場合にローレベルの信号を出力して、第２トランジスタＱＢをオン状態にする。第２トランジスタＱＢをオン状態になると、充電用抵抗Ｒ７を介して補助電圧Ｖｏ’が第１電圧ラインＬ１に印加され、コンデンサＣ２が充電される。その結果、出力電圧Ｖｏの低下が抑制され、出力電圧Ｖｏが上昇する。

［出力電流が急激に低下したときのスイッチング電源装置の動作］
次に、本実施形態に係るスイッチング電源装置の動作について説明する。以下では、定常状態における出力電圧Ｖｏを５．００Ｖ、上限基準電圧ＶｏＨを５．２５Ｖ、下限基準電圧ＶｏＬを４．７５Ｖとする。

出力電流が急激に低下した場合、出力電圧Ｖｏは５．００Ｖから上昇し始める。出力電圧Ｖｏが上限基準電圧ＶｏＨよりも大きくなると、第１コンパレータＩＣ２はハイレベルの信号を出力する。第１コンパレータＩＣ２のハイレベルの信号は、抵抗Ｒ６を介して第１トランジスタＱＡのゲート端子Ｇに印加される。第１トランジスタＱＡは、ゲート−ソース間電圧Ｖ_ＧＳがゲート閾値電圧Ｖ_ｔｈ以上になり、オン状態に移行する。

第１トランジスタＱＡがオン状態になると、出力電圧Ｖｏに関係するコンデンサＣ２の電荷が、放電用抵抗Ｒ５を介して出力端子（グランド端子）Ｔ４に放電される。その結果、出力電圧Ｖｏの上昇が抑制され、出力電圧Ｖｏが低下する。

出力電圧Ｖｏが上限基準電圧ＶｏＨよりも小さくなると、第１コンパレータＩＣ２はローレベルの信号を出力する。第１トランジスタＱＡは、ゲート−ソース間電圧Ｖ_ＧＳがゲート閾値電圧Ｖ_ｔｈよりも小さくなり、オフ状態に移行する。第１トランジスタＱＡがオフ状態になると放電回路５による放電が停止し、出力電圧Ｖｏは定常状態に戻る。

［出力電流が急激に上昇したときのスイッチング電源装置の動作］
一方、出力電流が急激に上昇した場合、出力電圧Ｖｏは５．００Ｖから低下し始める。出力電圧Ｖｏが下限基準電圧ＶｏＬよりも小さくなると、第２コンパレータＩＣ３はローレベルの信号を出力する。第２コンパレータＩＣ３のローレベルの信号は、抵抗Ｒ１６および抵抗Ｒ８を介して第２トランジスタＱＢのゲート端子Ｇに印加される。第２トランジスタＱＢは、ゲート電圧が下がり、ゲート−ソース間電圧Ｖ_ＧＳがゲート閾値電圧Ｖ_ｔｈ以上になるので、オン状態に移行する。

第２トランジスタＱＢがオン状態になると、充電用抵抗Ｒ７を介して補助電圧Ｖｏ’が第１電圧ラインＬ１に印加され、コンデンサＣ２が充電される。その結果、出力電圧Ｖｏの低下が抑制され、出力電圧Ｖｏが上昇する。

出力電圧Ｖｏが下限基準電圧ＶｏＬよりも大きくなると、第２トランジスタＱＢはハイレベルの信号を出力する。第２トランジスタＱＢは、ゲート電圧が上がり、ゲート−ソース間電圧Ｖ_ＧＳがゲート閾値電圧Ｖ_ｔｈよりも小さくなり、オフ状態に移行する。第２トランジスタＱＢオフ状態になると充電回路６による充電が停止し、出力電圧Ｖｏは定常状態に戻る。

上記のとおり、本実施形態に係るスイッチング電源装置では、出力電流が急激に低下した場合、放電回路５が出力電圧Ｖｏの上昇を抑制するとともに出力電圧Ｖｏを素早く低下させる一方、出力電流が急激に上昇した場合、充電回路６が補助電圧Ｖｏ’を利用して出力電圧Ｖｏの低下を抑制するとともに出力電圧Ｖｏを素早く上昇させる。したがって、本実施形態に係るスイッチング電源装置によれば、急激な出力電流変化に伴う出力電圧Ｖｏの変動を抑制することができる。

以上、本発明に係るスイッチング電源装置の実施形態について説明したが、本発明は上記実施形態に限定されるものではない。

本発明の放電回路は、出力電圧Ｖｏが上限基準電圧ＶｏＨよりも大きい場合に出力電圧Ｖｏを低下させるのであれば、適宜構成を変更できる。また、本発明の充電回路は、出力電圧Ｖｏが下限基準電圧ＶｏＬよりも小さい場合に補助電圧Ｖｏ’を利用して出力電圧Ｖｏを上昇させるのであれば、適宜構成を変更できる。

本発明の比較回路は、出力電圧Ｖｏと上限基準電圧ＶｏＨおよび下限基準電圧ＶｏＬとを比較して、出力電圧Ｖｏが上限基準電圧ＶｏＨよりも大きい場合に放電回路による放電を実行させ、出力電圧Ｖｏが下限基準電圧ＶｏＬよりも小さい場合に充電回路による充電を実行させるのであれば、適宜構成を変更できる。

上記実施形態の比較回路７は、上限基準電圧ＶｏＨおよび下限基準電圧ＶｏＬをシャントレギュレータＩＣ１および抵抗Ｒ１１〜Ｒ１５により生成することで外部信号を不要としているが、外部信号を利用するのであれば、上記構成を省略してもよい。

本発明の第２出力部は、出力電圧Ｖｏよりも電圧値の高い補助電圧Ｖｏ’を生成するのであれば、適宜構成を変更できる。

１ トランス
２ スイッチ手段
３ 制御回路
４ フィードバック回路
５ 放電回路
６ 充電回路
７ 比較回路

Claims (5)

1. トランスと、
   前記トランスの一次側にスイッチング電圧を供給するスイッチ手段と、
   前記スイッチ手段を制御する制御回路と、
   前記トランスの二次側の誘起電圧を直流化して出力電圧を生成する第１出力部と、
   前記出力電圧を検出して前記制御回路にフィードバック信号を出力するフィードバック回路と、
   を備えるスイッチング電源装置であって、
   前記出力電圧よりも電圧値の高い補助電圧を生成する第２出力部と、
   前記出力電圧と所定の上限基準電圧および下限基準電圧とを比較する比較回路と、
   前記出力電圧が前記上限基準電圧よりも大きい場合に、前記出力電圧を低下させる放電回路と、
   前記出力電圧が前記下限基準電圧よりも小さい場合に、前記補助電圧を利用して前記出力電圧を上昇させる充電回路と、を備える
   ことを特徴とするスイッチング電源装置。
2. 前記放電回路は、第１トランジスタを含み、
   前記第１トランジスタの電流路の一端は前記出力電圧が印加される第１電圧ラインに接続され、前記第１トランジスタの前記電流路の他端はグランドに接続され、
   前記比較回路は、前記出力電圧が前記上限基準電圧よりも大きい場合に、前記第１トランジスタをオン状態にする
   ことを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記充電回路は、第２トランジスタを含み、
   前記第２トランジスタの電流路の一端は前記補助電圧が印加される第２電圧ラインに接続され、前記第２トランジスタの前記電流路の他端は前記第１電圧ラインに接続され、
   前記比較回路は、前記出力電圧が前記下限基準電圧よりも小さい場合に、前記第２トランジスタをオン状態にする
   ことを特徴とする請求項２に記載のスイッチング電源装置。
4. 前記第１トランジスタは、ＮチャネルＭＯＳＦＥＴからなり、
   前記ＮチャネルＭＯＳＦＥＴのドレイン端子は、放電用抵抗を介して前記第１電圧ラインに接続され、
   前記第２トランジスタは、ＰチャネルＭＯＳＦＥＴからなり、
   前記ＰチャネルＭＯＳＦＥＴのドレイン端子は、充電用抵抗を介して前記第１電圧ラインに接続される
   ことを特徴とする請求項３に記載のスイッチング電源装置。
5. 前記比較回路は、
   前記上限基準電圧および前記下限基準電圧を生成するシャントレギュレータおよび分圧抵抗回路と、
   前記上限基準電圧と前記出力電圧とを比較する第１コンパレータと、
   前記下限基準電圧と前記出力電圧とを比較する第２コンパレータと、を含む
   ことを特徴とする請求項１〜４のいずれか一項に記載のスイッチング電源装置。

Images