JP6969755B2 - 表示基板及び表示装置 - Google Patents

表示基板及び表示装置 Download PDF

Info

Publication number
JP6969755B2
JP6969755B2 JP2019503543A JP2019503543A JP6969755B2 JP 6969755 B2 JP6969755 B2 JP 6969755B2 JP 2019503543 A JP2019503543 A JP 2019503543A JP 2019503543 A JP2019503543 A JP 2019503543A JP 6969755 B2 JP6969755 B2 JP 6969755B2
Authority
JP
Japan
Prior art keywords
light
shielding layer
base substrate
layer
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019503543A
Other languages
English (en)
Other versions
JP2020532753A (ja
Inventor
ウェイ リウ、
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2020532753A publication Critical patent/JP2020532753A/ja
Application granted granted Critical
Publication of JP6969755B2 publication Critical patent/JP6969755B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Description

本開示は、表示技術に関し、特に、表示基板及び表示装置に関する。
有機発光ダイオード（ＯＬＥＤ）表示装置は、自己発光装置であり、バックライトを必要としない。また、ＯＬＥＤ表示装置は、従来の液晶表示（ＬＣＤ）装置に比べて、より鮮やかな色彩及びより広い色域を提供する。さらに、ＯＬＥＤ表示装置は、一般的なＬＣＤよりも、柔軟に且つ薄く軽く製造できる。
一般的に、ＯＬＥＤ表示装置は、陽極と、有機発光層を含む有機層と、陰極とを含む。ＯＬＥＤは、ボトムエミッション型ＯＬＥＤ又はトップエミッション型ＯＬＥＤであってよい。ボトムエミッション型ＯＬＥＤでは、陽極側から光を取り出す。ボトムエミッション型ＯＬＥＤにおいて、陽極は通常透明であり、一方で陰極は通常反射性である。トップエミッション型ＯＬＥＤでは、陰極側から光を取り出し、陰極は光学的に透明である一方、陽極は反射性である。
一側面において、本発明は、表示基板であって、ベース基板と、画像表示を駆動するために用いられ、且つ活性層を含む薄膜トランジスタと、前記ベース基板上に位置し、且つ隣接する二つのサブピクセル領域間のサブピクセル間領域に位置する第１遮光層とを含み、前記第１遮光層の前記ベース基板上における投影は、隣接する二つのサブピクセル領域間の前記サブピクセル間領域の前記ベース基板上における投影を少なくとも部分的に覆い、前記第１遮光層の前記ベース基板上における投影は、前記活性層の前記ベース基板上における投影の外部に位置する、表示基板を提供する。
必要に応じて、前記表示基板は、前記第１遮光層の前記ベース基板から遠い側に位置する第１絶縁層と、隣接する二つのサブピクセル領域間の前記サブピクセル間領域に位置し、且つ前記第１絶縁層の前記第１遮光層から遠い側に位置する第１データ線と、前記第１絶縁層を貫通する第１ビアとを更に含み、前記第１遮光層は、前記第１ビアを介して前記第１データ線に電気的に接続される。
必要に応じて、前記薄膜トランジスタは、前記第１遮光層と同一層に位置するゲート電極を含む。
必要に応じて、前記表示基板は、第２遮光層を更に含み、前記第２遮光層の前記ベース基板上における投影は、前記活性層の前記ベース基板上における投影を実質的に覆う。
必要に応じて、前記第１遮光層と前記第２遮光層とは、同一層に位置する。
必要に応じて、前記表示基板は、前記第１絶縁層と前記ベース基板の間の第２絶縁層を更に含み、前記第１ビアは、前記第１絶縁層及び前記第２絶縁層を貫通する。
必要に応じて、前記表示基板は、隣接する二つのサブピクセル領域間の前記サブピクセル間領域に位置する第３遮光層を更に含み、前記第３遮光層と前記第１遮光層とは、異なる層に位置し、前記第３遮光層の前記ベース基板上における投影は、隣接する二つのサブピクセル領域間の前記サブピクセル間領域の前記ベース基板上における投影を少なくとも部分的に覆い、前記第３遮光層の前記ベース基板上における投影は、前記活性層の前記ベース基板上における投影の外部に位置する。
必要に応じて、前記表示基板は、隣接する二つのサブピクセル領域間の前記サブピクセル間領域に位置する第１データ線及び第２データ線を更に含み、前記第２データ線と前記第１データ線とは、同一層に位置し、前記第１遮光層は、前記第１データ線に電気的に接続され、前記第３遮光層は、前記第２データ線に電気的に接続される。
必要に応じて、前記表示基板は、前記第１データ線と前記第１遮光層の間に位置する第１絶縁層と、前記第１絶縁層を貫通する第１ビアと、前記第１絶縁層と前記第３遮光層の間に位置する第２絶縁層と、前記第１絶縁層及び前記第２絶縁層を貫通する第２ビアとを更に含み、前記第１遮光層は、前記第１ビアを介して前記第１データ線に電気的に接続され、前記第３遮光層は、前記第２ビアを介して前記第２データ線に電気的に接続される。
必要に応じて、前記第１遮光層の前記ベース基板上における投影と前記第３遮光層の前記ベース基板上における投影とは、部分的に重なり合う。
必要に応じて、前記第１遮光層及び前記第３遮光層の前記ベース基板上における結合投影は、隣接する二つのサブピクセル領域間の前記サブピクセル間領域の前記ベース基板上における投影を実質的に覆う。
必要に応じて、前記表示基板は、前記第１遮光層の前記ベース基板から遠い側に位置するパッシベーション層と、前記パッシベーション層の前記第１遮光層から遠い側に位置するカラーフィルタ層とを更に含み、前記カラーフィルタ層は、複数のカラーフィルタブロックを含み、前記複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間の領域は、隣接する二つのサブピクセル領域間の前記サブピクセル間領域に位置し、前記第１遮光層の前記ベース基板上における投影は、前記複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間の領域の前記ベース基板上における投影を少なくとも部分的に覆う。
必要に応じて、前記表示基板は、隣接する二つのサブピクセル領域間の前記サブピクセル間領域に位置する第３遮光層を更に含み、前記第３遮光層と前記第１遮光層とは、異なる層に位置し、前記第３遮光層の前記ベース基板上における投影は、前記複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間の領域の前記ベース基板上における投影を少なくとも部分的に覆い、前記第３遮光層の前記ベース基板上における投影は、前記活性層の前記ベース基板上における投影の外部に位置する。
必要に応じて、前記表示基板は、隣接する二つのサブピクセル領域間の前記サブピクセル間領域に位置する第１データ線及び第２データ線を更に含み、前記第２データ線と前記第１データ線とは、同一層に位置し、前記第１遮光層は、前記第１データ線に電気的に接続され、前記第３遮光層は、前記第２データ線に電気的に接続される。
必要に応じて、前記表示基板は、前記第３遮光層の前記ベース基板から遠い側に位置し、且つ前記第１遮光層と前記第３遮光層の間に位置する第２絶縁層と、前記第１遮光層の前記第２絶縁層から遠い側に位置し、且つ前記第１遮光層と前記第１データ線の間に位置する第１絶縁層と、前記第１絶縁層を貫通する第１ビアと、前記第１絶縁層及び前記第２絶縁層を貫通する第２ビアとを更に含み、前記第１遮光層は、前記第１ビアを介して前記第１データ線に電気的に接続され、前記第３遮光層は、前記第２ビアを介して前記第２データ線に電気的に接続される。
必要に応じて、前記第１遮光層及び前記第３遮光層の前記ベース基板上における結合投影は、前記複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間の領域の前記ベース基板上における投影を実質的に覆う。
必要に応じて、前記薄膜トランジスタは、前記第１遮光層と同一層に位置するゲート電極を含み、前記表示基板は、第２遮光層を更に含み、前記第２遮光層の前記ベース基板上における投影は、前記活性層の前記ベース基板上における投影を実質的に覆い、前記第３遮光層と前記第２遮光層とは、同一層に位置する。
必要に応じて、前記薄膜トランジスタは、トップゲート型薄膜トランジスタであり、前記ゲート電極は、前記活性層の前記ベース基板から遠い側に位置する。
必要に応じて、前記表示基板は、有機発光ダイオード表示基板であり、前記表示基板は、複数の有機発光ダイオードを更に含み、前記複数の有機発光ダイオードの各々は、前記複数のカラーフィルタブロックのうちカラーフィルタブロックの前記ベース基板から遠い側に位置する。
必要に応じて、前記表示基板は、ボトムエミッション型表示基板である。
別の側面において、本発明は、本文に記載される表示基板又は本文に記載される方法により製造される表示基板を含む表示装置を提供する。
以下の図面は、単に開示された様々な実施例に係る説明のための目的で用いられる例であり、本発明の範囲を限定することを意図するものではない。
従来の表示基板の構造を示す模式図である。
本開示に係る幾つかの実施例における表示基板の構造を示す模式図である。
図２において点線で囲まれている領域の拡大図である。
前記表示基板の平面図における第１データ線５０ａ及び第１遮光層８０ａの構造を示す模式図である。
本開示に係る幾つかの実施例における表示基板の構造を示す模式図である。
本開示に係る幾つかの実施例における表示基板の構造を示す模式図である。
図６において点線で囲まれている領域の拡大図である。
本開示に係る幾つかの実施例における表示基板の構造を示す模式図である。
本開示に係る幾つかの実施例における表示基板の構造を示す模式図である。
図９において点線で囲まれている領域の拡大図である。
本開示に係る幾つかの実施例における表示基板の平面図である。
本開示に係る幾つかの実施例における表示基板を製造する過程を示す。 本開示に係る幾つかの実施例における表示基板を製造する過程を示す。 本開示に係る幾つかの実施例における表示基板を製造する過程を示す。 本開示に係る幾つかの実施例における表示基板を製造する過程を示す。 本開示に係る幾つかの実施例における表示基板を製造する過程を示す。 本開示に係る幾つかの実施例における表示基板を製造する過程を示す。 本開示に係る幾つかの実施例における表示基板を製造する過程を示す。 本開示に係る幾つかの実施例における表示基板を製造する過程を示す。
次に、以下の実施例を参照しながら本開示をより具体的に記述する。注意すべきことは、幾つかの実施例に対する以下の説明は、単に例示及び説明の目的で本文に提示される。これは、網羅的であること、又は開示された正確な形式に限定されることを意図するものではない。
図１は、従来の表示基板の構造を示す模式図である。図１を参照すると、従来の表示基板は、サブピクセル領域１と、サブピクセル間領域２とを含む。図１に示すように、従来の表示基板において、サブピクセル領域１から（例えば、有機発光ダイオード１００ａ又は１００ｂから）出射される光は、サブピクセル間領域２を通過することができる。光漏れは、表示基板がボトム発光表示基板である時に特に問題となる。たとえサブピクセル間領域２及びサブピクセル領域１の寸法、カラーフィルタブロック６０ａ、６０ｂの位置及び寸法をサブピクセル間領域２における光漏れをできる限り小さくするように設計することが可能であるとしても、表示基板の各種の関連層間に位置ずれが僅かでもある場合、従来の表示基板における光漏れ問題は回避できない。サブピクセル間領域２を通過する光が白色光であるため、従来の表示基板を有する表示パネルのカラー表示にも影響を及ぼす。
従って、本開示は、とりわけ、関連技術の限界及び弱点による一つ又は複数の問題点を実質的に解消する表示基板及び表示装置を提供する。一側面において、本開示は、表示基板を提供する。幾つかの実施例において、前記表示基板は、ベース基板と、画像表示を駆動するために用いられ、且つ活性層を含む薄膜トランジスタと、前記ベース基板上に位置し、且つ隣接する二つのサブピクセル領域間のサブピクセル間領域に位置する第１遮光層とを含む。前記第１遮光層の前記ベース基板上における投影は、隣接する二つのサブピクセル領域間の前記サブピクセル間領域の前記ベース基板上における投影を少なくとも部分的に覆う。前記第１遮光層の前記ベース基板上における投影は、前記活性層の前記ベース基板上における投影の外部に位置する。本明細書で使用される場合、サブピクセル領域とは、液晶ディスプレイにおけるピクセル電極に対応する領域又は有機発光ダイオード表示パネルにおける発光層に対応する領域のようなサブピクセルの発光領域を指す。必要に応じて、ピクセルは、ピクセル内のサブピクセルの数に対応するいくつかの分離した発光領域を含むことができる。必要に応じて、サブピクセル領域は、赤色サブピクセルの発光領域である。必要に応じて、サブピクセル領域は、緑色サブピクセルの発光領域である。必要に応じて、サブピクセル領域は、青色サブピクセルの発光領域である。必要に応じて、サブピクセル領域は、白色サブピクセルの発光領域である。本明細書で使用される場合、サブピクセル間領域とは、液晶ディスプレイにおけるブラックマトリクスに対応する領域又は有機発光ダイオード表示パネルにおけるピクセル画定層に対応する領域のような隣接するサブピクセル領域間の領域を指す。必要に応じて、サブピクセル間領域は、同一ピクセル内の隣接するサブピクセル領域間の領域である。必要に応じて、サブピクセル間領域は、隣接する二つのピクセルからの隣接する二つのサブピクセル領域間の領域である。必要に応じて、サブピクセル間領域は、赤色サブピクセルのサブピクセル領域と隣接する緑色サブピクセルのサブピクセル領域の間の領域である。必要に応じて、サブピクセル間領域は、赤色サブピクセルのサブピクセル領域と隣接する青色サブピクセルのサブピクセル領域の間の領域である。必要に応じて、サブピクセル間領域は、緑色サブピクセルのサブピクセル領域と隣接する青色サブピクセルのサブピクセル領域の間の領域である。
図２は、本開示に係る幾つかの実施例における表示基板の構造を示す模式図である。図３は、図２における点線で囲まれている領域の拡大図である。図２及び図３を参照すると、幾つかの実施例における表示基板は、ベース基板１０と、表示基板の画像表示を駆動するための薄膜トランジスタ１１０とを含む。図３に示すように、幾つかの実施例における薄膜トランジスタ１１０は、ゲート電極Ｇと、活性層ＡＬとを含む。必要に応じて、前記薄膜トランジスタは、ソース電極、ドレン電極等のような部品を更に含む。前記表示基板は、サブピクセル領域１と、サブピクセル間領域２とを有する。必要に応じて、薄膜トランジスタ１１０は、サブピクセル間領域２に位置する。前記表示基板は、隣接する二つのサブピクセル領域１間のサブピクセル間領域２に位置する第１遮光層８０ａを更に含む。第１遮光層８０ａのベース基板１０上における投影は、隣接する二つのサブピクセル領域１間のサブピクセル間領域２のベース基板１０上における投影を少なくとも部分的に覆う。必要に応じて、第１遮光層８０ａのベース基板１０上における投影は、隣接する二つのサブピクセル領域１間のサブピクセル間領域２のベース基板１０上における投影を完全に覆う。必要に応じて、第１遮光層８０ａは、単独でまたは他の遮光層と組み合わせて、隣接する二つのサブピクセル領域１間のサブピクセル間領域２における光漏れを遮断するように構成される。図３に示すように、第１遮光層８０ａのベース基板１０上における投影は、活性層ＡＬのベース基板１０上における投影の外部に位置し、例えば、第１遮光層８０ａのベース基板１０上における投影と活性層ＡＬのベース基板１０上における投影とは、実質的に重ならない。
幾つかの実施例において、前記表示基板は、第１遮光層８０ａのベース基板１０から遠い側に位置する第１絶縁層９０ａと、隣接する二つのサブピクセル領域１間のサブピクセル間領域２に位置し、且つ第１絶縁層９０ａの第１遮光層８０ａから遠い側に位置する第１データ線５０ａと、第１絶縁層９０ａを貫通する第１ビアＶ１とを更に含む。第１遮光層８０ａは、第１ビアＶ１を介して第１データ線５０ａに電気的に接続される。この設計により、第１データ線５０ａと第１遮光層８０ａとは、第１サブ層が第１データ線５０ａであり且つ第２サブ層が第１遮光層８０ａである二重サブ層構造を有するデータ線を構成する。前記第１サブ層と前記第２サブ層とは、電気的に並列に接続されてデータ信号を伝送するために用いられ、データ線の抵抗を効果的に低減する。図４は、前記表示基板の平面図において第１データ線５０ａ及び第１遮光層８０ａの構造を示す模式図である。
図５は、本開示に係る幾つかの実施例における表示基板の構造を示す模式図である。図５を参照すると、幾つかの実施例において、第１遮光層８０ａは、第１データ線５０ａに電気的に接続されていない。第１遮光層８０ａとデータ線（例えば、第１データ線５０ａ）の間の寄生容量を減らすために、幾つかの実施例において、第１遮光層８０ａのベース基板１０上における投影は、表示基板における任意のデータ線（例えば、第１データ線５０ａ）のベース基板１０上における投影と実質的に重ならない。必要に応じて、第１遮光層８０ａのベース基板１０上における投影は、表示基板における任意のデータ線（例えば、第１データ線５０ａ）のベース基板１０上における投影と部分的に重なる。必要に応じて、第１遮光層８０ａのベース基板１０上における投影は、隣接する二つのサブピクセル領域１間のサブピクセル間領域２のベース基板１０上における投影を完全に覆う。
第１遮光層８０ａは、隣接する二つのサブピクセル領域１間のサブピクセル間領域２のベース基板１０上における投影を少なくとも部分的に覆いさえすれば、表示基板の任意の適切な位置又は層に形成されていてよく、例えば、単独でまたは他の遮光層と組み合わせて、隣接する二つのサブピクセル領域１間のサブピクセル間領域２における光漏れを遮断するように構成される。
図３を参照すると、幾つかの実施例における第１遮光層８０ａは、薄膜トランジスタ１１０のゲート電極Ｇと同一層に位置する。本明細書で使用される場合、用語「同一層」とは、同一ステップで同時に形成された層間の関係を指す。一例において、ゲート電極Ｇと第１遮光層８０ａとは、同一材料層について行われる同一パターニング工程の一つ又は複数のステップの結果として形成される時、同一層に位置する。別の例において、ゲート電極Ｇと第１遮光層８０ａとは、ゲート電極Ｇを形成するステップと第１遮光層８０ａを形成するステップとを同時に行うことにより同一層に形成することができる。用語「同一層」は、断面図における層の厚さ又は層の高さが同じであることをいつも意味するわけではない。
図３を参照すると、幾つかの実施例における表示基板は、第２遮光層８０ｃを更に含む。第２遮光層８０ｃは、活性層ＡＬ（特に、活性層ＡＬのチャンネル領域）を光から遮断するように構成される。必要に応じて、第２遮光層８０ｃのベース基板１０上における投影は、活性層ＡＬのベース基板１０上における投影を実質的に覆う。しかし、第１遮光層８０ａのベース基板１０上における投影は、活性層ＡＬのベース基板１０上における投影の外部に位置する。図３に示すように、第１遮光層８０ａと第２遮光層８０ｃとは、異なる層に位置する。
図６は、本開示に係る幾つかの実施例における表示基板の構造を示す模式図である。図７は、図６において点線で囲まれている領域の拡大図である。図６を参照すると、幾つかの実施例における表示基板は、ベース基板１０と、ベース基板１０上に位置する第１遮光層８０ａと、第１遮光層８０ａのベース基板１０から遠い側に位置する第２絶縁層９０ｂと、第２絶縁層９０ｂのベース基板１０から遠い側に位置する第１絶縁層９０ａと、第１絶縁層９０ａの第２絶縁層９０ｂから遠い側に位置する第１データ線５０ａとを含む。図７を参照すると、幾つかの実施例における表示基板は、表示基板の画像表示を駆動するための薄膜トランジスタ１１０を更に含む。幾つかの実施例における薄膜トランジスタ１１０は、ゲート電極Ｇと、活性層ＡＬとを含む。薄膜トランジスタ１１０は、サブピクセル間領域２に位置する。第１遮光層８０ａは、隣接する二つのサブピクセル領域１間のサブピクセル間領域２に位置する。第１遮光層８０ａのベース基板１０上における投影は、隣接する二つのサブピクセル領域１間のサブピクセル間領域２のベース基板１０上における投影を少なくとも部分的に覆う。必要に応じて、第１遮光層８０ａのベース基板１０上における投影は、隣接する二つのサブピクセル領域１間のサブピクセル間領域２のベース基板１０上における投影を完全に覆う。必要に応じて、第１遮光層８０ａは、単独でまたは他の遮光層と組み合わせて、隣接する二つのサブピクセル領域１間のサブピクセル間領域２における光漏れを遮断するように構成される。
図７に示すように、第１遮光層８０ａのベース基板１０上における投影は、活性層ＡＬのベース基板１０上における投影の外部に位置し、例えば、第１遮光層８０ａのベース基板１０上における投影と活性層ＡＬのベース基板１０上における投影とは、実質的に重ならない。幾つかの実施例において、前記表示基板は、第２遮光層８０ｃを更に含む。第２遮光層８０ｃは、活性層ＡＬ（特に、活性層ＡＬのチャンネル領域）を光から遮断するように構成される。必要に応じて、第２遮光層８０ｃのベース基板１０上における投影は、活性層ＡＬのベース基板１０上における投影を実質的に覆う。図７に示すように、第１遮光層８０ａと第２遮光層８０ｃとは、同一層に位置する。
図６及び図７に示すように、表示基板は、第１絶縁層９０ａ及び第２絶縁層９０ｂを貫通する第１ビアＶ１を更に含む。第１遮光層８０ａは、第１ビアＶ１を介して第１データ線５０ａに電気的に接続される。この設計により、第１データ線５０ａと第１遮光層８０ａは、第１サブ層が第１データ線５０ａであり且つ第２サブ層が第１遮光層８０ａである二重サブ層構造を有するデータ線を構成する。前記第１サブ層と前記第２サブ層とは、電気的に並列に接続されてデータ信号を伝送するために用いられ、データ線の抵抗を効果的に低減する。
図８は、本開示に係る幾つかの実施例における表示基板の構造を示す模式図である。図８を参照すると、幾つかの実施例において、第１遮光層８０ａは、第１データ線５０ａに電気的に接続されていない。第１遮光層８０ａとデータ線（例えば、第１データ線５０ａ）の間の寄生容量を減らすために、幾つかの実施例における第１遮光層８０ａのベース基板１０上のおける投影は、表示基板における任意のデータ線（例えば、第１データ線５０ａ）のベース基板１０上における投影とは実質的に重ならない。必要に応じて、第１遮光層８０ａのベース基板１０上における投影は、表示基板における任意のデータ線（例えば、第１データ線５０ａ）のベース基板１０上における投影と部分的に重なる。必要に応じて、第１遮光層８０ａのベース基板１０上における投影は、隣接する二つのサブピクセル領域１間のサブピクセル間領域２のベース基板１０上における投影を完全に覆う。
図９は、本開示に係る幾つかの実施例における表示基板の構造を示す模式図である。図１０は、図９における点線で囲まれている領域の拡大図である。図９及び図１０を参照すると、幾つかの実施例における表示基板は、隣接する二つのサブピクセル領域１間のサブピクセル間領域２に位置する第１遮光層８０ａと、第３遮光層８０ｂとを含む。第３遮光層８０ｂと第１遮光層８０ａとは、異なる層に位置する。必要に応じて、第１遮光層８０ａのベース基板１０上における投影及び第３遮光層８０ｂのベース基板１０上における投影は、活性層（例えば、薄膜トランジスタ１１０ａの活性層ＡＬ１及び薄膜トランジスタ１１０ｂの活性層ＡＬ２）のベース基板１０上における投影の外部に位置する。第１遮光層８０ａと第３遮光層８０ｂとは、隣接する二つのサブピクセル領域１間のサブピクセル間領域２に位置する。第１遮光層８０ａのベース基板１０上における投影は、隣接する二つのサブピクセル領域１間のサブピクセル間領域２のベース基板１０上における投影を少なくとも部分的に覆う。第３遮光層８０ｂのベース基板１０上における投影は、隣接する二つのサブピクセル領域１間のサブピクセル間領域２のベース基板１０上における投影を少なくとも部分的に覆う。第１遮光層８０ａと第３遮光層８０ｂの組み合わせは、隣接する二つのサブピクセル領域１間のサブピクセル間領域２における光漏れを遮断するように構成される。第１遮光層８０ａ及び第３遮光層８０ｂのベース基板１０上における結合投影は、隣接する二つのサブピクセル領域１間のサブピクセル間領域２のベース基板１０上における投影を完全に覆う。必要に応じて、第１遮光層８０ａのベース基板１０上における投影と第３遮光層８０ｂのベース基板１０上における投影とは、オーバーラップ領域３内で部分的に重なり合う。
幾つかの実施例において、前記表示基板は、ベース基板１０上に位置する第３遮光層８０ｂと、第３遮光層８０ｂのベース基板１０から遠い側に位置する第２絶縁層９０ｂと、第２絶縁層９０ｂのベース基板１０から遠い側に位置する第１遮光層８０ａと、第１遮光層８０ａの第２絶縁層９０ｂから遠い側に位置する第１絶縁層９０ａと、第１絶縁層９０ａの第２絶縁層９０ｂから遠い側に位置するデータ線とを含む。データ線層は、第１データ線５０ａと、第２データ線５０ｂとを含み、その両方とも、隣接する二つのサブピクセル領域１間のサブピクセル間領域２に位置する。必要に応じて、第２データ線５０ｂと第１データ線５０ａとは、同一層に位置する。第１遮光層８０ａは、第１データ線５０ａに電気的に接続され、第３遮光層８０ｂは、第２データ線５０ｂに電気的に接続される。第１絶縁層９０ａは、第１データ線５０ａと第１遮光層８０ａの間に位置する。第２絶縁層９０ｂは、第１絶縁層９０ａと第３遮光層８０ｂの間に位置し、例えば、第１絶縁層９０ａ及び第２絶縁層９０ｂは、第２データ線５０ｂと第３遮光層８０ｂの間に位置する。
幾つかの実施例において、前記表示基板は、第１絶縁層９０ａを貫通する第１ビアＶ１と、第１絶縁層９０ａ及び第２絶縁層９０ｂを貫通する第２ビアＶ２とを更に含む。第１遮光層８０ａは、第１ビアＶ１を介して第１データ線５０ａに電気的に接続される。第３遮光層８０ｂは、第２ビアＶ２を介して第２データ線５０ｂに電気的に接続される。
図１０を参照すると、薄膜トランジスタ１１０ａは、活性層ＡＬ１と、活性層ＡＬ１上に位置するゲート絶縁層９０ｃと、ゲート絶縁層９０ｃの活性層ＡＬ１から遠い側に位置するゲート電極Ｇ１とを含む。薄膜トランジスタ１１０ｂは、活性層ＡＬ２と、活性層ＡＬ２上に位置するゲート絶縁層９０ｃと、ゲート絶縁層９０ｃの活性層ＡＬ２から遠い側に位置するゲート電極Ｇ２とを含む。幾つかの実施例において、前記表示基板は、活性層ＡＬ１のゲート電極Ｇ１から遠い側に位置する遮光層８０ｃ１を更に含み、遮光層８０ｃ１のベース基板１０上における投影は、活性層ＡＬ１のベース基板１０上における投影を実質的に覆う。幾つかの実施例において、前記表示基板は、活性層ＡＬ２のゲート電極Ｇ２から遠い側に位置する遮光層８０ｃｃを更に含み、遮光層８０ｃ２のベース基板１０上における投影は、活性層ＡＬ２のベース基板１０上における投影を実質的に覆う。
図２、図５、図６、図８及び図９を参照すると、幾つかの実施例における表示基板は、第１遮光層８０ａのベース基板１０から遠い側、例えば、データ線層（第１データ線５０又は第２データ線５０ｂ）の第１絶縁層９０ａから遠い側に位置するパッシベーション層２０を更に含む。必要に応じて、前記表示基板は、カラーフィルター・オン・アレイ（ＣＯＡ）表示基板であり、当該カラーフィルター・オン・アレイ（ＣＯＡ）表示基板は、カラーフィルタ層を更に含む。必要に応じて、前記カラーフィルタ層は、パッシベーション層２０の第１遮光層８０ａから遠い側に位置する。必要に応じて、カラーフィルタ層は、複数のカラーフィルタブロックを含む。図２、図５、図６、図８及び図９は、本表示基板を有する表示パネル中の隣接する二つのサブピクセルに対応する第１カラーフィルタブロック６０ａと、第２カラーフィルタブロック６０ｂとを示す。図２、図５、図６、図８及び図９に示すように、前記複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間の領域は、隣接する二つのサブピクセル領域１間のサブピクセル間領域２に位置し、例えば、第１カラーフィルタブロック６０ａと第２カラーフィルタブロック６０ｂの間の領域は、隣接する二つのサブピクセル領域１間のサブピクセル間領域２に位置する。図１１は、本開示に係る幾つかの実施例における表示基板の平面図である。図１１を参照すると、隣接する二つのサブピクセル領域１間のサブピクセル間領域２のベース基板１０上における投影は、前記複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間の領域２ａのベース基板１０上における投影を実質的に覆い、例えば、第１カラーフィルタブロック６０ａと第２カラーフィルタブロック６０ｂの間の領域２ａのベース基板１０上における投影を実質的に覆う。図２、図５、図６、図８及び図９を参照すると、第１遮光層８０ａのベース基板１０上における投影は、前記複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間の領域２ａのベース基板１０上における投影を少なくとも部分的に覆う。図９及び図１１を参照すると、第３遮光層８０ｂのベース基板１０上における投影は、前記複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間の領域２ａのベース基板１０上における投影を少なくとも部分的に覆う。必要に応じて、第１遮光層８０ａ及び第３遮光層８０ｂのベース基板１０上における結合投影は、前記複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間の領域２ａのベース基板１０上における投影を実質的に覆う。
必要に応じて、薄膜トランジスタ（例えば、図３及び図７における薄膜トランジスタ１１０、図１０における薄膜トランジスタ１１０ａ、１１０ｂ）は、トップゲート型薄膜トランジスタである。必要に応じて、トップゲート型薄膜トランジスタのゲート電極Ｇは、活性層ＡＬのベース基板１０から遠い側に位置する。
図２、図５、図６、図８及び図９を参照すると、幾つかの実施例における表示基板は、有機発光ダイオード表示基板である。幾つかの実施例における表示基板は、複数の有機発光ダイオード、例えば、有機発光ダイオード１００ａ、１００ｂを更に含む。必要に応じて、前記複数の有機発光ダイオードの各々は、前記複数のカラーフィルタブロックのうちの一つのカラーフィルタブロックのベース基板１０から遠い側に位置する。必要に応じて、前記表示基板は、ボトムエミッション型表示基板である。必要に応じて、前記表示基板は、トップエミッション型表示基板である。
別の側面において、本開示は、表示基板を製造する方法を提供する。幾つかの実施例において、前記方法は、ベース基板上に画像表示を駆動するための薄膜トランジスタを形成するステップと、前記ベース基板上であり且つ隣接する二つのサブピクセル領域間のサブピクセル間領域に、第１遮光層を形成するステップとを含む。前記薄膜トランジスタは、活性層を含むように形成される。前記第１遮光層は、前記第１遮光層の前記ベース基板上における投影が隣接する二つのサブピクセル領域間の前記サブピクセル間領域の前記ベース基板上における投影を少なくとも部分的に覆うように、且つ前記第１遮光層の前記ベース基板上における投影が前記活性層の前記ベース基板上における投影の外部に位置するように形成される。
幾つかの実施例において、前記方法は、前記第１遮光層の前記ベース基板から遠い側に第１絶縁層を形成するステップと、前記第１絶縁層の前記第１遮光層から遠い側に、隣接する二つのサブピクセル領域間の前記サブピクセル間領域に位置する第１データ線を形成するステップと、前記第１絶縁層を貫通する第１ビアとを形成するステップとを更に含む。前記第１遮光層は、前記第１ビアを介して前記第１データ線に電気的に接続される。
幾つかの実施例における薄膜トランジスタは、ゲート電極を含むように形成される。必要に応じて、前記第１遮光層と前記薄膜トランジスタの前記ゲート電極とは、同一層に形成される。
幾つかの実施例において、前記方法は、第２遮光層を形成するステップを更に含む。必要に応じて、前記第２遮光層は、前記第２遮光層の前記ベース基板上における投影が前記活性層の前記ベース基板上における投影を実質的に覆うように形成される。必要に応じて、前記第１絶縁層と前記第２遮光層とは、同一層に形成される。
幾つかの実施例において、前記方法は、前記第１絶縁層と前記ベース基板の間に第２絶縁層を形成するステップを更に含む。必要に応じて、前記第１ビアは、前記第１絶縁層及び前記第２絶縁層を貫通するように形成される。
幾つかの実施例において、前記方法は、隣接する二つのサブピクセル領域間の前記サブピクセル間領域に第３遮光層を形成するステップを更に含み、前記第３遮光層と前記第１遮光層とは、異なる層に形成される。必要に応じて、前記第３遮光層は、前記第３遮光層の前記ベース基板上における投影が隣接する二つのサブピクセル領域間の前記サブピクセル間領域の前記ベース基板上における投影を少なくとも部分的に覆うように形成され、前記第３遮光層の前記ベース基板上における投影は、前記活性層の前記ベース基板上における投影の外部に位置する。幾つかの実施例において、前記方法は、隣接する二つのサブピクセル領域間の前記サブピクセル間領域に、第１データ線と第２データ線とを含むデータ線層を形成するステップを更に含み、前記第２データ線と前記第１データ線とは、同一層に位置する。必要に応じて、前記第１遮光層は、前記第１データ線に電気的に接続されるように形成され、前記第３遮光層は、前記第２データ線に電気的に接続されるように形成される。幾つかの実施例において、前記方法は、前記第１データ線と前記第１遮光層の間に第１絶縁層を形成するステップと、前記第１絶縁層を貫通する第１ビアを形成するステップと、前記第１絶縁層と前記第３遮光層の間に第２絶縁層を形成するステップと、前記第１絶縁層及び前記第２絶縁層を貫通する第２ビアを形成するステップとを更に含む。必要に応じて、前記第１遮光層は、前記第１ビアを介して前記第１データ線に電気的に接続されるように形成され、前記第３遮光層は、前記第２ビアを介して前記第２データ線電気的に接続されるように形成される。必要に応じて、前記第１遮光層及び前記第３遮光層は、前記第１遮光層の前記ベース基板上における投影と前記第３遮光層の前記ベース基板上における投影とが部分的に重なり合うように形成される。必要に応じて、前記第１遮光層及び前記第３遮光層は、前記第１遮光層及び前記第３遮光層の前記ベース基板上における結合投影が、隣接する二つのサブピクセル領域間の前記サブピクセル間領域の前記ベース基板上における投影を実質的に覆うように形成される。
幾つかの実施例において、前記方法は、前記第１遮光層の前記ベース基板から遠い側にパッシベーション層を形成するステップと、前記パッシベーション層の前記第１遮光層から遠い側にカラーフィルタ層を形成するステップとを更に含む。前記カラーフィルタ層は、複数のカラーフィルタブロックを含むように形成され、且つ前記複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間の領域が隣接する二つのサブピクセル領域間の前記サブピクセル間領域に位置する。必要に応じて、前記第１遮光層は、前記第１遮光層の前記ベース基板上における投影が前記複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間の領域の前記ベース基板上における投影を少なくとも部分的に覆うように形成される。幾つかの実施例において、前記方法は、隣接する二つのサブピクセル領域間の前記サブピクセル間領域に第３遮光層を形成するステップを更に含み、前記第３遮光層と前記第１遮光層とは、異なる層に位置する。必要に応じて、前記第３遮光層は、前記第３遮光層の前記ベース基板上における投影が前記複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間の領域の前記ベース基板上における投影を少なくとも部分的に覆うように形成され、前記第３遮光層の前記ベース基板上における投影は、前記活性層の前記ベース基板上における投影の外部に位置する。幾つかの実施例において、前記方法は、隣接する二つのサブピクセル領域間の前記サブピクセル間領域に第１データ線と第２データ線とを含むデータ線層を形成するステップを更に含み、前記第２データ線と前記第１データ線とは、同一層に位置する。必要に応じて、前記第１遮光層は、前記第１データ線に電気的に接続されるように形成され、前記第３遮光層は、前記第２データ線に電気的に接続されるように形成される。幾つかの実施例において、前記方法は、前記第３遮光層の前記ベース基板から遠い側に、前記第１遮光層と前記第３遮光層の間に位置する第２絶縁層を形成するステップと、前記第１遮光層の前記第２絶縁層から遠い側に、前記第１遮光層と前記第１データ線の間に位置する第１絶縁層を形成するステップと、前記第１絶縁層を貫通する第１ビアを形成するステップと、前記第１絶縁層及び前記第２絶縁層を貫通する第２ビアを形成するステップとを更に含む。必要に応じて、前記第１遮光層は、前記第１ビアを介して前記第１データ線に電気的に接続されるように形成され、前記第３遮光層は、前記第２ビアを介して前記第２データ線に電気的に接続されるように形成される。必要に応じて、前記第１遮光層及び前記第３遮光層は、前記第１遮光層及び前記第３遮光層の前記ベース基板上における結合投影が前記複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間の領域の前記ベース基板上における投影を実質的に覆うように形成される。必要に応じて、前記薄膜トランジスタは、ゲート電極を含むように形成される。必要に応じて、前記第１遮光層と前記薄膜トランジスタの前記ゲート電極とは、同一層に形成される。幾つかの実施例において、前記方法は、第２遮光層を形成するステップを更に含み、前記第２遮光層の前記ベース基板上における投影は、前記活性層の前記ベース基板上における投影を実質的に覆うように形成される。必要に応じて、前記第３絶縁層と前記第２遮光層とは、同一層に形成される。
必要に応じて、前記薄膜トランジスタは、トップゲート型薄膜トランジスタであり、前記ゲート電極は、前記活性層の前記ベース基板から遠い側に形成される。
幾つかの実施例において、前記方法は、複数の有機発光ダイオードを形成するステップを更に含み、その各々は、前記複数のカラーフィルタブロックのうちの一つのカラーフィルタブロックの前記ベース基板から遠い側に形成される。必要に応じて、前記表示基板は、有機発光ダイオード表示基板である。必要に応じて、前記表示基板は、ボトムエミッション型表示基板である。
第１遮光層、第２遮光層又は第３遮光層などの遮光層の製作には、各種適切な材料を用いることができる。適切な遮光材料の例は、金属、合金、炭素材料のような黒色材料等を含むが、これらに限定されない。
図１２Ａ〜図１２Ｈは、本開示に係る幾つかの実施例における表示基板を製造する過程を示す。図１２Ａを参照すると、幾つかの実施例において、先ず、ベース基板１０上に第３遮光層８０ｂが形成される。前記第３遮光層８０ｂは、形成されるべき表示基板の隣接する二つのサブピクセル領域１間のサブピクセル間領域２に形成される。図１２Ｂを参照すると、その後、第３遮光層８０ｂのベース基板１０から遠い側に第２絶縁層９０ｂが形成される。図１２Ｃを参照すると、第２絶縁層９０ｂのベース基板１０から遠い側に第１遮光層８０ａが形成される。前記第１遮光層８０ａは、形成されるべき表示基板の隣接する二つのサブピクセル領域１間のサブピクセル間領域２に形成される。第１遮光層８０ａ及び第３遮光層８０ｂは、第１遮光層８０ａのベース基板１０上における投影と第３遮光層８０ｂのベース基板１０上における投影とがオーバーラップ領域３で部分的に重なり合うように形成される。図１２Ｄを参照すると、第１遮光層８０ａの第２絶縁層９０ｂから遠い側に第１絶縁層９０ａが形成される。図１２Ｅを参照すると、第１絶縁層９０ａを貫通するように第１ビアＶ１が形成されて下部の第１遮光層８０ａの一部が露出し、第１絶縁層９０ａ及び第２絶縁層９０ｂを貫通するように第２ビアＶ２が形成されて下部の第３遮光層８０ｂの一部が露出する。図１２Ｆを参照すると、第１絶縁層９０ａの第２絶縁層９０ｂから遠い側に、隣接する二つのサブピクセル領域１間のサブピクセル間領域２に位置する第１データ線５０ａ及び第２データ線５０ｂを含むデータ線層が形成される。第１データ線５０ａは、第１ビアＶ１を介して第１遮光層８０ａに電気的に接続されるように形成され、第２データ線５０ｂは、第２ビアＶ２を介して第３遮光層８０ｂに電気的に接続されるように形成される。図１２Ｇを参照すると、第１絶縁層９０ａの第２絶縁層９０ｂから遠い側にパッシベーション層２０が形成される。さらに、パッシベーション層２０の第１絶縁層９０ａから遠い側に、第１カラーフィルタブロック６０ａと第２カラーフィルタブロック６０ｂとを含むカラーフィルタ層が形成される。前記カラーフィルタ層は、複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間（例えば、第１カラーフィルタブロック６０ａと第２カラーフィルタブロック６０ｂの間）の領域２ａが、隣接する二つのサブピクセル領域１間のサブピクセル間領域２に位置するように形成される。第１遮光層８０ａ及び第３遮光層８０ｂは、第１遮光層８０ａ及び第３遮光層８０ｂのベース基板１０上における結合投影が、前記複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間の領域２ａのベース基板１０上における投影を実質的に覆うように形成される。図１２Ｈを参照すると、前記カラーフィルタ層のパッシベーション層２０から遠い側に、平坦化層３０が形成される。図９を参照すると、平坦化層３０の上部に、ピクセル画定層４０と、例えば第１有機発光ダイオード１００ａ及び第２有機発光ダイオード１００ｂのような複数の有機発光ダイオードとが形成される。第１有機発光ダイオード１００ａは、第１陽極７０aを含むように形成され、第２有機発光ダイオード１００ｂは、第２陽極７０ｂを含むように形成される。
別の側面において、本開示は、本文に記載される表示基板又は本文に記載される方法により製造される表示基板を有する表示パネルを提供する。幾つかの実施例において、前記表示パネルは、前記表示基板上に位置する封止層を更に含む。幾つかの実施例において、前記表示パネルは、前記表示基板に対向する対向基板を更に含む。
別の側面において、本開示は、本文に記載される表示基板又は本文に記載される方法により製造される表示基板を有する表示装置を提供する。必要に応じて、前記表示装置は、液晶表示装置である。必要に応じて、前記表示装置は、有機発光ダイオード表示装置である。必要に応じて、前記表示装置は、トップゲートボトムエミッション型有機発光ダイオード表示装置である。適切な表示装置の例としては、電子ペーパー、携帯電話、タブレットコンピュータ、テレビ、モニタ、ノートパソコン、電子アルバム、ＧＰＳ等を含むが、これらに限定されない。
本発明の実施例の前述の説明は、例示及び説明の目的で提示されたものである。網羅的であること、或いは本発明を開示された正確な形式又は開示された例示的な実施例に限定することを意図したものではない。従って、前述の説明は、限定的なものではなく、説明的なものと見なされるべきである。明らかに、当業者にとって、多様な修正及び変更は自明なものであろう。本実施例は、本発明の原理及びその最適形態の実用的な適用を説明するために選択及び記載され、これにより、当業者は、本発明の特定用途又は意図される実施形態に適した様々な実施例及び様々な変形を理解できるようになる。本発明の範囲は、ここに添付される特許請求の範囲及びその均等物により定義されることが意図されており、その中で、すべての用語は、特に明記しない限り、その最も広い合理的な意味である。従って、「発明」、「本発明」等の用語は、必ずしも特許請求の範囲を具体的な実施例に限定するものではなく、本発明の例示的な実施例への言及は、本発明に対する限定を意味するものではなく、且つこのような制限が推論されるべきではない。本発明は、添付された請求項の範囲の精神及び範囲のみにより限定される。なお、これらの請求項は、名詞又は要素の前に「第１」、「第２」等の用語を使用してもよい。このような用語は、命名法として理解されるべきであり、既に具体的な数量が与えられていない限り、このような命名法により修飾された要素の数量を限定するものとして解釈されるべきではない。記載された効果及び利点が本発明のすべての実施例に適用されるわけではない。理解すべきことは、当業者は、以下の請求項により限定される本発明の範囲を逸脱せずに、記載された実施例に対する変形を行うことができる。なお、本開示におけるいかなる要素及び構成部品も、該要素又は構成部品が以下の請求項に明示的に列挙されているか否かを問わず、公衆に捧げることを意図するものではない。

Claims (16)

  1. 表示基板であって、
    ベース基板と、
    画像表示を駆動するために用いられ、且つ活性層を含む薄膜トランジスタと、
    前記ベース基板上に位置し、且つ隣接する二つのサブピクセル領域間のサブピクセル間領域に位置する第１遮光層と、
    第２遮光層と、
    を含み、
    前記第１遮光層の前記ベース基板上における投影は、隣接する二つのサブピクセル領域の前記サブピクセル間領域の前記ベース基板上における投影を少なくとも部分的に覆い、
    前記第１遮光層の前記ベース基板上における投影は、前記活性層の前記ベース基板上における投影の外部に位置し、
    前記第２遮光層の前記ベース基板上における投影は、前記活性層の前記ベース基板上における投影を実質的に覆い、
    前記第１遮光層と前記第２遮光層とは、同一層に位置することを特徴とする表示基板。
  2. 前記薄膜トランジスタは、前記第１遮光層と同一層に位置するゲート電極を含むことを特徴とする請求項１に記載の表示基板。
  3. 隣接する二つのサブピクセル領域間の前記サブピクセル間領域に位置する第３遮光層を更に含み、前記第３遮光層と前記第１遮光層とは、異なる層に位置し、
    前記第３遮光層の前記ベース基板上における投影は、隣接する二つのサブピクセル領域間の前記サブピクセル間領域の前記ベース基板上における投影を少なくとも部分的に覆い、
    前記第３遮光層の前記ベース基板上における投影は、前記活性層の前記ベース基板上における投影の外部に位置することを特徴とする請求項１に記載の表示基板。
  4. 隣接する二つのサブピクセル領域間の前記サブピクセル間領域に位置する第１データ線及び第２データ線を更に含み、前記第２データ線と前記第１データ線とは、同一層に位置し、
    前記第１遮光層は、前記第１データ線に電気的に接続され、
    前記第３遮光層は、前記第２データ線に電気的に接続されることを特徴とする請求項３に記載の表示基板。
  5. 前記第１データ線と前記第１遮光層の間に位置する第１絶縁層と、
    前記第１絶縁層を貫通する第１ビアと、
    前記第１絶縁層と前記第３遮光層の間に位置する第２絶縁層と、
    前記第１絶縁層及び前記第２絶縁層を貫通する第２ビアと
    を更に含み、
    前記第１遮光層は、前記第１ビアを介して前記第１データ線に電気的に接続され、
    前記第３遮光層は、前記第２ビアを介して前記第２データ線に電気的に接続されることを特徴とする請求項４に記載の表示基板。
  6. 前記第１遮光層の前記ベース基板上における投影と前記第３遮光層の前記ベース基板上における投影とは、部分的に重なり合うことを特徴とする請求項３に記載の表示基板。
  7. 前記第１遮光層及び前記第３遮光層の前記ベース基板上における結合投影は、隣接する二つのサブピクセル領域間の前記サブピクセル間領域の前記ベース基板上における投影を実質的に覆うことを特徴とする請求項３に記載の表示基板。
  8. 表示基板であって、
    ベース基板と、
    画像表示を駆動するために用いられ、且つ活性層を含む薄膜トランジスタと、
    前記ベース基板上に位置し、且つ隣接する二つのサブピクセル領域間のサブピクセル間領域に位置する第１遮光層と、
    を含み、
    前記第１遮光層の前記ベース基板上における投影は、隣接する二つのサブピクセル領域の前記サブピクセル間領域の前記ベース基板上における投影を少なくとも部分的に覆い、
    前記第１遮光層の前記ベース基板上における投影は、前記活性層の前記ベース基板上における投影の外部に位置し、
    前記第１遮光層の前記ベース基板から遠い側に位置する第１絶縁層と、
    隣接する二つのサブピクセル領域間の前記サブピクセル間領域に位置し、且つ前記第１絶縁層の前記第１遮光層から遠い側に位置する第１データ線と、
    前記第１絶縁層を貫通する第１ビアと
    を更に含み、
    前記第１遮光層は、前記第１ビアを介して前記第１データ線に電気的に接続され、
    前記第１絶縁層と前記ベース基板の間の第２絶縁層を更に含み、
    前記第１ビアは、前記第１絶縁層及び前記第２絶縁層を貫通することを特徴とする表示基板。
  9. 表示基板であって、
    ベース基板と、
    画像表示を駆動するために用いられ、且つ活性層を含む薄膜トランジスタと、
    前記ベース基板上に位置し、且つ隣接する二つのサブピクセル領域間のサブピクセル間領域に位置する第１遮光層と、
    を含み、
    前記第１遮光層の前記ベース基板上における投影は、隣接する二つのサブピクセル領域の前記サブピクセル間領域の前記ベース基板上における投影を少なくとも部分的に覆い、 前記第１遮光層の前記ベース基板上における投影は、前記活性層の前記ベース基板上における投影の外部に位置し、
    前記第１遮光層の前記ベース基板から遠い側に位置するパッシベーション層と、
    前記パッシベーション層の前記第１遮光層から遠い側に位置するカラーフィルタ層と を更に含み、
    前記カラーフィルタ層は、複数のカラーフィルタブロックを含み、
    前記複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間の領域は、隣接する二つのサブピクセル領域間の前記サブピクセル間領域に位置し、
    前記第１遮光層の前記ベース基板上における投影は、前記複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間の領域の前記ベース基板上における投影を少なくとも部分的に覆い、
    隣接する二つのサブピクセル領域間の前記サブピクセル間領域に位置する第３遮光層を更に含み、前記第３遮光層と前記第１遮光層とは、異なる層に位置し、
    前記第３遮光層の前記ベース基板上における投影は、前記複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間の領域の前記ベース基板上における投影を少なくとも部分的に覆い、
    前記第３遮光層の前記ベース基板上における投影は、前記活性層の前記ベース基板上における投影の外部に位置し、
    隣接する二つのサブピクセル領域間の前記サブピクセル間領域に位置する第１データ線及び第２データ線を更に含み、前記第２データ線と前記第１データ線とは、同一層に位置し、
    前記第１遮光層は、前記第１データ線に電気的に接続され、
    前記第３遮光層は、前記第２データ線に電気的に接続されることを特徴とする表示基板。
  10. 前記第３遮光層の前記ベース基板から遠い側に位置し、且つ前記第１遮光層と前記第３遮光層の間に位置する第２絶縁層と、
    前記第１遮光層の前記第２絶縁層から遠い側に位置し、且つ前記第１遮光層と前記第１データ線の間に位置する第１絶縁層と、
    前記第１絶縁層を貫通する第１ビアと、
    前記第１絶縁層及び前記第２絶縁層を貫通する第２ビアと
    を更に含み、
    前記第１遮光層は、前記第１ビアを介して前記第１データ線に電気的に接続され、
    前記第３遮光層は、前記第２ビアを介して前記第２データ線に電気的に接続されることを特徴とする請求項９に記載の表示基板。
  11. 前記第１遮光層及び前記第３遮光層の前記ベース基板上における結合投影は、前記複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間の領域の前記ベース基板上における投影を実質的に覆うことを特徴とする請求項９に記載の表示基板。
  12. 表示基板であって、
    ベース基板と、
    画像表示を駆動するために用いられ、且つ活性層を含む薄膜トランジスタと、
    前記ベース基板上に位置し、且つ隣接する二つのサブピクセル領域間のサブピクセル間領域に位置する第１遮光層と、
    を含み、
    前記第１遮光層の前記ベース基板上における投影は、隣接する二つのサブピクセル領域の前記サブピクセル間領域の前記ベース基板上における投影を少なくとも部分的に覆い、 前記第１遮光層の前記ベース基板上における投影は、前記活性層の前記ベース基板上における投影の外部に位置し、
    前記第１遮光層の前記ベース基板から遠い側に位置するパッシベーション層と、
    前記パッシベーション層の前記第１遮光層から遠い側に位置するカラーフィルタ層と を更に含み、
    前記カラーフィルタ層は、複数のカラーフィルタブロックを含み、
    前記複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間の領域は、隣接する二つのサブピクセル領域間の前記サブピクセル間領域に位置し、
    前記第１遮光層の前記ベース基板上における投影は、前記複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間の領域の前記ベース基板上における投影を少なくとも部分的に覆い、
    隣接する二つのサブピクセル領域間の前記サブピクセル間領域に位置する第３遮光層を更に含み、前記第３遮光層と前記第１遮光層とは、異なる層に位置し、
    前記第３遮光層の前記ベース基板上における投影は、前記複数のカラーフィルタブロックのうち隣接するカラーフィルタブロック間の領域の前記ベース基板上における投影を少なくとも部分的に覆い、
    前記第３遮光層の前記ベース基板上における投影は、前記活性層の前記ベース基板上における投影の外部に位置し、
    前記薄膜トランジスタは、前記第１遮光層と同一層に位置するゲート電極を含み、
    前記表示基板は、第２遮光層を更に含み、前記第２遮光層の前記ベース基板上における影は、前記活性層の前記ベース基板上における投影を実質的に覆い、
    前記第３遮光層と前記第２遮光層とは、同一層に位置することを特徴とする表示基板。
  13. 前記薄膜トランジスタは、トップゲート型薄膜トランジスタであり、
    前記ゲート電極は、前記活性層の前記ベース基板から遠い側に位置することを特徴とする請求項１２に記載の表示基板。
  14. 前記表示基板は、有機発光ダイオード表示基板であり、
    前記表示基板は、複数の有機発光ダイオードを更に含み、前記複数の有機発光ダイオードの各々は、前記複数のカラーフィルタブロックのうちカラーフィルタブロックの前記ベース基板から遠い側に位置することを特徴とする請求項１３に記載の表示基板。
  15. 前記表示基板は、ボトムエミッション型表示基板であることを特徴とする請求項１４に記載の表示基板。
  16. 請求項１〜１５のいずれか１項に記載の表示基板を含む表示装置。
JP2019503543A 2017-09-04 2017-09-04 表示基板及び表示装置 Active JP6969755B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/100337 WO2019041337A1 (en) 2017-09-04 2017-09-04 DISPLAY SUBSTRATE AND DISPLAY APPARATUS

Publications (2)

Publication Number Publication Date
JP2020532753A JP2020532753A (ja) 2020-11-12
JP6969755B2 true JP6969755B2 (ja) 2021-11-24

Family

ID=65524717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019503543A Active JP6969755B2 (ja) 2017-09-04 2017-09-04 表示基板及び表示装置

Country Status (5)

Country Link
US (1) US11374079B2 (ja)
EP (1) EP3679422B1 (ja)
JP (1) JP6969755B2 (ja)
CN (1) CN109757118B (ja)
WO (1) WO2019041337A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114787703B (zh) * 2021-12-23 2023-08-29 昆山龙腾光电股份有限公司 阵列基板及其制作方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4827313B2 (ja) * 2000-04-25 2011-11-30 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4096585B2 (ja) * 2001-03-19 2008-06-04 セイコーエプソン株式会社 表示装置の製造方法及び表示装置並びに電子機器
JP4645022B2 (ja) 2003-11-27 2011-03-09 日本電気株式会社 薄膜トランジスタアレイ基板及びアクティブマトリクス型液晶表示装置
JP2006030367A (ja) * 2004-07-13 2006-02-02 Toshiba Matsushita Display Technology Co Ltd アレイ基板及び液晶表示装置
JP2006098870A (ja) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd 液晶表示装置
KR101255307B1 (ko) * 2006-06-19 2013-04-15 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
JP4930501B2 (ja) * 2008-12-22 2012-05-16 ソニー株式会社 表示装置および電子機器
CN101819362B (zh) 2009-02-27 2011-12-28 北京京东方光电科技有限公司 Tft-lcd阵列基板制造方法
JP5873623B2 (ja) * 2010-06-04 2016-03-01 株式会社半導体エネルギー研究所 表示装置
JP5573686B2 (ja) * 2011-01-06 2014-08-20 ソニー株式会社 有機ｅｌ表示装置及び電子機器
CN202796957U (zh) * 2012-09-28 2013-03-13 京东方科技集团股份有限公司 一种阵列基板及oled显示装置
US9443961B2 (en) 2013-03-12 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor strips with undercuts and methods for forming the same
KR101504117B1 (ko) * 2013-11-14 2015-03-19 코닝정밀소재 주식회사 유기발광 디스플레이 장치
US10061151B2 (en) * 2014-06-30 2018-08-28 Lg Display Co., Ltd. Light shielding material and display device including the same
JP6417847B2 (ja) * 2014-10-21 2018-11-07 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
KR102260872B1 (ko) * 2015-01-09 2021-06-04 삼성디스플레이 주식회사 액정 표시 장치
CN204440372U (zh) * 2015-03-13 2015-07-01 京东方科技集团股份有限公司 一种内嵌式触摸屏及显示装置
KR102304983B1 (ko) * 2015-04-28 2021-09-27 삼성디스플레이 주식회사 액정 표시 장치
CN104934449B (zh) * 2015-07-16 2017-12-05 京东方科技集团股份有限公司 显示基板及其制作方法以及显示装置
KR101808715B1 (ko) * 2015-09-23 2017-12-14 엘지디스플레이 주식회사 유기발광표시장치
US10114251B2 (en) * 2015-12-17 2018-10-30 A.U. Vista, Inc. Liquid crystal display having holding member and method of fabricating same
KR102458907B1 (ko) * 2015-12-29 2022-10-25 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN105679771B (zh) 2016-01-29 2018-10-12 厦门天马微电子有限公司 阵列基板及其制作方法、包含其的显示面板
CN205657056U (zh) * 2016-04-19 2016-10-19 厦门天马微电子有限公司 阵列基板与显示装置
US20170338252A1 (en) * 2016-05-17 2017-11-23 Innolux Corporation Display device
CN105824161B (zh) * 2016-05-25 2023-07-14 福州京东方光电科技有限公司 一种液晶显示面板及液晶显示装置
CN106200151B (zh) * 2016-08-09 2019-12-06 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN106206622B (zh) * 2016-09-23 2019-05-10 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN106537313B (zh) * 2016-09-27 2019-07-09 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示面板和显示设备
CN106569361B (zh) 2016-10-20 2019-08-16 京东方科技集团股份有限公司 彩膜基板及其制备方法和显示装置
CN106773379B (zh) * 2017-02-06 2020-02-07 京东方科技集团股份有限公司 显示面板、显示装置及其控制方法
CN106896961B (zh) * 2017-03-01 2020-01-10 厦门天马微电子有限公司 触控显示面板和触控显示装置
CN107093618B (zh) 2017-05-04 2019-12-17 京东方科技集团股份有限公司 像素电路结构及使用其的显示器件
CN107121861A (zh) * 2017-06-20 2017-09-01 深圳市华星光电技术有限公司 液晶显示面板及液晶显示设备

Also Published As

Publication number Publication date
EP3679422B1 (en) 2024-02-21
US11374079B2 (en) 2022-06-28
EP3679422A4 (en) 2021-04-21
CN109757118B (zh) 2021-09-03
JP2020532753A (ja) 2020-11-12
EP3679422A1 (en) 2020-07-15
WO2019041337A1 (en) 2019-03-07
CN109757118A (zh) 2019-05-14
US20210183978A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
JP7103560B2 (ja) 表示基板、表示装置及び表示基板の製造方法
US10121838B2 (en) Flat panel display connecting front side to rear side of substrate using through hole
KR100741968B1 (ko) 유기 전계 발광 표시 소자 및 그 제조방법
US11563073B2 (en) Array substrate and manufacturing method thereof, display panel, display device and pixel driving circuit
KR102548119B1 (ko) 표시패널 및 이를 포함하는 표시장치
US11744117B2 (en) Light emitting device and method for manufacturing the same, and display device
US10062311B2 (en) Display substrate and fabricating method thereof, and display device
KR20150129551A (ko) 디스플레이 장치 및 이의 제조 방법
KR20150125207A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR20170014043A (ko) 유기 발광 표시 장치
KR20140132674A (ko) 표시 장치
KR101827399B1 (ko) 산란층을 포함하는 유기발광표시장치
JP6969755B2 (ja) 表示基板及び表示装置
US20090231325A1 (en) Display device
KR102195438B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102395211B1 (ko) 유기발광표시장치 및 그의 제조방법
JP6975147B2 (ja) アレイ基板、それを有する表示パネル、並びにアレイ基板の製造方法
JP2007188853A (ja) 表示装置
JP2020521989A (ja) 表示基板、表示装置及び表示基板の製造方法
WO2024009374A1 (ja) 表示装置
KR20230099524A (ko) 표시 장치 및 이의 제조방법
KR20230102192A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211020

R150 Certificate of patent or registration of utility model

Ref document number: 6969755

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150