KR20230102192A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20230102192A
KR20230102192A KR1020210192133A KR20210192133A KR20230102192A KR 20230102192 A KR20230102192 A KR 20230102192A KR 1020210192133 A KR1020210192133 A KR 1020210192133A KR 20210192133 A KR20210192133 A KR 20210192133A KR 20230102192 A KR20230102192 A KR 20230102192A
Authority
KR
South Korea
Prior art keywords
area
light emitting
display device
bank
spacer
Prior art date
Application number
KR1020210192133A
Other languages
English (en)
Inventor
류승석
소병성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210192133A priority Critical patent/KR20230102192A/ko
Priority to GB2216787.8A priority patent/GB2614598B/en
Priority to GBGB2319610.8A priority patent/GB202319610D0/en
Priority to CN202211418114.9A priority patent/CN116419618A/zh
Priority to US17/987,623 priority patent/US20230217724A1/en
Priority to DE102022134915.2A priority patent/DE102022134915A1/de
Publication of KR20230102192A publication Critical patent/KR20230102192A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels

Abstract

본 개시의 실시예들은 디스플레이 장치에 관한 것으로서, 기판과, 상기 기판 상에 배치되는 회로 소자와, 상기 회로 소자와 전기적으로 연결되며, 제 1 전극, 발광층 및 제 2 전극을 포함하는 발광 소자와, 상기 제 1 전극의 상면 일부가 노출되어 발광 영역을 형성하도록 배치된 뱅크와, 상기 뱅크 상에 배치된 적어도 하나의 스페이서와, 상기 발광 영역에 인접한 상기 뱅크의 테이퍼 영역의 기울기를 증가시키기 위하여, 상기 테이퍼 영역과 중첩된 적어도 일부 영역에 배치된 테이퍼 제어 요소를 포함하는 디스플레이 장치를 개시한다.

Description

디스플레이 장치{DISPLAY DEVICE}
본 개시의 실시예들은 빛의 반사로 인한 영상 품질의 저하를 방지하는 디스플레이 장치에 관한 것이다.
디지털 데이터를 이용하여 영상을 표시하는 디스플레이 장치로는 액정을 이용한 액정 디스플레이(Liquid Crystal Display; LCD) 장치, 유기 발광 다이오드(Organic Light Emitting Diode; 이하 OLED)를 이용한 유기 발광 디스플레이 장치 등이 대표적이다.
이러한 디스플레이 장치 중 유기 발광 디스플레이 장치는 스스로 발광하는 발광 다이오드를 이용함으로써, 응답 속도가 빠르고 명암비, 발광 효율, 휘도 및 시야각 등에서 장점이 존재한다. 이 경우, 발광 다이오드는 무기물 또는 유기물로 구현될 수 있다.
이러한 유기 발광 디스플레이 장치는 디스플레이 패널에 배열된 복수의 서브픽셀(Subpixel) 각각에 배치된 발광 다이오드(Light Emitting Diode)를 포함하고, 발광 다이오드에 흐르는 전압 제어를 통해 발광 다이오드를 발광시킴으로써 각각의 서브픽셀이 나타내는 휘도를 제어하며 이미지를 표시할 수 있다.
이러한 디스플레이 장치는 영상을 표시하기 위해 기판상에 다수의 서브픽셀들을 구비한다. 각 서브픽셀에 배치되는 발광 소자는 제 1 전극, 발광층 및 제 2 전극을 포함하는 유기 발광 다이오드로 이루어질 수 있다.
이 때, 제 1 전극과 발광층 사이에 뱅크 패턴이 개재되어 각 서브픽셀을 정의한다. 뱅크 패턴은 제 1 전극의 일부를 노출하는 개구를 가진다. 여기에서, 개구에 의해 노출된 제 1 전극 상에 발광층이 배치되고, 발광층 및 뱅크 패턴 상에 제 2 전극이 배치된다. 이로써, 뱅크 패턴은 각 서브픽셀을 정의하며, 제 1 전극과 제 2 전극 사이의 쇼트 불량이 방지하는 역할을 한다.
이러한 뱅크 패턴은 제 1 전극의 에지와 접하여 일정한 기울기를 이루는 테이퍼 영역을 포함한다. 이 때, 뱅크의 테이퍼 영역이 기준 기울기 이하의 낮은 각도로 형성되는 경우에는, 인입되는 빛이 테이퍼 영역에서 일정한 각도로 반사되고 제 2 전극에 투사되어 무지개와 같이 색상이 번지는 레인보우 무라(Rainbow Mura)가 나타나는 문제가 있다.
이에, 본 명세서의 발명자들은 테이퍼 영역의 기울기를 기준값 이상으로 형성함으로써, 영상 품질을 개선할 수 있는 디스플레이 장치를 발명하였다.
본 개시의 실시예들은, 뱅크의 두께를 충분히 유지하면서도 테이퍼 영역의 기울기를 기준값 이상으로 형성할 수 있는 구조의 디스플레이 장치를 제공할 수 있다.
또한 본 개시의 실시예들은, 테이퍼 영역과 중첩되는 하부에 금속 패턴을 배치함으로써, 테이퍼 영역의 기울기를 기준값 이상으로 형성할 수 있는 구조의 디스플레이 장치를 제공할 수 있다.
또한 본 개시의 실시예들은, 테이퍼 영역에 테이핑 스페이서를 배치함으로써, 테이퍼 영역의 기울기를 기준값 이상으로 형성할 수 있는 구조의 디스플레이 장치를 제공할 수 있다.
본 개시의 실시예들은 기판과, 상기 기판 상에 배치되는 회로 소자와, 상기 회로 소자와 전기적으로 연결되며, 제 1 전극, 발광층 및 제 2 전극을 포함하는 발광 소자와, 상기 제 1 전극의 상면 일부가 노출되어 발광 영역을 형성하도록 배치된 뱅크와, 상기 뱅크 상에 배치된 적어도 하나의 스페이서와, 상기 발광 영역에 인접한 상기 뱅크의 테이퍼 영역의 기울기를 증가시키기 위하여, 상기 테이퍼 영역과 중첩된 적어도 일부 영역에 배치된 테이퍼 제어 요소를 포함하는 디스플레이 장치를 제공할 수 있다.
본 개시의 실시예들에 의하면, 테이퍼 영역의 기울기를 기준값 이상으로 형성함으로써, 영상 품질을 개선할 수 있는 디스플레이 장치를 제공할 수 있다.
본 개시의 실시예들에 의하면, 뱅크의 두께를 충분히 유지하면서도 테이퍼 영역의 기울기를 기준값 이상으로 형성할 수 있는 구조의 디스플레이 장치를 제공할 수 있다.
본 개시의 실시예들에 의하면, 테이퍼 영역과 중첩되는 하부에 금속 패턴을 배치함으로써, 테이퍼 영역의 기울기를 기준값 이상으로 형성할 수 있는 구조의 디스플레이 장치를 제공할 수 있다.
본 개시의 실시예들에 의하면, 테이퍼 영역에 테이핑 스페이서를 배치함으로써, 테이퍼 영역의 기울기를 기준값 이상으로 형성할 수 있는 구조의 디스플레이 장치를 제공할 수 있다.
도 1은 본 개시의 실시예들에 따른 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 2는 본 개시의 실시예들에 따른 디스플레이 장치의 디스플레이 패널에서, 다수의 서브픽셀 및 스페이서가 배열된 구성을 예시로 나타낸 도면이다.
도 3은 본 개시의 실시예들에 따른 디스플레이 패널의 단면도를 예시로 나타낸 도면이다.
도 4는 디스플레이 장치의 디스플레이 패널에서, 발광 영역과 비발광 영역의 단면을 예시로 나타낸 도면이다.
도 5는 본 개시의 실시예들에 따른 디스플레이 장치에서, 발광 영역과 비발광 영역의 단면을 예시로 나타낸 도면이다.
도 6은 본 개시의 실시예들에 따른 디스플레이 장치에서, 금속 패턴이 배치되는 발광 영역의 평면도를 예시로 나타낸 도면이다.
도 7은 본 개시의 실시예들에 따른 디스플레이 장치에서 서브픽셀들과 금속 패턴의 배열 형태를 예시로 나타낸 도면이다.
도 8은 본 개시의 실시예들에 따른 디스플레이 장치에서, 금속 패턴이 불연속 구조로 배치되는 발광 영역의 평면도를 예시로 나타낸 도면이다.
도 9는 본 개시의 실시예들에 따른 디스플레이 장치에서, 뱅크의 테이퍼 영역에 테이핑 스페이서가 형성된 경우의 단면을 예시로 나타낸 도면이다.
도 10은 본 개시의 실시예들에 따른 디스플레이 장치에서, 테이핑 스페이서가 배치되는 발광 영역의 평면도를 예시로 나타낸 도면이다.
도 11은 본 개시의 실시예들에 따른 디스플레이 장치에서, 마스크 패턴을 이용하여 테이핑 스페이서의 두께를 조절하는 과정을 예시로 나타낸 도면이다.
도 12는 본 개시의 실시예들에 따른 디스플레이 장치에서, 테이핑 스페이서를 형성하기 위한 마스크 패턴의 평면도를 예시로 나타낸 도면이다.
이하, 본 개시의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 개시를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 개시의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 개시의 다양한 실시예들을 상세히 설명한다.
도 1은 본 개시의 실시예들에 따른 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 1을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 다수의 게이트 라인(GL)과 데이터 라인(DL)이 연결되고, 다수의 서브픽셀(SP)이 매트릭스 형태로 배열된 디스플레이 패널(110), 다수의 게이트 라인(GL)을 구동하는 게이트 구동 회로(120), 다수의 데이터 라인(DL)을 통해 데이터 전압을 공급하는 데이터 구동 회로(130), 게이트 구동 회로(120)와 데이터 구동 회로(130)를 제어하는 타이밍 컨트롤러(140), 및 파워 관리 회로(Power Management IC, 150)를 포함할 수 있다.
디스플레이 패널(110)은 다수의 게이트 라인(GL)을 통해 게이트 구동 회로(120)에서 전달되는 스캔 신호와 다수의 데이터 라인(DL)을 통해 데이터 구동 회로(130)에서 전달되는 데이터 전압을 기반으로 영상을 표시한다.
액정 디스플레이의 경우, 디스플레이 패널(110)은 두 장의 기판 사이에 형성된 액정층을 포함하며, TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 공지된 어떠한 모드로도 동작될 수 있을 것이다. 반면, 유기 발광 디스플레이의 경우, 디스플레이 패널(110)은 전면 발광(Top Emission) 방식, 배면 발광(Bottom Emission) 방식 또는 양면 발광(Dual Emission) 방식 등으로 구현될 수 있을 것이다.
디스플레이 패널(110)은 다수의 픽셀이 매트릭스 형태로 배열될 수 있으며, 각 픽셀은 서로 다른 컬러의 서브픽셀(SP), 예를 들어 화이트 서브픽셀, 레드 서브픽셀, 그린 서브픽셀, 및 블루 서브픽셀로 이루어지며, 각 서브픽셀(SP)은 다수의 데이터 라인(DL)과 다수의 게이트 라인(GL)에 의해 정의될 수 있다.
하나의 서브픽셀(SP)은 하나의 데이터 라인(DL)과 하나의 게이트 라인(GL)이 교차하는 영역에 형성된 박막 트랜지스터(Thin Film Transistor, TFT), 데이터 전압을 충전하는 유기 발광 다이오드와 같은 발광 소자, 발광 소자에 전기적으로 연결되어 전압을 유지시키기 위한 스토리지 커패시터(Storage Capacitor) 등을 포함할 수 있다.
예를 들어, 2,160 X 3,840 의 해상도를 가지는 디스플레이 장치(100)가 화이트(W), 레드(R), 그린(G), 블루(B)의 4개 서브픽셀(SP)로 이루어지는 경우, 2,160 개의 게이트 라인(GL)과 4개의 서브픽셀(WRGB)에 각각 연결되는 3,840 개의 데이터 라인(DL)에 의해, 모두 3,840 X 4 = 15,360 개의 데이터 라인(DL)이 구비될 수 있으며, 이들 게이트 라인(GL)과 데이터 라인(DL)이 교차되는 지점에 각각 서브픽셀(SP)이 배치될 것이다.
게이트 구동 회로(120)는 컨트롤러(140)에 의해 제어되는데, 디스플레이 패널(110)에 배치된 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 출력함으로써 다수의 서브픽셀(SP)에 대한 구동 타이밍을 제어한다.
2,160 X 3,840 의 해상도를 가지는 디스플레이 장치(100)에서, 2,160 개의 게이트 라인(GL)에 대하여 제 1 게이트 라인으로부터 제 2,160 게이트 라인까지 순차적으로 스캔 신호를 출력하는 경우를 2,160상(2,160 phase) 구동이라 할 수 있다. 또는, 제 1 게이트 라인으로부터 제 4 게이트 라인까지 순차적으로 스캔 신호를 출력한 다음, 제 5 게이트 라인으로부터 제 8 게이트 라인까지 스캔 신호를 순차적으로 출력하는 경우와 같이, 4개의 게이트 라인(GL)을 단위로 순차적으로 스캔 신호를 출력하는 경우를 4상 구동이라고 한다. 즉, N개의 게이트 라인(GL) 마다 순차적으로 스캔 신호를 출력하는 경우를 N상 구동이라고 할 수 있다.
이 때, 게이트 구동 회로(120)는 하나 이상의 게이트 구동 집적 회로(Gate Driving Integrated Circuit; GDIC)를 포함할 수 있으며, 구동 방식에 따라 디스플레이 패널(110)의 일 측에만 위치할 수도 있고 양 측에 위치할 수도 있다. 또는, 게이트 구동 회로(120)가 디스플레이 패널(110)의 베젤(Bezel) 영역에 내장되어 GIP(Gate In Panel) 형태로 구현될 수도 있다.
데이터 구동 회로(130)는 타이밍 컨트롤러(140)로부터 영상 데이터(DATA)를 수신하고, 수신된 영상 데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환한다. 그런 다음, 게이트 라인(GL)을 통해 스캔 신호가 인가되는 타이밍에 맞춰 데이터 전압을 각각의 데이터 라인(DL)으로 출력함으로써, 데이터 라인(DL)에 연결된 각 서브픽셀(SP)은 데이터 전압에 해당하는 밝기의 발광 신호를 디스플레이 한다.
마찬가지로, 데이터 구동 회로(130)는 하나 이상의 소스 구동 집적 회로(Source Driving Integrated Circuit; SDIC)를 포함할 수 있으며, 소스 구동 집적 회로(SDIC)는 TAB (Tape Automated Bonding) 방식 또는 COG (Chip On Glass) 방식으로 디스플레이 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나 디스플레이 패널(110) 상에 직접 배치될 수 있다.
경우에 따라서, 각 소스 구동 집적 회로(SDIC)는 디스플레이 패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스 구동 집적 회로(SDIC)는 COF (Chip On Film) 방식으로 구현될 수 있으며, 이 경우에, 각 소스 구동 집적 회로(SDIC)는 회로 필름 상에 실장 되어, 회로 필름을 통해 디스플레이 패널(110)의 데이터 라인(DL)과 전기적으로 연결될 수 있다.
타이밍 컨트롤러(140)는 게이트 구동 회로(120)와 데이터 구동 회로(130)에 여러 가지 제어 신호를 공급하며, 게이트 구동 회로(120)와 데이터 구동 회로(130)의 동작을 제어한다. 즉, 타이밍 컨트롤러(140)는 각 프레임에서 구현하는 타이밍에 따라 게이트 구동 회로(120)가 스캔 신호를 출력하도록 제어하고, 다른 한편으로는 외부에서 수신한 영상 데이터(DATA)를 데이터 구동 회로(130)에 전달한다.
이 때, 타이밍 컨트롤러(140)는 영상 데이터(DATA)와 함께 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(Data Enable; DE), 메인 클럭(MCLK) 등을 포함하는 여러 가지 타이밍 신호를 외부의 호스트 시스템(200)으로부터 수신한다.
호스트 시스템(200)은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 기기, 웨어러블 기기 중 어느 하나일 수 있다.
이에 따라, 타이밍 컨트롤러(140)는 호스트 시스템(200)으로부터 수신한 여러 가지 타이밍 신호를 이용하여 제어 신호를 생성하고, 이를 게이트 구동 회로(120) 및 데이터 구동 회로(130)로 전달한다.
예를 들어, 타이밍 컨트롤러(140)는 게이트 구동 회로(120)를 제어하기 위해서, 게이트 스타트 펄스(Gate Start Pulse; GSP), 게이트 클럭(Gate Clock; GCLK), 게이트 출력 인에이블 신호(Gate Output Enable; GOE) 등을 포함하는 여러 가지 게이트 제어 신호를 출력한다. 여기에서, 게이트 스타트 펄스(GSP)는 게이트 구동 회로(120)를 구성하는 하나 이상의 게이트 구동 집적 회로(GDIC)가 동작을 시작하는 타이밍을 제어한다. 또한, 게이트 클럭(GCLK)은 하나 이상의 게이트 구동 집적 회로(GDIC)에 공통으로 입력되는 클럭 신호로서, 스캔 신호의 시프트 타이밍을 제어한다. 또한, 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 구동 집적 회로(GDIC)의 타이밍 정보를 지정한다.
또한, 타이밍 컨트롤러(140)는 데이터 구동 회로(130)를 제어하기 위하여, 소스 스타트 펄스(Source Start Pulse; SSP), 소스 샘플링 클럭(Source Sampling Clock; SCLK), 소스 출력 인에이블 신호(Source Output Enable; SOE) 등을 포함하는 각종 데이터 제어 신호를 출력한다. 여기에서, 소스 스타트 펄스(SSP)는 데이터 구동 회로(130)를 구성하는 하나 이상의 소스 구동 집적 회로(SDIC)가 데이터 샘플링을 시작하는 타이밍을 제어한다. 소스 샘플링 클럭(SCLK)은 소스 구동 집적 회로(SDIC)에서 데이터를 샘플링하는 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동 회로(130)의 출력 타이밍을 제어한다.
이러한 디스플레이 장치(100)는 디스플레이 패널(110), 게이트 구동 회로(120), 데이터 구동 회로(130) 등으로 각종 전압 또는 전류를 공급해주거나, 공급할 각종 전압 또는 전류를 제어하는 파워 관리 회로(150)를 포함할 수 있다.
파워 관리 회로(150)는 호스트 시스템(200)으로부터 공급되는 직류 입력 전압(Vin)을 조정하여 디스플레이 패널(100), 및 게이트 구동 회로(120)와 데이터 구동 회로(130)의 구동에 필요한 전원을 발생한다.
한편, 서브픽셀(SP)은 게이트 라인(GL)과 데이터 라인(DL)이 교차되는 지점에 위치하며, 각각의 서브픽셀(SP)에는 발광 소자가 배치될 수 있다. 예를 들어, 유기 발광 디스플레이 장치는 각각의 서브픽셀(SP)에 유기 발광 다이오드와 같은 발광 소자를 포함하며, 데이터 전압에 따라 발광 소자에 흐르는 전류를 제어함으로써 영상을 표시할 수 있다.
이러한 디스플레이 장치(100)는 액정 디스플레이(Liquid Crystal Display), 유기 발광 디스플레이(Organic Light Emitting Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 등 다양한 타입의 장치일 수 있다.
한편, 디스플레이 장치(100)가 유기 발광 디스플레이인 경우, 디스플레이 패널(110)은 유기 발광 다이오드를 구성하는 발광층을 포함한다.
이러한 발광층을 형성하기 위해서는 마스크(mask)가 필요하다. 그러나, 마스크를 이용하여 발광층을 형성하는 공정에서 마스크 쳐짐 현상이 발생하여 수율이 낮아질 수 있기 때문에, 마스크 쳐짐을 방지하는 마스크 지지부가 필요하다.
또한, 디스플레이 장치(100)는 발광층을 증착하는 경우에 증착 부위에 대응하여 개구부를 갖는 금속 마스크를 이용하는데, 금속 마스크는 서브픽셀을 구분하는 뱅크와 만날 때, 뱅크 처짐을 유발하거나 파티클을 유발할 수 있다.
이러한 문제를 해결하기 위해서, 금속 마스크를 지지하면서 금속 마스크의 표면이 직접적으로 뱅크와 닿지 않도록 스페이서를 뱅크 상에 형성할 수 있다.
도 2는 본 개시의 실시예들에 따른 디스플레이 장치의 디스플레이 패널에서, 다수의 서브픽셀 및 스페이서가 배열된 구성을 예시로 나타낸 도면이다.
도 2를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 디스플레이 패널(110)을 포함하고, 디스플레이 패널(110)은 매트릭스(matrix) 타입으로 배열된 다수의 서브픽셀(SP)을 포함할 수 있다.
여기에서는 다수의 서브픽셀(SP)이 매트릭스 타입으로 배치된 구성을 도시하였으나, 이는 하나의 예시일 뿐이며 본 개시의 실시예들에 따른 디스플레이 패널(110)에서 다수의 서브픽셀(SP)은 다양한 형태로 배열될 수 있다.
한편, 하나의 서브픽셀(SP)과 인접하여 배치된 다른 서브픽셀(SP) 사이에는 적어도 하나의 신호 라인이 위치할 수 있다. 예를 들면, 데이터 라인(DL), 게이트 라인(GL) 중 어느 하나이거나, 기준 전압 라인 또는 구동 전압 라인이 배치될 수도 있다.
그리고, 하나의 서브픽셀(SP)은 발광 영역(EA)과 발광 소자를 구동하기 위한 회로들이 위치해 있는 회로 영역(CA)을 포함할 수 있다.
디스플레이 패널(110)에서 서브픽셀(SP)에 포함된 발광 영역(EA)을 제외한 나머지 영역은 모두 비발광 영역일 수 있다.
이 때, 디스플레이 장치(100)는 발광층에서 발생된 빛의 출사 방향에 따라 전면 발광형 디스플레이 장치와 후면 발광형 디스플레이 장치로 구별될 수 있으며, 후면 발광형 디스플레이 장치는 박막 트랜지스터가 구비된 기판 방향으로 빛이 출사되고, 전면 발광형 디스플레이 장치는 박막 트랜지스터가 구비된 기판의 반대 방향으로 광이 출사된다.
이에 따라, 본 개시의 디스플레이 장치(100)가 전면 발광형 디스플레이 장치로 구성되는 경우, 발광 영역(EA)과 회로 영역(CA)은 중첩되도록 배치될 수 있다.
또한, 본 개시의 실시예들에 따른 디스플레이 패널(110)은 적어도 하나의 스페이서(250, spacer)를 포함할 수 있다.
스페이서(250)는 적어도 하나의 서브픽셀(SP)의 일 측에 배치될 수 있다. 이 때, 스페이서(250)는 서브픽셀(SP)의 적어도 일 측에 배치되는 신호 라인과 중첩하도록 배치되거나, 서브픽셀(SP) 내에 회로 영역(CA)에 위치할 수 있다. 즉, 스페이서(250)는 발광 영역(EA)을 제외한 나머지 영역, 즉, 비발광 영역에 위치할 수 있다.
여기에서는 스페이서(250)가 서브픽셀(SP)의 적어도 일 측에 배치되는 신호 라인과 중첩하도록 배치되는 경우를 예시로 나타내고 있지만, 스페이서(250)의 위치는 이에 국한되지 않고, 비발광 영역에 다양한 형태로 배치될 수 있을 것이다.
이와 같이, 스페이서(250)는 발광 영역(EA)을 가리지 않도록 위치함으로써, 스페이서(250)로 인해 발광 영역(EA)이 줄어드는 것을 방지할 수 있다.
도 3은 본 개시의 실시예들에 따른 디스플레이 패널의 단면도를 예시로 나타낸 도면이다. 여기에서는 도 2의 A-B를 따라 절단한 단면을 나타내고 있다.
도 3을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 기판(300) 상에 배치되는 박막 트랜지스터(Tr), 박막 트랜지스터(Tr)와 전기적으로 연결된 유기 발광 다이오드(OLED)와 비발광 영역(NEA)에 배치된 스페이서(250)를 포함한다. 여기에서는 유기 발광 다이오드(OLED)가 발광 소자를 구성하는 유기 발광 디스플레이 장치의 경우를 나타내고 있다.
박막 트랜지스터(Tr)는 액티브층(310), 게이트 전극(320), 소스 전극(330) 및 드레인 전극(340)을 포함하는 회로 소자에 해당한다. 그리고, 유기 발광 다이오드(OLED)는 제 1 전극(360), 발광층(370) 및 제 2 전극(380)을 포함한다.
제 1 전극(360)은 애노드 전극이고 제 2 전극(380)은 캐소드 전극일 수 있다. 또는, 제 1 전극(360)은 캐소드 전극이고 제 2 전극(380)은 애노드 전극일 수 있다. 이하에서는 제 1 전극(360)이 애노드 전극이고 제 2 전극(380)이 캐소드 전극인 경우를 예로 들어 설명한다.
기판(300) 상에 버퍼층(301)이 배치된다. 버퍼층(301) 상에는 액티브층(310)이 배치된다. 액티브 층에는 게이트 절연막(302)이 배치된다. 게이트 절연막(302) 상에는 액티브층(310)과 중첩하는 게이트 전극(320)이 배치된다.
게이트 전극(320) 상에는 층간 절연막(303)이 배치된다. 층간 절연막(303) 상에는 층간 절연막(303)과 게이트 절연막(302)에 구비된 컨택홀을 통해 액티브층(310)과 연결되는 소스 전극(330) 및 드레인 전극(340)이 배치된다.
여기에서는 게이트 전극(320)이 액티브층(310) 상에 배치되는 구성을 도시하였으나, 이에 한정되지 않으며 액티브층(310)이 게이트 전극(320) 상에 위치할 수도 있다.
소스 전극(330)과 드레인 전극(340)은 동일한 재질의 소스-드레인 금속으로 형성될 수 있으며, 소스 전극(330)과 드레인 전극(340) 상에는 제 1 오버코트층(304)이 배치된다.
제 1 오버코트층(304) 상에는 콘택홀을 통해서 박막 트랜지스터(Tr)의 소스 전극(330) 또는 드레인 전극(340)과 전기적으로 연결되는 제 2 소스-드레인 전극(350)이 형성될 수 있다.
제 2 소스-드레인 전극(350) 상에는 제 2 오버코트층(305)이 배치된다.
제 2 오버코트층(305) 상에는 유기 발광 다이오드(OLED)의 제 1 전극(360)이 배치된다. 제 1 전극(360)은 제 2 소스-드레인 전극(350)을 통해서 박막 트랜지스터(Tr)의 소스 전극(330) 또는 드레인 전극(340)과 전기적으로 연결될 수 있다.
이 때, 제 2 소스-드레인 전극(350)과 제 2 오버코트층(305)은 생략될 수도 있다. 이와 같이, 제 2 소스-드레인 전극(350)과 제 2 오버코트층(305)이 생략되는 경우에는 제 1 전극(360)이 직접 박막 트랜지스터(Tr)의 소스 전극(330) 또는 드레인 전극(340)과 전기적으로 연결될 수 있을 것이다.
여기에서는 제 1 전극(360)이 박막 트랜지스터(Tr)의 소스 전극(330)과 연결되는 구성을 도시하였으나, 이에 한정되지 않으며, 드레인 전극(340)과 연결될 수도 있다.
제 2 오버코트층(305)과 제 1 전극(360) 상에는 뱅크(355)가 배치된다. 뱅크(355)는 발광 영역(EA)과 비발광 영역(NEA)을 구분할 수 있다. 구체적으로, 뱅크(355)가 위치한 영역에 대응되는 영역은 비발광 영역(NEA)에 해당하고, 뱅크(355)가 위치하지 않은 영역에 대응되는 영역은 발광 영역(EA)에 해당할 수 있다.
뱅크(355)는 제 1 전극(360)의 상면의 일부를 노출하도록 배치될 수 있다. 그리고, 뱅크(355) 상에는 적어도 하나의 스페이서(250)가 위치한다.
뱅크(355)와, 뱅크(355)로 인해 노출된 제 1 전극(360)의 상면과, 스페이서(250)의 외곽의 일부에는 발광층(370)이 배치된다. 그리고, 발광층(370)과 스페이서(250) 상에는 제 2 전극(380)이 배치된다.
제 2 전극(380) 상에는 유기 발광 다이오드(OLED)를 수분 등의 이물로부터 보호하기 위한 봉지층(390)이 배치된다.
여기에서는 봉지층(390)이 단일층인 구성을 도시하였으나, 이에 한정되지 않으며 다중층으로 이루어질 수 있다. 봉지층(390)이 다중층일 경우, 유기층과 무기층이 교번하여 배치되는 구성일 수 있다.
스페이서(250)의 제 1 외곽 부분(351)은 기판(100)으로부터 멀어질수록 폭이 증가하는 역 테이퍼 형상을 갖고, 제 2 외곽 부분(352)은 기판(100)으로부터 멀어질수록 폭이 감소하도록 정 테이퍼 형상을 갖는 부분을 포함하거나 또는, 콘벡스(convex) 형상을 갖는 부분을 포함한다.
스페이서(250)의 제 2 외곽 부분(352)은 기판(300) 상에 발광층(370)을 형성할 때 사용되는 마스크를 지지하는 역할을 할 수 있다.
이 때, 제 2 외곽 부분(352)의 측면이 정 테이퍼 형상을 갖는 부분을 포함하거나 또는 콘벡스 형상을 갖는 부분을 포함함으로써, 제 2 외곽 부분(352)은 마스크와 접촉하는 면적이 줄어들 수 있다. 예를 들면, 제 2 외곽 부분(352)과 마스크는 점 접촉할 수 있다.
또한, 스페이서(250)의 제 1 외곽 부분(351)은 역 테이퍼 형상을 가짐으로써, 발광층(370)은 스페이서(250)의 외곽 부분의 일부를 노출하도록 배치될 수 있다.
구체적으로, 발광층(370)은 스페이서(250)의 제 1 외곽 부분(351)의 전부 또는 일부를 노출하도록 배치되고, 스페이서(250)의 제 2 외곽 부분(352) 상에 배치될 수 있다.
상기와 같은 구조는 스페이서(250)의 외곽 형상과 발광층(370)의 공정 특성에 기인한다.
발광층(370)은 제 1 전극(360)과, 뱅크(355)와, 스페이서(250)가 배치된 기판(100) 상에 형성될 수 있다. 이 때, 발광층(370)은 직진성을 갖는 증착 또는 코팅 방법으로 형성될 수 있다. 예를 들면, 발광층(370)은 증발 방식(evaporation)으로 형성될 수 있다.
이와 같은 방법으로 발광층(370)을 형성하기 위해서는, 챔버(chamber) 안에서 발광층(370) 물질을 증발 시켜야 한다. 챔버 내에서 발광층(370) 물질은 제 1 전극(360), 뱅크(355) 및 스페이서(250)와 간격을 가지며 마주보도록 위치된다.
챔버 내에서 직진성을 가진 채로 증발된 발광층(370) 물질은 제 1 전극(360)과, 뱅크(355)와, 스페이서(250)가 배치된 기판(100)으로 향하게 된다.
발광층(370) 물질은 뱅크(355)와, 뱅크(355)로 인해 노출된 제 1 전극(360)의 상면과, 스페이서(250)의 제 2 외곽 부분(352)에 형성되어, 발광층(370)이 된다.
한편, 챔버 내에서 스페이서(250)가 최대폭을 갖는 영역보다 상부에 위치된 제 1 외곽 부분(351)에는 발광층(370) 물질이 도달하기 어렵다. 즉, 스페이서(250)가 최대폭을 갖는 영역이 직진성을 갖고 증발되는 발광층(370) 물질의 전부 또는 일부를 차단하기 때문에, 발광층(370) 물질이 제 1 외곽 부분(351)에 도달하지 못하거나, 제 1 외곽 부분(351)의 일부에만 도달할 수 있다.
따라서, 최종적으로 형성된 발광층(370)은 스페이서(250)의 제 1 외곽 부분(351)의 전부 또는 일부를 노출하도록 배치될 수 있다.
한편, 제 2 전극(380)은 증착 물질의 방향성이 일정하지 않는 방법으로 형성될 수 있다. 예를 들면, 제 2 전극(380)은 스퍼터링(sputtering) 방법으로 형성될 수 있다.
이와 같은 방법은 스텝 커버리지(step coverage)가 우수하여 증착되는 기판(300)의 외곽 형상을 따라 물질이 증착되는 특성을 갖는다. 따라서, 기판(300) 상에 역 테이퍼 형상의 제 1 외곽 부분(351)을 포함하는 스페이서(250)가 배치되어 있을지라도, 제 1 외곽 부분(351)의 표면을 따라 제 2 전극(380)이 형성될 수 있다.
따라서, 최종적으로 형성된 제 2 전극(380)은 발광층(370), 스페이서(250)의 제 1 외곽 부분(351) 및 제 2 외곽 부분(352) 상에 위치할 수 있다. 구체적으로, 제 2 전극(380)은 발광층(370)에 의해 노출된 스페이서(250)의 제 1 외곽 부분(351)과 접촉하도록 배치될 수 있다.
도 4는 디스플레이 장치의 디스플레이 패널에서, 발광 영역과 비발광 영역의 단면을 예시로 나타낸 도면이다.
도 4를 참조하면, 디스플레이 장치(100)의 디스플레이 패널(110)에서, 층간 절연막(303)과 오버코트층(304)의 상부에는 유기 발광 다이오드(OLED)의 제 1 전극(360)과 뱅크(355)가 형성될 수 있다.
여기에서는 제 2 소스-드레인 전극(350)과 제 2 오버코트층(305)이 생략된 경우를 나타내고 있다.
이 때, 디스플레이 패널(110)의 발광 영역(EA)과 비발광 영역(NEA)은 뱅크(355)에 의해 구분될 수 있다. 즉, 뱅크(355)는 비발광 영역(NEA)에 형성되고, 유기 발광 다이오드(OLED)의 제 1 전극(360)은 발광 영역(EA)이 형성된다.
따라서, 뱅크(355)는 비발광 영역(NEA)에서 제 1 전극(360)과 제 1 높이(Tbank1)를 형성하기 때문에, 발광 영역(EA)과 비발광 영역(NEA)의 경계 부분에서는 일정한 기울기를 가지는 테이퍼 영역(Taper Area)을 형성하게 된다.
이 때, 뱅크(355)는 유기물 재료로 형성될 수 있으며, 재료의 특성으로 인해 두께를 작게 형성하거나 테이퍼 영역(Taper Area)의 기울기를 상향시키기 어려운 단점이 있다.
예를 들어, 블랙 색상의 뱅크(355)는 두께를 크게 형성할수록 테이퍼 영역(Taper Area)의 기울기가 감소하는 경향으로 인해 테이퍼 영역(Taper Area)의 기울기를 상향시키기 더욱 어려워 진다. 따라서, 블랙 색상의 뱅크(355)를 사용하는 경우, 테이퍼 영역(Taper Area)의 기울기를 크게 형성하기 위해서는 뱅크(355)의 두께를 얇게 형성하여야 하는데, 이로 인해 제 1 전극(360)과 제 2 전극(380) 사이의 불량이 발생할 가능성이 높아지게 된다.
또한, 빛에 조사되는 영역을 경화시키는 네거티브 재료로 뱅크(355)를 형성하는 경우에도, 네거티브 재료의 특성으로 인하여 테이퍼 영역(Taper Area)의 기울기를 일정한 각도 이상으로 형성하기가 더욱 어려워진다.
이에 따라, 뱅크(355)의 테이퍼 영역(Taper Area)이 일정한 기울기 이하의 낮은 각도로 형성되는 경우에, 상부에서 인입되는 빛이 테이퍼 영역(Taper Area)에서 반사되고, 제 1 전극(360)의 상부에 형성된 제 2 전극에 투사되어 무지개와 같이 색상이 번지는 레인보우 무라(Rainbow Mura)가 나타날 수 있다.
본 개시의 디스플레이 장치(100)는 테이퍼 영역(Taper Area)과 중첩되는 하부에 금속 패턴을 배치함으로써, 테이퍼 영역(Taper Area)의 기울기를 기준값 이상으로 형성하고, 레인보우 무라(Rainbow Mura)와 같은 영상 품질의 저하를 방지할 수 있다.
도 5는 본 개시의 실시예들에 따른 디스플레이 장치에서, 발광 영역과 비발광 영역의 단면을 예시로 나타낸 도면이다.
도 5를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 기판(300) 상에 배치되는 박막 트랜지스터(Tr), 박막 트랜지스터(Tr)와 전기적으로 연결된 유기 발광 다이오드(OLED)와 비발광 영역(NEA)에 배치된 스페이서(250)를 포함할 수 있다.
박막 트랜지스터(Tr)는 액티브층(310), 게이트 전극(320), 소스 전극(330) 및 드레인 전극(340)을 포함하고, 유기 발광 다이오드(OLED)는 제 1 전극(360), 발광층(370) 및 제 2 전극(380)을 포함한다.
게이트 전극(320) 상에는 층간 절연막(303)이 배치된다. 층간 절연막(303) 상에는 층간 절연막(303)과 게이트 절연막(302)에 구비된 컨택홀을 통해 액티브층(310)과 연결되는 소스 전극(330) 및 드레인 전극(340)이 배치되어 박막 트랜지스터(Tr)를 형성한다.여기에서는 제 2 소스-드레인 전극(350)과 제 2 오버코트층(305)이 생략된 경우를 나타내고 있다.
또한, 본 개시의 디스플레이 장치(100)는 뱅크(355)의 테이퍼 영역(Taper Area)의 적어도 일부와 중첩되는 위치에 금속 패턴(MP)을 추가로 형성한다. 즉, 금속 패턴(MP)은 뱅크(355)의 테이퍼 영역(Taper Area)과 적어도 일부가 중첩되도록 층간 절연막(303)의 상부에 배치될 수 있다.
금속 패턴(MP)이 층간 절연막(303)의 상부에서 박막 트랜지스터(Tr)의 소스 전극(330) 및 드레인 전극(340)과 동일한 층에 배치되는 경우, 소스 전극(330) 및 드레인 전극(340)과 동일한 재질의 금속으로 형성될 수 있다.
앞에서 설명한 바와 같이, 소스 전극(330)과 드레인 전극(340) 상에는 제 1 오버코트층(304)이 배치되고, 제 1 오버코트층(304) 상에 콘택홀을 통해서 박막 트랜지스터(Tr)의 소스 전극(330) 또는 드레인 전극(340)과 전기적으로 연결되는 제 2 소스-드레인 전극(350)이 형성될 수 있다.
이 경우, 금속 패턴(MP)은 뱅크(355)의 테이퍼 영역(Taper Area)과 적어도 일부가 중첩되도록 제 1 오버코트층(304)의 상부에 배치될 수 있다.
금속 패턴(MP)이 제 1 오버코트층(304)의 상부에서 제 2 소스-드레인 전극(350)과 동일한 층에 배치되는 경우, 제 2 소스-드레인 전극(350)과 동일한 재질의 금속으로 형성될 수 있다.
금속 패턴(MP)은 뱅크(355)의 테이퍼 영역(Taper Area)을 따라 배치되기 때문에, 발광 영역(EA)의 테두리 영역에 배치될 수 있을 것이다.
금속 패턴(MP)의 상부에는 오버코트층(304)이 배치되는데, 금속 패턴(MP)의 두께에 의하여 오버코트층(304)은 테이퍼 영역(Taper Area)에서 일정한 높이로 돌출되게 형성된다.
오버코트층(304)의 상부에는 유기 발광 다이오드(OLED)의 제 1 전극(360)과 뱅크(355)가 형성될 수 있다. 이 때, 디스플레이 패널(110)의 발광 영역(EA)과 비발광 영역(NEA)은 뱅크(355)에 의해 구분되며, 뱅크(355)는 비발광 영역(NEA)에 형성된다.
뱅크(355)는 비발광 영역(NEA)에서 일정한 높이로 형성되기 때문에, 발광 영역(EA)과 비발광 영역(NEA)의 경계 부분에서 일정한 기울기를 가지는 테이퍼 영역(Taper Area)을 형성하게 된다.
이 때, 뱅크(355)의 테이퍼 영역(Taper Area)는 하부에 형성된 금속 패턴(MP)과 중첩되는 위치에 해당하기 때문에, 금속 패턴(MP) 및 돌출된 오버코트층(304)에 의해서 테이퍼 영역(Taper Area)는 상부로 돌출되는 구조로 형성된다.
그 결과, 테이퍼 영역(Taper Area)의 기울기는 상승하게 되어, 빛의 반사에 의한 무라를 감소시킬 수 있게 된다.
이와 같이, 테이퍼 영역(Taper Area)과 중첩되는 하부에 금속 패턴(MP)을 배치하는 경우, 뱅크(355)의 두께와 상관없이 테이퍼 영역(Taper Area)의 기울기를 크게 형성할 수 있다.
예를 들어, 블랙 색상의 뱅크(355)를 형성하는 경우, 테이퍼 영역(Taper Area)과 중첩되는 영역 하부에 금속 패턴(MP)을 배치함으로써 금속 패턴(MP)과 중첩되는 블랙 색상의 뱅크(355)의 두께를 감소시킬 수 있다. 즉, 도 4의 제 1 두께(Tbank1)보다 제 2 두께(Tbank2)가 더 작을 수 있다.
이에 따라, 블랙 색상의 뱅크(355) 형성 공정 시 금속 패턴(MP)과 중첩되는 블랙 색상의 뱅크(355)의 광 투과도가 향상되어 광 경화가 상대적으로 잘 일어날 수 있다. 또한, 금속 패턴(MP)에서 광이 반사되기에, 금속 패턴(MP)과 인접한 블랙 색상의 뱅크(355)의 광 경화도 상대적으로 잘 일어날 수 있다. 이에 따라, 블랙 색상의 뱅크(355)의 흘러내림 현상이 감소되어, 블랙 색상의 뱅크(355)의 테이퍼 영역(Taper Area)의 기울기를 크게 형성할 수 있게 된다.
도 6은 본 개시의 실시예들에 따른 디스플레이 장치에서, 금속 패턴이 배치되는 발광 영역의 평면도를 예시로 나타낸 도면이다.
도 6을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 디스플레이 패널(110)의 발광 영역(EA)과 비발광 영역(NEA)이 뱅크(355)에 의해 구분될 수 있다. 즉, 뱅크(355)는 비발광 영역(NEA)에 형성되고, 유기 발광 다이오드(OLED)의 제 1 전극(360)은 발광 영역(EA)에 형성된다.
이 때, 발광 영역(EA)과 비발광 영역(NEA)의 경계 부분은 뱅크(355)가 일정한 기울기로 형성되는 테이퍼 영역(Taper Area)에 해당하며, 테이퍼 영역(Taper Area)의 하부에는 제 1 전극(360)과 금속 패턴(MP)이 배치될 수 있다.
즉, 본 개시의 디스플레이 장치(100)는 뱅크(355)의 테이퍼 영역(Taper Area)이 적어도 일부의 금속 패턴(MP)과 중첩되도록 배치된다. 따라서, 발광 영역(EA)이 원형으로 형성되는 경우, 발광 영역(EA)의 외곽을 따라 뱅크(355)의 테이퍼 영역(Taper Area)이 원형으로 배치되고, 테이퍼 영역(Taper Area)와 중첩되는 위치에 원형으로 금속 패턴(MP)이 배치될 수 있다.
그 결과, 발광 영역(EA)의 외곽을 따라 형성되는 뱅크(355)의 테이퍼 영역(Taper Area)의 기울기가 크게 형성되고, 외부에서 유입되는 빛에 의한 무라 현상이 완화될 수 있다.
도 7은 본 개시의 실시예들에 따른 디스플레이 장치에서 서브픽셀들과 금속 패턴의 배열 형태를 예시로 나타낸 도면이다.
후술하는 설명에서는 앞서 설명한 실시예들과 중복되는 내용(구성, 효과 등)은 생략할 수 있다.
도 7을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 제 1 색상을 발광하는 다수의 제 1 발광 영역(EA1), 제 2 색상을 발광하는 다수의 제 2 발광 영역(EA2) 및 제 3 색상을 발광하는 다수의 제 3 발광 영역(EA3)을 포함할 수 있다.
이 때, 제 1 발광 영역(EA1)은 매트릭스 타입으로 배치되고, 제 1 발광 영역(EA1)의 사이에 제 1 발광 영역(EA1)보다 면적이 작고 제 1 발광 영역(EA1)과 다른 색상을 발광하는 발광 영역(EA2, EA3)이 배치될 수 있다.
예를 들어, 네 개의 제 1 발광 영역(EA1)의 사이의 중앙 지점에는 제 2 발광 영역(EA2) 또는 제 3 발광 영역(EA3)이 배치될 수 있다.
여기에서, 제 1 발광 영역(EA1)은 청색(B)을 발광하고, 제 2 발광 영역(EA2)은 적색(R)을 발광하고, 제 3 발광 영역(BA3)은 녹색(G)을 발광할 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 각각의 발광 영역(EA1, EA2, EA3)의 발광 색상은 변경될 수 있다.
이와 같이, 서로 다른 색상을 발광하는 발광 영역(EA1, EA2, EA3)들의 면적이 상이하게 이루어 짐으로써, 제 1 발광 영역(EA1)의 휘도 수명을 제 1 및 제 2 발광 영역(EA2, EA3)의 휘도 수명과 균일하게 하고, 디스플레이 장치(100)의 색감 변화를 최소할 수 있는 효과가 있다.
예를 들어, 제 1 색상을 발광하는 유기 발광 다이오드(OLED)의 수명이 제 2 및 제 3 색상을 발광하는 유기 발광 다이오드(OLED)의 수명보다 짧을 경우, 제 1 색상을 발광하는 유기 발광 다이오드(OLED)가 위치된 제 1 발광 영역(EA1)의 면적을 제 2 및 제 3 발광 영역(EA2, EA3)의 면적보다 크게 할 수 있다.
또한, 제 2 및 제 3 색상을 발광하는 유기 발광 다이오드(OLED)의 수명에 따라 제 2 및 제 3 발광 영역(EA2, EA3)의 면적도 변경될 수 있다.
한편, 여기에서는 제 1 내지 제 3 발광 영역(EA1, EA2, EA3)이 평면 형상이 원형인 구성을 도시하고 있으나, 본 개시는 이에 한정되지 않으며, 제 1 내지 제 3 발광 영역(EA1, EA2, EA3)의 평면 형상은 원형, 타원형, 다각형 등 다양한 형상으로 이루어질 수 있다.
이러한 발광 영역(EA1, EA2, EA3)의 구조 및 형상에 따라, 발광 영역(EA1, EA2, EA3)의 외곽을 따라 테이퍼 영역(Taper Area)과 중첩되는 위치에 형성되는 금속 패턴(MP)의 구조와 형상이 결정될 수 있을 것이다.
즉, 테이퍼 영역(Taper Area)과 중첩되는 위치에 형성되는 금속 패턴(MP)은 면적이 큰 제 1 발광 영역(EA1)의 외곽을 따라 제 1 발광 영역(EA1)의 구조에 대응되도록 배치되거나, 면적이 작은 제 2 및 제 3 발광 영역(EA2, EA3)의 외곽을 따라 제 2 및 제 3 발광 영역(EA2, EA3)의 구조에 대응되도록 배치될 수 있다.
또한, 디스플레이 장치(100)의 비발광 영역(NEA)에는 스페이서(250)가 배치될 수 있다. 스페이서(250)는 비발광 영역(NEA)의 일부 영역에만 배치될 수 있다. 이 때, 스페이서(250)의 모양 및 크기는 다양하게 이루어질 수 있다. 스페이서(250)는 평면 상에서 원형, 타원형, 다각형, 선형 및 굽은 선 형상 중 적어도 어느 하나의 타입일 수 있다.
한편, 서로 근처에 배치되는 발광 영역(EA1, EA2, EA3) 사이의 비발광 영역(NEA)의 크기가 다를 수 있으므로, 스페이서(250)가 어느 발광 영역들 사이에 위치하느냐에 따라, 배치될 수 있는 영역의 크기가 달라질 수 있다.
또한, 발광 영역(EA)의 외곽을 따라 뱅크(355)의 테이퍼 영역(Taper Area)에 중첨되도록 형성되는 금속 패턴(MP)은 연속된 구조로 형성될 수도 있지만, 일부 구간이 단락된 불연속 구조로 형성될 수도 있다.
도 8은 본 개시의 실시예들에 따른 디스플레이 장치에서, 금속 패턴이 불연속 구조로 배치되는 발광 영역의 평면도를 예시로 나타낸 도면이다.
도 8을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)에서 디스플레이 패널(110)의 발광 영역(EA)과 비발광 영역(NEA)은 뱅크(355)에 의해 구분될 수 있다. 즉, 뱅크(355)는 비발광 영역(NEA)에 형성되고, 유기 발광 다이오드(OLED)의 제 1 전극(360)은 발광 영역(EA)에 형성된다.
이 때, 발광 영역(EA)과 비발광 영역(NEA)의 경계 부분은 뱅크(355)가 일정한 기울기로 형성되는 테이퍼 영역(Taper Area)에 해당하며, 테이퍼 영역(Taper Area)의 하부에는 제 1 전극(360)과 금속 패턴(MP)이 배치될 수 있다.
즉, 본 개시의 디스플레이 장치(100)는 뱅크(355)의 테이퍼 영역(Taper Area)이 적어도 일부의 금속 패턴(MP)과 중첩되도록 배치된다. 따라서, 발광 영역(EA)이 원형으로 형성되는 경우, 발광 영역(EA)의 외곽을 따라 뱅크(355)의 테이퍼 영역(Taper Area)이 원형으로 배치되고, 테이퍼 영역(Taper Area)와 중첩되는 위치에 원형으로 금속 패턴(MP)이 배치될 수 있다.
이 때, 발광 영역(EA)의 외곽을 따라 뱅크(355)의 테이퍼 영역(Taper Area)과 중첩되도록 배치되는 금속 패턴(MP)은 불연속 구조로 형성될 수 있다. 즉, 금속 패턴(MP)은 복수의 절편으로 분리될 수 있으며, 분리된 복수의 절편의 금속 패턴(MP)이 발광 영역(EA)의 외곽을 따라 뱅크(355)의 테이퍼 영역(Taper Area)과 중첩되도록 위치할 수 있다.
이 경우, 복수의 절편으로 이루어진 금속 패턴(MP)이 위치하는 테이퍼 영역(Taper Area)은 기울기가 큰 반면, 금속 패턴(MP)이 위치하지 않는 테이퍼 영역(Taper Area)의 기울기는 상대적으로 작을 것이다.
그 결과, 금속 패턴(MP)이 위치하는 테이퍼 영역(Taper Area)에서 반사되는 빛과 금속 패턴(MP)이 위치하지 않는 테이퍼 영역(Taper Area)에서 반사되는 빛의 경로가 상이하기 때문에, 난반사가 일어나고 특정 패턴의 무라가 발생하는 현상을 감소시킬 수 있다.
따라서, 발광 영역(EA)의 외곽을 따라 뱅크(355)의 테이퍼 영역(Taper Area)과 중첩되도록 배치되는 금속 패턴(MP)을 불연속 구조로 형성하는 경우, 외부에서 유입되는 빛에 의한 무라 현상을 더욱 완화시킬 수 있다.
또한, 본 개시의 디스플레이 장치(100)는 뱅크(355)의 테이퍼 영역(Taper Area)에 기울기가 큰 테이핑 스페이서를 추가로 형성함으로써, 빛의 반사에 의한 무라 현상을 완화시킬 수 있다.
도 9는 본 개시의 실시예들에 따른 디스플레이 장치에서, 뱅크의 테이퍼 영역에 테이핑 스페이서가 형성된 경우의 단면을 예시로 나타낸 도면이다.
도 9를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 기판(300) 상에 배치되는 박막 트랜지스터(Tr), 박막 트랜지스터(Tr)와 전기적으로 연결된 유기 발광 다이오드(OLED)와 비발광 영역(NEA)에 배치된 스페이서(250)를 포함할 수 있다.
박막 트랜지스터(Tr)는 액티브층(310), 게이트 전극(320), 소스 전극(330) 및 드레인 전극(340)을 포함하고, 유기 발광 다이오드(OLED)는 제 1 전극(360), 발광층(370) 및 제 2 전극(380)을 포함한다.
게이트 전극(320) 상에는 층간 절연막(303)이 배치된다. 층간 절연막(303) 상에는 층간 절연막(303)과 게이트 절연막(302)에 구비된 컨택홀을 통해 액티브층(310)과 연결되는 소스 전극(330) 및 드레인 전극(340)이 배치되어 박막 트랜지스터(Tr)를 형성한다.
층간 절연막(303)의 상부에는 오버코트층(304)이 배치되고, 오버코트층(304)의 상부에는 유기 발광 다이오드(OLED)의 제 1 전극(360)과 뱅크(355)가 형성될 수 있다. 이 때, 디스플레이 패널(110)의 발광 영역(EA)과 비발광 영역(NEA)은 뱅크(355)에 의해 구분되며, 뱅크(355)는 비발광 영역(NEA)에 형성된다.
여기에서는 제 2 소스-드레인 전극(350)과 제 2 오버코트층(305)이 생략된 경우를 나타내고 있다.
뱅크(355)는 비발광 영역(NEA)에서 일정한 높이로 형성되기 때문에, 발광 영역(EA)과 비발광 영역(NEA)의 경계 부분에서 일정한 기울기를 가지는 테이퍼 영역(Taper Area)을 형성하게 된다.
또한, 본 개시의 디스플레이 장치(100)는 뱅크(355)의 테이퍼 영역(Taper Area)에 기울기가 큰 테이핑 스페이서(251)를 추가로 형성한다. 즉, 테이핑 스페이서(251)는 뱅크(355)의 테이퍼 영역(Taper Area)에서 돌출된 형태로 배치되기 때문에, 테이퍼 영역(Taper Area)의 기울기를 크게 증가시킬 수 있다.
테이핑 스페이서(251)는 뱅크(355)의 테이퍼 영역(Taper Area) 중에서 발광 영역(EA)에 인접하도록 배치될 수 있다.
테이핑 스페이서(251)는 뱅크(355) 상부에 형성되는 스페이서(250)와 동일한 재질로 이루어질 수 있으며, 스페이서(250)를 형성하는 동일한 노광 공정을 통해 형성될 수 있다.
즉, 테이핑 스페이서(251)와 스페이서(250)를 형성하기 위한 물질을 테이퍼 영역(Taper Area)과 뱅크(355) 상부에 증착하고, 마스크 패턴을 이용하여 빛을 조사함으로써 테이퍼 영역(Taper Area)의 테이핑 스페이서(251)와 뱅크(355) 상부의 스페이서(250)를 동시에 형성할 수 있다.
이와 같이, 뱅크(355)의 테이퍼 영역(Taper Area)에 추가로 배치되는 테이핑 스페이서(251)에 의해서, 테이퍼 영역(Taper Area)이 일정한 높이로 돌출되게 형성된다.
그 결과, 테이퍼 영역(Taper Area)의 기울기는 상승하게 되어, 빛의 반사에 의한 무라를 감소시킬 수 있게 된다.
이와 같이, 테이퍼 영역(Taper Area)의 상부에 테이핑 스페이서(251)를 추가로 배치하는 경우, 뱅크(355)의 두께와 상관없이 테이퍼 영역(Taper Area)의 기울기를 크게 형성할 수 있다.
예를 들어, 블랙 색상의 뱅크(355)를 형성하는 경우, 테이퍼 영역(Taper Area)의 상부에 테이핑 스페이서(251)를 추가로 배치함으로써, 뱅크(355)의 두께를 감소시키지 않더라도 테이퍼 영역(Taper Area)의 기울기를 크게 형성할 수 있게 된다.
도 10은 본 개시의 실시예들에 따른 디스플레이 장치에서, 테이핑 스페이서가 배치되는 발광 영역의 평면도를 예시로 나타낸 도면이다.
도 10을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 디스플레이 패널(110)의 발광 영역(EA)과 비발광 영역(NEA)이 뱅크(355)에 의해 구분될 수 있다. 즉, 뱅크(355)는 비발광 영역(NEA)에 형성되고, 유기 발광 다이오드(OLED)의 제 1 전극(360)은 발광 영역(EA)에 형성된다.
이 때, 발광 영역(EA)과 비발광 영역(NEA)의 경계 부분은 뱅크(355)가 일정한 기울기로 형성되는 테이퍼 영역(Taper Area)에 해당하며, 테이퍼 영역(Taper Area)에는 테이핑 스페이서(251)가 추가로 배치될 수 있다.
즉, 본 개시의 디스플레이 장치(100)는 뱅크(355)의 테이퍼 영역(Taper Area) 중 적어도 일부에 테이핑 스페이서(251)가 추가로 배치된다. 예를 들어, 발광 영역(EA)에 인접한 부분에 테이핑 스페이서(251)가 추가로 배치될 수 있다. 따라서, 발광 영역(EA)이 원형으로 형성되는 경우, 발광 영역(EA)의 외곽을 따라 뱅크(355)의 테이퍼 영역(Taper Area)이 원형으로 배치되고, 테이퍼 영역(Taper Area)의 상부에 원형의 테이핑 스페이서(251)가 배치될 수 있다.
그 결과, 발광 영역(EA)의 외곽을 따라 형성되는 뱅크(355)의 테이퍼 영역(Taper Area)의 기울기가 커지고, 외부에서 유입되는 빛에 의한 무라 현상이 완화될 수 있다.
한편, 뱅크(355)의 테이퍼 영역(Taper Area)에 형성되는 테이핑 스페이서(251)는 마스크 패턴을 이용하여 위치에 따른 두께를 조절할 수 있다. 따라서, 마스크 패턴을 이용하여 발광 영역(EA)에 인접한 부분의 두께를 크게 함으로써, 테이퍼 영역(Taper Area)의 기울기를 더욱 크게 형성할 수 있다.
도 11은 본 개시의 실시예들에 따른 디스플레이 장치에서, 마스크 패턴을 이용하여 테이핑 스페이서의 두께를 조절하는 과정을 예시로 나타낸 도면이다.
도 11을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 기판(300) 상에 배치되는 박막 트랜지스터(Tr), 박막 트랜지스터(Tr)와 전기적으로 연결된 유기 발광 다이오드(OLED)와 비발광 영역(NEA)에 배치된 스페이서(250)를 포함할 수 있다.
뱅크(355)는 비발광 영역(NEA)에서 일정한 높이로 형성되기 때문에, 발광 영역(EA)과 비발광 영역(NEA)의 경계 부분에서 일정한 기울기를 가지는 테이퍼 영역(Taper Area)을 형성하게 된다.
본 개시의 디스플레이 장치(100)는 뱅크(355)의 테이퍼 영역(Taper Area)에 테이핑 스페이서(251)를 추가로 형성한다.
이를 위해서, 일정한 기울기로 형성된 뱅크(355)의 테이퍼 영역(Taper Area)에 테이핑 스페이서 물질(252)를 도포한다. 테이핑 스페이서 물질(252)은 뱅크(355) 상부의 스페이서(250)와 동일한 물질로 이루어질 수 있다.
테이퍼 영역(Taper Area)에 테이핑 스페이서 물질(252)이 도포된 상태에서, 마스크 패턴(400)을 이용하여 테이핑 스페이서 물질(252)에 빛을 조사하는 노광 공정을 진행한다.
마스크 패턴(400)은 빛이 투과되는 투과 영역과 빛이 차단되는 비투과 영역으로 구분될 수 있다.
테이핑 스페이서 물질(252)이 네거티브 재료로 이루어지는 경우, 빛이 많이 조사되는 영역의 경화도가 높고, 빛이 적게 조사되는 영역의 경화도가 낮아지게 된다. 따라서, 테이핑 스페이서 물질(252) 중에서 빛이 많이 조사되는 부분의 기울기가 커지고 빛이 적게 조사되는 부분의 기울기가 작아지게 된다. 반대로, 테이핑 스페이서 물질(252)을 포지티브 재료로 사용하는 경우에는 빛이 많이 조사되는 영역의 경화도가 낮고, 빛이 적게 조사되는 영역의 경화도가 높아지게 될 것이다.
테이퍼 영역(Taper Area)은 발광 영역(EA)에 인접합 부분의 높이가 낮기 때문에 테이핑 스페이서(251)의 기울기를 크게 하고, 비발광 영역(NEA)에 인접한 부분의 높이가 높기 때문에 테이핑 스페이서(251)의 기울기를 낮게 하는 것이 바람직하다.
따라서, 마스크 패턴(400) 중에서 발광 영역(EA)에 가까운 제 1 기울기 영역(E1)의 투과 면적을 크게 형성하고, 비발광 영역(NEA)에 가까운 제 2 기울기 영역(E2)의 투과 면적을 작게 형성할 수 있다.
여기에서는 마스크 패턴(400)을 제 1 기울기 영역(E1)과 제 2 기울기 영역(E2)에 따라 투과 면적을 달리하는 경우를 예로 들어 나타내었지만, 마스크 패턴(400)의 투과 영역은 세 영역 이상으로 구분할 수도 있으며, 각 투과 영역의 투과 면적을 다양하게 변경할 수 있을 것이다.
마스크 패턴(400)을 통해서 테이핑 스페이서 물질(252)에 조사된 빛에 의 의해서 경화된 테이핑 스페이서(251)는 뱅크(355)의 테이퍼 영역(Taper Area)에서 돌출된 형태로 배치되기 때문에, 테이퍼 영역(Taper Area)의 기울기를 크게 증가시킬 수 있다.
테이핑 스페이서(251)는 뱅크(355)의 테이퍼 영역(Taper Area) 중에서 발광 영역(EA)에 인접한 부분의 기울기가 비발광 영역(NEA)에 인접한 부분의 기울기보다 클 수 있다.
테이핑 스페이서(251)는 뱅크(355) 상부에 형성되는 스페이서(250)와 동일한 재질로 이루어질 수 있으며, 스페이서(250)를 형성하는 동일한 노광 공정을 통해 형성될 수 있다.
즉, 테이핑 스페이서(251)와 스페이서(250)를 형성하기 위한 물질을 테이퍼 영역(Taper Area)과 뱅크(355) 상부에 증착하고, 마스크 패턴을 이용하여 빛을 조사함으로써 테이퍼 영역(Taper Area)의 테이핑 스페이서(251)와 뱅크(355) 상부의 스페이서(250)를 동시에 형성할 수 있다.
이와 같이, 뱅크(355)의 테이퍼 영역(Taper Area)에 추가로 배치되는 테이핑 스페이서(251)에 의해서, 테이퍼 영역(Taper Area)이 일정한 높이로 돌출되게 형성된다. 그 결과, 테이퍼 영역(Taper Area)의 기울기는 상승하게 되어, 빛의 반사에 의한 무라를 감소시킬 수 있게 된다.
도 12는 본 개시의 실시예들에 따른 디스플레이 장치에서, 테이핑 스페이서를 형성하기 위한 마스크 패턴의 평면도를 예시로 나타낸 도면이다.
도 12를 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 디스플레이 패널(110)의 발광 영역(EA)과 비발광 영역(NEA)이 뱅크(355)에 의해 구분될 수 있다. 즉, 뱅크(355)는 비발광 영역(NEA)에 형성되고, 유기 발광 다이오드(OLED)의 제 1 전극(360)은 발광 영역(EA)에 형성된다.
이 때, 발광 영역(EA)과 비발광 영역(NEA)의 경계 부분은 뱅크(355)가 일정한 기울기로 형성되는 테이퍼 영역(Taper Area)에 해당하며, 테이퍼 영역(Taper Area)에는 테이핑 스페이서(251)가 추가로 배치될 수 있다.
즉, 본 개시의 디스플레이 장치(100)는 뱅크(355)의 테이퍼 영역(Taper Area) 중 적어도 일부에 테이핑 스페이서(251)가 추가로 배치된다. 따라서, 발광 영역(EA)이 원형으로 형성되는 경우, 발광 영역(EA)의 외곽을 따라 뱅크(355)의 테이퍼 영역(Taper Area)이 원형으로 배치되고, 테이퍼 영역(Taper Area)의 상부에 원형의 테이핑 스페이서(251)가 배치될 수 있다.
이 때, 테이퍼 영역(Taper Area)의 상부에 형성되는 테이핑 스페이서(251)는 위치에 따라 기울기를 다르게 제어할 수 있다.
예를 들어, 발광 영역(EA)에 인접합 테이퍼 영역의 높이가 낮기 때문에 발광 영역(EA)에 인접한 테이핑 스페이서(251)의 기울기를 크게 하고, 비발광 영역(NEA)에 인접한 부분의 높이가 높기 때문에 비발광 영역(NEA)에 인접한 테이핑 스페이서(251)의 기울기를 낮게 형성할 수 있다.
따라서, 테이핑 스페이서 물질(252)을 네거티브 재료로 사용하는 경우에는, 마스크 패턴(400) 중에서 발광 영역(EA)에 가까운 제 1 기울기 영역(E1)의 투과 면적을 크게 형성하고, 비발광 영역(NEA)에 가까운 제 2 기울기 영역(E2)의 투과 면적을 작게 형성할 수 있을 것이다.
위에서는 테이퍼 영역(Taper Area)의 기울기를 증가시키기 위하여, 테이퍼 영역(Taper Area)과 중첩되는 하부에 금속 패턴(MP)을 형성하거나, 테이퍼 영역(Taper Area)의 상부에 테이핑 스페이서(251)를 형성하는 경우를 설명하였다. 따라서, 금속 패턴(MP)과 테이핑 스페이서(251)를 테이퍼 제어 요소로 지칭할 수 있을 것이다.
그 결과, 발광 영역(EA)의 외곽을 따라 형성되는 테이퍼 영역(Taper Area)의 기울기가 커지고, 외부에서 유입되는 빛에 의한 무라 현상이 완화될 수 있다.
이상에서 설명한 본 개시의 실시예들을 간략하게 설명하면 아래와 같다.
본 개시의 실시예들에 따른 디스플레이 장치(100)는 기판(300)과, 상기 기판(300) 상에 배치되는 회로 소자와, 상기 회로 소자와 전기적으로 연결되며, 제 1 전극(360), 발광층(370) 및 제 2 전극(380)을 포함하는 발광 소자와, 상기 제 1 전극(360)의 상면 일부가 노출되어 발광 영역(EA)을 형성하도록 배치된 뱅크(355)와, 상기 뱅크(355) 상에 배치된 적어도 하나의 스페이서(250)와, 상기 발광 영역(EA)에 인접한 상기 뱅크(355)의 테이퍼 영역(Taper Area)의 기울기를 증가시키기 위하여, 상기 테이퍼 영역(Taper Area09과 중첩된 적어도 일부 영역에 배치된 테이퍼 제어 요소를 포함할 수 있다.
상기 뱅크(355)는 블랙 색상의 재질로 이루어질 수 있다.
상기 테이퍼 제어 요소는 상기 뱅크(355)의 하부에서, 상기 테이퍼 영역(Taper Area)의 적어도 일부 영역과 중첩되도록 형성될 수 있다.
상기 테이퍼 제어 요소는 상기 회로 소자를 구성하는 소스 전극(330) 및 드레인 전극(340)과 동일한 금속으로 이루어질 수 있다.
상기 디스플레이 장치(100)는 상기 기판(300) 상에 형성된 버퍼층(301), 상기 버퍼층(301) 상에 형성된 게이트 절연막(302) 및 상기 게이트 절연막(302) 상에 형성된 층간 절연막(303)을 더 포함하고, 상기 테이퍼 제어 요소는 상기 층간 절연막(303) 상에 형성될 수 있다.
상기 테이퍼 제어 요소는 상기 회로 소자를 구성하는 소스 전극 및 드레인 전극과 동일한 층에 형성될 수 있다.
상기 디스플레이 장치(100)는 상기 기판(300) 상에 형성된 버퍼층(301), 상기 버퍼층(301) 상에 형성된 게이트 절연막(302), 상기 게이트 절연막(302) 상에 형성된 층간 절연막(303), 및 상기 층간 절연막(303) 상에 형성된 오버코트층(304)을 더 포함하고, 상기 테이퍼 제어 요소는 상기 오버코트층(304) 상에 형성될 수 있다.
상기 테이퍼 제어 요소는 상기 오버코트층(304) 상에서 상기 회로 소자를 구성하는 소스 전극 또는 드레인 전극에 연결되는 제 2 소스-드레인 전극(350)과 동일한 층에 형성될 수 있다.
상기 테이퍼 제어 요소는 상기 발광 영역(EA)의 외곽을 따라 연속된 구조로 형성될 수 있다.
상기 테이퍼 제어 요소는 복수의 절편으로 분리되어, 상기 발광 영역(EA)의 외곽을 따라 불연속 구조로 형성될 수 있다.
상기 테이퍼 제어 요소는 상기 뱅크(355)의 상부에서, 상기 테이퍼 영역(Taper Area)의 적어도 일부 영역과 중첩되도록 형성되는 테이핑 스페이서(251)일 수 있다.
상기 테이핑 스페이서(251)는 상기 스페이서(250)와 동일 재질로 이루어질 수 있다.
상기 테이핑 스페이서(251)는 위치에 따라 기울기가 상이한 복수의 영역으로 구분될 수 있다.
상기 테이핑 스페이서(251)는 상기 스페이서(250)와 동일한 노광 공정으로 형성될 수 있다.
상기 테이핑 스페이서(251)는 상기 발광 영역(EA)에 인접하여 제 1 기울기를 가지는 제 1 기울기 영역(E1)과, 상기 제 1 기울기보다 작은 제 2 기울기를 가지는 제 2 기울기 영역(E2)을 포함할 수 있다.
상기 제 1 기울기 영역(E1)은 마스크 패턴(400)의 제 1 투과 면적을 통해 조사되는 빛에 의해 경화되고, 상기 제 2 기울기 영역(E2)은 상기 마스크 패턴(400)의 제 2 투과 면적을 통해 조사되는 빛에 의해 경화될 수 있다.
상기 제 1 투과 면적은 상기 제 2 투과 면적보다 크게 형성될 수 있다.
이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 개시에 개시된 실시예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 개시의 기술 사상의 범위가 한정되는 것은 아니다. 본 개시의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 개시의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 디스플레이 장치
110: 디스플레이 패널
120: 게이트 구동 회로
130: 데이터 구동 회로
140: 타이밍 컨트롤러
150: 파워 관리 회로
200: 호스트 시스템
250: 스페이서
251: 테이핑 스페이서
252: 테이핑 스페이서 물질
300: 기판
301: 버퍼층
302: 게이트 절연막
303: 층간 절연막
304: 오버코트층
310: 액티브층
320: 게이트 전극
330: 소스 전극
340: 드레인 전극
355: 뱅크
360: 제 1 전극
370: 발광층
380: 제 2 전극
390: 봉지층
400: 마스크 패턴

Claims (16)

  1. 기판;
    상기 기판 상에 배치되는 회로 소자;
    상기 회로 소자와 전기적으로 연결되며, 제 1 전극, 발광층 및 제 2 전극을 포함하는 발광 소자;
    상기 제 1 전극의 상면 일부가 노출되어 발광 영역을 형성하도록 배치된 뱅크;
    상기 뱅크 상에 배치된 적어도 하나의 스페이서;
    상기 발광 영역에 인접한 상기 뱅크의 테이퍼 영역의 기울기를 증가시키기 위하여, 상기 테이퍼 영역과 중첩된 적어도 일부 영역에 배치된 테이퍼 제어 요소를 포함하는 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 뱅크는
    블랙 색상의 재질로 이루어지는 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 테이퍼 제어 요소는
    상기 뱅크의 하부에서, 상기 테이퍼 영역의 적어도 일부 영역과 중첩되도록 형성되는 디스플레이 장치.
  4. 제 3 항에 있어서,
    상기 테이퍼 제어 요소는
    상기 회로 소자를 구성하는 소스 전극 및 드레인 전극과 동일한 금속으로 이루어지는 디스플레이 장치.
  5. 제 3 항에 있어서,
    상기 기판 상에 형성된 버퍼층;
    상기 버퍼층 상에 형성된 게이트 절연막; 및
    상기 게이트 절연막 상에 형성된 층간 절연막을 더 포함하고,
    상기 테이퍼 제어 요소는 상기 층간 절연막 상에 형성되는 디스플레이 장치.
  6. 제 3 항에 있어서,
    상기 테이퍼 제어 요소는
    상기 회로 소자를 구성하는 소스 전극 및 드레인 전극과 동일한 층에 형성되는 디스플레이 장치.
  7. 제 3 항에 있어서,
    상기 기판 상에 형성된 버퍼층;
    상기 버퍼층 상에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 형성된 층간 절연막; 및
    상기 층간 절연막 상에 형성된 오버코트층을 더 포함하고,
    상기 테이퍼 제어 요소는 상기 오버코트층 상에 형성되는 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 테이퍼 제어 요소는
    상기 오버코트층 상에서 상기 회로 소자를 구성하는 소스 전극 또는 드레인 전극에 연결되는 제 2 소스-드레인 전극과 동일한 층에 형성되는 디스플레이 장치.
  9. 제 3 항에 있어서,
    상기 테이퍼 제어 요소는
    상기 발광 영역의 외곽을 따라 연속된 구조로 형성되는 디스플레이 장치.
  10. 제 3 항에 있어서,
    상기 테이퍼 제어 요소는
    복수의 절편으로 분리되어, 상기 발광 영역의 외곽을 따라 불연속 구조로 형성되는 디스플레이 장치.
  11. 제 1 항에 있어서,
    상기 테이퍼 제어 요소는
    상기 뱅크의 상부에서, 상기 테이퍼 영역의 적어도 일부 영역과 중첩되도록 형성되는 테이핑 스페이서인 디스플레이 장치.
  12. 제 11 항에 있어서,
    상기 테이핑 스페이서는
    상기 스페이서와 동일 재질로 이루어지는 디스플레이 장치.
  13. 제 12 항에 있어서,
    상기 테이핑 스페이서는
    상기 스페이서와 동일한 노광 공정으로 형성되는 디스플레이 장치.
  14. 제 11 항에 있어서,
    상기 테이핑 스페이서는
    위치에 따라 기울기가 상이한 복수의 영역으로 구분되는 디스플레이 장치.
  15. 제 14 항에 있어서,
    상기 테이핑 스페이서는
    상기 발광 영역에 인접하여 제 1 기울기를 가지는 제 1 기울기 영역; 및
    상기 제 1 기울기보다 작은 제 2 기울기를 가지는 제 2 기울기 영역을 포함하는 디스플레이 장치.
  16. 제 15 항에 있어서,
    상기 제 1 기울기 영역은 마스크 패턴의 제 1 투과 면적을 통해 조사되는 빛에 의해 경화되고,
    상기 제 2 기울기 영역은 상기 마스크 패턴의 제 2 투과 면적을 통해 조사되는 빛에 의해 경화되며,
    상기 제 1 투과 면적은
    상기 제 2 투과 면적보다 크게 형성되는 디스플레이 장치
KR1020210192133A 2021-12-30 2021-12-30 디스플레이 장치 KR20230102192A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020210192133A KR20230102192A (ko) 2021-12-30 2021-12-30 디스플레이 장치
GB2216787.8A GB2614598B (en) 2021-12-30 2022-11-10 Display device
GBGB2319610.8A GB202319610D0 (en) 2021-12-30 2022-11-10 Display device
CN202211418114.9A CN116419618A (zh) 2021-12-30 2022-11-14 显示装置
US17/987,623 US20230217724A1 (en) 2021-12-30 2022-11-15 Display device
DE102022134915.2A DE102022134915A1 (de) 2021-12-30 2022-12-28 Anzeigevorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210192133A KR20230102192A (ko) 2021-12-30 2021-12-30 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20230102192A true KR20230102192A (ko) 2023-07-07

Family

ID=84840130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210192133A KR20230102192A (ko) 2021-12-30 2021-12-30 디스플레이 장치

Country Status (5)

Country Link
US (1) US20230217724A1 (ko)
KR (1) KR20230102192A (ko)
CN (1) CN116419618A (ko)
DE (1) DE102022134915A1 (ko)
GB (2) GB202319610D0 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110126594A (ko) * 2009-02-10 2011-11-23 파나소닉 주식회사 발광 소자, 발광 소자를 구비한 발광 장치 및 발광 소자의 제조 방법
KR101900954B1 (ko) * 2012-01-19 2018-09-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
TWI612689B (zh) * 2013-04-15 2018-01-21 半導體能源研究所股份有限公司 發光裝置
KR102004843B1 (ko) * 2013-11-08 2019-07-29 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR102656232B1 (ko) * 2016-08-31 2024-04-09 엘지디스플레이 주식회사 유기 발광 어레이 및 이를 이용한 유기 발광 표시 장치
CN111969121A (zh) * 2019-05-20 2020-11-20 乐金显示有限公司 发光显示装置

Also Published As

Publication number Publication date
DE102022134915A1 (de) 2023-07-06
GB2614598B (en) 2024-02-14
US20230217724A1 (en) 2023-07-06
CN116419618A (zh) 2023-07-11
GB2614598A (en) 2023-07-12
GB202216787D0 (en) 2022-12-28
GB202319610D0 (en) 2024-01-31

Similar Documents

Publication Publication Date Title
JP6746937B2 (ja) 電気光学装置、および電子機器
KR102536628B1 (ko) 투명표시장치
KR101307556B1 (ko) 표시장치와 그의 서브 픽셀 배열 구조
US8305294B2 (en) Tiled display with overlapping flexible substrates
CN107562270B (zh) 一种触控显示面板及显示装置
US10290683B2 (en) Organic light emitting display device
US10483330B2 (en) Electro-optical device and electronic apparatus
JP2016173460A (ja) 表示装置
KR102544116B1 (ko) 디스플레이 패널, 투광 oled 기판 및 oled 기판
WO2022227265A1 (zh) 显示面板及显示装置
KR20120012741A (ko) 액정표시장치
US10727439B2 (en) Display panel for maintaining parallel substrates with constant space and display device including the same
US10943964B2 (en) Display substrate and manufacturing method thereof, and display apparatus
KR20170023300A (ko) 투명표시패널 및 이를 포함하는 투명표시장치
US9436043B2 (en) Array substrate and liquid crystal display panel
KR102307727B1 (ko) 유기발광 표시장치 및 이를 제조하는 방법
JP2009169070A (ja) カラー画像表示装置、シャドーマスクおよびシャドーマスクを使用したカラー画像表示装置の製造方法
JP2009111047A (ja) カラー画像表示装置、シャドーマスクおよびシャドーマスクを使用したカラー画像表示装置の製造方法
US20220006062A1 (en) Light-Emitting Diode Display Panel and Manufacturing Method Thereof, Display Device
US11231610B2 (en) Display panel and display apparatus
KR20230102192A (ko) 디스플레이 장치
KR101291797B1 (ko) 유기전계발광표시장치 및 그 제조 방법
KR101356618B1 (ko) 컬러필터기판, 그 제조 방법 및 이를 포함하는 액정표시장치
JP6969755B2 (ja) 表示基板及び表示装置
JP2018163737A (ja) 表示装置