JP6968557B2 - 液体吐出ヘッド用基板、半導体基板、およびそれらの製造方法 - Google Patents

液体吐出ヘッド用基板、半導体基板、およびそれらの製造方法 Download PDF

Info

Publication number
JP6968557B2
JP6968557B2 JP2017054760A JP2017054760A JP6968557B2 JP 6968557 B2 JP6968557 B2 JP 6968557B2 JP 2017054760 A JP2017054760 A JP 2017054760A JP 2017054760 A JP2017054760 A JP 2017054760A JP 6968557 B2 JP6968557 B2 JP 6968557B2
Authority
JP
Japan
Prior art keywords
conductor layer
layer
gold
opening region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017054760A
Other languages
English (en)
Other versions
JP2018154090A (ja
Inventor
弘司 笹木
真吾 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017054760A priority Critical patent/JP6968557B2/ja
Priority to US15/912,858 priority patent/US10438912B2/en
Publication of JP2018154090A publication Critical patent/JP2018154090A/ja
Application granted granted Critical
Publication of JP6968557B2 publication Critical patent/JP6968557B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14016—Structure of bubble jet print heads
    • B41J2/14072—Electrical connections, e.g. details on electrodes, connecting the chip to the outside...
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/1433—Structure of nozzle plates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1601—Production of bubble jet print heads
    • B41J2/1603—Production of bubble jet print heads of the front shooter type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/162—Manufacturing of the nozzle plates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1623—Manufacturing processes bonding and adhesion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B41J2/1629—Manufacturing processes etching wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1631—Manufacturing processes photolithography
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/164—Manufacturing processes thin film formation
    • B41J2/1643—Manufacturing processes thin film formation thin film formation by plating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/164—Manufacturing processes thin film formation
    • B41J2/1645—Manufacturing processes thin film formation thin film formation by spincoating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/0509—Disposition of the additional element of a single via
    • H01L2224/05092—Disposition of the additional element of a single via at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Description

本発明は、液体吐出ヘッド用基板、半導体基板、およびそれらの製造方法に関する。
素子基板の電極パッドを、電解めっきを用いて形成するインクジェット記録ヘッドの製造方法が知られている（特許文献１参照）。
電解めっきによる電極パッドの金バンプ形成においては、次の工程が順に行われる。チタンタングステン（ＴｉＷ）等の高融点金属材料による下地層形成工程、金（Ａｕ）（下地シード金）成膜工程、レジスト塗布・露光・現像工程、電解めっきによる金析出工程。そして、レジスト剥離工程、下地シード金エッチング工程、高融点金属材料下地層エッチング工程である。
特開平１１−３３４０７６号公報
基板に金バンプを形成する場合、金バンプの金膜厚を薄くすることが望ましいことがある。例えば、コスト削減の観点から金膜厚を薄くすることが望まれている。また、例えば厚膜の金バンプが形成された基板上に、インクジェットノズル材料の有機材料をいわゆるフォトリソグラフィープロセスで積層する際、基板上の厚膜の凸部が、基板面内の均一性を低下させる要因となっている。このため、金の薄膜化が求められている。
しかしながら、金膜厚を薄くした場合、外部接続部を金バンプにボンディングする際に金バンプにかかる熱や圧力によって、金が導電体層側へ拡散してしまう課題がある。金が導電体層側に拡散してしまうと、合金化によって電気を通しにくくなったり、溶けやすくなってしまったりして、バンプの信頼性が低下する。これに対し、ボンディング条件を変更し、熱および圧力を下げることで金が導電体層側に拡散してしまうことを防止することも考えられる。しかしながら、ボンディング条件を変更すると、外部接続部の金バンプへの密着性の低下が懸念される。
そこで、本発明は、低コストかつ高信頼性のバンプが形成された電極パッドを提供することを目的としている。
本発明の一態様に係る液体吐出ヘッド用基板は、外部からの液体吐出用の駆動電力を受ける電極パッドと、前記駆動電力により液体吐出用のエネルギーを発生する吐出エネルギー発生素子と、を含み、前記電極パッドが少なくとも前記吐出エネルギー発生素子と電気的に接続される導電体層と金の層とによって構成される液体吐出ヘッド用基板であって、前記導電体層の一部に開口領域が形成され、前記開口領域を含む前記導電体層の積層方向の上層部分に前記導電体層を保護する保護層と前記金の層が形成されており、前記導電体層の前記開口領域に対応する前記金の層の上部に、前記外部と接続される外部接続部が備えられており、前記開口領域の開口面積は、前記保護層のスルーホールの開口面積と等しく、前記導電体層と前記金の層とは前記導電体層の側面で接触していることを特徴とする。
本発明によれば、低コストかつ高信頼性のバンプが形成された電極パッドを提供することができる。
インクジェット記録ヘッド用基板の図である。 バンプの製造工程を示す模式的断面図である。 導電体層の開口断面角度の例を示す図である。 プローブ痕部の例を示す図である。 バリアメタルを用いない構成の図である。
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の実施形態は本発明を限定するものではなく、また、本実施形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。なお、同一の構成については、同じ符号を付して説明する。また、実施形態に記載されている構成要素の相対配置、形状等は、あくまで例示であり、この発明の範囲をそれらのみに限定する趣旨のものではない。
＜実施形態１＞
図１は、本実施形態の液体吐出ヘッド用基板の一例であるインクジェット記録ヘッド用基板２０を示す図である。図１（ａ）は、インクジェット記録ヘッド用基板２０の斜視図の例を示す。図１（ｂ）は、図１（ａ）のＩＢ−ＩＢ線断面を示す図である。
図１（ａ）に示すように、インクジェット記録ヘッド用基板２０の半導体基板１には、インク供給口１７が備えられている。半導体基板１上には、加熱ヒータ１６、ノズル樹脂材料１８、インク吐出口１９、および外部から電力を受ける金バンプ１５が構成されている。加熱ヒータ１６は、液体（インク）を吐出する吐出エネルギー発生素子で構成されている。金バンプ１５は、外部からの液体吐出用駆動電力を受ける電極パッド部を含む。図１（ｂ）は、図１（ａ）のＩＢ―ＩＢ線断面のうち、金バンプ１５の近傍の断面を示す図である。
図１（ｂ）においては、半導体基板１上の電極パッド部を構成する領域に導電体層２が形成されている。この導電体層２は、外部接続部１１がボンディングされる領域が開口された形状となっている。半導体基板１および導電体層２の一部の積層方向の上部には、導電体層２を保護する保護層３が形成されている。電極パッド部においては、外部接続部１１が導電体層２と接続される必要があるので、保護層３の一部が除去されており、スルーホールとなっている。電極パッド部においては、半導体基板１、導電体層２、および保護層３の表面部分にバリアメタルとしてのバンプ下地金属膜４が形成されている。このバンプ下地金属膜４の積層方向の上部に金５が形成されている。そして、この金５の積層方向の上部に、外部との接続に用いられる配線が外部接続部１１としてボンディングされている。このように、開口領域を含む導電体層２の積層方向の上層部分に少なくとも金５の層が形成されている。図１（ｂ）の例では、開口領域を含む導電体層２の積層方向の上層部分には、バンプ下地金属膜４および金５の層が形成されている。即ち、図１（ｂ）の例では、導電体層２と金５の層との間にバリアメタルとしてバンプ下地金属膜４が形成されている。そして、導電体層２の開口領域に対応する金の層の上部（即ち、導電体層２の開口領域の積層方向の上層部分）に、外部と接続される外部接続部１１がボンディングされている。
金膜厚に厚みがある構成（例えば５μｍ程度の厚み）を採用する場合には、外部接続部１１をボンディングする場合に、厚みのある金の膜によって熱や圧力が吸収されるので、金が導電体層２側へ金属拡散することを防止することが可能である。このため、金膜厚に厚みがある構成においては、金が導電体層２側に金属拡散する事態が生じない。ところが、１．０μｍ以下の厚みの金膜厚の構成を採用した場合には、外部接続部１１をボンディングする際に、金が導電体層２側へ金属拡散してしまう。
本実施形態のインクジェット記録ヘッド用基板２０においては、電極パッド部の導電体層２（配線層）の一部に開口を設け、薄膜（１μｍ以下）の金により構成された金バンプ１５が形成される。そして、この開口部分に外部接続部１１がボンディングされる。このような構成によれば、外部接続部１１がボンディングされる際の熱および圧力の影響が大きい外部接続部１１の積層方向の下層部分に、導電体層２が存在しない。したがって、外部接続部１１がボンディングされる際の熱および圧力によって、金が導電体層２側へ金属拡散することを軽減することができる。これにより、低コストで接続信頼性の高いインクジェット記録ヘッド用基板を提供することが可能となる。また、金膜厚が薄く凸面を低く構成することができるので、金バンプ形成後に樹脂材料からなるノズルを精度よく加工することができる。なお、導電体層２と金５との間にバリアメタルとしてバンプ下地金属膜４が備えられているので、外部接続部１１の積層方向の下層部分に、導電体層２が存在しなくても通電が可能であり、バンプとしての機能も維持されている。
この開口領域の開口面積は、外部接続部１１がボンディングされる領域の面積よりも大きい領域となっていることが好ましい。また、外部接続部１１がボンディングされる領域の中心部分が導電体層２の積層方向の上層部分に形成されないことが好ましい。即ち、導電体層２の開口領域が、外部接続部１１が備えられる領域の中心部分の積層方向の下層部分に形成されていることが好ましい。外部接続部１１がボンディングされる際の熱および圧力によって、金５が導電体層２側へ金属拡散することを防止するためである。
図２は、本実施形態における液体吐出ヘッド用基板の一例であるインクジェット記録ヘッド用基板２０の製造方法を説明する図である。図２を用いて、電極パッド部２１上に形成されるバンプの製造工程を説明する。図２（ａ）から図２（ｌ）に向かって工程が進んでいくことを示している。
図２（ａ）は、バンプを形成する前の段階の電極パッド部２１を示している。半導体基板１上には導電体層２が形成されている。この半導体基板１には図１で示したような加熱ヒータ１６（図２（ａ）では不図示）などの素子が形成されている。電極パッド部２１の導電体層２は、開口領域を有しておらず、導電体層２は、電極パッド部２１の全面に形成されている。保護層３が導電体層２の一部と半導体基板１との上に形成されている。
図２（ｂ）は、導電体層２上に、スピンコート法等によって第１のフォトレジスト６を塗布する工程が実行された状態の図である。
図２（ｃ）は、第１のフォトマスク７を用い、フォトリソグラフィー技術によってレジストパターンを露光する工程が実行された状態の図である。第１のフォトマスク７は、導電体層２に形成される開口領域に対応するマスクが形成されたものである。また、導電体層２に形成される開口領域の開口面積が、保護層３の開口領域の開口面積よりも小さい領域となるようなマスクが形成されている。
図２（ｄ）は、図２（ｃ）において露光されたレジストパターンを現像することでパッド開口部８を形成する工程が実行された状態の図である。パッド開口部８が形成されることにより、導電体層２の一部が露出された状態となる。
図２（ｅ）は、導電体層２の一部を開口させる工程が実行された状態の図である。図２（ｅ）では、パッド開口部８が形成されることにより露出されている導電体層２の部分を、ウエットエッチングにより除去することで、導電体層２の一部が開口される。なお、ドライエッチングを用いて導電体層２の一部が開口されてもよい。
図２（ｆ）は、半導体基板１を第１のフォトレジスト６の剥離液に所定の時間浸漬させ第１のフォトレジスト６の除去を行う工程が実行された状態の図である。第１のフォトレジスト６が除去されることにより、導電体層２が露出する。
図２（ｇ）は、バリアメタルとしてのバンプ下地金属膜４、および金５を所定の厚みで全面成膜する工程が実行された状態の図である。バリアメタルは、金属材料の拡散防止や相互反応防止のために用いられる金属膜である。通常、バンプ下地金属膜４は、その上に形成される金５との密着性が高い金属が用られる。また、金５は多層構造で形成される場合もある。バリアメタルは、チタンタングステン、窒化チタン、タンタル、または窒化タンタルとすることができる。
図２（ｈ）は、金５の層の上に、スピンコート法等によって第２のフォトレジスト９を塗布する工程が実行された状態の図である。
図２（ｉ）は、第２のフォトマスク１０を用い、フォトリソグラフィー技術によってレジストパターンを露光する工程が実行された状態の図である。第２のフォトマスク１０は、電極パッド部２１に対応するマスクが形成されたものである。
図２（ｊ）は、図２（ｉ）において露光されたレジストパターンを現像する工程が実行された状態の図である。
図２（ｋ）は、第２のフォトレジスト９をマスクとしてバンプ下地金属膜４および金５のエッチングを行い、その後、第２のフォトレジスト９の除去を行う工程が実行された状態の図である。即ち、図２（ｈ）において形成されており、図２（ｉ）において残存した第２のフォトレジスト９のマスクパターンをマスクとして、バンプ下地金属膜４および金５をエッチングする工程がまず実行される。その後、第２のフォトレジスト９の剥離液に所定の時間浸漬させ、第２のフォトレジスト９の除去を行う工程が実行される。これにより、金５が露出する。
図２（ｌ）は、外部接続の配線（外部接続部１１）をつなげるボンディングの工程を実行した状態を示す図である。外部接続部がボンディングされることで電気的な接続が行われる。外部接続部１１は導電体層２の開口中央部に配置することが望ましい。ボンディング時における熱や圧力によって導電体層２に金が金属拡散してしまうことを防止するためである。図２（ｌ）は、図１（ｂ）と同様の状態の図に相当する。
このように、金バンプ１５が形成された後に、図１（ａ）で示すノズル樹脂材料１８の形成工程が行われる。なお、ノズル樹脂材料１８の形成が行われた後に、金バンプ１５が形成されてもよい。
以上説明したように、本実施形態においては、電極パッド部２１の導電体層２（配線）の一部に開口領域を形成し、薄膜（１μｍ以下）の金膜厚を有する金バンプを形成する工程が実行される。外部接続部１１は、この開口領域の積層方向の上層部分にボンディングされる。つまり、外部接続部１１がボンディングされる位置の積層方向の下層部分に導電体層２が形成されていないので、ボンディング時の熱および圧力によって、金が導電体層２側へ金属拡散することを軽減することができる。これにより、低コストで接続信頼性の高い液体吐出ヘッドを提供することが可能となる。また、金バンプ形成後に樹脂材料からなるノズルを形成する場合においても、精度よく加工することができる。
以下、電極パッド部２１に導電体層２をパターニングし、金バンプ１５を製造する方法について、図２（ａ）〜図２（ｌ）を参照しながら具体的な実施例を詳細に説明する。
図２（ａ）は、電極パッド部２１内に導電体層２である銅アルミニウム（ＡｌＣｕ）が０．２μｍの厚さで形成された断面模式図である。
図２（ｂ）は、導電体層２を開口させない領域のマスクとなる第１のフォトレジスト６を、スピンコート法などで半導体基板１であるウェハ全面に塗布した断面模式図である。第１のフォトレジスト６はノボラック系のポジ型感光レジストを使用した。
図２（ｃ）では、第１のフォトマスク７を形成し、フォトリソグラフィー法を用いて、導電体層２を開口させる領域の露光を行った。ｉ線ステッパー（キヤノン社製ＦＰＡ−５５１０ｉＶ）を露光に使用した。
図２（ｄ）では、第１のフォトレジスト６の現像を行った。薬液は３％濃度の水酸化テトラメチルアンモニウム（ＴＭＡＨ）溶液を使用した。
図２（ｅ）では、導電体層２のウエットエッチングを行った。ＰｕｒｅＥＴＣＨ−ＮＳ７０（林純薬工業製）を使用し、図３のように導電体層２に約７０°程度のテーパ１４を形成することができた。他方法としては図２（ｄ）のレジスト現像時の３％濃度の水酸化テトラメチルアンモニウム（ＴＭＡＨ）溶液処理時間を１０分以上にすることで、レジスト現像とともに導電体層２のエッチングを一括で行うこともできる。この後の工程において、バンプ下地金属膜（バリアメタル）４および金５を形成するので、導電体層２の段差部のカバレッジ性を考慮すると導電体層２の段差部はテーパ形状が好ましい。導電体層２の開口断面角度Θは、３０°＜Θ＜９０°であることが好ましい。
図２（ｆ）では、使用済の第１のフォトレジスト６を専用の除去液に所定の時間浸漬した。例えば、エタノールアミンを含む剥離液に３０分程度浸漬させる。以上の工程により、導電体層２の一部に開口が形成された。開口は、１００μｍ×１００μｍで形成された。
図２（ｇ）では、バリアメタルとしてのバンプ下地金属膜４および金５を真空成膜装置等により、所定の厚みで全面成膜した。バリアメタルとしてのバンプ下地金属膜４には高融点金属材料のチタンタングステン（ＴｉＷ）を使用した。この時、導電体層２の開口領域における段差部は、０．２μｍ厚のチタンタングステンで良好にカバー可能であった。さらに、金の膜厚を０．４μｍとした。
図２（ｈ）では、金バンプ形成のマスクとなる第２のフォトレジスト９を、スピンコート法などでウェハ全面に塗布した。第２のフォトレジスト９は、ノボラック系のポジ型感光レジストを使用した。
図２（ｉ）では、第２のフォトマスク１０を用いてフォトリソグラフィー法を用いて露光を行った。ｉ線ステッパー（キヤノン社製ＦＰＡ−５５１０ｉＶ）を露光に使用した。
図２（ｊ）では、現像を行い、外部接続部１１（外部配線）が接続される金バンプ領域（電極パッド部２１）をマスクするように、第２のフォトレジスト９を除去した。現像液は３％濃度の水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液を用いた。
図２（ｋ）では、第２のフォトレジスト９をマスクとして、不要な領域の金５を窒素系有機化合物とヨウ素ヨウ化カリウムとを含む金エッチング液に所定の時間浸漬させ除去した。続けてパターニングされた第２のフォトレジスト９および金５をマスクにして、過酸化水素（Ｈ2Ｏ2）液に所定の時間浸漬させ、不要な部分のバンプ下地金属膜（バリアメタル）４を除去した。その後、使用済みの第２のフォトレジスト９を、専用の除去液に所定の時間浸漬し、金バンプを露出させた。これで電極パッド部２１内に段差形状が形成された金バンプが完成した。金バンプは電気めっき法によって、導電体層２に所定の電流を流し、めっきバンプを形成してもよい。
図２（ｌ）では、導電体層２の一部が開口された金バンプ１５に外部接続部１１をバンプ接続した。ボンディング時の熱や圧力によって金が導電体層に拡散することなく、密着性を確保した良好な電気接続が可能となった。
＜実施形態２＞
実施形態１で説明した工程を実施する前工程として、導電体層２の表面をテストプローブでコンタクトさせて半導体集積回路の半導体素子特性のテスト（電気特性検査）が行われる場合がある。実施形態で説明した図１（ｂ）は電気特性検査を行わずにバンプ形成を行った場合の模式図である。本実施形態では、電気特性検査が行われる場合の形態を説明する。
図４は、電気特性検査が行われる図を示す。図４（ａ）は、テストプローブ１２を導電体層２上で擦らせて電気特性検査が行われる様子を示している。一般には、テストプローブ１２を導電体層２上で擦らせることによって、図４（ｂ）に示すように導電体層２の表面にはプローブ痕部１３（凹凸形状）が形成される。
しかしながら、本実施形態においては、その後、実施形態１で説明した工程が行われる。つまり、プローブ痕部１３を含む導電体層２の領域は、開口されることになる。一般に、プローブ痕部１３は、電極パッド部２１の導電体層２の中央部分に形成される。電極パッド部２１の導電体層２の中央部分は、実施形態１で説明した工程において、開口が形成される領域となる。このため、プローブ痕部１３を含む導電体層２が除去されることになるので、テストプローブ１２による残渣等も同時に除去することができる。
＜実施形態３＞
実施形態１においては、導電体層２の開口領域の開口面積が、保護層３のスルーホール領域（開口領域）の開口面積よりも小さい領域となるに形成されている形態を説明した。
本実施形態においては、図５に示すように、導電体層２の開口領域の開口面積を保護層３のスルーホール領域の開口面積と同等にする。つまり、図２（ｃ）の第１のフォトマスク７の代わりに、導電体層２に形成される開口領域の開口面積が保護層３の開口領域の開口面積と等しくなるようなマスクを形成する。このような構成によれば、図２のようにバリアメタルとしてのバンプ下地金属膜４を設けずに、金５の成膜だけで金バンプを形成することができる。即ち、開口領域の積層方向の直上に金５の層を形成することができる。なお、製造誤差等によるズレがあったとしても等しい開口領域とみなす。導電体層２が金５の下に形成されておらず、また、金５と導電体層２との接地面も最小限に抑えられているので、導電体層２側への金５の金属拡散を最小限に抑えることができる。このため、信頼性の高いバリアメタルレスの電極パッドを形成することができる。また、実施形態１で説明したように、バリアメタルとしてのバンプ下地金属膜４が形成されないので、外部接続部１１が配置される領域に、バンプ下地金属膜４や金５の層を形成する際に形成される段差を無くすことができる。このため、保護層３のスルーホール領域を小さくすることが可能となり、この結果、小さい外部接続部１１を用いて接続をすることも可能となる。
なお、上記の各実施形態においては金バンプを形成する例を挙げて説明したが、これに限られるものではない。バンプを形成する形態であれば、金バンプに限らず、いずれのバンプを用いる場合であって本発明を適用することが可能である。例えば、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ、Ｓｎ−Ａｇ−Ｃｕといったバンプ（はんだバンプ）や、銅（Ｃｕ）バンプに適用してもよい。
２ 導電体層
４ バンプ下地金属膜
５ 金
８ パッド開口部
１１ 外部接続部

Claims (12)

  1. 外部からの液体吐出用の駆動電力を受ける電極パッドと、
    前記駆動電力により液体吐出用のエネルギーを発生する吐出エネルギー発生素子と、を含み、
    前記電極パッドが少なくとも前記吐出エネルギー発生素子と電気的に接続される導電体層と金の層とによって構成される液体吐出ヘッド用基板であって、
    前記導電体層の一部に開口領域が形成され、前記開口領域を含む前記導電体層の積層方向の上層部分に前記導電体層を保護する保護層と前記金の層が形成されており、前記導電体層の前記開口領域に対応する前記金の層の上部に、前記外部と接続される外部接続部が備えられており、
    前記開口領域の開口面積は、前記保護層のスルーホールの開口面積と等しく、前記導電体層と前記金の層とは前記導電体層の側面で接触していることを特徴とする、液体吐出ヘッド用基板。
  2. 前記金の層は、１．０μｍ以下の厚さで形成されている、請求項１に記載の液体吐出ヘッド用基板。
  3. 前記外部接続部は、前記導電体層の開口領域に対応する前記金の層の上部にボンディングされている、請求項１または２に記載の液体吐出ヘッド用基板。
  4. 前記開口領域の開口面積は、前記外部接続部が備えられている領域の面積よりも大きい、請求項１から３のいずれか一項に記載の液体吐出ヘッド用基板。
  5. 前記開口領域は、前記外部接続部が備えられている領域の中心部分の積層方向の下層部分に形成されている、請求項１から４のいずれか一項に記載の液体吐出ヘッド用基板。
  6. 前記開口領域は、前記導電体層のプローブ痕部を含む領域に形成されている、請求項１から５のいずれか一項に記載の液体吐出ヘッド用基板。
  7. 前記導電体層の開口断面角度は３０°＜Θ＜９０°である、請求項１から６のいずれか一項に記載の液体吐出ヘッド用基板。
  8. 外部からの電力を受ける電極パッドを含み、前記電極パッドが少なくとも導電体層と金の層とによって構成される半導体基板であって、
    前記導電体層の一部に開口領域が形成され、前記開口領域を含む前記導電体層の積層方向の上層部分に前記導電体層を保護する保護層と前記金の層が形成されており、前記導電体層の前記開口領域に対応する前記金の層の上部に、前記外部と接続される外部接続部が備えられており、
    前記開口領域の開口面積は、前記保護層のスルーホールの開口面積と等しく、前記導電体層と前記金の層とは前記導電体層の側面で接触していることを特徴とする、半導体基板。
  9. 外部からの液体吐出用の駆動電力を受ける電極パッドと、
    前記駆動電力により液体吐出用のエネルギーを発生する吐出エネルギー発生素子と、
    を含み、
    前記電極パッドが少なくとも前記吐出エネルギー発生素子と電気的に接続される導電体層と金の層とによって構成される液体吐出ヘッド用基板の製造方法であって、
    前記導電体層の一部に開口領域を形成する工程と、
    前記開口領域を含む前記導電体層の積層方向の上層部分に前記導電体層を保護する保護層と前記金の層を形成する工程と、
    前記導電体層の前記開口領域に対応する前記金の層の上部に、前記外部と接続される外部接続部をボンディングする工程と、
    を含み、
    前記開口領域の開口面積は、前記保護層のスルーホールの開口面積と等しく、前記導電体層と前記金の層とは前記導電体層の側面で接触していることを特徴とする、液体吐出ヘッド用基板の製造方法。
  10. 前記導電体層の一部に開口領域を形成する工程の前に、前記吐出エネルギー発生素子と前記導電体層とを半導体基板に形成する工程をさらに含む、請求項９に記載の液体吐出ヘッド用基板の製造方法。
  11. 前記半導体基板に形成された前記導電体層にプローブをコンタクトする電気特性検査を行う工程をさらに含み、
    前記開口領域は、前記プローブのプローブ痕部を含む前記導電体層の一部に形成される、請求項１０に記載の液体吐出ヘッド用基板の製造方法。
  12. 外部からの電力を受ける電極パッドを含み、前記電極パッドが少なくとも導電体層と金の層とによって構成される半導体基板の製造方法であって、
    前記導電体層の一部に開口領域を形成する工程と、
    前記開口領域を含む前記導電体層の積層方向の上層部分に前記導電体層を保護する保護層と前記金の層を形成する工程と、
    前記導電体層の前記開口領域に対応する前記金の層の上部に、前記外部と接続される外部接続部をボンディングする工程と、
    を含み、
    前記開口領域の開口面積は、前記保護層のスルーホールの開口面積と等しく、前記導電体層と前記金の層とは前記導電体層の側面で接触していることを特徴とする半導体基板の製造方法。
JP2017054760A 2017-03-21 2017-03-21 液体吐出ヘッド用基板、半導体基板、およびそれらの製造方法 Active JP6968557B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017054760A JP6968557B2 (ja) 2017-03-21 2017-03-21 液体吐出ヘッド用基板、半導体基板、およびそれらの製造方法
US15/912,858 US10438912B2 (en) 2017-03-21 2018-03-06 Liquid ejection head substrate and semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017054760A JP6968557B2 (ja) 2017-03-21 2017-03-21 液体吐出ヘッド用基板、半導体基板、およびそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2018154090A JP2018154090A (ja) 2018-10-04
JP6968557B2 true JP6968557B2 (ja) 2021-11-17

Family

ID=63581241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017054760A Active JP6968557B2 (ja) 2017-03-21 2017-03-21 液体吐出ヘッド用基板、半導体基板、およびそれらの製造方法

Country Status (2)

Country Link
US (1) US10438912B2 (ja)
JP (1) JP6968557B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6552660B1 (ja) * 2018-02-28 2019-07-31 キヤノン株式会社 液体吐出ヘッド用基板の製造方法
US11318744B2 (en) 2019-07-19 2022-05-03 Canon Kabushiki Kaisha Liquid ejection head substrate and manufacturing method of the same
JP7483495B2 (ja) 2019-07-19 2024-05-15 キヤノン株式会社 液体吐出ヘッド用基板、及びその製造方法
JP7387332B2 (ja) 2019-08-13 2023-11-28 キヤノン株式会社 積層構造体の製造方法及び液体吐出ヘッド用基板の製造方法
US20220359456A1 (en) * 2021-05-10 2022-11-10 Ap Memory Technology Corporation Semiconductor structure and methods for bonding tested wafers and testing pre-bonded wafers

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878410A (ja) * 1994-09-05 1996-03-22 Mitsubishi Electric Corp 配線接続部及びその製造方法
JPH11334076A (ja) 1998-05-22 1999-12-07 Canon Inc インクジェット記録ヘッドおよび該記録ヘッドを用いたインクジェット記録装置
US6683383B2 (en) * 2001-10-18 2004-01-27 Intel Corporation Wirebond structure and method to connect to a microelectronic die
WO2006134643A1 (ja) * 2005-06-14 2006-12-21 Renesas Technology Corp. 半導体装置及びその製造方法
JP2016141149A (ja) * 2015-02-05 2016-08-08 キヤノン株式会社 液体吐出ヘッド用基板の製造方法、及び該製造方法で製造された液体吐出ヘッド用基板

Also Published As

Publication number Publication date
JP2018154090A (ja) 2018-10-04
US20180277503A1 (en) 2018-09-27
US10438912B2 (en) 2019-10-08

Similar Documents

Publication Publication Date Title
JP6968557B2 (ja) 液体吐出ヘッド用基板、半導体基板、およびそれらの製造方法
JP5599276B2 (ja) 半導体素子、半導体素子実装体及び半導体素子の製造方法
TW425645B (en) Wafer scale packaging scheme
US6703689B2 (en) Miniature optical element for wireless bonding in an electronic instrument
TWI246378B (en) Method of mounting electronic component
US8438729B2 (en) Method of producing liquid discharge head
JP2002016212A (ja) 半導体装置及びその製造方法
JP2005175128A (ja) 半導体装置及びその製造方法
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
JP2009170849A (ja) 配線基板及びその製造方法
JP2000043271A (ja) インクジェット記録ヘッド、その製造方法及び該インクジェット記録ヘッドを具備する記録装置
US20060017171A1 (en) Formation method and structure of conductive bumps
JP2009231681A (ja) 半導体装置およびその製造方法
US8312628B2 (en) Liquid discharge head and method for manufacturing the same
JP2004079797A (ja) 電解めっきを用いた配線の形成方法
US9174439B2 (en) Liquid ejection head and method for manufacturing liquid ejection head
JP3972211B2 (ja) 半導体装置及びその製造方法
JP2005150452A (ja) 半導体パッケージの製造方法
JP2003301293A (ja) 半導体装置の製造方法
JP2010067888A (ja) 配線基板及びその製造方法
JP5596962B2 (ja) 液体吐出ヘッド用基板の製造方法及び液体吐出ヘッドの製造方法
JP2001332577A (ja) 半導体装置の製造方法
KR100543277B1 (ko) 웨이퍼 상의 3 차원 구조물 형성 방법
JP2008141020A (ja) 半導体装置及び半導体装置の製造方法
JP7263039B2 (ja) 液体吐出ヘッドおよび液体吐出ヘッドの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211027

R151 Written notification of patent or utility model registration

Ref document number: 6968557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151