JP6965950B2 - 撮像素子 - Google Patents

撮像素子 Download PDF

Info

Publication number
JP6965950B2
JP6965950B2 JP2020017915A JP2020017915A JP6965950B2 JP 6965950 B2 JP6965950 B2 JP 6965950B2 JP 2020017915 A JP2020017915 A JP 2020017915A JP 2020017915 A JP2020017915 A JP 2020017915A JP 6965950 B2 JP6965950 B2 JP 6965950B2
Authority
JP
Japan
Prior art keywords
pixel
light
unit
photoelectric conversion
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020017915A
Other languages
English (en)
Other versions
JP2020077886A (ja
Inventor
寛信 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of JP2020077886A publication Critical patent/JP2020077886A/ja
Application granted granted Critical
Publication of JP6965950B2 publication Critical patent/JP6965950B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8033—Photosensitive area
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/66—Remote control of cameras or camera parts, e.g. by remote control devices
    • H04N23/663—Remote control of cameras or camera parts, e.g. by remote control devices for controlling interchangeable camera parts based on electronic image sensor signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/67—Focus control based on electronic image sensor signals
    • H04N23/672—Focus control based on electronic image sensor signals based on the phase difference signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8027—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、撮像素子に関する。
ＣＭＯＳ（相補性金属酸化膜半導体）イメージセンサでグローバルシャッタを実現するために、画素に蓄積部を設けた撮像装置が知られている（例えば非特許文献１参照）。
安富 啓太 伊藤 真也 川人 祥二「デュアルシャッタ機能を備えた２段電荷転送型低雑音電子シャッタ」社団法人映像情報メディア学会技術報告，Ｖｏｌ．３４，Ｎｏ．１６，Ｐ．２５〜２８
従来技術では、光電変換部で電荷の転送残りが発生しうる点で改善の余地があった。
本発明の一例としての撮像素子は、複数の画素を備える撮像素子であって、前記画素は、光が入射されるマイクロレンズと、前記マイクロレンズからの光が入射される第１面と前記第１面とは反対側の第２面とを有し、前記第１面側に配置される第１半導体領域と、前記第１半導体領域と同一導電型の半導体領域であって前記第１半導体領域よりも前記第２面側に形成され、前記第１半導体領域よりも不純物濃度が高い第２半導体領域と、を含む光電変換部と、前記第２面側に配置され、前記光電変換部で変換された電荷を転送するための第１ゲートと、前記第１ゲートにより転送された電荷を蓄積する蓄積部と、前記マイクロレンズの光軸方向において前記マイクロレンズと前記光電変換部との間に配置され、前記マイクロレンズから前記光電変換部に向かう光が通る開口部と前記マイクロレンズから前記蓄積部に向かう光を遮る遮光部とを有する金属膜と、をそれぞれ有し、前記第１半導体領域は、前記第１面から前記第２半導体領域に向かって不純物濃度が高くなるように形成され、前記第１半導体領域の一部は、前記マイクロレンズの光軸方向において前記遮光部と前記蓄積部との間に配置される。
デジタルカメラの構成例を示す図 第１構成例の撮像素子における画素配置を示す図 瞳分割型位相差方式による焦点検出方法の説明図 （ａ）〜（ｅ）：画像信号生成処理の説明図 画素ＰＸの一例の回路図 第１構成例での画素配列の拡大平面図 画素ＰＸの一例の拡大平面図 第１構成例での画素ＰＸの断面図 第２構成例での画素ＰＸの断面図 第２構成例における受光面側での画素配列の例を示す図 第２構成例における受光面の裏面側での画素配列の例を示す図 ＲＧＢの各波長について、シリコン基板による光吸収率とシリコン基板の厚みとの関係例を示すグラフ 第３構成例における受光面の裏面側からの画素ＰＸを示す図 （ａ）〜（ｂ）：撮像素子の積層構造の例を示す図 第２構成例の変形例としての画素配置の別例を示す図
以下、図面を参照しつつ本発明の実施形態を説明する。なお、特に断りがない限り、以下の説明および図面では、Ｘ方向を水平方向、Ｙ方向を垂直方向、Ｚ方向を前後方向と定義する。
＜撮像ユニットの構成例＞
図１は、撮像ユニットの一例としてのデジタルカメラの構成例を示す図である。デジタルカメラ１は、交換レンズ２とカメラボディ３とを有している。交換レンズ２は、マウント部４を介してカメラボディ３に装着される。
交換レンズ２は、レンズ制御部５、主レンズ９、ズームレンズ８、フォーカシングレンズ７、および絞り６を含む。レンズ制御部５は、マイクロコンピュータとメモリなどを有している。レンズ制御部５は、フォーカシングレンズ７と絞り６の駆動制御、絞り６の開口状態の検出、ズームレンズ８およびフォーカシングレンズ７の位置検出、後述するカメラボディ３側のボディ制御部１４に対するレンズ情報の送信、ボディ制御部１４からのカメラ情報の受信などを行う。
カメラボディ３は、撮像素子１２、撮像素子駆動部１９、ボディ制御部１４、液晶表示素子駆動回路１５、液晶表示素子１６、接眼レンズ１７、および操作部材１８などを含む。また、カメラボディ３には、不揮発性の記憶媒体であるメモリカード２０が着脱可能に装着される。
撮像素子１２は、交換レンズ２の予定結像面に配置され、交換レンズ２によって結像される被写体の像を撮像する。なお、本実施形態での撮像素子１２は、一対の画素で交換レンズ２の瞳の異なる部分領域を通過する光束をそれぞれ受光し、オートフォーカス（ＡＦ）時に被写体像の位相差情報を取得することができる。なお、撮像素子１２の構成例については後述する。
ボディ制御部１４は、マイクロコンピュータとメモリなどを有している。ボディ制御部１４は、デジタルカメラ全体の動作制御を行う。また、ボディ制御部１４とレンズ制御部５は、マウント部４の電気接点部１３を介して通信を行う。
撮像素子駆動部１９は、ボディ制御部１４からの指示に応じて撮像素子１２への指示信号を生成する。液晶表示素子駆動回路１５は、ボディ制御部１４からの指示に応じて液晶表示素子１６を駆動させる。なお、液晶表示素子１６は、電子ビューファインダとして機能し、撮影者は接眼レンズ１７を介して液晶表示素子１６に表示された像を観察することができる。
交換レンズ２によって撮像素子１２上に結像された被写体の像は、撮像素子１２によって光電変換される。撮像素子１２は、撮像素子駆動部１９からの制御信号によって光電変換信号の蓄積および信号読出しのタイミング（フレームレート）が制御される。撮像素子１２からの出力信号は、不図示のＡ／Ｄ変換部でデジタルデータに変換され、ボディ制御部１４へ送られる。
ボディ制御部１４は、焦点調節部の一例として、撮像素子１２からの所定の焦点検出エリアに対応する出力信号に基づいてデフォーカス量を算出する。そして、ボディ制御部１４は、上記のデフォーカス量をレンズ制御部５へ送る。レンズ制御部５は、ボディ制御部１４から受信したデフォーカス量に基づいてフォーカシングレンズ駆動量を算出し、このレンズ駆動量に基づいてフォーカシングレンズ７を不図示のモータ等で駆動して合焦位置へ移動させる。
また、ボディ制御部１４は、撮影指示後に撮像素子１２から出力された信号に基づいて記録用の画像データを生成する。ボディ制御部１４は、生成した画像データをメモリカード２０に格納する。また、ボディ制御部１４は、生成した画像データを液晶表示素子駆動回路１５へ送り、液晶表示素子１６に画像を再生表示させる。
なお、カメラボディ３には、シャッターボタン、焦点検出エリアの設定部材１８が設けられている。ボディ制御部１４は、上記の操作部材１８からの操作信号を検出し、検出結果に応じた動作（撮影処理、焦点検出エリアの設定など）の制御を行う。
＜撮像素子の第１構成例＞
次に、撮像素子１２の構成例を説明する。本実施形態での撮像素子は、例えば、シリコン基板上にＣＭＯＳ（相補性金属酸化膜半導体）プロセスを使用して形成されたＸＹアドレス型の固体撮像素子である。
図２は、第１構成例の撮像素子における画素配置を示す図である。図２に示す撮像素子１２ａは、入射光を電気信号に変換する複数の画素（ＰＸ）が配列された画素部３１と、垂直走査部３２と、水平走査部３３とを有している。なお、図面では画素ＰＸの配列を簡略化して示すが、実際の撮像素子の受光面にはさらに多数の画素が配列されることはいうまでもない。
垂直走査部３２は、制御部の一例であって、例えば撮像素子駆動部１９からの指示信号を受けて、画素部３１、水平走査部３３に対して各種の制御信号を供給する。垂直走査部３２には、行方向（Ｘ方向）に延在する複数の水平信号線が接続されている。垂直走査部３２は、水平信号線を介して各画素に制御信号を供給する。なお、図２では、水平信号線の図示は省略する。なお、画素ＰＸに供給される制御信号は、デジタルカメラ１の撮像素子駆動部１９によって生成されてもよい。
水平走査部３３には、列方向（Ｙ方向）に延在する複数の垂直信号線が接続されている。垂直走査部３２は、垂直信号線を介して各画素の出力信号を読み出す。なお、図２では、垂直信号線の図示は省略する。
また、図２に示すように、画素部３１の画素ＰＸは正方形形状であって、各辺が行方向および列方向に対して４５度回転した状態で配置されている。そして、各画素は、各辺が近傍の画素と接触するように稠密に配列されている。したがって、画素部３１において、奇数行および偶数行の画素、奇数列および偶数列の画素は互いに半ピッチずれた配置となる。
画素ＰＸは、例えば遮光膜で半分の領域が覆われており、光学系の瞳の部分領域を通過する光束を遮光する。また、画素ＰＸの遮光膜に覆われていない開口部には、光電変換部が配置される。図面では、遮光膜で覆われた領域（瞳分割用の遮光部ＭＳ）をハッチングで示す。
また、画素ＰＸの前面には、マイクロレンズＭＬＮおよび光学フィルタ（カラーフィルタ）が配置されている。また、撮像素子の受光面には、マイクロレンズＭＬＮおよび光学フィルタよりも前方（光の入射側）に、赤外光の通過を阻害する赤外カットフィルタ（不図示）が配置されている。画素ＰＸのカラーフィルタは、画素位置に応じて異なる分光感度を有している。そのため、画素ＰＸは、カラーフィルタでの色分解によって各色に対応する電気信号を出力する。なお、図面では、画素ＰＸに対応するカラーフィルタの色を記号で示す。
画素部３１の行方向（Ｘ方向）に注目すると、画素部３１の奇数行には、緑色（Ｇ）成分の光を受光するＧ画素がＸ方向に沿って配置される。画素部３１の偶数行には、青色（Ｂ）成分の光を受光するＢ画素と、赤色（Ｒ）成分の光を受光するＲ画素とがＸ方向に沿って交互に配置される。
また、画素部３１の列方向（Ｙ方向）に注目すると、画素部３１の奇数列にはＧ画素がＹ方向に沿って配置されるが、画素部３１の偶数列ではＢ画素がＹ方向に沿って配置される列と、Ｒ画素がＹ方向に沿って配置される列とが交互に並ぶ。
Ｇ画素は、行方向（Ｘ方向）および列方向（Ｙ方向）において、左半分が開口された画素と、右半分が開口された画素とがそれぞれ交互に配置される。また、Ｂ画素およびＲ画素は、列方向（Ｙ方向）において、上半分が開口された画素と、下半分が開口された画素とが交互に配置される。なお、行方向（Ｘ方向）にみると、同じ偶数行において、Ｂ画素の開口とＲ画素の開口とは互いに逆になるように配置されている。
上記の配置により、行方向（Ｘ方向）では、左半分が開口されたＧ画素（第１画素の一例）と、右半分が開口されたＧ画素（第２画素の一例）とが左右対称に１組ずつ配置される。すなわち、Ｇ画素の配置される行では、Ｘ方向の左側からみて、第１画素の光電変換部、第１画素の遮光部ＭＳ、第２画素の遮光部ＭＳ、第２画素の光電変換部が順番に配置される。また、Ｘ方向において、第２画素の光電変換部の隣には、第１画素とは異なる左半分が開口されたＧ画素（第５画素の一例）の光電変換部が配置される。なお、第１画素および第５画素の構成は同一である。
したがって、水平方向に対向配置された一対のＧ画素（上記の例では第２画素、第５画素）により、射出瞳の左半分の像と右半分の像とを取得できる。つまり、位相差ＡＦで用いる被写体像の水平方向の位相差情報を、一対のＧ画素から得ることができる。
また、列方向（Ｙ方向）では、上半分が開口されたＢ画素（第３画素の一例）と、下半分が開口されたＢ画素（第４画素の一例）とが上下対称に１組ずつ配置される。すなわち、Ｂ画素の配置される列では、Ｙ方向の上側からみて、第３画素の光電変換部、第３画素の遮光部ＭＳ、第４画素の遮光部ＭＳ、第４画素の光電変換部が順番に配置される。また、Ｙ方向において、第４画素の光電変換部の隣には、第３画素とは異なる上半分が開口されたＢ画素（第６画素の一例）の光電変換部が配置される。
同様に、列方向（Ｙ方向）では、上半分が開口されたＲ画素（第３画素の一例）と、下半分が開口されたＲ画素（第４画素の一例）とが上下対称に１組ずつ配置される。すなわち、Ｒ画素の配置される列では、Ｙ方向の上側からみて、第３画素の光電変換部、第３画素の遮光部ＭＳ、第４画素の遮光部ＭＳ、第４画素の光電変換部が順番に配置される。また、Ｙ方向において、第４画素の光電変換部の隣には、第３画素とは異なる上半分が開口されたＲ画素（第６画素の一例）の光電変換部が配置される。なお、Ｂ画素、Ｒ画素の例のそれぞれにおいて、第３画素および第６画素の構成は同一である。
したがって、垂直方向に対向配置された一対のＢ画素または一対のＲ画素（上記の例では第４画素、第６画素）により、射出瞳の下半分の像と上半分の像とを取得できる。つまり、位相差ＡＦで用いる被写体像の垂直方向の位相差情報を、一対のＢ画素または一対のＲ画素から得ることができる。以上のように、第１構成例の撮像素子１２ａは、受光面の全面に焦点検出画素を配置した撮像素子と考えることもできる。
なお、画素部３１では、奇数行の一対のＧ画素と、偶数列の一対のＢ画素または一対のＲ画素とは、４つの開口部（光電変換部）が正方形をなすように配置されている。同様に、画素部３１では、奇数行の一対のＧ画素と、偶数列の一対のＢ画素または一対のＲ画素とは、４つの遮光部が正方形をなすように配置されている。なお、画素部３１全体でみると、４画素分の正方形の開口部と、４画素分の正方形の遮光部とが市松模様をなすように配列されている。また、画素部３１において、４画素分の遮光部は一体に形成されていてもよい。
ここで、撮像素子１２ａからの位相差情報による焦点検出処理について説明する。以下の説明では、左半分が開口されたＧ画素と右半分が開口されたＧ画素を例に挙げて説明するが、Ｒ画素およびＢ画素による焦点検出も同様の原理で行われる。
図３に示すように交換レンズ２の射出瞳２００の第１領域２０１を通過する光束Ａは、右半分が開口されたＧ画素２１に入射し、射出瞳２００の第２領域２０２を通過する光束Ｂは、左半分が開口されたＧ画素２２に入射する。
合焦時は撮像素子１２ａに鮮鋭像が結ばれる状態であるため、上述したように、瞳分割された光束による一対の像は撮像素子１２ａ上で一致する。
一方、非合焦時は撮像素子１２ａの手前で鮮鋭像を結ぶ状態、あるいは撮像素子１２ａの後ろ側に鮮鋭像を結ぶ状態であるため、瞳分割された光束による一対の像は撮像素子１２ａ上では一致しない。この場合、Ｇ画素２１およびＧ画素２２から得られる信号波形は、合焦状態からのずれ（デフォーカス量）に応じて、互いの位置関係（像ずれ方向および像ずれ量）が異なる。
そのため、デジタルカメラ１のボディ制御部１４は、Ｇ画素２１およびＧ画素２２から得られる信号波形との位置関係に基づいてデフォーカス量を算出すればよい。算出されたデフォーカス量は、カメラ情報としてレンズ制御部５へ送信される。そして、レンズ制御部５がカメラ情報に基づいてフォーカシングレンズ７を光軸方向へ進退移動させると、撮像素子１２ａ上に鮮鋭像を結ぶように交換レンズ２の焦点位置が調節される。
次に、図４を参照しつつ、撮像素子１２ａからの出力信号に基づいてカラー画像信号を生成する画像信号生成処理について説明する。
画像信号生成処理では、撮像素子１２ａの垂直走査部３２は、光電変換部がＸ方向に隣り合う一対のＧ画素（上記の例では第２画素、第５画素）を水平加算して読み出し、Ｇ画像信号を生成する。図４の（ａ）は、Ｇ画素の水平加算の状態を示し、図４の（ｂ）は、水平加算で生成されたＧ画像信号のサンプリング位置を示している。
また、垂直走査部３２は、光電変換部がＹ方向に隣り合う一対のＢ画素（上記の例では第４画素、第６画素）を垂直加算して読み出し、Ｂ画像信号を生成する。同様に、垂直走査部３２は、光電変換部がＹ方向に隣り合う一対のＲ画素（上記の例では第４画素、第６画素）を垂直加算して読み出し、Ｒ画像信号を生成する。図４の（ｃ）は、Ｂ画素およびＲ画素の垂直加算の状態を示し、図４の（ｄ）は、垂直加算で生成されたＢ画像信号およびＲ画像信号のサンプリング位置を示している。
図４の（ｅ）は、水平加算で生成されたＧ画像信号と、垂直加算で生成されたＢ画像信号およびＲ画像信号とを合成した画像を示している。デジタルカメラ１のボディ制御部１４は、Ｇ画像信号、Ｂ画像信号およびＲ画像信号を合成することで、ベイヤ配列の画像を得ることができる。なお、図４の（ｅ）の画像は、加算前の画素ピッチに対して約１．４倍（√２倍）の画素ピッチとなり、加算前の画素数に対して２分の１の画素数となる。
そして、ボディ制御部１４は、上記のベイヤ配列の画像（図４の（ｅ））に対して色補間処理を行い、不足する色成分の画像信号を生成する。ベイヤ配列における色補間処理は公知であるので、詳細な説明は省略する。かかる色補間処理の結果、カラー画像信号（ＲＧＢ）が得られる。ボディ制御部１４は、カラー画像信号を用いて、例えば記録用画像のファイルを生成してメモリカード２０に記録する。
続いて、第１構成例での各々の画素ＰＸの構成を詳述する。図５は、画素ＰＸの一例の回路図である。
画素ＰＸは、フォトダイオードＰＤと、第１リセットトランジスタＲＳＴ１と、第１グローバルスイッチトランジスタＧＳ１と、蓄積ダイオードＳＤと、転送トランジスタＴＸと、第２グローバルスイッチトランジスタＧＳ２と、第２リセットトランジスタＲＳＴ２と、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬと、フローティングディフュージョン部ＦＤとを有している。
フォトダイオードＰＤは、光電変換部の一例であって、入射光の光量に応じて光電変換により信号電荷を生成する。
第１リセットトランジスタＲＳＴ１は、ソースがフォトダイオードＰＤに接続され、ドレインが電源電圧ＶＤＤに接続されている。例えば、第１リセットトランジスタＲＳＴ１は、ゲートに印加される信号φＲＳＴ１が高レベルの期間にオンし、フォトダイオードＰＤの電荷をリセットする。
第１グローバルスイッチトランジスタＧＳ１は、ソースがフォトダイオードＰＤに接続され、ドレインが蓄積ダイオードＳＤに接続されている。例えば、第１グローバルスイッチトランジスタＧＳ１は、ゲートに印加される信号φＧＳ１が高レベルの期間にオンし、フォトダイオードＰＤに蓄積された信号電荷を蓄積ダイオードＳＤに転送する。
蓄積ダイオードＳＤは、蓄積部の一例であって、フォトダイオードＰＤから転送される電荷を蓄積するポテンシャル井戸を有している。蓄積ダイオードＳＤは、例えばＭＯＳ構造で形成され、蓄積ダイオードＳＤは、フォトダイオードＰＤに蓄積される電荷の量よりも多い量の電荷を蓄積できるように設計される。
転送トランジスタＴＸは、ソースが蓄積ダイオードＳＤに接続され、ドレインがフローティングディフュージョン部ＦＤに接続されている。例えば、転送トランジスタＴＸは、ゲートに印加される信号φＴＸが高レベルの期間にオンし、蓄積ダイオードＳＤに蓄積された信号電荷をフローティングディフュージョン部ＦＤに転送する。
第２グローバルスイッチトランジスタＧＳ２は、ソースがフォトダイオードＰＤに接続され、ドレインがフローティングディフュージョン部ＦＤに接続されている。例えば、第２グローバルスイッチトランジスタＧＳ２は、ゲートに印加される信号φＧＳ２が高レベルの期間にオンし、フォトダイオードＰＤに蓄積された信号電荷をフローティングディフュージョン部ＦＤに転送する。
フローティングディフュージョン部ＦＤは、フォトダイオードＰＤや蓄積ダイオードＳＤから転送される電荷を蓄積する寄生容量が形成される領域である。フローティングディフュージョン部ＦＤは、例えば、半導体基板に不純物を導入して形成された拡散領域である。
第２リセットトランジスタＲＳＴ２は、ソースが増幅トランジスタＡＭＰのゲートに接続され、ドレインが電源電圧ＶＤＤに接続されている。例えば、第２リセットトランジスタＲＳＴ２は、ゲートに印加される信号φＲＳＴ２が高レベルの期間にオンし、フローティングディフュージョン部ＦＤの電荷をリセットする。
増幅トランジスタＡＭＰは、ドレインが電源電圧ＶＤＤに接続され、ゲートがフローティングディフュージョン部ＦＤにそれぞれ接続され、ソースが選択トランジスタＳＥＬのドレインに接続されており、垂直信号線ＶＬに接続された定電流源ＩＳを負荷とするソースフォロア回路を構成する。増幅トランジスタＡＭＰは、フローティングディフュージョン部ＦＤの電圧値に応じて、選択トランジスタＳＥＬを介して読み出し電流を出力する。
また、選択トランジスタＳＥＬは、ゲートに印加される信号φＳＥＬが高レベルの期間にオンし、増幅トランジスタＡＭＰのソースを垂直信号線ＶＬに接続する。
ここで、上記の第１画素から第６画素の構成要素はいずれも同じである。よって、第１画素から第６画素は、基本的に、フォトダイオードＰＤ、第１リセットトランジスタＲＳＴ１、第１グローバルスイッチトランジスタＧＳ１、蓄積ダイオードＳＤ、転送トランジスタＴＸ、第２グローバルスイッチトランジスタＧＳ２、第２リセットトランジスタＲＳＴ２、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、フローティングディフュージョン部ＦＤをそれぞれ有している。また、図５では１画素分の回路構成のみを示すが、例えば、第２リセットトランジスタＲＳＴ２、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬは、複数の画素で共有されていてもよい。
また、図６は、図２に示す画素部３１の画素配列の拡大平面図である。図７は、画素ＰＸの一例の拡大平面図である。
撮像素子１２ａの受光面側において、画素ＰＸの開口部には、略台形状に形成されたフォトダイオードＰＤと、第１リセットトランジスタＲＳＴ１とが配置される。画素ＰＸの遮光部には、第１グローバルスイッチトランジスタＧＳ１、蓄積ダイオードＳＤ、転送トランジスタＴＸおよび第２グローバルスイッチトランジスタＧＳ２が配置される。なお、図６の符号２３は、４画素で共有される増幅トランジスタＡＭＰおよび選択トランジスタＳＥＬを集積した回路を示している。なお、図６の符号２４は、２画素で共有される第２リセットトランジスタＲＳＴ２を示す。また、図６、図７では、受光面でのフォトダイオードＰＤの面積は、蓄積ダイオードＳＤの面積よりも大きく設定されている。
図６に示すように、Ｒ画素、Ｇ画素、Ｂ画素はいずれも同じ回路構成である。行方向（Ｘ方向）に隣り合うＧ画素の回路は、受光面上で左右対称となるように配置されている。また、列方向（Ｙ方向）に隣り合うＢ画素およびＲ画素の回路は、受光面上で上下対称となるように配置されている。
また、図８は、第１構成例での画素ＰＸの断面図である。なお、図８では、配線等の記載を省略している。例えば、フォトダイオードＰＤは、ｐ型の半導体基板ＳＵＢの受光面側（図８では上側）に形成されたｎ型の半導体領域ｎ１を有している。また、蓄積ダイオードＳＤは、ｐ型の半導体基板ＳＵＢの受光面側に形成されたｎ型の半導体領域ｎ２を有している。
また、蓄積ダイオードＳＤの半導体領域ｎ２の下層には、ｐ型のシールド層（ｐ２）が積層して形成される。このシールド層は、半導体領域ｎ２の全域を覆うように形成されており、必要に応じて後述の分離部ＩＳと接触するように形成される。また、第１グローバルスイッチトランジスタＧＳ１は、フォトダイオードＰＤと蓄積ダイオードＳＤとの間に形成されている。
また、フォトダイオードＰＤの半導体領域ｎ１、蓄積ダイオードＳＤの半導体領域ｎ２の不純物濃度は互いに異なる。例えば、第１グローバルスイッチトランジスタＧＳ１が低レベルのときに、蓄積ダイオードＳＤのポテンシャルがフォトダイオードＰＤのポテンシャルとフローティングディフュージョン部ＦＤのポテンシャルとの間に位置するように、領域ｎ１、ｎ２の不純物濃度は、それぞれ設定される。
また、半導体基板ＳＵＢに形成された分離部ＩＳは、例えば、互いに隣り合う画素間を絶縁して分離するためのｐ型ウェルである。なお、蓄積ダイオードＳＤ、分離部ＩＳおよびシールド層（ｐ２）の間にはｐ型領域３６が形成されている。また、半導体基板ＳＵＢ上に設けられたゲート層ＧＬＹには、第１リセットトランジスタＲＳＴ１、第１グローバルスイッチトランジスタＧＳ１、転送トランジスタＴＸ、図８では不図示の第２グローバルスイッチトランジスタＧＳ２のゲート電極等が形成される。なお、第１構成例で説明した半導体の導電型は、あくまで一例にすぎない。
そして、半導体基板ＳＵＢのゲート層ＧＬＹの上には、遮光部ＭＳを含む配線層ＭＬＹが設けられる。例えば、遮光部ＭＳは、金属膜等で形成される。遮光部ＭＳは、例えば、第１グローバルスイッチトランジスタＧＳ１、蓄積ダイオードＳＤ、転送トランジスタＴＸ、第２グローバルスイッチトランジスタＧＳ２が配置された領域を覆うように配置される。すなわち、フォトダイオードＰＤ上には、遮光部ＭＳのない開口部が形成される。
ここで、画素ＰＸにおいて、遮光部ＭＳは単一の部材で形成され、瞳分割用遮光部としての機能と、蓄積ダイオードＳＤへの入射光を遮る蓄積部用遮光部としての機能とを有している。なお、遮光部ＭＳは、配線層ＭＬＹの最下層以外に形成されてもよいし、配線と兼用されてもよい。例えば、配線は、遮光部ＭＳが設けられる層と別の層に形成されてもよいし、遮光部ＭＳが設けられる層と同じ層に形成されてもよい。
また、配線層ＭＬＹの上には、カラーフィルタとして機能する光学フィルタＯＦＬが配置される。光学フィルタＯＦＬの上には、平坦層ＰＬＹが形成されている。そして、平坦層ＰＬＹの上にマイクロレンズＭＬＮが配置されている。
また、上記の第１画素から第６画素を含む各画素において、マイクロレンズＭＬＮの光軸中心は、瞳分割を行うために、遮光部ＭＳと開口部（光電変換部）との境界に合わせてそれぞれ配置されている。
さらに、第１構成例において、各々の画素ＰＸから信号を読み出すときの動作モードについて説明する。上記の画素ＰＸは、２つのグローバルスイッチトランジスタＧＳ１，ＧＳ２を有しているため、シングルシャッタおよびデュアルシャッタの２つの動作モードで駆動させることができる。
シングルシャッタの動作では、グローバルスイッチトランジスタＧＳ２は常にオフとされる。まず、フレームの最初に初段電荷転送として、全ての画素で一斉に、グローバルスイッチトランジスタＧＳ１を介してフォトダイオードＰＤから蓄積ダイオードＳＤに信号電荷が転送される。これにより、グローバル電子シャッタ機能が可能となる。次に、全ての画素で第１リセットトランジスタＲＳＴ１をオンし、次のフレームの蓄積開始までフォトダイオードＰＤをリセット状態とする。上記のリセット時間の調節により、撮像素子１２ａは露光時間（シャッタ秒時）を自由に設定できる。
そして、垂直走査部３２により選択された行ごとに画素ＰＸからの信号読み出し動作が行われる。垂直走査部３２がｉ行目の信号φＳＥＬ（ｉ）を高レベルにすることで、ｉ行目の画素ＰＸが選択される。また、垂直走査部３２がｉ行目の信号φＲＳＴ１（ｉ）を高レベルにすることで、ｉ行目の画素ＰＸのフローティングディフュージョン部ＦＤがリセットされる。このリセットノイズを含むリセット電圧がｉ行目の画素ＰＸから基準電圧として読み出される。その後、垂直走査部３２がｉ行目の信号φＴＸ（ｉ）を高レベルにすることで、ｉ行目の画素ＰＸにおいて転送トランジスタＴＸにより蓄積ダイオードＳＤの電荷がフローティングディフュージョン部ＦＤに転送される。これにより、変化した後の電圧を信号電圧として読み出すことができる。そして、上記の基準電圧と信号電圧との差分が、水平走査部３３の列カラムに設けられるＣＤＳ回路（不図示）により画素ＰＸの出力信号として読み出される。これにより、画素ＰＸの出力信号からリセットノイズおよび固定パターンノイズをキャンセルできる。
一方、デュアルシャッタの動作では、１フレームの撮像期間内で蓄積ダイオードＳＤに蓄積される信号と、フローティングディフュージョン部ＦＤに蓄積される信号とで２つの画像を取得する。
デュアルシャッタの動作では、初段電荷転送後にフォトダイオードＰＤをリセットした後、再びフォトダイオードＰＤに電荷を蓄積する。このリセット後に蓄積される第２の信号電荷は、グローバルスイッチトランジスタＧＳ２を介してフローティングディフュージョン部ＦＤに転送される。上記の第２の信号電荷の蓄積も全画素で一斉に行われ、グローバル電子シャッタとなる。上記の第２の信号電荷は、行選択されるまでフローティングディフュージョン部ＦＤで保持され、行選択時に画素ＰＸから読み出される。そして、フローティングディフュージョン部ＦＤを一旦リセットした後、転送トランジスタＴＸにより蓄積ダイオードＳＤの電荷をフローティングディフュージョン部ＦＤに転送して読み出せばよい。このデュアルシャッタの動作では、相関のない単なる２重サンプリングとなり、固定パターンノイズはキャンセルされるが、リセットノイズはキャンセルされない。
上記のデュアルシャッタの動作で取得した２つの画像を用いることで、例えば、広ダイナミックレンジ化や、差分画像による動き検出、２枚の連続高速撮像などを実現できる。
一例として、広ダイナミックレンジ化の場合、最初に長時間露光の信号を蓄積ダイオードＳＤに蓄積し、次に短時間露光の信号をフローティングディフュージョン部ＦＤに蓄積する。そして、画像の低照度領域では長時間露光の信号を割り当て、画像の高照度領域では短時間露光の信号を割り当てて画像を合成すればよい。長時間露光の信号は低ノイズであることに加え、高照度側ではショットノイズが支配的であるので短時間露光の信号に含まれるリセットノイズは無視できる。そのため、デュアルシャッタの動作で取得した画像を合成することで、ダイナミックレンジを効果的に広げることができる。
また、デュアルシャッタの動作では、２枚の画像の間で蓄積時間の差を非常に短くすることができる。例えば、上記の広ダイナミックレンジ化の場合、合成時の画像歪みや動きぼけを抑制しやすくなる。
以下、第１構成例における撮像素子１２ａの作用効果を述べる。
（１）第１構成例の撮像素子１２ａには、瞳分割による一対の像を取得する一対の画素が受光面全体に配置されている。よって、撮像素子１２ａの受光面全面で位相差ＡＦによる焦点検出を行うことが可能となる。また、撮像素子１２ａの各画素は撮像用画素と焦点検出画素を兼ねるため、受光面の一部に焦点検出画素を配置する場合と比べて焦点検出画素の数が非常に多くなって、位相差ＡＦの焦点検出精度が向上する。
（２）第１構成例の撮像素子１２ａは、水平方向に対向配置された一対のＧ画素から被写体像の水平方向の位相差情報を得ることができる。また、撮像素子１２ａは、垂直方向に対向配置された一対のＢ画素または一対のＲ画素から被写体像の垂直方向の位相差情報を得ることができる。よって、撮像素子１２ａは、水平方向の位相差ＡＦと、垂直方向の位相差ＡＦのいずれにも対応でき、位相差ＡＦの焦点検出精度が向上する。
（３）第１構成例の撮像素子１２ａは、Ｒ画素、Ｇ画素、Ｂ画素のいずれでも被写体像の位相差情報を得ることができる。よって、撮像素子１２ａにおいて、被写体の色に起因して位相差情報の検出精度が低下しにくくなる。つまり、位相差ＡＦのときに苦手となる被写体やシーンが少なくなるので、位相差ＡＦの焦点検出精度が向上する。
（４）第１構成例の撮像素子１２ａは、Ｇ画素の水平加算と、Ｂ画素およびＲ画素の垂直加算とにより、ベイヤ配列構造の画像を得ることができる（図４参照）。よって、撮像素子１２ａは、受光面の一部に焦点検出画素を配置する場合のように特殊な画素補間を行うことなく、記録用のカラー画像を得ることができる。
（５）第１構成例の撮像素子１２ａは、フォトダイオードＰＤと、蓄積ダイオードＳＤとを各画素に備えている。全ての画素で一斉にフォトダイオードＰＤから蓄積ダイオードＳＤに信号電荷を転送することで、撮像素子１２ａはグローバル電子シャッタによる撮像が可能となる。例えば、グローバル電子シャッタによる撮像では、全ての画素で同時性が得られるため、動体歪みの少ない画像を得ることができる。また、グローバル電子シャッタの場合、照明装置を用いたフラッシュ撮影のときに、短いシャッタ秒時であっても照明装置との発光同期（高速フラッシュ同期）が容易となる。
＜撮像素子の第２構成例＞
第２構成例の撮像素子１２ｂは、第１構成例と同じ画素配列であって、受光面の裏面側にゲート層ＧＬＹおよび配線層ＭＬＹが形成される裏面照射型撮像素子である。第２構成例の撮像素子１２ｂは第１構成例の撮像素子１２ａの変形例であり、第２構成例で第１構成例と共通する部分には同一の符号を付して重複説明を省略する。
図９は、第２構成例での画素ＰＸの断面図である。図９は、第１構成例の図８に対応する。また、図１０は、第２構成例における受光面（第１面）側での画素配列の例を示す図である。また、図１１は、第２構成例における受光面の裏面（第２面）側での画素配列の例を示す図である。
撮像素子１２ｂの第１面には、マイクロレンズＭＬＮ、カラーフィルタ（光学フィルタＯＦＬ）と、遮光膜による遮光部ＭＳが、各画素ＰＸにそれぞれ配置される。そして、撮像素子１２ｂの画素ＰＸには、マイクロレンズＭＬＮよりも前方に配置された赤外カットフィルタ（不図示）を通過した光のうち、カラーフィルタの分光感度に応じた可視光が受光面に入射する。なお、第２構成例において、受光面のカラーフィルタおよび遮光部の配置パターンは、第１構成例と同様である。
つまり、第２構成例での遮光部ＭＳは、光学系の瞳の半分を通過する光束を遮光するように配置されており、撮像素子１２ｂの第１面には遮光部ＭＳのない開口部が形成される。遮光部ＭＳは、例えば、第１グローバルスイッチトランジスタＧＳ１、蓄積ダイオードＳＤ、転送トランジスタＴＸ、第２グローバルスイッチトランジスタＧＳ２が配置された領域を覆うように配置される。なお、遮光部ＭＳにより、隣り合う画素への光の入射が遮られるため、信号のクロストークを防止できる。
また、遮光部ＭＳの上には、カラーフィルタとして機能する光学フィルタＯＦＬが配置される。光学フィルタＯＦＬの上には、平坦層ＰＬＹが形成されている。そして、平坦層ＰＬＹの上にマイクロレンズＭＬＮが配置されている。各画素のマイクロレンズＭＬＮの光軸中心は、瞳分割を行うために、遮光部ＭＳと開口部（光電変換部）との境界と一致するようにそれぞれ配置される。
一方、撮像素子１２ｂの第２面には、上述のようにゲート層ＧＬＹおよび配線層ＭＬＹが形成される。そして、撮像素子１２ｂの第２面には、略台形状に形成されたフォトダイオードＰＤ、第１リセットトランジスタＲＳＴ１、第１グローバルスイッチトランジスタＧＳ１、蓄積ダイオードＳＤ、転送トランジスタＴＸ、第２グローバルスイッチトランジスタＧＳ２が画素ＰＸごとに配置される。また、撮像素子１２ｂの第２面には、画素間で共有される回路２３、２４も配置されている。
第２構成例においても、Ｒ画素、Ｇ画素、Ｂ画素はいずれも同じ回路構成である。行方向（Ｘ方向）に隣り合うＧ画素の回路は、第２面上で左右対称となるように配置されている。また、列方向（Ｙ方向）に隣り合うＢ画素およびＲ画素の回路は、第２面上で上下対称となるように配置されている。また、第２構成例においても、第２面でのフォトダイオードＰＤの面積は、蓄積ダイオードＳＤの面積よりも大きく設定されている。
また、図９に示すように、第２構成例の撮像素子１２ｂには、ｎ型の半導体基板ＳＵＢが用いられている。半導体基板ＳＵＢの第１面上には、ｐ型の半導体層３４（第１半導体部の一例）が形成されている。例えば、ｐ型の半導体層３４は、分離部ＩＳおよび画素ＰＸの第１面側を覆うように形成されている。また、ｐ型の半導体層３４の上に、遮光部ＭＳ、光学フィルタＯＦＬ、平坦層ＰＬＹ、マイクロレンズＭＬＮがそれぞれ形成される。
また、フォトダイオードＰＤは、ｎ型の半導体基板ＳＵＢの第２面側（図９では下側）に形成されたｎ型の半導体領域ｎ１を有している。図９に示す半導体領域ｎ１は、ｎ型の半導体基板ＳＵＢと接触している。
また、蓄積ダイオードＳＤは、ｎ型の半導体基板ＳＵＢの第２面側に形成されたｎ型の半導体領域ｎ２を有している。また、蓄積ダイオードＳＤの半導体領域ｎ２の上層には、ｐ型のシールド層（ｐ２）が積層して形成される。このシールド層は、遮蔽部の一例であって、半導体領域ｎ２の全域を覆うように形成されており、必要に応じて後述の分離部ＩＳと接触するように形成される。また、転送ゲート部の一例としての第１グローバルスイッチトランジスタＧＳ１は、フォトダイオードＰＤと蓄積ダイオードＳＤとの間に形成されている。
さらに、半導体基板ＳＵＢの第２面上には、半導体領域ｎ１、ｎ２に対応するｐ型の半導体層ｐ＋（第２半導体部の一例）がそれぞれ形成されている。また、半導体基板ＳＵＢの第２面上には、ゲート層ＧＬＹとの間にｐ型の領域３５が形成されている。
第２構成例の各画素ＰＸにおいて、ｎ型の半導体基板ＳＵＢは、遮光部ＭＳで瞳分割された一部の光束を第１面側から受光し、光電変換により電荷を生成する。第２構成例の撮像素子１２ｂでは、長波長の光は赤外カットフィルタによってカットされるので、半導体基板ＳＵＢには入射しない。そして、半導体基板ＳＵＢに十分な厚みがあれば、半導体基板ＳＵＢ内で光電変換が生じる。例えば、第２構成例での半導体基板ＳＵＢの厚さ（第１面と直交する方向の長さ）は３μｍ以上に設定される。
図１２は、ＲＧＢの各波長について、シリコン基板による光吸収率とシリコン基板の厚みとの関係例を示すグラフである。図１２の縦軸はシリコン基板での光吸収率を示し、図１２の横軸はシリコン基板の厚み（Ｓｉ深さ）を示す。図１２の例では、Ｂの波長は５００ｎｍ、Ｇの波長は６００ｎｍ、Ｒの波長は７５０ｎｍである。５０％の光を吸収するために必要なシリコン基板の厚さは光の波長が長くなるほど大きくなり、図１２のＲの場合には約３．２μｍとなる。図１２ではＲの波長を７５０ｎｍとしているが、Ｒの感度領域のピークは６５０ｎｍ近傍である。Ｒの感度領域のピークでは、５０％の光を吸収するために必要となるシリコン基板の厚さは約３．２μｍよりも薄くなる。したがって、シリコン基板の厚みを３μｍ以上に設定すれば、実用上、ＲＧＢのいずれの光についても半導体基板ＳＵＢ内で光電変換を十分に起こすことができる。
また、第２構成例のｎ型の半導体基板ＳＵＢは、第１面から第２面側の半導体領域ｎ１に向けて濃度が高くなるように不純物濃度に勾配を有している。つまり、半導体基板ＳＵＢの第１面側における第１不純物濃度は、半導体領域ｎ１の第２不純物濃度よりも低くなる（第１不純物濃度＜第２不純物濃度）。したがって、ｎ型の半導体基板ＳＵＢでは、不純物濃度の低い第１面側のポテンシャルに対して、不純物濃度の高い半導体領域ｎ１のポテンシャルの方が低くなる。よって、第２構成例では、半導体基板ＳＵＢの第１面側から半導体領域ｎ１までのポテンシャルの差により電荷が半導体領域ｎ１に向けて流れやすくなるので、フォトダイオードＰＤでの転送残りが抑制される。なお、半導体基板ＳＵＢの不純物濃度は、第１面側よりも第２面側が高いという条件を満たせば、基板の厚さ方向に不純物濃度が階段状に急峻に変化するものでもよい。
なお、第２構成例では、半導体基板ＳＵＢの第１面上にｐ型の半導体層３４を形成し、半導体基板ＳＵＢの第２面上にｐ型の半導体層ｐ＋を形成しているので、フォトダイオードＰＤがｐ＋ｎｐ−構造となる。よって、第２構成例では、フォトダイオードＰＤでの暗電流を抑制できる。
また、フォトダイオードＰＤの半導体領域ｎ１、蓄積ダイオードＳＤの半導体領域ｎ２の不純物濃度は互いに異なる。例えば、第１グローバルスイッチトランジスタＧＳ１が低レベルのときに、蓄積ダイオードＳＤのポテンシャルがフォトダイオードＰＤのポテンシャルとフローティングディフュージョン部ＦＤのポテンシャルとの間に位置するように、半導体領域ｎ１、ｎ２の不純物濃度はそれぞれ設定される。
したがって、第１グローバルスイッチトランジスタＧＳ１が高レベルのときには、半導体基板ＳＵＢで生成された電荷は、ポテンシャルの差から、半導体領域ｎ１を介して蓄積ダイオードＳＤの半導体領域ｎ２に流れ込む。なお、蓄積ダイオードＳＤの半導体領域ｎ２と半導体基板ＳＵＢとの間には遮蔽部としてのシールド層ｐ２が存在する。そのため、第１グローバルスイッチトランジスタＧＳ１が低レベルのときに、半導体基板ＳＵＢで生成された電荷はシールド層ｐ２に阻害されるので、蓄積ダイオードＳＤの半導体領域ｎ２に入り込むことはない。
また、互いに隣り合う画素間を絶縁するために、画素ＰＸの境界にはｐ型の分離部ＩＳが形成される。第２構成例での分離部ＩＳは、半導体基板ＳＵＢの第２面から第１面まで達するように形成されている。分離部ＩＳは、例えばｐ型ウェルである。なお、分離部ＩＳはトレンチを含むものであってもよい。また、蓄積ダイオードＳＤ、分離部ＩＳおよびシールド層（ｐ２）の間にはｐ型領域３７が形成されている。同様に、シールド層（ｐ２）と半導体基板ＳＵＢとの間にはｐ型領域３８が形成され、分離部ＩＳ、半導体基板ＳＵＢおよびフォトダイオードＰＤの間にはｐ型領域３９が形成されている。なお、第２構成例で説明した半導体の導電型は、あくまで一例にすぎない。
第２構成例における撮像素子１２ｂは、第１構成例の作用効果（（１）〜（５））に加え、さらに以下の作用効果を得ることができる。
遮光部ＭＳの遮光膜と半導体基板ＳＵＢとの間に配線層ＭＬＹが位置する場合、強い光が入射すると、遮光膜と撮像面との僅かな隙間から余剰光が蓄積ダイオードＳＤに漏光し、偽信号（スミア）が発生するおそれがある。
一方、第２構成例の撮像素子１２ｂでは、配線層ＭＬＹが入射面の裏面側に位置し、蓄積ダイオードＳＤには光が直接入射せず、かつ入射光は半導体基板ＳＵＢで光電変換される。そのため、撮像素子１２ｂでは、強い光が入射したときでも蓄積ダイオードＳＤへの漏光がないので、蓄積ダイオードＳＤへの漏光によるスミアを抑制でき、蓄積ダイオードＳＤでスミアが発生するおそれが著しく軽減する。
＜撮像素子の第３の構成例＞
次に、第２構成例の変形例として、第３構成例の撮像素子１２ｃを説明する。図１３は、第３構成例の撮像素子１２ｃにおける受光面の裏面（第２面）側からの画素ＰＸの例を示す図である。
以下、第３構成例の撮像素子１２ｃについて、第２構成例との相違点を説明する。第３構成例の撮像素子１２ｃでは、受光面の裏面（第２面）において、フォトダイオードＰＤの面積を蓄積ダイオードＳＤの面積よりも小さくしている。これにより、第１リセットトランジスタＲＳＴ１、第１グローバルスイッチトランジスタＧＳ１、第２グローバルスイッチトランジスタＧＳ２の配置間隔が小さくなるので、画素ＰＸのサイズを小さくできる。したがって、第３構成例の場合、撮像素子の高画素化が容易となる。なお、裏面照射型撮像素子の場合には、上記のように入射光の光電変換は半導体基板ＳＵＢ内で行われるので、第２面側のフォトダイオードＰＤのサイズを小さくしても大きな影響は生じない。
＜実施形態の補足事項＞
（補足１）：第１構成例から第３構成例の撮像素子は積層構造であってもよい。例えば、撮像素子１２は、第１基板と、第２基板とを積層し、第１基板および第２基板を例えばマイクロバンプなどの接続部ＭＢで電気的に接続して構成してもよい。撮像素子を積層構造とすることで、小さいスペースに回路を集積できるので撮像素子の高画素化が容易となる。
一例として、図１４（ａ）に示すように、第１基板には、フォトダイオードＰＤ、第１リセットトランジスタＲＳＴ１、第１グローバルスイッチトランジスタＧＳ１、蓄積ダイオードＳＤ、転送トランジスタＴＸ、第２グローバルスイッチトランジスタＧＳ２、第２リセットトランジスタＲＳＴ２、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬを配置してもよい。そして、第２基板（信号処理基板の一例）には、水平走査部３３、Ａ／Ｄ変換回路やＣＤＳ回路などを配置してもよい。これにより、第２基板において、各画素のフローティングディフュージョン部ＦＤに転送された電荷に応じた信号が処理される。
また、図１４（ｂ）に示すように、第１基板には、フォトダイオードＰＤ、第１リセットトランジスタＲＳＴ１、第１グローバルスイッチトランジスタＧＳ１、蓄積ダイオードＳＤ、転送トランジスタＴＸ、第２グローバルスイッチトランジスタＧＳ２を配置してもよい。そして、第２基板には、第２リセットトランジスタＲＳＴ２、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、垂直信号線ＶＬ、水平走査部３３、Ａ／Ｄ変換回路やＣＤＳ回路などを配置してもよい。
（補足２）：上記の第２構成例で説明した蓄積部を備えた裏面照射型撮像素子の構成は、上記の実施形態とは異なる画素配置の場合にも適用できる。例えば、図１５に示すような正方格子状に撮像画素と焦点検出画素とを配列した撮像素子において、焦点検出画素または撮像画素の構成を第２構成例（例えば、図９）のようにしてもよい。
（補足３）：上記の構成例では、各画素のマイクロレンズＭＬＮの光軸中心が遮光部ＭＳと開口部（光電変換部）との境界と一致する場合を説明した。しかし、本発明では、遮光部ＭＳと開口部（光電変換部）との境界に対して、第１画素から第６画素を含む各画素のマイクロレンズＭＬＮの光軸中心が光電変換部側に位置するようにしてもよい。例えば、開口部の重心にマイクロレンズＭＬＮの光軸中心が位置するようにしてもよい。
（補足４）：上記の第２構成例において、半導体基板ＳＵＢの第１面にあるｐ型の半導体層３４を省略してもよい。
（補足５）：上記の撮像素子の構成例はあくまで本発明の一例にすぎない。例えば、本発明の撮像素子において、第１リセットトランジスタＲＳＴ１や、第２グローバルスイッチトランジスタＧＳ２を画素ＰＸから省略してもよい。
（補足６）：上記の実施形態では、撮像ユニットの一例として、カメラボディ３に交換レンズ２が装着されるデジタルカメラ１を説明したが、例えば、レンズ一体型のデジタルカメラにも本発明を適用できる。また、本発明の撮像ユニットは、例えば、カメラモジュールを有する電子機器（例えば、スマートフォン、携帯電話、タブレット型コンピュータなど）に実装されるものであってもよい。
（補足７）：上記の実施形態では、撮像素子１２に、原色系（ＲＧＢ）のカラーフィルタを用いる場合を説明したが、補色系（ＣＭＹ）のカラーフィルタを用いてもよい。
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲が、その精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物によることも可能である。
１…デジタルカメラ；２…交換レンズ；５…レンズ制御部；７…フォーカシングレンズ；１２，１２ａ，１２ｂ，１２ｃ…撮像素子；１４…ボディ制御部；１９…撮像素子駆動部；３１…画素部；３２…垂直走査部；３３…水平走査部；ＰＸ…画素；ＰＤ…フォトダイオード；ＲＳＴ１，ＲＳＴ２…リセットトランジスタ；ＧＳ１，ＧＳ２…グローバルスイッチトランジスタ；ＳＤ…蓄積ダイオード；ＴＸ…転送トランジスタ；ＦＤ…フローティングディフュージョン部；ＭＬＮ…マイクロレンズ；ＯＦＬ…光学フィルタ；ＭＳ…遮光部；ＩＳ…分離部；ＳＵＢ…半導体基板

Claims (10)

  1. 複数の画素を備える撮像素子であって、
    前記画素は、
    光が入射されるマイクロレンズと、
    前記マイクロレンズからの光が入射される第１面と前記第１面とは反対側の第２面とを有し、前記第１面側に配置される第１半導体領域と、前記第１半導体領域と同一導電型の半導体領域であって前記第１半導体領域よりも前記第２面側に形成され、前記第１半導体領域よりも不純物濃度が高い第２半導体領域と、を含む光電変換部と、
    前記第２面側に配置され、前記光電変換部で変換された電荷を転送するための第１ゲートと、
    前記第１ゲートにより転送された電荷を蓄積する蓄積部と、
    前記マイクロレンズの光軸方向において前記マイクロレンズと前記光電変換部との間に配置され、前記マイクロレンズから前記光電変換部に向かう光が通る開口部と前記マイクロレンズから前記蓄積部に向かう光を遮る遮光部とを有する金属膜と、
    をそれぞれ有し、
    前記第１半導体領域は、前記第１面から前記第２半導体領域に向かって不純物濃度が高くなるように形成され、
    前記第１半導体領域の一部は、前記マイクロレンズの光軸方向において前記遮光部と前記蓄積部との間に配置される撮像素子。
  2. 請求項１に記載の撮像素子において、
    前記蓄積部は、前記光電変換部と同一導電型の半導体で形成され、前記第２半導体領域の不純物濃度よりも高い不純物濃度を有する撮像素子。
  3. 請求項１または請求項２に記載の撮像素子において、
    前記光電変換部とは異なる導電型の半導体で形成され、前記光電変換部の電荷が前記蓄積部へ入り込むことを遮蔽する遮蔽部を備える撮像素子。
  4. 請求項１から請求項３のいずれか一項に記載の撮像素子において、
    前記光電変換部とは異なる導電型の半導体で形成され、前記第１面上において前記第１半導体領域を覆うように形成された第１半導体部を備える撮像素子。
  5. 請求項４に記載の撮像素子において、
    前記光電変換部とは異なる導電型の半導体で形成され、前記第２面上において前記第２半導体領域を覆うように形成された第２半導体部を備える撮像素子。
  6. 請求項１から請求項５のいずれか一項に記載の撮像素子において、
    前記マイクロレンズの光軸方向において前記光電変換部の厚さは、３μｍ以上である撮像素子。
  7. 請求項１から請求項６のいずれか一項に記載の撮像素子において、
    前記画素は、
    前記第２面側に配置され、前記蓄積部の電荷を転送するための第２ゲートと、
    前記第２ゲートにより転送された電荷を蓄積するフローティングディフュージョン部と、
    をそれぞれ有し、
    前記遮光部は、前記マイクロレンズから前記フローティングディフュージョン部に向かう光を遮る撮像素子。
  8. 請求項７に記載の撮像素子において、
    前記画素は、
    前記フローティングディフュージョン部に接続されるゲートを有し、前記フローティングディフュージョン部の電位に基づく信号を出力する増幅トランジスタをそれぞれ有し、
    前記光電変換部、前記第１ゲートおよび前記蓄積部は、第１半導体基板にそれぞれ配置され、
    前記増幅トランジスタは、前記第１半導体基板に積層される第２半導体基板に配置される撮像素子。
  9. 請求項１から請求項６のいずれか一項に記載の撮像素子において、
    前記画素から出力される信号に対して信号処理を行う信号処理部を備え、
    前記光電変換部、前記第１ゲートおよび前記蓄積部は、第１半導体基板にそれぞれ配置され、
    前記信号処理部は、前記第１半導体基板に積層される第２半導体基板に配置される撮像素子。
  10. 請求項９に記載の撮像素子において、
    前記信号処理部は、前記信号をデジタル信号に変換する変換部を有する撮像素子。
JP2020017915A 2012-11-22 2020-02-05 撮像素子 Active JP6965950B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012256891 2012-11-22
JP2012256891 2012-11-22
JP2018074958A JP2018137467A (ja) 2012-11-22 2018-04-09 撮像素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018074958A Division JP2018137467A (ja) 2012-11-22 2018-04-09 撮像素子

Publications (2)

Publication Number Publication Date
JP2020077886A JP2020077886A (ja) 2020-05-21
JP6965950B2 true JP6965950B2 (ja) 2021-11-10

Family

ID=50775820

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2014548461A Pending JPWO2014080625A1 (ja) 2012-11-22 2013-11-20 撮像素子および撮像ユニット
JP2018074958A Pending JP2018137467A (ja) 2012-11-22 2018-04-09 撮像素子
JP2020017915A Active JP6965950B2 (ja) 2012-11-22 2020-02-05 撮像素子

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2014548461A Pending JPWO2014080625A1 (ja) 2012-11-22 2013-11-20 撮像素子および撮像ユニット
JP2018074958A Pending JP2018137467A (ja) 2012-11-22 2018-04-09 撮像素子

Country Status (6)

Country Link
US (3) US9905604B2 (ja)
JP (3) JPWO2014080625A1 (ja)
KR (2) KR20150087322A (ja)
CN (2) CN109742098A (ja)
TW (2) TWI729303B (ja)
WO (1) WO2014080625A1 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102286111B1 (ko) * 2014-08-21 2021-08-04 삼성전자주식회사 단위 픽셀, 상기 단위 픽셀을 포함하는 이미지 센서, 및 상기 단위 픽셀을 포함하는 이미지 처리 시스템
US10825858B2 (en) * 2014-09-24 2020-11-03 Sony Corporation Image pickup element, image pickup apparatus, and method of manufacturing image pickup element
TWI747805B (zh) * 2014-10-08 2021-12-01 日商索尼半導體解決方案公司 攝像裝置及製造方法、以及電子機器
KR102263042B1 (ko) * 2014-10-16 2021-06-09 삼성전자주식회사 픽셀, 상기 픽셀을 포함하는 이미지 센서, 및 상기 픽셀을 포함하는 이미지 처리 시스템
TWI709340B (zh) * 2014-11-27 2020-11-01 日商索尼半導體解決方案公司 固體攝像元件及電子機器
JP6537838B2 (ja) * 2015-01-30 2019-07-03 ルネサスエレクトロニクス株式会社 撮像素子
US9706142B2 (en) * 2015-09-23 2017-07-11 Semiconductor Components Industries, Llc High dynamic range and global shutter image sensor pixels having charge overflow signal detecting structures
CN112153312B (zh) 2015-09-30 2024-02-02 株式会社尼康 摄像元件和摄像装置
JP6701710B2 (ja) * 2015-12-14 2020-05-27 株式会社ニコン 撮像素子および撮像装置
WO2017131009A1 (ja) * 2016-01-29 2017-08-03 パナソニック・タワージャズセミコンダクター株式会社 固体撮像装置
US11233096B2 (en) 2016-02-18 2022-01-25 Boe Technology Group Co., Ltd. Pixel arrangement structure and driving method thereof, display substrate and display device
US10854684B2 (en) 2016-02-18 2020-12-01 Boe Technology Group Co., Ltd. Pixel arrangement structure and driving method thereof, display substrate and display device
CN110134353B (zh) 2018-02-09 2021-04-27 京东方科技集团股份有限公司 颜色补偿方法、补偿装置以及显示装置
US11448807B2 (en) 2016-02-18 2022-09-20 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, fine metal mask set and manufacturing method thereof
WO2021016946A1 (zh) 2019-07-31 2021-02-04 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板、显示装置
US11264430B2 (en) 2016-02-18 2022-03-01 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel arrangement structure with misaligned repeating units, display substrate, display apparatus and method of fabrication thereof
CN110137213B (zh) 2018-02-09 2025-03-25 京东方科技集团股份有限公司 像素排列结构及其显示方法、显示基板
CN110137215B (zh) 2018-02-09 2025-01-14 京东方科技集团股份有限公司 像素排列结构、显示基板和显示装置
US11747531B2 (en) 2016-02-18 2023-09-05 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, fine metal mask set and manufacturing method thereof
CN205355055U (zh) * 2016-02-18 2016-06-29 京东方科技集团股份有限公司 一种像素排列结构、显示面板及显示装置
JP2017183563A (ja) 2016-03-31 2017-10-05 ソニー株式会社 撮像装置、駆動方法、および、電子機器
JP6808348B2 (ja) * 2016-04-28 2021-01-06 キヤノン株式会社 光電変換装置およびカメラ
JP7490543B2 (ja) * 2016-04-28 2024-05-27 キヤノン株式会社 光電変換装置およびカメラ
JP6688165B2 (ja) * 2016-06-10 2020-04-28 キヤノン株式会社 撮像装置及び撮像システム
JP6833597B2 (ja) * 2017-04-11 2021-02-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
US10825854B2 (en) * 2017-08-16 2020-11-03 Facebook Technologies, Llc Stacked photo sensor assembly with pixel level interconnect
WO2019150981A1 (ja) * 2018-02-01 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
CN120152559A (zh) 2018-02-09 2025-06-13 京东方科技集团股份有限公司 像素排列结构、显示基板、显示装置
CN110137212B (zh) * 2018-02-09 2022-05-27 京东方科技集团股份有限公司 像素排列结构、显示基板以及显示装置
US11574960B2 (en) 2018-02-09 2023-02-07 Boe Technology Group Co., Ltd. Pixel arrangement structure, display substrate, display device and mask plate group
CN118605055A (zh) 2018-02-09 2024-09-06 京东方科技集团股份有限公司 显示基板和显示装置
CN108666332A (zh) * 2018-05-02 2018-10-16 德淮半导体有限公司 减小图像传感器暗电流的结构及其制备方法
TWI672806B (zh) * 2018-06-22 2019-09-21 晶相光電股份有限公司 全域快門互補式金屬氧化物半導體影像感測器及其形成方法
JP7086783B2 (ja) * 2018-08-13 2022-06-20 株式会社東芝 固体撮像装置
US10861892B2 (en) * 2018-11-21 2020-12-08 Bae Systems Information And Electronic Systems Integration Inc. Low-light-level CMOS image sensor pixel
JP2020088293A (ja) * 2018-11-29 2020-06-04 キヤノン株式会社 光電変換装置、光電変換システム、移動体
WO2020188926A1 (ja) * 2019-03-19 2020-09-24 ソニー株式会社 画像処理装置と画像処理方法とプログラムおよび撮像装置
CN109979955B (zh) * 2019-04-03 2021-06-18 上海华力微电子有限公司 一种半导体结构及其制造方法
US12310182B2 (en) 2019-07-31 2025-05-20 Boe Technology Group Co., Ltd. Display substrate and display device with spacers
US10964744B1 (en) * 2019-09-13 2021-03-30 Omnivision Technologies, Inc. Light control for improved near infrared sensitivity and channel separation
JP7006722B2 (ja) * 2020-05-01 2022-01-24 株式会社ニコン 撮像素子および撮像装置
WO2022074972A1 (ja) 2020-10-07 2022-04-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP2023083369A (ja) * 2020-12-09 2023-06-15 キヤノン株式会社 光電変換装置およびカメラ
WO2022226846A1 (zh) * 2021-04-28 2022-11-03 京东方科技集团股份有限公司 显示基板以及显示面板
CN115332274B (zh) 2021-05-10 2026-01-02 联华电子股份有限公司 影像传感器
CN115484364A (zh) 2021-05-31 2022-12-16 三星电子株式会社 图像传感器
TWI782650B (zh) * 2021-08-03 2022-11-01 力晶積成電子製造股份有限公司 背照式影像感測器的製造方法
TWI818654B (zh) * 2022-08-02 2023-10-11 力晶積成電子製造股份有限公司 影像感測器及其製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3759435B2 (ja) 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
EP1341235A3 (en) * 2002-02-28 2006-05-10 Canon Kabushiki Kaisha Image pickup apparatus
JP4794821B2 (ja) * 2004-02-19 2011-10-19 キヤノン株式会社 固体撮像装置および撮像システム
JP4211696B2 (ja) * 2004-06-30 2009-01-21 ソニー株式会社 固体撮像装置の製造方法
US7153719B2 (en) * 2004-08-24 2006-12-26 Micron Technology, Inc. Method of fabricating a storage gate pixel design
JP4992446B2 (ja) 2006-02-24 2012-08-08 ソニー株式会社 固体撮像装置及びその製造方法、並びにカメラ
US20080210986A1 (en) * 2007-03-02 2008-09-04 Micron Technology, Inc Global shutter pixel with charge storage region
JP5283965B2 (ja) * 2008-05-09 2013-09-04 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP2008294479A (ja) * 2008-08-25 2008-12-04 Sony Corp 固体撮像装置
JP2010192483A (ja) * 2009-02-16 2010-09-02 Panasonic Corp 固体撮像素子及び固体撮像素子の製造方法
JP2011061522A (ja) 2009-09-10 2011-03-24 Fujifilm Corp Ｍｏｓ型イメージセンサ、ｍｏｓ型イメージセンサの駆動方法、撮像装置
EP2487714B1 (en) * 2009-10-09 2018-12-05 National University Corporation Shizuoka University Semiconductor element and solid-state image pickup device
JP5531580B2 (ja) * 2009-11-25 2014-06-25 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP5651976B2 (ja) * 2010-03-26 2015-01-14 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
US8614112B2 (en) * 2010-10-01 2013-12-24 Omnivision Technologies, Inc. Method of damage-free impurity doping for CMOS image sensors
JP5664270B2 (ja) * 2011-01-21 2015-02-04 ソニー株式会社 撮像素子および撮像装置
JP2012156334A (ja) * 2011-01-26 2012-08-16 Sony Corp 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2013051327A (ja) * 2011-08-31 2013-03-14 Sony Corp 固体撮像素子および電子機器

Also Published As

Publication number Publication date
CN109742098A (zh) 2019-05-10
US20180175097A1 (en) 2018-06-21
TW201909401A (zh) 2019-03-01
TWI637497B (zh) 2018-10-01
CN104937719B (zh) 2019-02-12
KR20210013295A (ko) 2021-02-03
WO2014080625A1 (ja) 2014-05-30
US20190172867A1 (en) 2019-06-06
JP2018137467A (ja) 2018-08-30
US10943933B2 (en) 2021-03-09
CN104937719A (zh) 2015-09-23
US20160049438A1 (en) 2016-02-18
JPWO2014080625A1 (ja) 2017-01-05
TWI729303B (zh) 2021-06-01
TW201426987A (zh) 2014-07-01
KR20150087322A (ko) 2015-07-29
JP2020077886A (ja) 2020-05-21
US9905604B2 (en) 2018-02-27
KR102425046B1 (ko) 2022-07-25
US10204957B2 (en) 2019-02-12

Similar Documents

Publication Publication Date Title
JP6965950B2 (ja) 撮像素子
US10015426B2 (en) Solid-state imaging element and driving method therefor, and electronic apparatus
US11223758B2 (en) Solid-state imaging device, method for driving the same, and electronic device for improved autofocusing accuracy
JP2014107596A (ja) 撮像素子および撮像ユニット
JP5034840B2 (ja) 固体撮像装置及びこれを用いた電子カメラ
JP2014178603A (ja) 撮像装置
JP5461343B2 (ja) 撮像素子及び撮像装置
JP5187039B2 (ja) 固体撮像装置及びこれを用いた電子カメラ
JP2012238951A (ja) 撮像装置
JP5961720B2 (ja) 撮像装置
JP5730419B2 (ja) 撮像装置
JP2026049513A (ja) 撮像素子及び撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210112

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211004

R150 Certificate of patent or registration of utility model

Ref document number: 6965950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250