JP6949091B2 - 回路基板構造およびその製造方法 - Google Patents

回路基板構造およびその製造方法 Download PDF

Info

Publication number
JP6949091B2
JP6949091B2 JP2019213878A JP2019213878A JP6949091B2 JP 6949091 B2 JP6949091 B2 JP 6949091B2 JP 2019213878 A JP2019213878 A JP 2019213878A JP 2019213878 A JP2019213878 A JP 2019213878A JP 6949091 B2 JP6949091 B2 JP 6949091B2
Authority
JP
Japan
Prior art keywords
layer
metal pillar
metal
circuit board
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019213878A
Other languages
English (en)
Other versions
JP2020109836A (ja
Inventor
賢傑 林
賢傑 林
Original Assignee
南亞電路板股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞電路板股▲ふん▼有限公司 filed Critical 南亞電路板股▲ふん▼有限公司
Publication of JP2020109836A publication Critical patent/JP2020109836A/ja
Application granted granted Critical
Publication of JP6949091B2 publication Critical patent/JP6949091B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • H05K3/4015Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/282Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/1031Surface mounted metallic connector elements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/041Solder preforms in the shape of solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

関連出願の相互参照
本出願は、2018年12月28日に出願された台湾特許出願第107147584号の優先権を主張するもので、その全体が参照することにより本明細書に援用される。
本発明は回路基板構造およびその製造方法に関し、より詳細には、金属ピラーを備える回路基板構造およびその製造方法に関する。
回路基板は各種電子装置に広く用いられている。回路基板は通常、アレイ状に配置されていると共に、はんだレジスト層の上面から突出している複数の金属ピラーを備えている。パッケージングプロセス時に、回路基板の金属ピラー上にはんだ材料を形成する。次いで、リフローにより回路基板上に各種電子部品を固定する。各電子部品は、回路基板中の配線層を介して互いに電気接続する。
電子製品は、軽い、薄い、短い、小さいおよび安価であることが求められるため、回路基板には、高い配線密度、高い製造歩留まりおよび低い製造コストが要求される。よって、現在ある回路基板は、使用上の要求をほぼ満たしてはいるが、回路基板の歩留まりおよびパフォーマンスを向上させると共に製造コストを低減するために、回路基板およびその工程を改善する必要が依然としてある。
例えば、はんだレジスト層の開口の底部の両側は、エッチングまたは表面処理の影響を受け易く、結果としてパッドとはんだレジスト層との間にギャップが形成される。はんだ材料はギャップに沿って他の領域まで水平に広がり、短絡やその他の信頼性に関する問題を引き起こす。この現象は、はんだはみ出し(solder extrusion)と称される。
従来の問題を解決できる回路基板構造およびその製造方法を提供する。
本発明のいくつかの実施形態は、回路基板構造の製造方法を提供する。当該方法は、コア基板を準備する工程と、コア基板上に絶縁層を形成する工程と、絶縁層上に、配線層およびパッドを含むパターン化金属層を形成する工程と、パッド上に、上面を有する第1の金属ピラーを形成する工程と、パターン化金属層および第1の金属ピラー上に第1のはんだレジスト層を形成する工程と、を含み、第1のはんだレジスト層は、第1の金属ピラーを露出させる第1の開口を有し、かつ第1の開口は底面を有し、第1の金属ピラーの上面は第1の開口の底面よりも高いかまたはこれに等しいことを特徴とする。
また、本発明のいくつかの実施形態は、他の回路基板構造を提供する。当該回路基板構造は、コア基板と、コア基板上に配置された絶縁層と、絶縁層上に配置された配線層およびパッドを有するパターン化金属層と、パッド上に配置された上面を有する第1の金属ピラーと、パターン化金属層および第1の金属ピラー上に配置された第1のはんだレジスト層とを含み、第1のはんだレジスト層は、第1の金属ピラーを露出させる第1の開口を有し、かつ第1の開口は底面を有し、第1の金属ピラーの上面は第1の開口の底面よりも高いかまたはこれに等しいことを特徴とする。
本発明によれば、第1の金属ピラーをパッド上に形成するため、はんだ材料をその後に続いて加熱するとき、液化されたはんだ材料が第1の金属ピラーの側壁に沿って流動することができる。言い換えれば、液化されたはんだ材料の流動方向が、水平方向から垂直方向に変化する。よって、他の素子との不必要な電気接続が生じず、これによりはんだはみ出しの問題が回避される。また、第1の金属ピラーの上面が第1の開口の底面よりも高いとき、はんだ面の接触面積を大きくすることができ、これによりはんだバンプと第1の金属ピラーとの付着力が高まるため、回路基板構造の信頼性および歩留まりが改善される。さらに、本発明のいくつかの実施形態では、露光、現像などのプロセスを用いてマスク層をパターン化してから、第1の金属ピラーを形成するため、第1の金属ピラー間の間隔がより小さくなり、よって回路基板構造のサイズを縮小することができる。加えて、はんだバンプの形成に先立って金属ピラーを形成することで、はんだレジスト層の開口中に充填されるはんだ材料の量をさらに減らすことができる。また、続いてリフロープロセスを行うときに、セルフアライメント機能を備えるため、アライメント機能がより優れる。
図面を参照にしながら、本発明の実施形態を以下に詳細に説明する。業界の慣例に従い、各種形体は縮尺に合わせて描かれておらず、模式的に描かれた単なる例示であるという点に留意しなければならない。実際に、本発明の実施形態の特徴を明確に示すため、構成要素の寸法は任意に拡大または縮小され得る。
図1A〜図1Kは、本発明のいくつかの実施形態により回路基板構造を形成する各中間段階の断面図であり、図1Aはその第1の図である。 図1Bは、図1Aに続く第2の図である。 図1Cは、図1Bに続く第3の図である。 図1Dは、図1Cに続く第4の図である。 図1Eは、図1Dに続く第5の図である。 図1Fは、図1Eに続く第6の図である。 図1Gは、図1Fに続く第7の図である。 図1Hは、図1Gに続く第8の図である。 図1Iは、図1Hに続く第9の図である。 図1Jは、図1Iに続く第10の図である。 図1Kは、図1Jに続く第11の図である。 図2Aおよび2Bは、本発明のいくつかの実施形態により回路基板構造を形成する各中間段階の断面図であり、図2Aは、その第1の図である。 図2Bは、図2Aに続く第2の図である。 図3Aおよび図3Bは、本発明のいくつかの実施形態により回路基板構造を形成する各中間段階の断面図であり、図3Aは、その第1の図である。 図3Bは、図3Aに続く第2の図である。 図4A〜図4Fは、本発明のいくつかの実施形態により回路基板構造を形成する各中間段階の断面図であり、図4Aは、その第1の図である。 図4Bは、図4Aに続く第2の図である。 図4Cは、図4Bに続く第3の図である。 図4Dは、図4Cに続く第4の図である。 図4Eは、図4Dに続く第5の図である。 図4Fは、図4Eに続く第6の図である。 図5A〜図5Dは、本発明のいくつかの実施形態により回路基板構造を形成する各中間段階の断面図であり、図5Aは、その第1の図である。 図5Bは、図5Aに続く第2の図である。 図5Cは、図5Bに続く第3の図である。 図5Dは、図5Cに続く第4の図である。 図6A〜図6Dは、本発明のいくつかの実施形態により回路基板構造を形成する各中間段階の断面図であり、図6Aは、その第1の図である。 図6Bは、図6Aに続く第2の図である。 図6Cは、図6Bに続く第3の図である。 図6Dは、図6Cに続く第4の図である。 図7A〜図7Gは、本発明のいくつかの実施形態により回路基板構造を形成する各中間段階の断面図であり、図7Aは、その第1の図である。 図7Bは、図7Aに続く第2の図である。 図7Cは、図7Bに続く第3の図である。 図7Dは、図7Cに続く第4の図である。 図7Eは、図7Dに続く第5の図である。 図7Fは、図7Eに続く第6の図である。 図7Gは、図7Fに続く第7の図である。
本発明の実施形態の各種特徴を理解し、各実施形態を実施できるように、いくつかの異なる実施方法または実施例を以下に開示する。本発明を明らかとすべく、特定の構成要素またはそれらの構成を以下に開示する。それら実施形態は、当然に、単に例示として用いられるのであって、本発明の範囲を制限するのに用いられるのではない。例えば、以下の記載において、「第1の構成要素の第2の構成要素上方または上への形成」との記載には、第1の構成要素と第2の構成要素とが直接に接触して形成される実施形態が含まれてよく、かつ、第1の構成要素と第2の構成要素とが直接に接触しないように第1の構成要素と第2の構成要素との間に追加の構成要素が形成されている実施形態が含まれていてもよい。加えて、各実施形態において、同一の参照番号および/または文字を繰り返し使用することがある。これらの繰り返しは、記載を簡潔かつ明確とする目的でするものであって、各実施形態および/または構成間の特定の関係を示すものではない。
さらに、空間的に相対的な用語、例えば「下方に」、「下に」、「下の」、「上方に」、「上の」などが、図に示されるある構成要素または特徴の、別の構成要素または特徴との関係を簡単に説明するために本明細書で使用されることがある。それら空間的に相対的な用語は、図に示される向きに加えて、使用中または動作中にある装置の異なる向きを包含する意義を有することが意図されている。また、装置は、図に示される向きとは他の向きに(例えば、90度回転させるとか、または他の向きに)置かれていてもよく、本明細書で用いられる空間的な相対関係を示す記載は、それに応じて適宜適切な区間的な位置関係として解釈されるものである。
いくつかの実施形態のバリエーションを以下に記載する。各図面に示される実施形態において、類似する参照番号が類似する構成要素を示すために用いられる。また、以下に記載される本方法の前、途中または後に、追加の動作が提供されてもよく、かつ、他の実施形態に合うように、本方法において記載される動作のいくつかが置換または除去されてもよいという点を理解すべきである。
本発明の回路基板構造の製造方法は、はんだバンプとパッドとの間に金属ピラーを形成するものである。金属ピラーをはんだバンプとパッドとの間に形成するため、はんだ材料が他の領域まで水平に広がってしまうのを回避することができ、これにより短絡およびその他信頼性に関する問題の発生を回避できる。さらに、はんだ面を単一の接触面から複数の接触面に変えることができるため、接触する面の表面積が増え、よってはんだバンプの付着力および回路基板構造の信頼性が高まる。加えて、はんだバンプの形成に先立って金属ピラーを形成することで、はんだレジスト層の開口中に充填されるはんだ材料の量をさらに減らすことができる。また、リフロープロセスを金属ピラーに行うときに、はんだバンプはセルフアライメント機能(self-alignment function)を有するため、アライメント機能がより良好となる。さらに、金属ピラー上方に非ソルダーマスク定義(non-solder mask defined,N−SMD)構造があり、下方にはソルダーマスク定義(solder mask defined,SMD)構造もある。
図1A〜図1Kは、本発明のいくつかの実施形態により回路基板構造を形成する各中間段階の断面図を示している。
先ず、図1Aは、本発明の実施形態の回路基板構造の製造方法の最初のステップを示している。先ず、コア基板100を準備する。いくつかの実施形態において、コア基板100は、ベース板102と、ベース板102の相対向する2つの面に配置された金属層104とを含み得る金属張積層板(例えば銅箔基板)を含んでいてよい。例えば、ベース板102は、紙フェノール樹脂(paper phenolic resin)、複合エポキシ、ポリイミド樹脂、ガラス繊維、他の適した絶縁材料またはこれらの組み合わせを含んでいてよく、その厚さは100μmから300μmであってよい。金属層104は、銅、タングステン、銀、スズ、ニッケル、コバルト、クロム、チタン、鉛、金、ビスマス、アンチモン、亜鉛、ジルコニウム、マグネシウム、インジウム、テルル、ガリウム、他の適した金属材料、これらの合金、またはこれらの組み合わせを含んでいてよく、その厚さは5μmから30μmであってよい。金属層104を、スパッタリング、ラミネーション、コーティング、またはこれらの組み合わせのような任意の適した方法を用いてベース板102上に形成することができる。他の実施形態では、コア基板100は金属張積層板に限定されず、単層基板、高密度配線基板または他の適した基板も含み得るということに留意されなければならない。
次に、図1Bを参照する。絶縁層106をコア基板100に形成する。いくつかの実施形態では、コア基板100の上面上に絶縁材料を圧縮することにより絶縁層106を形成することができる。絶縁層106の絶縁材料には、紙フェノール樹脂、複合エポキシ樹脂、ポリイミド樹脂、ガラス繊維、味の素ビルドアップフィルム(ABF)、ポリフェニレン(PPE)、ポリプロピレン(PP)、他の適した絶縁材料またはこれらの組み合わせが含まれ得る。
次いで、導電層108を絶縁層106上に形成する。いくつかの実施形態において、導電層108の材料には、銅、タングステン、銀、スズ、ニッケル、コバルト、クロム、チタン、鉛、金、ビスマス、アンチモン、亜鉛、ジルコニウム、マグネシウム、インジウム、テルル、ガリウム、他の適した金属材料、これらの合金、またはこれらの組み合わせが含まれ得る。いくつかの実施形態では、蒸着、ラミネーションまたはコーティングプロセスを用いて導電層108を絶縁層106上に形成することができる。
次に、図1Cを参照する。パターン化マスク層110を導電層108上に形成する。いくつかの実施形態において、パターン化マスク層110の材料には、紙フェノール樹脂、複合エポキシ樹脂、ポリイミド樹脂、ガラス繊維、味の素ビルドアップフィルム(ABF)、液体フォトレジスト、他の適した絶縁材料またはこれらの組み合わせが含まれ得る。いくつかの実施形態において、印刷、スピンコーティング、ラミネーション、他の適した方法、またはこれらの組み合わせを用いてパターン化されていないマスク層を導電層108上に形成することができ、次いで、露光、現像プロセスなどを行うことによってパターン化マスク層110を形成する。
次いで、パターン化金属層112を導電層108上に形成する。詳細には、パターン化金属層112を、パターン化マスク層110より露出した導電層108上に形成する。パターン化金属層112は、パッド112aおよび配線層112bを含む。いくつかの実施形態において、パターン化金属層112の材料には、銅、タングステン、銀、スズ、ニッケル、コバルト、クロム、チタン、鉛、金、ビスマス、アンチモン、亜鉛、ジルコニウム、マグネシウム、インジウム、テルル、ガリウム、他の適した金属材料、これらの合金、またはこれらの組み合わせが含まれ得る。電解メッキ、スパッタリング、ラミネーション、コーティング、またはこれらの組み合わせのような適した方法を用い、パターン化金属層112を導電層108上に形成することができる。いくつかの実施形態では、パターン化金属層112は、導電層108を電解メッキ開始層として用い、電解メッキプロセスを行うことにより形成することができる。
次に、図1Dを参照する。マスク層114をパターン化マスク層110およびパターン化金属層112上に形成する。いくつかの実施形態では、マスク層114の材料には、紙フェノール樹脂、複合エポキシ樹脂、ポリイミド樹脂、ガラス繊維、味の素ビルドアップフィルム(ABF)、液体フォトレジスト、他の適した絶縁材料またはこれらの組み合わせが含まれ得る。いくつかの実施形態では、印刷、スピンコーティング、ラミネーション、他の適した方法、またはこれらの組み合わせを用いてマスク層114をパターン化マスク層110およびパターン化金属層112上に形成することができる。
次に、図1Eを参照する。露光、現像などのプロセスを行うことによってマスク層114をパターン化し、パッド112aを露出させる。
次に、図1Fを参照する。第1の金属ピラー116をパッド112a上に形成する。詳細には、第1の金属ピラー116を、パターン化マスク層114より露出したパッド112a上に形成する。いくつかの実施形態において、第1の金属ピラー116の材料には、銅、タングステン、銀、スズ、ニッケル、コバルト、クロム、チタン、鉛、金、ビスマス、アンチモン、亜鉛、ジルコニウム、マグネシウム、インジウム、テルル、ガリウム、他の適した金属材料、これらの合金、またはこれらの組み合わせが含まれ得る。特定の実施形態では、第1の金属ピラー116には銅が含まれる。電解メッキ、スパッタリング、ラミネーション、コーティング、またはこれらの組み合わせのような適した方法を用いて第1の金属ピラー116をパッド112a上に形成することができる。いくつかの実施形態において、パッド112aを電解メッキ開始層として用い、電解メッキプロセスを行うことによって第1の金属ピラー116を形成することができる。
いくつかの実施形態において、上方から見ると、第1の金属ピラー116は、長方形、台形、逆台形、T字形、逆L字形、ジグザグ、十字形、円、楕円またはこれらの組み合わせの形状を含む。これにより後続のはんだバンプを形成するプロセスにおいて、はんだ面の接触面積が増大し、ひいては、はんだバンプと第1の金属ピラーとの間の付着力が高まり、よって回路基板構造の信頼性および歩留まりが改善する。
次に、図1Gを参照する。ブラシ研削プロセスを行って、第1の金属ピラー116の一部を除去し、回路基板構造の全体の厚さを減らす。いくつかの実施形態において、第1の金属ピラー116の上面は、マスク層114の上面と同一面となる。いくつかの実施形態において、ブラス研削プロセスは、マスク層114の一部も除去して、第1の金属ピラー116の上面をマスク層114の上面と同一面となるようにする。
次に、図1Hを参照する。剥離プロセスを行って、導電層108の一部が露出されるまで、パターン化マスク層110およびマスク層114を除去する。いくつかの実施形態では、例えばNaOH、KOH、他の適した剥離液、またはこれらの組み合わせを用いて、パターン化マスク層110およびマスク層114を除去することができる。
次いで、エッチングプロセスを行って、露出した導電層108を除去する。パッド112a、配線層112bおよび第1の金属層116が同じ金属を含む(例えば、パッド112aおよび配線層112bが銅を含み、かつ第1の金属ピラー116が銅を含む)実施形態では、前記エッチングプロセスは快速エッチングプロセス(quick etching process)であってよく、それは、主に導電層108を腐蝕して、元はパターン化マスク層110に覆われていた導電層108を除去すると共に、十分な厚さのパッド112aおよび配線層112bを保つ選択的エッチングプロセスである。他の実施形態では、パッド112aおよび配線層112bは、第1の金属層116とは異なる金属を含む(例えば、パッド112aおよび配線層112bはニッケルを含み、第1の金属ピラー116は銅を含む)。よって、上記エッチングプロセスにおいてエッチング選択性を高めることができ、かつ元はパターン化マスク層110に覆われていた導電層108を除去した後も、十分な厚さのパッド112aおよび配線層112bは依然として保たれる。
次に、図1Iを参照する。第1のはんだレジスト層118をパターン化金属層112および第1の金属ピラー116上に形成する。いくつかの実施形態において、第1のはんだレジスト層118を、感光性はんだレジスト材料、例えばエポキシ樹脂、カルバミン酸、ウレタン樹脂、または類似の物をパターン化金属層112および第1の金属ピラー116上に塗布してから、はんだレジスト材料を硬化させることにより形成することができる。第1の金属ピラー116は、コア基板100から遠い上面116Tと、コア基板に近い底面とを有する。
次に、図1Jを参照する。第1のはんだレジスト層118の一部をエッチングプロセスによりエッチングし、これにより、第1のはんだレジスト層118に、第1の金属ピラー116を露出させる第1の開口120を形成する。第1の開口120は、コア基板100から遠い上面120Tと、コア基板に近い底面120Bとを有する。いくつかの実施形態において、第1の開口120の上面120Tは、第1の開口120の底面120Bより広い。いくつかの実施形態において、第1の金属ピラー116の上面116Tは、第1の開口120の底面120Bより高いかまたはこれに等しい。換言すると、第1の金属ピラー116の上面116Tは、第1の開口120の底面120Bより低くない。詳細には、第1の金属ピラー116の上面116Tとコア基板100の上面との間を第1の距離D1とし、第1の開口120の底面120Bとコア基板100との間を第2の距離D2とすると、第1の距離D1は第2の距離D2よりも大きいかこれに等しい。換言すると、第1の距離D1は第2の距離D2よりも小さくない。
いくつかの実施形態において、第1の金属ピラー116は、第1のはんだレジスト層118の上面から突出していない。換言すると、いくつかの実施形態において、第1の金属ピラー116の上面116Tは、第1の開口120の上面120Tよりも低いかまたはこれに等しい。詳細には、開口120Tの上面120Tとコア基板100の上面との間を第3の距離D3とすると、第1の距離D1は第3の距離D3より小さいかまたはこれに等しい。換言すると、第1の距離D1は第3の距離D3よりも大きくない。
第1の開口120の底面120Bの同一面上において、第1の金属ピラー116は、コア基板100の上面と平行な第1の幅W1を有し、底面120Bは、コア基板100の上面に平行な第2の幅W2を有する。いくつかの実施形態において、第1の金属ピラー116の第1の幅W1は、第1の開口120の底面120Bの第2の幅W2より小さいかまたはこれに等しい。換言すると、第1の金属ピラー116の第1の幅W1は、第1の開口120の底面120Bの第2の幅W2より大きくない。
次に、図1Kを参照する。はんだ材料を、第1の金属ピラー116上に塗布する。次いで、はんだ材料を加熱して、はんだ材料をはんだバンプ122に形成する。
本発明の実施形態では、第1の金属ピラー116をパッド112aとはんだバンプ122との間に形成するため、後にはんだ材料を加熱するとき、液化したはんだ材料は第1の金属ピラー116の側壁に沿って流動するようになる。故に、液化したはんだ材料は水平方向に広がらず、他の素子と不必要な電気接続が生じず、はんだはみ出し(solder extrusion)の問題が回避される。
第1の金属ピラー116のはんだバンプ122に接している上面116Tが第1の開口120の底面120Bより高いとき、はんだ面の接触面積は増大し、さらにははんだバンプと第1の金属ピラーとの付着力が高まり、回路基板構造の信頼性および歩留まりが向上する。
さらに、本発明のいくつかの実施形態では、マスク層114を、露光、現像などのようなプロセスを用いてパターン化してから、第1の金属ピラー116を形成するため、第1の金属ピラー116間の間隔をさらに小さくすることができ、これにより回路基板構造のサイズを縮小することが可能となる。
加えて、はんだバンプの形成に先立って金属ピラーを形成することで、はんだレジスト層の開口に充填されるはんだ材料の量をさらに減らすことができる。また、リフロープロセスを金属ピラーに行うとき、はんだバンプはセルフアライメント機能を有するため、アライメント機能がより良好となる。さらに、金属ピラー上方に非ソルダーマスク定義(non-solder mask defined,N−SMD)構造があり、下方にはソルダーマスク定義(SMD)構造もある。
図2Aおよび図2Bは、本発明のいくつかの実施形態により、回路基板構造を形成する各中間段階の断面図を示している。図1A〜図1Kに対応した同じまたは類似する素子または層は、類似する参照番号で示されるという点に留意しなければならない。いくつかの実施形態において、同じまたは類似の参照番号で示される素子または層は同じ意味を有し、記載を簡潔にするために、それらの繰り返しの説明は省略する。
図2Aは、図1Jの後に続く回路基板構造である。図2Aを参照する。エッチングプロセスを行い第1の金属ピラー116の一部を除去して、第1の金属ピラー116の上面116Tを第1の開口120の底面120Bよりも低くする。詳細には、第1の距離D1は第2の距離D2よりも小さい。
いくつかの実施形態において、上方から見ると、第1の金属ピラー116は、長方形、台形、逆台形、T字形、逆L字形、ジグザグ、十字形、円、楕円形またはこれらの組み合わせの形状を有する。後続のはんだバンプを形成するプロセスにおいて、これによりはんだ面の接触面積が増大し、さらにバンプと第1の金属ピラーとの間の付着力が高まり、よって回路基板構造の信頼性および歩留まりが改善する。
次に、図2Bを参照する。はんだ材料を第1の金属ピラー116上に塗布する。次いで、はんだ材料を加熱して、はんだ材料をはんだバンプ122に形成する。
図3Aおよび図3Bは、本発明の他の実施形態により回路基板構造を形成する各中間段階の断面図を示している。図1A〜図1Kと対応している同じまたは類似の素子または層は類似する参照番号で示されるという点に留意しなければならない。いくつかの実施形態において、同じまたは類似の参照番号により示される素子または層は同じ意味を有し、記載を簡潔にするために、それらの繰り返しの説明は省略する。
図3Aの回路基板構造は、図1A〜図1Jに示されたのと同じプロセスを用いて形成する。パターン化金属層112のパッド112aと配線層112bとをより明確に区別するために、パターン化金属層112を図3Aに別の配置で示す。図3Aを参照する。第1の金属層116をパッド112a上に形成するプロセスにおいて、第2の金属ピラー128も配線層112b上に形成する。第1のはんだレジスト層118の第1の開口120は、第1の金属ピラー116および第2の金属ピラー128を露出させる。第2の金属ピラー128は、コア基板100から遠い上面128Tと、コア基板100に近い底面とを有する。いくつかの実施形態において、第2の金属ピラー128の上面128Tは、第1の開口120の底面120Bよりも高いかまたはこれに等しい。
いくつかの実施形態において、第2の金属ピラー128は第1のはんだレジスト層118の上方から突出していない。換言すると、いくつかの実施形態において、第2の金属ピラー128の上面128Tは、第1の開口の上面120Tよりも低いかまたはこれに等しい。
次に、図3Bを参照する。はんだ材料を第1の金属ピラー116上に塗布する。次いで、はんだ材料を加熱し、はんだ材料をはんだバンプ122に形成する。
いくつかの実施形態において、上方から見ると、第2の金属ピラー128は、長方形、台形、逆台形、T字形、逆L字形、ジグザグ、十字形、円、楕円形またはこれらの組み合わせの形状を含む。後続のプロセスにおいて、これにより接触面積が増大し、ひいては第2の金属ピラーとの付着力が高まり、よって回路基板構造の信頼性および歩留まりが改善する。
第2の金属ピラー128を配線層112b上に形成するため、後続のプロセスにおいてより良好な付着力を提供することもできる。
図4A〜図4Fは、本発明の他の実施形態により回路基板構造を形成する各中間段階の断面図を示している。図1A〜図1Kと対応している同じまたは類似の素子または層は類似する参照番号で示されるという点に留意しなければならない。いくつかの実施形態において、同じまたは類似の参照番号により示される素子または層は同じ意味を有するため、簡潔とすべくそれらを繰り返し説明することはない。
図4Aは、図1Eの後に続く回路基板構造である。図4Aを参照する。第1の金属ピラー116をパッド112a上に形成する。詳細には、第1の金属ピラー116を、パターン化マスク層114より露出しているパッド112a上に形成する。第1の金属ピラー116はパターン化マスク層114から突出しない。あるいは、コア基板に関し、第1の金属層116の上面は、パターン化マスク層114の上面よりも高くない。電解メッキ、スパッタリング、ラミネーション、コーティングまたはこれらの組み合わせのような適した方法を用い、第1の金属ピラー116をパッド112a上に形成することができる。いくつかの実施形態において、パッド112aを電解メッキ開始層として用い、電解メッキプロセスを行うことによって第1の金属ピラー116を形成することができる。
いくつかの実施形態において、上方から見ると、第1の金属ピラー116は、長方形、台形、逆台形、T字形、逆L字形、ジグザグ、十字形、円、楕円形またはこれらの組み合わせの形状を含む。後続のはんだバンプを形成するプロセスにおいて、これによりはんだ面の接触面積が増大し、ひいてははんだバンプと第1の金属ピラーとの間の付着力が高まり、よって回路基板構造の信頼性および歩留まりが改善する。
次に、図4Bを参照する。はんだ材料122aを第1の金属ピラー116上に形成する。電解メッキ、スパッタリング、ラミネーション、コーティングまたはこれらの組み合わせのような適した方法を用い、はんだ材料122aを第1の金属ピラー116上に形成することができる。いくつかの実施形態において、第1の金属ピラー116を電解メッキ開始層として用い、電解メッキプロセスを行うことによってはんだ材料122aを形成することができる。
次に、図4Cを参照する。ブラシ研削プロセスを行って、はんだ材料122aの一部を除去し、はんだ材料122aの上面をマスク層114の上面と同一面とさせる。いくつかの実施形態において、ブラス研削プロセスはマスク層114の一部も除去して、第1の金属ピラー116の上面をマスク層114の上面と同一面とさせる。
次に、図4Dを参照する。剥離プロセスを行って、導電層108の一部が露出されるまでパターン化マスク層110およびマスク層114を除去する。いくつかの実施形態では、例えばNaOH、KOH、他の適した剥離液、またはこれらの組み合わせを用いてパターン化マスク層110およびマスク層114を除去することができる。
次いで、エッチングプロセスを行って、露出した導電層108を除去する。前記エッチングプロセスは快速エッチングプロセスであってよく、それは、主に導電層108を腐食して、元はパターン化マスク層110に覆われていた導電層108を除去すると共に、十分な厚さのパッド112aおよび配線層112bを保つ選択的エッチングプロセスである。
次に、図4Eを参照する。第1のはんだレジスト層118をパターン化金属層112およびはんだ材料122a上に形成する。いくつかの実施形態において、第1のはんだレジスト層118を、感光性はんだレジスト材料、例えばエポキシ樹脂、カルバミン酸、ウレタン樹脂、または類似の物をパターン化金属層112およびはんだ材料122a上に塗布してから、はんだレジスト材料を硬化させることにより形成することができる。
次いで、第1のはんだレジスト層118の一部をエッチングプロセスによりエッチングし、これにより第1のはんだレジスト層118に、はんだ材料122aを露出させる第1の開口120を形成する。いくつかの実施形態において、第1の開口120の上面120Tは、第1の開口120の底面120Bより幅が広い。第1の金属ピラー116の上面116Tは、第1の開口120の底面120Bよりも低い。詳細には、第1の距離D1は第2の距離D2より小さい。
次に、図4Fを参照する。はんだ材料122aを加熱してはんだ材料122aをはんだバンプ122に形成する。
図5A〜図5Dは、本発明の他の実施形態により回路基板構造を形成する各中間段階の断面図を示している。図1A〜図1Kと対応している同じまたは類似の素子または層は類似する参照番号で示されるという点に留意しなければならない。いくつかの実施形態において、同じまたは類似の参照番号により示される素子または層は同じ意味を有するため、簡潔とすべくそれらを繰り返し説明することはない。
図5Aは図1Jの後に続くものである。図5Aを参照する。導電層124を第1のはんだレジスト層118および第1の金属ピラー116上、ならびに第1のはんだレジスト層118の第1の開口120中に形成する。詳細には、導電層124を回路基板構造の表面プロファイル上にコンフォーマルに形成する。いくつかの実施形態において、導電層124の材料は、銅、タングステン、銀、スズ、ニッケル、コバルト、クロム、チタン、鉛、金、ビスマス、アンチモン、亜鉛、ジルコニウム、マグネシウム、インジウム、テルル、ガリウム、他の適した金属材料、これらの合金、またはこれらの組み合わせであり得る。いくつかの実施形態では、蒸着、ラミネーションまたはコーティングプロセスを用いて導電層124を第1のはんだレジスト層118および第1の金属ピラー116上に形成することができる。
次に、図5Bを参照する。金属層130を導電層124上に形成する。電解メッキ、スパッタリング、ラミネーション、コーティングまたはこれらの組み合わせのような適した方法を用いて金属層130を導電層124上に形成することができる。いくつかの実施形態において、導電層124を電解メッキ開始層として用い、電解メッキプロセスを行うことにより金属層130を形成することができる。
次に、図5Cを参照する。ブラシ研削プロセスを行って、導電層124および金属層130の一部を除去し、はんだ材料122aの上面を第1のはんだレジスト層118の上面と同一面とさせる。詳細には、ブラシ研削プロセスを行って、第1のはんだレジスト層118の第1の開口120以外の導電層124および金属層130を除去する。
いくつかの実施形態において、表面処理プロセスを金属層130に行うことができる。上方から見て、第1の金属ピラー116は、長方形、台形、逆台形、T字形、逆L字形、ジグザグ、十字形、円、楕円形またはこれらの組み合わせの形状を含む。後続のはんだバンプを形成するプロセスにおいて、これによりはんだ面の接触面積が増大し、ひいてははんだバンプと第1の金属ピラーとの間の付着力が高まり、よって回路基板構造の信頼性および歩留まりが改善する。
次に、図5Dを参照する。はんだ材料を金属層130上に形成する。次いで、はんだ材料を加熱して、はんだ材料をはんだバンプ122に形成する。
第1の金属ピラー116を用いてはんだはみ出しの問題を回避することに加え、この実施形態ではさらに導電層124および金属層130を用いて、はんだ材料が他の領域に広がり難くし、はんだはみ出しの問題をさらに回避する。
図6A〜図6Dは、本発明の他の実施形態により回路基板構造を形成する各中間段階の断面図を示している。図1A〜図1Kと対応している同じまたは類似の素子または層は類似する参照番号で示されるという点に留意しなければならない。いくつかの実施形態において、同じまたは類似の参照番号により示される素子または層は同じ意味を有するため、簡潔とするべくそれらを繰り返し説明することはない。
図6Aは図1Iに続くものである。図6Aを参照する。ブラシ研削プロセスを行って、第1のはんだレジスト層118の一部を除去し、第1の金属ピラー116の上面を第1のはんだレジスト層118の上面と同一面とさせる。換言すると、第1のはんだレジスト層118は、第1の金属ピラー116を露出させる第1の開口120を有する。いくつかの実施形態において、ブラシ研削プロセスは第1の金属ピラー116の一部も除去する。
次に、図6Bを参照する。第2のはんだレジスト層132を第1のはんだレジスト層118および第1の金属ピラー116上に形成する。いくつかの実施形態において、第2のはんだレジスト層132を、感光性はんだレジスト材料、例えばエポキシ樹脂、カルバミン酸、ウレタン樹脂、または類似の物を第1のはんだレジスト層118および第1の金属ピラー116上に塗布してから、はんだレジスト材料を硬化させることにより形成することができる。
次に、図6Cを参照する。次いで、第2のはんだレジスト層132の一部をエッチングプロセスによりエッチングして、第2のはんだレジスト層132に、第1の金属ピラー116の上面116Tを露出させる第2の開口134を形成する。第2の開口134は、コア基板100から遠い上面と、コア基板100に近い底面134Bとを有する。第1の金属ピラー116の上面116Tは、第2の開口134の底面134Bと同一面となる。詳細には、第1の金属ピラー116の上面116Tとコア基板100の上面との間を第1の距離D1とし、第2の開口134の底面134Bとコア基板100の上面との間を第4の距離D4とすると、第1の距離D1と第4の距離D4とは等しい。
次に、図6Dを参照する。はんだ材料を第1の金属層116上に形成する。次いで、はんだ材料を加熱して、はんだ材料をはんだバンプ122に形成する。
図7A〜図7Fは、本発明の他の実施形態により回路基板構造を形成する各中間段階の断面図を示している。図1A〜図1Kと対応している同じまたは類似の素子または層は類似する参照番号で示されるという点に留意しなければならない。いくつかの実施形態において、同じまたは類似の参照番号により示される素子または層は同じ意味を有し、記載を簡潔にするために、それらの繰り返しの説明は省略する。
図7Aは図1Cの後に続く回路基板構造である。図7Aを参照する。剥離プロセスを行って、導電層108が露出するまでパターン化マスク層110を除去する。いくつかの実施形態において、例えばNaOH、KOH、他の適した剥離液、またはこれらの組み合わせを用いてパターン化マスク層110を除去することができる。次いで、エッチングプロセスを行って、露出した導電層108を除去する。
次に、図7Bを参照する。第1のはんだレジスト層118をパターン化金属層112および絶縁層106上に形成する。いくつかの実施形態において、はんだレジスト材料、例えばエポキシ樹脂、カルバミン酸、ウレタン樹脂、ABFまたは類似の物をパターン化金属層112および絶縁層106上に塗布してから、はんだレジスト材料を硬化させることにより、第1のはんだレジスト層118を形成することができる。
次に、図7Cを参照する。いくつかの実施形態において、穴開け技術(drilling technique)、例えば機械的穴開け、レーザー穴開け、他の適した方法またはこれらの組み合わせを用い、パッド112aを露出させる第1の開口120を第1のはんだレジスト層118の上面から下方へ形成することができる。
次に、図7Dを参照する。導電層124を、第1のはんだレジスト層118およびパッド112a上ならびに第1の開口120中に形成する。詳細には、導電層124を回路基板構造の表面プロファイル上にコンフォーマルに形成する。いくつかの実施形態において、導電層124の材料には、銅、タングステン、銀、スズ、ニッケル、コバルト、クロム、チタン、鉛、金、ビスマス、アンチモン、亜鉛、ジルコニウム、マグネシウム、インジウム、テルル、ガリウム、他の適した金属材料、これらの合金、またはこれらの組み合わせが含まれ得る。いくつかの実施形態では、蒸着、ラミネーションまたはコーティングプロセスを用いて導電層124を第1のはんだレジスト層118およびパッド112a上ならびに第1の開口120中に形成することができる。
次に、図7Eを参照する。金属層126を導電層124上に形成する。例えば、金属層126を形成する材料は、銅、タングステン、銀、スズ、ニッケル、コバルト、クロム、チタン、鉛、金、ビスマス、アンチモン、亜鉛、ジルコニウム、マグネシウム、インジウム、テルル、ガリウム、他の適した金属材料、これらの合金、またはこれらの組み合わせである。蒸着、電解メッキ、スパッタリング、ラミネーション、コーティングまたはこれらの組み合わせのような適した方法を用いて金属層126を導電層124上に形成することができる。いくつかの実施形態では、導電層124を電解メッキ開始層として用い、電解メッキプロセスを行うことにより金属層126を形成することができる。いくつかの実施形態では、物理蒸着プロセスのような蒸着プロセスを用いて金属層126を形成することができる。
次に、図7Fを参照する。導電層124および金属層126の一部をエッチングプロセスにより除去して、金属層126を第1の開口120中で第1の金属ピラー116に形成させることができる。いくつかの実施形態において、第1の開口120中の第1の金属ピラー116の上面116Tは、第1のはんだレジスト層118の上面より低い。
導電層124の厚さは極めて小さいため、導電層124の厚さは無視できるときもある。そのため、第1の開口120の底面120Bの同一面上において、第1の金属ピラー116の上面116Tに対向する底面の第1の幅W1は、第1の開口120の底面120Bの第2の幅W2よりもほぼ小さいかまたはこれに等しい。
次に、図7Gを参照する。はんだ材料を金属層126上に塗布する。次いで、はんだ材料を加熱して、はんだ材料をはんだバンプ122に形成する。
パッド112aとはんだバンプ122との間に第1の金属ピラー116を形成することに加え、第1の金属ピラー116と第1のはんだレジスト層118との間に導電層124も形成して、はんだはみ出しの問題をさらに回避する。
図を簡潔とするため、本発明の実施形態では、概略図として回路基板構造の最外層構造および上半分しか示していないという点に留意しなければならない。しかし、配線構造のようなその他の構造も最外層構造とコア基板との間に含まれ得ること、および下半分に対しても同時に同じプロセスを行ってプロセス時間を節約できることを、当業者は理解することができる。あるいは、実際の状況に応じて異なるプロセスを実行することができる。
まとめると、第1の金属ピラーをパッド上に形成するため、はんだ材料をその後に続いて加熱するとき、液化されたはんだ材料は、第1の金属ピラーの側壁に沿って流動することになる。言い換えれば、液化されたはんだ材料の流動方向が水平方向から垂直方向に変化する。よって、他の素子との不必要な電気接続が生じず、これによりはんだはみ出しの問題が回避される。
第1の金属ピラーの上面が第1の開口の底面よりも高いとき、はんだ面の接触面積を大きくすることができ、これによりはんだバンプと第1の金属ピラーとの付着力が高まるため、回路基板構造の信頼性および歩留まりが改善される。
さらに、本発明のいくつかの実施形態では、露光、現像などのプロセスを用いてマスク層をパターン化してから第1の金属ピラー116を形成するため、第1の金属ピラー間の間隔がより小さくなり、よって回路基板構造のサイズを縮小することができる。
加えて、はんだバンプの形成に先立って金属ピラーを形成することで、はんだレジスト層の開口中に充填されるはんだ材料の量をさらに減らすことができる。また、続いてリフロープロセスを行うときに、セルフアライメント機能を備えるため、アライメント機能がより優れる。
上記において実施形態のいくつかの特徴の概要を述べたため、当業者は本発明の実施形態の態様をより良く理解することができる。他のプロセスまたは構造をデザインまたは変更する基礎として本発明の実施形態を容易に用い、本明細書に記載されたのと同じ目的および/または利点を達成できるということを、当業者は理解するはずである。そのような均等な構造が本発明の精神および範囲から逸脱しないこと、ならびに本発明の精神および範囲を逸脱することなく変化、交換および置換をここに加えられるということも、当業者は理解するはずである。本発明の範囲は、添付の特許請求の範囲により定義される。
100…コア基板
102…ベース板
104、126、130…金属層
106…絶縁層
108、124…導電層
110…パターン化マスク層
112…パターン化金属層
112a…はんだパッド
112b…配線層
114…マスク層
116…第1の金属ピラー
116B、120B、134B…底面
116T、120T…上面
118…第1のはんだレジスト層
120…第1の開口
122…はんだバンプ
122a…はんだ材料
122B…底面
128…第2の金属ピラー
132…第2のはんだレジスト層
D1…第1の距離
D2…第2の距離
D3…第3の距離
D4…第4の距離
W1…第1の幅
W2…第2の幅

Claims (14)

  1. 回路基板構造の製造方法であって、
    コア基板を準備する工程と、
    前記コア基板上に絶縁層を形成する工程と、
    前記絶縁層上に、配線層およびパッドを含むパターン化金属層を形成する工程と、
    前記パッド上に、上面を有する第1の金属ピラーを形成する工程と、
    前記配線層上に第2の金属ピラーを形成する工程と、
    前記パターン化金属層および前記第1の金属ピラー上に第1のはんだレジスト層を形成する工程であって、前記第1のはんだレジスト層が、前記第1の金属ピラーおよび前記第2の金属ピラーを露出させる第1の開口を有し、かつ前記第1の開口が底面を有し、前記第1の金属ピラーの前記上面が前記第1の開口の前記底面よりも高いかまたはこれに等しい、工程と、
    はんだバンプを前記第2の金属ピラー上には形成せず前記第1の金属ピラー上に形成する工程と、を含む回路基板構造の製造方法。
  2. 前記第1のはんだレジスト層の前記第1の開口が底面を有し、前記第1の開口の前記底面の同一面上において、前記第1の金属ピラーが第1の幅を有すると共に、前記第1の開口の前記底面が第2の幅を有し、前記第1の幅は前記第2の幅よりも小さいかまたはこれに等しい請求項1に記載の回路基板構造の製造方法。
  3. 前記第1のはんだレジスト層上に第2のはんだレジスト層を形成する工程をさらに含み、前記第2のはんだレジスト層は、前記第1の金属ピラーを露出させる第2の開口を有する請求項1に記載の回路基板構造の製造方法。
  4. 前記第1の開口中に導電層を形成する工程と、
    前記導電層上に金属層を形成する工程と、
    をさらに含む請求項1に記載の回路基板構造の製造方法。
  5. 前記第1の金属ピラー上に前記はんだバンプを形成する前記工程が、
    前記パッド上に前記第1の金属ピラーを形成した後であって、かつ前記パターン化金属層および前記第1の金属ピラー上に前記第1のはんだレジスト層を形成する前に、はんだ材料を前記第1の金属ピラー上に形成する工程と、
    前記はんだ材料を加熱して、前記はんだ材料を前記はんだバンプに形成する工程と、
    を含む、請求項に記載の回路基板構造の製造方法。
  6. 上方から見て、前記第1の金属ピラーが、長方形、台形、逆台形、T字形、逆L字形、ジグザグ、十字形、円、楕円形またはこれらの組み合わせの形状を含む請求項1に記載の回路基板構造の製造方法。
  7. 前記パッドおよび前記配線層が前記第1の金属ピラーと同じ金属を含む請求項1に記載の回路基板構造の製造方法。
  8. 前記パッドおよび前記配線層が前記第1の金属ピラーとは異なる金属を含む請求項1に記載の回路基板構造の製造方法。
  9. コア基板と、
    前記コア基板上に配置された絶縁層と、
    前記絶縁層上に配置された、配線層およびパッドを含むパターン化金属層と、
    前記パッド上に配置された、上面を有する第1の金属ピラーと、
    前記配線層上に配置された第2の金属ピラーと、
    前記パターン化金属層および前記第1の金属ピラー上に配置された第1のはんだレジスト層であって、前記第1のはんだレジスト層が、前記第1の金属ピラーおよび前記第2の金属ピラーを露出させる第1の開口を有し、かつ前記第1の開口が底面を有し、前記第1の金属ピラーの前記上面が前記第1の開口の前記底面よりも高いかまたはこれに等しい、第1のはんだレジスト層と、
    前記第2の金属ピラー上には形成されず前記第1の金属ピラー上に形成されたはんだバンプと、を含む回路基板構造。
  10. 前記第1のはんだレジスト層の前記第1の開口が底面を有し、前記第1の開口の前記底面の同一面上において、前記第1の金属ピラーが第1の幅を有すると共に、前記第1の開口の前記底面が第2の幅を有し、前記第1の幅が前記第2の幅よりも小さいかまたはこれに等しい請求項に記載の回路基板構造。
  11. 前記第1のはんだレジスト層上に配置された第2のはんだレジスト層をさらに含み、前記第2のはんだレジスト層は前記第1の金属ピラーを露出させる第2の開口を有する請求項に記載の回路基板構造。
  12. 前記第1の開口中の導電層と、
    前記導電層上の金属層と、
    をさらに含む請求項に記載の回路基板構造。
  13. 上方から見て、前記第1の金属ピラーが、長方形、台形、逆台形、T字形、逆L字形、ジグザグ、十字形、円、楕円形またはこれらの組み合わせの形状を含む請求項に記載の回路基板構造。
  14. 前記パッドおよび前記配線層が前記第1金属ピラーと同じ金属を含む請求項に記載の回路基板構造。
JP2019213878A 2018-12-28 2019-11-27 回路基板構造およびその製造方法 Active JP6949091B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107147584 2018-12-28
TW107147584A TWI687142B (zh) 2018-12-28 2018-12-28 電路板結構及其製造方法

Publications (2)

Publication Number Publication Date
JP2020109836A JP2020109836A (ja) 2020-07-16
JP6949091B2 true JP6949091B2 (ja) 2021-10-13

Family

ID=70767184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019213878A Active JP6949091B2 (ja) 2018-12-28 2019-11-27 回路基板構造およびその製造方法

Country Status (4)

Country Link
US (1) US10798828B2 (ja)
JP (1) JP6949091B2 (ja)
CN (1) CN111385970B (ja)
TW (1) TWI687142B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112235951B (zh) * 2020-10-20 2021-09-21 盐城维信电子有限公司 一种不同铜厚的线路板制作方法
KR102531701B1 (ko) * 2021-06-21 2023-05-12 해성디에스 주식회사 프리 몰드 기판 및 프리 몰드 기판의 제조 방법
US20230070275A1 (en) * 2021-09-09 2023-03-09 Qualcomm Incorporated Package comprising a substrate with a pad interconnect comprising a protrusion
TWI831123B (zh) * 2022-01-28 2024-02-01 巨擘科技股份有限公司 多層基板表面處理層結構

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100534263C (zh) * 2005-11-30 2009-08-26 全懋精密科技股份有限公司 电路板导电凸块结构及其制法
CN101483977B (zh) * 2008-01-09 2010-09-22 欣兴电子股份有限公司 线路板及其制备方法
CN101754592A (zh) * 2008-11-28 2010-06-23 欣兴电子股份有限公司 导电凸块的制造方法及具有导电凸块的电路板结构
US8755196B2 (en) * 2010-07-09 2014-06-17 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2013105908A (ja) * 2011-11-14 2013-05-30 Ngk Spark Plug Co Ltd 配線基板
JP2013149948A (ja) * 2011-12-20 2013-08-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US9159686B2 (en) * 2012-01-24 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Crack stopper on under-bump metallization layer
JP5592459B2 (ja) * 2012-11-07 2014-09-17 日本特殊陶業株式会社 配線基板の製造方法
US9245862B1 (en) * 2013-02-12 2016-01-26 Amkor Technology, Inc. Electronic component package fabrication method and structure
US9673093B2 (en) * 2013-08-06 2017-06-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of making wafer level chip scale package
JP6092752B2 (ja) * 2013-10-30 2017-03-08 京セラ株式会社 配線基板
TWI666746B (zh) * 2014-02-17 2019-07-21 矽品精密工業股份有限公司 覆晶式封裝基板、覆晶式封裝件及其製法
JP6121934B2 (ja) * 2014-03-28 2017-04-26 京セラ株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
US20200214145A1 (en) 2020-07-02
JP2020109836A (ja) 2020-07-16
TW202027572A (zh) 2020-07-16
CN111385970A (zh) 2020-07-07
US10798828B2 (en) 2020-10-06
TWI687142B (zh) 2020-03-01
CN111385970B (zh) 2021-09-21

Similar Documents

Publication Publication Date Title
JP6949091B2 (ja) 回路基板構造およびその製造方法
US7350298B2 (en) Method for fabricating circuit board with conductive structure
US8058564B2 (en) Circuit board surface structure
US20060219567A1 (en) Fabrication method of conductive bump structures of circuit board
US9899235B2 (en) Fabrication method of packaging substrate
TWI530238B (zh) 晶片封裝基板及其製作方法
TWI484605B (zh) 封裝基板及其製造方法
US7553750B2 (en) Method for fabricating electrical conductive structure of circuit board
US20080185711A1 (en) Semiconductor package substrate
US7216424B2 (en) Method for fabricating electrical connections of circuit board
TWI449485B (zh) 印刷電路板及其製造方法
CN108811301B (zh) 电路板结构及其制造方法
JP2018082130A (ja) 配線基板及びその製造方法
US8186043B2 (en) Method of manufacturing a circuit board
JP2001274554A (ja) プリント配線基板、及びその製造方法
JP2008016630A (ja) プリント配線板およびその製造方法
JP3879724B2 (ja) 印刷配線板、半導体装置、及びそれらの製造方法
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
JP2009099730A (ja) パッケージ基板の半田ボール配置側表面構造およびその製造方法
JP2007109884A (ja) 実装基板および半導体装置
JP2006319030A (ja) 回路基板とその製造方法、および半導体装置とその製造方法
JP2005333006A (ja) 印刷配線板及び半導体装置
CN115811829A (zh) 电路板及其制作方法
KR100652132B1 (ko) 인쇄 회로 기판 및 이의 제작 방법
JP4582277B2 (ja) 柱状金属体の形成方法及び多層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210921

R150 Certificate of patent or registration of utility model

Ref document number: 6949091

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150