JP6940178B2 - レギュレータ - Google Patents

Description

本発明はレギュレータに関し、特に差動増幅回路が検出する基準電圧に対する偏差に基づきスイッチング素子の動作を制御する、リニア・レギュレータやＤＣ／ＤＣコンバータに適用して有用なものである。

レギュレータの一種であるリニア・レギュレータは、直流電源から入力端子に印加される直流電圧を調整して安定した直流出力電圧を出力端子に得るように構成したものである。かかるリニア・レギュレータでは、一般に出力電圧に基づくフィードバック電圧を入力側の差動入力回路に帰還して所定の基準電圧と比較することにより、両者の偏差である誤差電圧を検出し、該誤差電圧を減少させるように、入力端子と出力端子との間に接続されたドライブトランジスタの動作を制御する構造となっている。

この種のリニア・レギュレータにおいて、消費電流を低減すると、応答性が悪くなり、応答性を改善しようとすれば消費電流が増大する。すなわち、消費電流を低減するための要件と、応答性を改善する要件とはトレードオフの関係になってしまう。

低消費でありながら高速応答する従来技術に係るリニア・レギュレータを開示する文献として特許文献１が存在する。これは、負荷電流に比例して動作電流を増加させるものである。しかしながら、特許文献１に開示するリニア・レギュレータの場合には、負荷電流が大きい場合に必要以上に動作電流が大きくなってしまうという問題がある。

また、従来技術に係るリニア・レギュレータでは、負荷電流が小さい場合と、負荷電流が大きい場合とで動作電流が異なることに起因して差動入力回路のオフセット電圧が異なってくるため、リニア・レギュレータの出力電圧が不安定になりやすく、負荷安定度も悪化してしまうという問題もある。かかる問題は、差動増幅回路が検出する基準電圧に対する偏差に基づきスイッチング素子の動作を制御して出力端子に所定の直流電圧を得るレギュレータに共通する。

特開２００１−７５６６３号公報

本発明は、上記従来技術に鑑み、負荷電流が大きい場合でも適切な動作電流に抑制して高効率を可能にするとともに、差動入力回路のオフセット電圧差を最適化することで出力電圧の高安定性と高負荷安定度を実現するレギュレータを提供することを目的とする。

上記目的を達成する本発明の第１の態様は、
出力電圧に基づき生成したフィードバック電圧と、所定の基準電圧とを比較して両者の差に基づき、直流電圧が印加される入力端子と出力端子との間に接続されたドライブトランジスタを制御して、前記出力電圧を所定の電圧に調整するレギュレータであって、
前記ドライブトランジスタを制御する制御部は、
前記フィードバック電圧と前記基準電圧とを比較して両者の差に応じた誤差電圧を生成する差動増幅回路と、
前記ドライブトランジスタを流れる負荷電流に比例する第１の比例電流を生成する比例電流生成部と、
所定の電流を流す第1の電流源と、該第１の電流源に並列に接続されるとともに前記第１の比例電流に比例する第２の比例電流が重畳される第２の電流源とを有して前記差動増幅回路の動作電流を生成する動作電流生成部と、
を有するとともに、
前記差動増幅回路は、
前記基準電圧が入力される第１のトランジスタと前記フィードバック電圧が入力される第２のトランジスタとで形成する差動入力回路に、第３のトランジスタおよび第４のトランジスタで形成するカレントミラー回路を負荷して形成したものであり、
前記比例電流生成部は、
前記ドライバトランジスタとミラー接続された第５のトランジスタと、該第５のトランジスタに直列に接続されてソース電圧が前記出力電圧に等しくなるようにゲート電圧が制御された第１１のトランジスタと、該第１１のトランジスタに直列に接続された第６のトランジスタとで形成し、
前記動作電流生成部は、
前記第６のトランジスタにミラー接続した第７のトランジスタを有し、該第７のトランジスタを前記第２の電流源に直列に接続するとともに、前記第７のトランジスタおよび前記第２の電流源を前記第1の電流源に並列に接続して形成したことを特徴とする。

本発明の第２の態様は、
前記差動入力回路のオフセット電圧を最適化するオフセット電圧最適化部を第１の態様に記載するレギュレータに追加したレギュレータであって、
前記オフセット電圧最適化部は、
前記負荷電流が増大すると前記出力電圧が低下するように前記第２のトランジスタに並列に第８のトランジスタを接続するとともに、
前記負荷電流が大きい場合の前記出力電圧と、前記負荷電流が小さい場合の前記出力電圧とのオフセット電圧差が０Ｖになるように接続数を選択的に調整した前記第３および第４のトランジスと同性能の第９のトランジスタおよび第１０のトランジスタを、前記第３および第４のトランジスタに並列に接続したものであることを特徴とする。

本発明の第３の態様は、
前記差動入力回路のオフセット電圧を最適化するオフセット電圧最適化部を第１の態様に記載するレギュレータに追加したレギュレータであって、
前記オフセット電圧最適化部は、
前記第１のトランジスタに並列に接続した第３の電流源と、前記第２のトランジスタに並列に接続した第４の電流源とを有し、
前記負荷電流が増大すると前記出力電圧が低下するとともに、
前記負荷電流が大きい場合の前記出力電圧と、前記負荷電流が小さい場合の前記出力電圧とのオフセット電圧差が０Ｖになるように前記第３または第４の電流源の数を選択的に調整したものであることを特徴とする。

本発明によれば、差動入力回路の動作電流として、負荷電流が小さい場合と、負荷電流が大きい場合との２種類のものを生成させることができるので、負荷電流に比例して動作電流を増加させるが、一定の動作電流で飽和させるように構成することができる。この結果、負荷電流が大きい場合でも適切な動作電流に抑制して当該レギュレータの高効率を実現し得る。

また、動作電流が異なることに基因する差動入力回路のオフセット電圧は容易に最適なものに調整することが可能である。この結果、差動入力回路のオフセット電圧差を最適化することでレギュレータの出力電圧の高安定性と高負荷安定度を実現することができる。

本発明の第1の実施の形態に係るリニア・レギュレータを示すブロック図である。 図１に示すリニア・レギュレータの負荷電流に対する動作電流の特性を示す特性図である。 本発明の第２の実施の形態に係るリニア・レギュレータを示すブロック図である。 第1の実施の形態に係るリニア・レギュレータにおけるオフセット電圧特性を示す特性図である。 第２の実施の形態に係るリニア・レギュレータにおけるオフセット電圧の調整前のオフセット電圧特性を示す特性図である。 第２の実施の形態に係るリニア・レギュレータにおけるオフセット電圧の調整後のオフセット電圧特性を示す特性図である。 本発明の第３の実施の形態に係るリニア・レギュレータを示すブロック図である。

以下、本発明の実施の形態を図面に基づき詳細に説明する。なお、各実施の形態中、同一部分には同一番号を付し、重複する説明は省略する。また、各実施の形態は、レギュレータをリニア・レギュレータとして構成した場合について説明するが、本発明は、リニア・レギュレータに限定するものではない。出力電圧に基づくフィードバック電圧を入力側の差動入力回路に帰還して所定の基準電圧と比較することにより、両者の偏差である誤差電圧を検出し、該誤差電圧を減少させるように制御することで、前記出力電圧を一定に調整する機能を有するものであれば、それ以上の特別な限定を付することなく適用し得る。

＜第１の実施の形態＞
図１は本発明の第1の実施の形態に係るリニア・レギュレータを示すブロック図である。同図に示すように、本形態に係るリニア・レギュレータは、入力端子１と出力端子２との間に接続されたドライブトランジスタＴｒＤと、出力端子２の出力電圧Ｖ_ＯＵＴを抵抗Ｒ１，Ｒ２で分圧して得るフィードバック電圧ＦＢを入力側に帰還する帰還部Iと、所定の基準電圧Ｖ_ＲＥＦとフィードバック電圧ＦＢとを差動増幅回路３で比較して得る誤差電圧Ｖ_ＥＲＲに基づきドライブトランジスタＴｒＤを制御して出力端子２に所定の出力電圧Ｖ_ＯＵＴが得られるように制御する制御部IIとを有している。ここで、制御部IIは、基準電圧Ｖ_ＲＥＦが入力される第1のトランジスタＴｒ１とフィードバック電圧ＦＢが入力される第２のトランジスタＴｒ２とで形成する差動入力回路４に、第３のトランジスタＴｒ３および第４のトランジスタＴｒ４で形成するカレントミラー回路５を負荷して形成してある。

すなわち、本形態に係るリニア・レギュレータは、基準電圧Ｖ_ＲＥＦとフィードバック電圧ＦＢとを差動増幅回路３で比較し、その結果得られる誤差電圧Ｖ_ＥＲＲでドライブトランジスタＴｒＤを駆動し、出力電圧Ｖ_ＯＵＴが安定するように負帰還をかけて制御している。

さらに本形態における制御部IIは、比例電流生成部６、および動作電流生成部７も有しており、負荷電流Ｉ_ＯＵＴに比例して動作電流Ｉ_ＯＰＲを増加させるが、一定の動作電流Ｉ_ＯＰＲで飽和させる構成となっている。

さらに詳言すると、本形態における比例電流生成部６は、ドライブトランジスタＴｒＤにミラー接続された第５のトランジスタＴｒ５と、第７のトランジスタＴｒ７にミラー接続された第６のトランジスタＴｒ６とを直列に接続して形成してあり、ドライブトランジスタＴｒＤを流れる負荷電流Ｉ_ＯＵＴに比例する第１の比例電流Ｉ_ＰＲＯ１を生成する。ここで、第５のトランジスタＴｒ５と第６のトランジスタＴｒ６との間には直列に第１１のトランジスタＴｒ１１が接続されている。第１１のトランジスタＴｒ１１のゲートは第１１のトランジスタＴｒ１１のソース電圧が出力端子２に等しくなるように調整されている。

また、動作電流生成部７は、差動入力回路４の動作電流Ｉ_ＯＰＲを規定する第1の電流源Ｉ１と、該第１の電流源Ｉ１に並列に接続され、第１の比例電流Ｉ_ＰＲＯ１に比例する第２の比例電流Ｉ_ＰＲＯ２を流す第７のトランジスタＴｒ７と該第７のトランジスタＴｒ７に直列に接続された第２の電流源Ｉ２とを有して差動増幅回路３の動作電流Ｉ_ＯＰＲを生成する。すなわち、本形態では差動増幅回路３の駆動用の電流源として低消費電流用途に供する第１の電流源Ｉ１と高速応答用途に供する第２の電流源Ｉ２の２種類を用意してある。ここで、高速応答用途の第２の電流源Ｉ２は差動増幅回路３の周波数帯域を高周波まで広げる必要があるため、低消費電流用途に供する第１の電流源Ｉ１と比較して大きな電流を供給する。

かくして、ドライブトランジスタＴｒＤとミラー接続された第５のトランジスタＴｒ５にて負荷電流Ｉ_ＯＵＴに比例した第１の比例電流Ｉ_ＰＲＯ１を生成し、第１の比例電流Ｉ_ＰＲＯ１をカレントミラー接続された第６のトランジスタＴｒ６で折り返し、高速応答用途の第２の電流源Ｉ２と直列に接続されたカレントミラー接続の第７のトランジスタＴｒ７に流れる電流として加算される。

この結果、本形態における負荷電流Ｉ_ＯＵＴに対する動作電流Ｉ_ＯＰＲの特性は、図２に示すようになる。同図に示すように、負荷電流Ｉ_ＯＵＴが零の場合、ドライブトランジスタＴｒＤに流れる電流は零であるため、差動入力回路４の動作電流Ｉ_ＯＰＲに加算される電流は零となる。したがって、差動入力回路４の動作電流Ｉ_ＯＰＲは低消費電流用途の第１の電流源Ｉ１が流す電流Ｉ１と等しくなる。

一方、負荷電流Ｉ_ＯＵＴが大きくなると、負荷電流Ｉ_ＯＵＴに比例してカレントミラートランジスタである第７のトランジスタＴｒ７に流れる第２の比例電流Ｉ_ＰＲＯ２が大きくなるが、第７のトランジスタＴｒ７と高速応答用途の第２の電流源Ｉ２は直列に接続されているため、小さい電流が優先される。この結果、差動入力回路４の動作電流Ｉ_ＯＰＲは第１の電流源Ｉ１と第２の電流源Ｉ２の合算電流が最大値となる。すなわち、動作電流Ｉ_ＯＰＲは、負荷電流Ｉ_ＯＵＴの増加に伴い電流（Ｉ１＋Ｉ_ＰＲＯ２）として増加し、第２の比例電流Ｉ_ＰＲＯ２＝Ｉ２となった時点で飽和し、負荷電流Ｉ_ＯＵＴが増加しても、動作電流Ｉ_ＯＰＲは飽和電流（Ｉ１＋Ｉ２）として一定となる。

一方、負荷電流Ｉ_ＯＵＴが大きくなると、負荷電流Ｉ_ＯＵＴに比例して第７のトランジスタＴｒ７に流れる第２の比例電流Ｉ_ＰＲＯ２が大きくなるが、第７のトランジスタＴｒ７と高速応答用途の第２の電流源Ｉ２とは直列に接続されているため、小さい電流が優先される。この結果、差動増幅回路３の動作電流Ｉ_ＯＰＲは低消費電流用途の第１の電流源Ｉ１の電流と高速応答用途の第２の電流源Ｉ２の電流との合算電流が最大値となる。

＜第２の実施の形態＞
差動増幅回路３は回路構成による大小の差はあるが、製造ばらつきにより必ずオフセット電圧を生じる。図１に示す第１の実施の形態の回路構成における差動増幅回路３のオフセット電圧特性を図４に示す。ここで図４（ａ）が、図４（ｂ）に示す負荷電流Ｉ_ＯＵＴを零からステップ状に変化させた場合の出力電圧Ｖ_ＯＵＴの変化の特性を示しており、サンプルＡ〜サンプルＧは７個のリニア・レギュレータのそれぞれをサンプルＡ〜サンプルＧに対応させて示したものである。

前述の第１の実施の形態に係るリニア・レギュレータでは、低消費でありながら高速応答させるために、負荷電流Ｉ_ＯＵＴに比例して動作電流Ｉ_ＯＰＲを増加させているが、差動増幅回路３の動作電流Ｉ_ＯＰＲが変化するとオフセット電圧も変化するため、出力電圧Ｖ_ＯＵＴが不安定になりやすく、また負荷安定度も悪くなってしまうという問題が発生する。

かかる問題を併せて解決するリニア・レギュレータを、図３に基づき、本発明の第２の実施の形態として説明する。第２の実施の形態に係るリニア・レギュレータは、図１に示す第１の実施の形態に係るリニア・レギュレータにオフセット電圧差を最適化する機能を追加したものである。そこで、図1と同一部分には同一番号を付し、重複する説明は省略する。

図３は本発明の第２の実施の形態に係るリニア・レギュレータを示すブロック図である。同図に示すように、本形態に係るリニア・レギュレータは、第１の実施の形態に示すリニア・レギュレータにオフセット電圧最適化部８を追加したものである。ここで、オフセット電圧最適化部８は、負荷電流Ｉ_ＯＵＴが増大すると出力電圧Ｖ_ＯＵＴが低下するように第２のトランジスタＴｒ２に並列に一個または複数個の第８のトランジスタＴｒ８を接続する。同時に、負荷電流Ｉ_ＯＵＴが大きい場合の出力電圧Ｖ_ＯＵＴと、負荷電流Ｉ_ＯＵＴが小さい場合の出力電圧Ｖ_ＯＵＴとのオフセット電圧差が０Ｖになるように接続数を選択的に調整した複数個の第９のトランジスタＴｒ９および第１０のトランジスタＴｒ１０が、第９および第１０のトランジスタＴｒ９，Ｔｒ１０に並列に接続してある。ここで、第９および第１０のトランジスタＴｒ９，Ｔｒ１０は、第３および第４のトランジスＴｒ３，Ｔｒ４と同性能、すなわちチャンネル長Ｌおよびチャンネル幅Ｗが同一のＭＯＳＦＥＴで形成してあり、第３および第４のトランジスＴｒ３，Ｔｒ４に対し対称となるように並列に接続してある。ここで、各第１０のトランジスタＴｒ１０には直列に電流遮断手段であるヒューズＦ１が接続してあり、ヒューズＦ１を選択的にトリミング等により除去することで、第４のトランジスタＴｒ４に対する第１０のトランジスタＴｒ１０の接続数の選択的な調整を行うことができる。

かかる選択的な調整は、具体的には次のような態様で実施して動作電流Ｉ_ＯＰＲが異なることにより発生する差動増幅回路３のオフセット電圧差を最適化する。
１） まず、想定される製造ばらつきで発生するオフセット電圧差以上のオフセット電圧を発生するように設計する。具体的には、第２のトランジスタＴｒ２によって差動トランジスタである第１および第２のトランジスタＴｒ１，Ｔｒ２の能力に差をつけて、負荷電流Ｉ_ＯＵＴが増大すると出力電圧Ｖ_ＯＵＴが低下するように構成する。これは、例えば第２のトランジスタＴｒ２に並列に接続する第８のトランジスタＴｒ８の数またはそのチャネル幅Ｗおよびチャネル長Ｌを適宜選択することで実現する。
２） 第３のトランジスタＴｒ３に並列に接続される第９のトランジスタＴｒ９および第４のトランジスタＴｒ４に並列に接続される第１０のトランジスタＴｒ１０の能力は全て同じにしたうえで、第１０のトランジスタＴｒ１０はヒューズＦ１でそれぞれ接続を遮断し得るように構成しておく。
かかる初期状態からテスト工程にて負荷電流Ｉ_ＯＵＴが小さい場合と、負荷電流Ｉ_ＯＵＴが大きい場合とのオフセット電圧差を測定する。
３） ヒューズＦ１のトリミング工程にてオフセット電圧差が０ＶになるようにヒューズＦ１をトリミングして最適化する。すなわち、ヒューズＦ１のトリミングにより選択的に第１０のトランジスタＴｒ１０との接続を遮断して第４のトランジスタＴｒ４に並列に接続される第１０のトランジスタＴｒ１０の数を調整することで所望の最適化を実現する。ここで、第４のトランジスタＴｒ４と並列に接続する第１０のトランジスタＴｒ１０の数を減らすことによりオフセット電圧差を高精度で０Ｖに近づけることが可能となる。

図５は図３に示す第２の実施の形態に係るリニア・レギュレータにおけるオフセット電圧の調整前のオフセット電圧特性を示す特性図である。同図に示すように、オフセット電圧の調整前には、各サンプルＡ〜Ｇの負荷電流Ｉ_ＯＵＴが大きい場合の出力電圧Ｖ_ＯＵＴは負荷電流Ｉ_ＯＵＴが０Ａのときの出力電圧Ｖ_ＯＵＴよりも低く抑えられているが、各サンプルＡ〜Ｇで固有のオフセット電圧差を発生している。これが、上記工程１）および２）の状態を示している。

図６は図３に示す第２の実施の形態に係るリニア・レギュレータにおけるオフセット電圧の調整後のオフセット電圧特性を示す特性図である。同図に示すように、オフセット電圧の調整後には、各サンプルＡ〜Ｇの負荷電流Ｉ_ＯＵＴが大きい場合の出力電圧Ｖ_ＯＵＴは負荷電流Ｉ_ＯＵＴが０Ａのときの出力電圧Ｖ_ＯＵＴと同等に調整され、各サンプルＡ〜Ｇのオフセット電圧差が除去されている。これが、上記工程１）および２）に続き上記工程３）を実施した結果である。

＜第３の実施の形態＞
上記第２の実施の形態は２入力の差動トランジスタである第１および第２のトランジスタＴｒ１，Ｔｒ２の能力に差を付けた場合であるが、電流に差を付けることによっても同様の目的を達成し得る。電流に差を付ける場合を第３の実施の形態として説明する。

図７は本発明の第３の実施の形態に係るリニア・レギュレータを示すブロック図である。同図に示すように、本形態は図３に示す第２の実施の形態に係るリニア・レギュレータのオフセット電圧最適化部９の構成が異なるだけである。そこで、図３と同一部分には同一番号を付し、重複する説明は省略する。

図７に示すように、本形態におけるオフセット電圧最適化部９は、第１のトランジスタに並列に接続した複数個の第３の電流源Ｉ３と、第２のトランジスタに並列に接続した複数個の第４の電流源Ｉ４とを有している。ここで、第４の電流源Ｉ４は、それぞれが電流遮断手段であるヒューズＦ２を直列に接続している。かくして、負荷電流Ｉ_ＯＵＴが増大すると出力電圧Ｖ_ＯＵＴが低下するとともに、負荷電流Ｉ_ＯＵＴが大きい場合の出力電圧Ｖ_ＯＵＴと、負荷電流Ｉ_ＯＵＴが小さい場合の出力電圧Ｖ_ＯＵＴとのオフセット電圧差が０Ｖになるように第４の電流源Ｉ４の数を選択的に調整してある。かかる調整は、トリミングによりヒューズＦ２を適宜除去することにより行う。また、本形態における一連のオフセット電圧の最適化工程は第２の実施の形態におけるそれと同様の態様で行う。

本形態によれば、差動増幅回路３を構成する一方（基準電圧側）の第１のトランジスタＴｒ１および他方（帰還電圧側）の第２のトランジスタＴｒ２に供給する電流を調整することでオフセット電圧を最適化することができる。

Ｉ 帰還部
II 制御部
１ 入力端子
２ 出力端子
３ 差動増幅回路
４ 差動入力回路
５ カレントミラー回路
６ 比例電流生成部
７ 動作電流生成部
８ オフセット電圧最適化部
９ オフセット電圧最適化部
ＴｒＤ ドライブトランジスタ
Ｔｒ１〜Ｔｒ１０ 第1〜第１０のトランジスタ
Ｖ_ＯＵＴ 出力電圧
ＦＢ フィードバック電圧
Ｖ_ＲＥＦ 基準電圧
Ｖ_ＥＲＲ 誤差電圧
Ｉ_ＯＵＴ 負荷電流
Ｉ_ＯＰＲ 動作電流
Ｉ_ＰＲＯ１ 第１の比例電流
Ｉ_ＰＲＯ２ 第２の比例電流
Ｉ１〜Ｉ３ 第１〜第３の電流源
Ｆ 電流遮断手段（ヒューズ）

Claims (3)

1. 出力電圧に基づき生成したフィードバック電圧と、所定の基準電圧とを比較して両者の差に基づき、直流電圧が印加される入力端子と出力端子との間に接続されたドライブトランジスタを制御して、前記出力電圧を所定の電圧に調整するレギュレータであって、
   前記ドライブトランジスタを制御する制御部は、
   前記フィードバック電圧と前記基準電圧とを比較して両者の差に応じた誤差電圧を生成する差動増幅回路と、
   前記ドライブトランジスタを流れる負荷電流に比例する第１の比例電流を生成する比例電流生成部と、
   所定の電流を流す第1の電流源と、該第１の電流源に並列に接続されるとともに前記第１の比例電流に比例する第２の比例電流が重畳される第２の電流源とを有して前記差動増幅回路の動作電流を生成する動作電流生成部と、
   を有するとともに、
   前記差動増幅回路は、
   前記基準電圧が入力される第１のトランジスタと前記フィードバック電圧が入力される第２のトランジスタとで形成する差動入力回路に、第３のトランジスタおよび第４のトランジスタで形成するカレントミラー回路を負荷して形成したものであり、
   前記比例電流生成部は、
   前記ドライブトランジスタとミラー接続された第５のトランジスタと、該第５のトランジスタに直列に接続されてソース電圧が前記出力電圧に等しくなるようにゲート電圧が制御された第１１のトランジスタと、該第１１のトランジスタに直列に接続された第６のトランジスタとで形成し、
   前記動作電流生成部は、
   前記第６のトランジスタにミラー接続した第７のトランジスタを有し、該第７のトランジスタを前記第２の電流源に直列に接続するとともに、前記第７のトランジスタおよび前記第２の電流源を前記第1の電流源に並列に接続して形成したことを特徴とするレギュレータ。
2. 前記差動入力回路のオフセット電圧を最適化するオフセット電圧最適化部を請求項１に記載するレギュレータに追加したレギュレータであって、
   前記オフセット電圧最適化部は、
   前記負荷電流が増大すると前記出力電圧が低下するように前記第２のトランジスタに並列に第８のトランジスタを接続するとともに、
   前記負荷電流が大きい場合の前記出力電圧と、前記負荷電流が小さい場合の前記出力電圧とのオフセット電圧差が０Ｖになるように接続数を選択的に調整した前記第３および第４のトランジスと同性能の第９のトランジスタおよび第１０のトランジスタを、前記第３および第４のトランジスタに並列に接続したものであることを特徴とするレギュレータ。
3. 前記差動入力回路のオフセット電圧を最適化するオフセット電圧最適化部を請求項２に記載するレギュレータに追加したレギュレータであって、
   前記オフセット電圧最適化部は、
   前記第１のトランジスタに並列に接続した第３の電流源と、前記第２のトランジスタに並列に接続した第４の電流源とを有し、
   前記負荷電流が増大すると前記出力電圧が低下するとともに、
   前記負荷電流が大きい場合の前記出力電圧と、前記負荷電流が小さい場合の前記出力電圧とのオフセット電圧差が０Ｖになるように前記第３または第４の電流源の数を選択的に調整したものであることを特徴とするレギュレータ。

Images