JP6923680B2 - センサ装置 - Google Patents

センサ装置 Download PDF

Info

Publication number
JP6923680B2
JP6923680B2 JP2019567897A JP2019567897A JP6923680B2 JP 6923680 B2 JP6923680 B2 JP 6923680B2 JP 2019567897 A JP2019567897 A JP 2019567897A JP 2019567897 A JP2019567897 A JP 2019567897A JP 6923680 B2 JP6923680 B2 JP 6923680B2
Authority
JP
Japan
Prior art keywords
signal
phase
detection
unit
complex number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019567897A
Other languages
English (en)
Other versions
JPWO2019146281A1 (ja
Inventor
潔 篠井
潔 篠井
雅浩 木村
雅浩 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Alps Alpine Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd, Alps Alpine Co Ltd filed Critical Alps Electric Co Ltd
Publication of JPWO2019146281A1 publication Critical patent/JPWO2019146281A1/ja
Application granted granted Critical
Publication of JP6923680B2 publication Critical patent/JP6923680B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H36/00—Switches actuated by change of magnetic field or of electric field, e.g. by change of relative position of magnet and switch, by shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/96—Touch switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Electronic Switches (AREA)
  • Gyroscopes (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Description

本開示は、静電容量などの物理量を検出するセンサ装置に関する。
静電容量の変化を検出する静電容量センサは、スマートフォンなどの情報機器の入力インターフェースの他、機器の操作に用いるスイッチや、微小変位を検出するセンサ（気圧センサ、振動センサ）など、様々な分野で広く利用されている。一般的な静電容量センサは、静電容量の変化を生じるキャパシタを形成するための電極（導体）と、電極に駆動電圧を与えてキャパシタを充放電させ、その充放電による電荷の変化（電流）を検出するチャージアンプなどの静電容量検出回路とを有する。電極に与える駆動電圧を正弦波の交流電圧にした場合、静電容量検出回路から検出結果として出力される信号も駆動電圧と同一周波数の正弦波成分を持ち、この正弦波成分の振幅はキャパシタの静電容量に比例して変化する。従って、静電容量検出回路の出力信号に含まれる駆動電圧と同一周波数の正弦波成分に基づいて、静電容量の変化を検出することができる。
このような静電容量センサでは、駆動電圧と同じ周波数を持つ外来ノイズが静電容量検出回路の出力信号に混入すると、そのままでは静電容量に応じた正弦波成分と外来ノイズとを区別できない。そこで、下記の特許文献１に記載される静電容量センサでは、センサシステムに与える正弦波信号を出力した期間のセンサシステムの応答（検出対象の信号成分＋外来ノイズ）と、当該正弦波信号の出力を停止した期間のセンサシステムの応答（外来ノイズのみ）とを用いて、外来ノイズを除去している。
国際公開第２０１３／０３０９６６号
静電容量検出回路を正弦波で駆動する場合、駆動に用いる正弦波とほぼ位相（周波数）が等しい正弦波を静電容量検出回路の出力信号に乗算する復調処理を行うことによって、静電容量の検出値が得られる。静電容量検出回路の出力信号に正弦波を乗算すると、その乗算結果には、正弦波と同一周波数の交流成分の振幅に比例した直流成分と、正弦波に対して整数倍の周波数を持つ高調波成分とが含まれる。乗算結果にローパスフィルタを適用し、高調波成分を除去することで、直流成分が抽出される。この直流成分は、静電容量に比例した値を持つ。
上述した復調処理では、静電容量センサの駆動に用いられる正弦波（駆動用正弦波）と、復調処理の乗算に用いられる正弦波（復調用正弦波）との相対的な位相が一致する場合に、復調処理の結果として得られる検出値（上述した直流成分）が最大となる。従って、駆動用正弦波と復調用正弦波との相対的な位相は、検出値が最大（すなわち検出感度が最大）となるように調整される。
しかしながら、駆動用正弦波と復調用正弦波との相対的な位相は、時間の経過とともに変動する場合がある。このような位相の変動は、例えば、正弦波の生成に使用されるデジタル回路のクロック信号の位相が変動すること（ジッターとも呼ばれる）により引き起こされる。駆動用正弦波と復調用正弦波との相対的な位相が変動すると、検出値が変動する。
上述した復調処理がデジタル回路（離散時間系）で行われる場合、復調用正弦波はクロック信号に同期して生成されるため、クロック信号の位相が変動しても、クロック信号を基準とした復調用正弦波の相対的な位相は概ね一定に保たれる。一方、静電容量検出回路はアナログ回路（連続時間系）であり、駆動用正弦波はアナログ信号として静電容量検出回路に入力される。そのため、クロック信号の位相が変動した場合、クロック信号を基準としたアナログ信号の相対的な位相は、アナログ回路における位相の周波数特性に応じて変動する。静電容量センサは、静電容量検出回路の他にも、静電容量検出回路の出力信号の高域成分を除去するローパスフィルタや、駆動用正弦波の生成に用いられるローパスフィルタなど含むため、これらの回路における位相の周波数特性がアナログ信号の位相に影響を与える。
上述した特許文献１に記載される静電容量センサによれば、外来ノイズを除去することはできるが、デジタル回路におけるクロック信号の位相の変動に起因した検出値の変動を抑えることはできない。
そこで本開示は、デジタル回路のクロック信号の位相が変動することに起因する検出値の変動を抑えることができるセンサ装置を提供することを目的とする。
本開示の第１の側面に係るセンサ装置は、入力される正弦波のアナログ信号に応じて、検出対象の物理量に応じた振幅を持ち、かつ、アナログ信号と同じ検出周波数を持った検出信号を生成するセンサ部と、入力されるアナログ信号に応じて、検出周波数を持った参照信号を生成する参照信号生成部と、クロック信号に同期して、検出信号をデジタル信号に変換する第１アナログ−デジタル変換部と、クロック信号に同期して、参照信号をデジタル信号に変換する第２アナログ−デジタル変換部と、検出周波数を持ち、かつ、互いの位相が４分の１周期ずれた２つの正弦波の同期信号と、デジタル信号に変換された検出信号とをそれぞれ乗算し、当該乗算の結果からそれぞれ高調波成分を除去した２つの復調信号を生成する復調部と、クロック信号の位相の変動に起因した復調信号の変動が抑制されるように、デジタル信号に変換された参照信号に基づいて復調信号を補正する補正部とを有する。アナログ信号に対する検出信号の位相と、アナログ信号に対する参照信号の位相とが相関性を有している。補正部は、同期信号に対する参照信号の相対的な位相の変化に基づいて、同期信号に対する検出信号の相対的な位相の変化を算出し、２つの復調信号が表す検出信号の相対的な位相が、算出した位相の変化が相殺される位相へ近づくように、２つの復調信号の少なくとも一方を補正する。
本開示によれば、デジタル回路のクロック信号の位相が変動することに起因する検出値の変動を抑えることができるセンサ装置を提供できる。
第１の実施形態に係るセンサ装置の構成の一例を示す図である。 センサ部、参照信号生成部及び正弦波発生部の構成の一例を示す図である。 復調部の構成の一例を示す図である。 乗算部及びローパスフィルタの構成の一例を示す図である。 乗算部及びローパスフィルタの他の構成例を示す図である。 第１参照復調部及び第２参照復調部の構成の一例を示す図である。 位相変化算出部及び位相補正部の構成の一例を示す図である。 第２の実施形態に係るセンサ装置の構成の一例を示す図である。 復調部の構成の一例を示す図である。
＜概要＞
はじめに、本開示に係るセンサ装置の概要を説明する。
本開示の第１の側面に係るセンサ装置は、入力される正弦波のアナログ信号に応じて、検出対象の物理量に応じた振幅を持ち、かつ、アナログ信号と同じ検出周波数を持った検出信号を生成するセンサ部と、入力されるアナログ信号に応じて、検出周波数を持った参照信号を生成する参照信号生成部と、クロック信号に同期して、検出信号をデジタル信号に変換する第１アナログ−デジタル変換部と、クロック信号に同期して、参照信号をデジタル信号に変換する第２アナログ−デジタル変換部と、検出周波数を持ち、かつ、互いの位相が４分の１周期ずれた２つの正弦波の同期信号と、デジタル信号に変換された検出信号とをそれぞれ乗算し、当該乗算の結果からそれぞれ高調波成分を除去した２つの復調信号を生成する復調部と、クロック信号の位相の変動に起因した復調信号の変動が抑制されるように、デジタル信号に変換された参照信号に基づいて復調信号を補正する補正部とを有する。アナログ信号に対する検出信号の位相と、アナログ信号に対する参照信号の位相とが相関性を有している。補正部は、同期信号に対する参照信号の相対的な位相の変化に基づいて、同期信号に対する検出信号の相対的な位相の変化を算出し、２つの復調信号が表す検出信号の相対的な位相が、算出した位相の変化が相殺される位相へ近づくように、２つの復調信号の少なくとも一方を補正する。
上記第１の側面に係るセンサ装置では、センサ部において、入力される正弦波のアナログ信号に応じて、検出対象の物理量に応じた振幅を持ち、かつ、アナログ信号と同じ検出周波数を持った検出信号が生成される。また、参照信号生成部では、入力されるアナログ信号に応じて、検出周波数を持った参照信号が生成される。アナログ信号に対する検出信号の位相と、アナログ信号に対する参照信号の位相とは、相関性を有している。検出信号及び参照信号は、それぞれクロック信号に同期したデジタル信号に変換される。
クロック信号に同期したデジタル信号である検出信号は、検出周波数を持ち、かつ、互いの位相が４分の１周期ずれた２つの正弦波の同期信号とそれぞれ乗算され、その乗算結果からそれぞれ高調波成分を除去した２つの復調信号が生成される。２つの正弦波の同期信号は直交関係にあるため、２つの復調信号は、同期信号に対する検出信号の相対的な位相を表す。
クロック信号の位相が変動すると、センサ部において生成される検出信号の位相がクロック信号に対して相対的に変動し、デジタル信号に変換された検出信号の位相もクロック信号に対して相対的に変動する。一方、クロック信号に同期した２つの同期信号は、クロック信号に対して位相が相対的に変動しない。従って、クロック信号の位相が変動すると、検出信号と２つの同期信号との相対的な位相が変動し、検出信号と２つの同期信号との乗算結果からそれぞれ高調波成分を除去した信号である２つの復調信号も変動する。
そこで、上記センサ装置では、クロック信号に同期するデジタル信号に変換された参照信号に基づいて、復調信号が補正される。すなわち、アナログ信号に対する検出信号の位相と、アナログ信号に対する参照信号の位相とが相関性を有していることから、同期信号に対する参照信号の相対的な位相の変化に基づいて、同期信号に対する検出信号の相対的な位相の変化が算出される。また、２つの復調信号が表す同期信号に対する検出信号の相対的な位相が、この算出された位相の変化が相殺される位相へ近づくように、２つの復調信号の少なくとも一方が補正される。これにより、クロック信号の位相の変動に伴って同期信号と検出信号との相対的な位相が変動しても、この位相の変動が相殺されるように復調信号が補正されるため、クロック信号の位相の変動に起因した復調信号の変動が抑制される。
好適に、２つの同期信号は、第１同期信号及び第２同期信号を含み、２つの復調信号は、第１復調信号及び第２復調信号を含んでよい。復調部は、第１同期信号と検出信号とを乗算し、当該乗算の結果から高調波成分を除去した第１復調信号を生成する第１復調部と、第２同期信号と検出信号とを乗算し、当該乗算の結果から高調波成分を除去した第２復調信号を生成する第２復調部とを含んでよい。補正部は、第１同期信号と参照信号とを乗算し、当該乗算の結果から高調波成分を除去した第１参照復調信号を生成する第１参照復調部と、第２同期信号と参照信号とを乗算し、当該乗算の結果から高調波成分を除去した第２参照復調信号を生成する第２参照復調部と、第１復調信号を実部とし、第２復調信号を虚部とする検出用複素数の位相の変化を、第１参照復調信号を実部とし、第２参照復調信号を虚部とする参照用複素数の位相の変化に基づいて算出する位相変化算出部と、位相変化算出部において算出された位相の変化が相殺されるように検出用複素数の位相を補正して得られる複素数の実部及び虚部の少なくとも一方に応じた信号を、補正された復調信号として算出する位相補正部とを含んでよい。
この構成によれば、第１復調信号を実部とし、第２復調信号を虚部とする検出用複素数の位相は、同期信号に対する検出信号の相対的な位相を表す。第１参照復調信号を実部とし、第２参照復調信号を虚部とする参照用複素数の位相は、同期信号に対する参照信号の相対的な位相を表す。アナログ信号に対する検出信号の位相と、アナログ信号に対する参照信号の位相とが相関性を有していることから、参照用複素数の位相の変化に基づいて、検出用複素数の位相の変化が算出される。この算出された位相の変化が相殺されるように検出用複素数の位相を補正して得られる複素数の実部及び虚部の少なくとも一方に応じた信号が、補正された復調信号として算出される。
好適に、位相変化算出部は、参照用複素数の初期値の位相に対する参照用複素数の位相の変化に応じた位相を持つ補正用複素数を算出してよい。位相補正部は、検出用複素数と補正用複素数との積における実部及び虚部の少なくとも一方に応じた信号を、補正された復調信号として算出してよい。
この構成によれば、補正用複素数は、参照用複素数の初期値の位相に対する参照用複素数の位相の変化に応じた位相を持つ。この補正用複素数と検出用複素数との積における実部及び虚部の少なくとも一方に応じた信号が、補正された復調信号として算出される。
好適に、位相変化算出部は、初期値と位相が等しく絶対値が１の第１複素数を算出し、新たな参照用複素数が生成される度に、当該生成された参照用複素数と位相が等しく絶対値が１の第２複素数を算出し、新たな第２複素数を算出する度に、第２複素数により第１複素数を除して得られる複素数を補正用複素数として算出してよい。
この構成によれば、第１複素数は、初期値と位相が等しく絶対値が１であり、初期値に基づいて算出される。第２複素数は、参照用複素数と位相が等しく絶対値が１であり、新たな参照用複素数が生成される度に算出される。補正用複素数は、第２複素数によって第１複素数を除して得られる複素数であり、新たな第２複素数が算出される度に算出される。
本開示の第２の側面に係るセンサ装置は、クロック信号に同期した正弦波のアナログ信号を生成する正弦波生成部と、正弦波生成部において生成されたアナログ信号に応じて、検出対象の物理量に応じた振幅を持ち、かつ、アナログ信号と同じ検出周波数を持った検出信号を生成するセンサ部と、当該アナログ信号に応じて、検出周波数を持った参照信号を生成する参照信号生成部と、クロック信号に対する位相が補正された補正クロック信号に同期して検出信号をデジタル信号に変換するアナログ−デジタル変換部と、検出周波数を持ち、補正クロック信号に同期した正弦波の同期信号と、デジタル信号に変換された検出信号とを乗算し、当該乗算の結果から高調波成分を除去した復調信号を生成する復調部と、クロック信号の位相の変動に起因した復調信号の変動が抑制されるように、クロック信号に対する補正クロック信号の位相を補正する補正部とを有する。アナログ信号に対する検出信号の位相と、アナログ信号に対する参照信号の位相とが相関性を有しており、補正部は、補正クロック信号を基準とした参照信号の相対的な位相の変化を検出し、当該検出結果に応じて、参照信号の相対的な位相が一定に保たれるように、クロック信号に対する補正クロック信号の位相を補正する。
上記第２の側面に係るセンサ装置では、正弦波生成部において、クロック信号に同期した正弦波のアナログ信号が生成される。センサ部では、正弦波生成部において生成されたアナログ信号に応じて、検出対象の物理量に応じた振幅を持ち、かつ、アナログ信号と同じ検出周波数を持った検出信号が生成される。また、参照信号生成部では、このアナログ信号に応じて、検出周波数を持った参照信号が生成される。アナログ信号に対する検出信号の位相と、アナログ信号に対する参照信号の位相とは相関性を有している。検出信号は、クロック信号に対する位相が補正された補正クロック信号に同期したデジタル信号に変換される。補正クロック信号に同期したデジタル信号である検出信号は、検出周波数を持ち、補正クロック信号に同期した正弦波の同期信号と乗算され、その乗算結果から高調波成分を除去した復調信号が生成される。
クロック信号の位相が変動すると、クロック信号に同期したアナログ信号の位相が変動し、センサ部において生成される検出信号の位相や、参照信号生成部において生成される参照信号の位相も変動する。検出信号や参照信号の位相の変動は、クロック信号に同期したアナログ信号の位相の変動により生じるが、センサ部や参照信号生成部には位相の周波数特性を持つアナログ回路が含まれていることから、アナログ回路を介して出力される検出信号や参照信号の位相の変動と、クロック信号の位相の変動との間にはずれが生じる。すなわち、クロック信号の位相が変動すると、検出信号や参照信号の位相がクロック信号に対して相対的に変動する。仮に、クロック信号に対する補正クロック信号の位相が固定されているものとすると、クロック信号の位相が変動した場合に、補正クロック信号に同期した正弦波の同期信号の位相はクロック信号に対して相対的に変動しない一方、デジタル信号に変換された検出信号の位相はクロック信号に対して相対的に変動する。従って、クロック信号の位相が変動すると、検出信号と同期信号との相対的な位相が変動し、検出信号と同期信号との乗算結果から高調波成分を除去した信号である復調信号が変動する。
そこで、上記センサ装置では、クロック信号に対する補正クロック信号の位相が補正される。すなわち、補正クロック信号を基準とした参照信号の相対的な位相の変化が検出され、この検出結果に応じて、補正クロック信号を基準とした参照信号の相対的な位相が一定に保たれるように、クロック信号に対する補正クロック信号の位相が補正される。アナログ信号に対する検出信号の位相と、アナログ信号に対する参照信号の位相とが相関性を有しているため、補正クロック信号を基準とした参照信号の相対的な位相が一定に保たれると、補正クロック信号を基準とした検出信号の相対的な位相も概ね一定に保たれる。これにより、補正クロック信号に同期した同期信号と検出信号との相対的な位相は、クロック信号の位相が変動しても概ね一定に保たれる。同期信号と検出信号との相対的な位相の変動が抑制されることにより、検出信号と同期信号との乗算結果から得られる復調信号の変動も抑制される。
好適に、補正部は、入力される制御信号に応じてクロック信号に対する補正クロック信号の遅延を制御する遅延制御部と、補正クロック信号又は補正クロック信号を分周した信号と参照信号との位相を比較する位相比較部と、位相比較部の比較結果に応じた制御信号を遅延制御部に帰還する帰還部とを含んでよい。
好適に、センサ部は、物体の近接に伴って静電容量が変化する検出用キャパシタを形成する電極と、アナログ信号に応じた正弦波電圧を電極に印加し、正弦波電圧に応じて検出用キャパシタに流れる正弦波の電流に応じた成分を含む検出信号を生成する静電容量検出回路とを含んでよい。
好適に、参照信号生成部は、検出用キャパシタの代わりに所定の静電容量を持つ内蔵キャパシタが設けられたセンサ部と同等の構成を有しており、静電容量検出回路において検出信号の代わりに参照信号を生成してよい。
この構成によれば、物体の近接の有無に関わらず、参照信号生成部において所定の静電容量が検出された場合の検出信号と概ね等しい参照信号が安定的に生成されるため、補正部における参照信号に基づいた補正動作が安定的に行われ易くなる。
＜第１の実施形態＞
以下、本発明の第１の実施形態に係るセンサ装置について図面を参照しながら説明する。
図１は、第１の実施形態に係るセンサ装置の構成の一例を示す図である。図１に示すセンサ装置は、クロック生成器５と、正弦波生成部１０と、ｎ個のセンサ部２０−１〜２０−ｎと、参照信号生成部３０と、ｎ個の第１アナログ−デジタル変換部４１−１〜４１−ｎと、第２アナログ−デジタル変換部４２と、ｎ個の復調部５０−１〜５０−ｎと、補正部６０と、処理部８０とを有する。
なお、以下の説明では、説明を簡易にするため、「アナログ−デジタル変換」を「ＡＤ変換」と略記する場合がある。また、センサ部２０−１〜２０−ｎの各々を区別せずに「センサ部２０」と記し、第１ＡＤ変換部４１−１〜４１−ｎの各々を区別せずに「第１ＡＤ変換部４１」と記し、復調部５０−１〜５０−ｎの各々を区別せずに「復調部５０」と記す場合がある。
クロック生成器５は、センサ装置のデジタル回路６に供給するクロック信号ＣＫを生成する。デジタル回路６は、図１に示すように、正弦波生成部１０の一部と、第１ＡＤ変換部４１−１〜４１−ｎと、第２ＡＤ変換部４２と、復調部５０−１〜５０−ｎと、補正部６０と、処理部８０とを含む。
正弦波生成部１０は、クロック信号ＣＫに同期した正弦波のアナログ信号Ｗを生成する回路である。正弦波生成部１０は、例えば図２に示すように、正弦波信号生成部１０１と、デジタル−アナログ変換器（ＤＡ変換器）１０２と、ローパスフィルタ１０３と、アンプ１０４を含む。正弦波信号生成部１０１は、クロック信号ＣＫに同期した所定の周期で正弦波のデジタル信号（正弦波の数値データ）を生成し、ＤＡ変換器１０２に入力する。ＤＡ変換器１０２は、所定の周期で入力される正弦波の信号値に応じたアナログ信号を出力する。ローパスフィルタ１０３は、ＤＡ変換器１０２から出力されるアナログ信号に含まれる不要な高域成分を除去し、所定の周波数の正弦波を出力する。アンプ１０４はバッファアンプであり、ローパスフィルタ１０３から出力される正弦波をアナログ信号Ｗとしてセンサ部２０や参照信号生成部３０に入力する。
センサ部２０−ｉ（ｉは、１からｎまでの任意の整数を示す。）は、入力される正弦波のアナログ信号Ｗに応じて、検出対象の物理量に応じた振幅を持ち、かつ、アナログ信号Ｗと同じ周波数（以下、「検出周波数」と記す。）を持った検出信号Ｓｉ（以下、区別せずに「検出信号Ｓ」と記す場合がある。）を生成する。本実施形態において、センサ部２０が検出する物理量は任意であるが、ここでは一例として、静電容量を検出するものとする。図２の上段は、静電容量を検出するセンサ部２０の構成の一例を示す。
図２に示すセンサ部２０は、静電容量検出回路２０１と、電極２０２を含む。電極２０２は、指などの物体１の近接に伴って静電容量が変化する検出用キャパシタＣｓを形成する。図２の例では、交流的に接地とみなせる物体１と電極２０２との間に検出用キャパシタＣｓが形成される。
静電容量検出回路２０１は、アナログ信号Ｗに応じた正弦波電圧が電極２０２に印加されるように静電容量検出回路２０１を駆動し、この正弦波電圧に応じて検出用キャパシタＣｓに流れる正弦波の電流に応じた成分を含む検出信号Ｓを生成する。図２の例において、静電容量検出回路２０１は、演算増幅器ＯＰ１と、キャパシタＣｆ１と、抵抗Ｒｆ１と、ローパスフィルタ２１１とを含む。演算増幅器ＯＰ１の反転入力は電極２０２に接続され、演算増幅器ＯＰ１の反転入力と出力との間にキャパシタＣｆ１及び抵抗Ｒｆ１が並列接続され、演算増幅器ＯＰ１の非反転入力にアナログ信号Ｗが入力される。検出用キャパシタＣｓには、アナログ信号Ｗとほぼ同じ正弦波の電圧が発生し、検出用キャパシタＣｓに流れる電流とほぼ同じ電流がキャパシタＣｆ１及び抵抗Ｒｆ１の並列回路に流れる。演算増幅器ＯＰ１の出力電圧Ｖｏ１は、検出用キャパシタＣｓに流れる電流によってキャパシタＣｆ１及び抵抗Ｒｆ１の並列回路に生じる電圧とアナログ信号Ｗの電圧との和にほぼ等しくなる。
ローパスフィルタ２１１は、入力側に差動アンプを備えており、演算増幅器ＯＰ１の出力電圧Ｖｏ１とアナログ信号Ｗとの差を差動アンプで増幅するとともに、後段のＡＤ変換におけるエイリアシングが防止されるように高域の周波数成分を減衰させる。ローパスフィルタ２１１から出力される検出信号Ｓは、検出用キャパシタＣｓの静電容量に応じた振幅を持ち、アナログ信号Ｗと同じ検出周波数を持ったほぼ正弦波の信号である。
参照信号生成部３０は、入力されるアナログ信号Ｗに応じて、アナログ信号Ｗと同じ検出周波数を持った参照信号Ｒを生成する。アナログ信号Ｗに対する検出信号Ｓの位相と、アナログ信号Ｗに対する参照信号Ｒの位相との間には相関性があり、例えば、アナログ信号Ｗの位相の変化に対する検出信号Ｓと参照信号Ｒの位相の変化はほぼ同じである。
参照信号生成部３０は、例えば図２の中段において示すように、静電容量検出回路３０１と内蔵キャパシタＣｒを含む。静電容量検出回路３０１の回路構成は、センサ部２０の静電容量検出回路２０１とほぼ同じである。静電容量検出回路３０１に含まれる演算増幅器ＯＰ２、キャパシタＣｆ２、抵抗Ｒｆ２及びローパスフィルタ３１１は、静電容量検出回路２０１に含まれる演算増幅器ＯＰ１、キャパシタＣｆ１、抵抗Ｒｆ１及びローパスフィルタ２１１にそれぞれ対応する。内蔵キャパシタＣｒは、電極２０２と物体１との間に形成される検出用キャパシタＣｓの代わりに設けられたものであり、所定の静電容量を持つ。内蔵キャパシタＣｒは、演算増幅器ＯＰ２の反転入力端子とグランドとの間に接続される。静電容量検出回路３０１は、内蔵キャパシタＣｒの一定の静電容量を検出し、この静電容量に応じたほぼ一定の振幅を持つ参照信号Ｒを生成する。
クロック生成器５のクロック信号ＣＫに変動（ジッター）を生じる場合、図２に示す正弦波生成部１０の正弦波信号生成部１０１においてクロック信号ＣＫに同期する正弦波の生成のタイミングが変動するため、アナログ信号Ｗの位相もこれに応じて変動する。アナログ信号Ｗの位相が変動すると、これに応じてセンサ部２０の検出信号Ｓの位相や参照信号生成部３０の参照信号Ｒの位相も変動する。図２に示すようセンサ部２０と参照信号生成部３０がほぼ同じ構成を有する場合、クロック信号ＣＫの位相の変動に伴う検出信号Ｓの位相の変動と参照信号Ｒの位相の変動とは概ね等しくなる。
第１ＡＤ変換部４１−ｉは、クロック信号ＣＫに同期して、センサ部２０−ｉから入力した検出信号Ｓｉをデジタル信号に変換し、検出信号ＳＤｉ（以下、区別せずに「検出信号ＳＤ」と記す場合がある。）として出力する。また、第２ＡＤ変換部４２は、クロック信号ＣＫに同期して、参照信号生成部３０の参照信号Ｒをデジタル信号に変換し、参照信号ＲＤとして出力する。第１ＡＤ変換部４１と第２ＡＤ変換部４２は、例えば同じ方式のＡＤ変換回路（デルタシグマ型ＡＤ変換回路など）を含む。
復調部５０−ｉは、アナログ信号Ｗと同じ検出周波数を持ち、かつ、互いの位相が４分の１周期ずれた２つの正弦波の同期信号（第１同期信号Ｕ１及び第２同期信号Ｕ２）と、デジタル信号に変換された検出信号ＳＤｉとをそれぞれ乗算し、この乗算の結果からそれぞれ高調波成分（検出周波数に対して整数倍の周波数の成分）を除去した２つの復調信号（第１復調信号Ａｉ、第２復調信号Ｂｉ）を生成する。以下の説明では、第１復調信号Ａｉを区別せずに「第１復調信号Ａ」と記し、第２復調信号Ｂｉを区別せずに「第２復調信号Ｂ」と記す場合がある。
復調部５０は、例えば図１に示すように、第１復調部５０１及び第２復調部５０２を含む。第１復調部５０１は、第１同期信号生成部７１（図３）において生成される正弦波の第１同期信号Ｕ１と検出信号ＳＤとを乗算し、この乗算の結果から高調波成分を除去した第１復調信号Ａを生成する。図３の例において、第１復調部５０１は、検出信号ＳＤと第１同期信号Ｕ１を乗算する乗算部５１１と、乗算部５１１の乗算結果の高調波成分を除去するローパスフィルタ５１２とを含む。
第２復調部５０２は、第２同期信号生成部７２（図３）において生成される正弦波の第２同期信号Ｕ２と検出信号ＳＤとを乗算し、この乗算の結果から高調波成分を除去した第２復調信号Ｂを生成する。図３の例において、第２復調部５０２は、検出信号ＳＤと第２同期信号Ｕ２を乗算する乗算部５２１と、乗算部５２１の乗算結果の高調波成分を除去するローパスフィルタ５２２とを含む。
デジタル回路６は、図３にされている、第１同期信号Ｕ１を生成する第１同期信号生成部７１と、第２同期信号Ｕ２を生成する第２同期信号生成部７２とを含む。第１同期信号Ｕ１及び第２同期信号Ｕ２は、正弦波のデジタル信号（正弦波の数値データ）である。第１同期信号生成部７１及び第２同期信号生成部７２は、クロック信号ＣＫに同期した所定の周期で、互いに位相が４分の１周期ずれた第１同期信号Ｕ１及び第２同期信号Ｕ２を生成する。
ここでは一例として、第１同期信号Ｕ１の位相と参照信号Ｒの位相とが、微小な位相の誤差や変動を無視した場合に概ね近似しているものとする。また、第１同期信号Ｕ１をＳＩＮ波とし、第２同期信号Ｕ２を第１同期信号Ｕ１に対して位相が４分の１周期だけ進んだＣＯＳ波とする。ただし、参照信号Ｒに対する第１同期信号Ｕ１及び第２同期信号Ｕ２の位相の関係や、第１同期信号Ｕ１と第２同期信号Ｕ２との位相の関係はこの例に限定されるものではない。
２つの正弦波の同期信号（Ｕ１、Ｕ２）は位相が４分の１周期ずれた直交関係にあるため（ＳＩＮ波、ＣＯＳ波）、検出信号ＳＤと２つの同期信号（Ｕ１、Ｕ２）とをそれぞれ乗算して高調波成分を除去した２つの復調信号（Ａ、Ｂ）は、同期信号（Ｕ１、Ｕ２）に対する検出信号ＳＤの相対的な位相を表す。例えば、ＳＩＮ波である第１同期信号Ｕ１を検出信号ＳＤに乗じて高調波成分を除去した第１復調信号Ａを実部とし、ＣＯＳ波である第２同期信号Ｕ２を検出信号ＳＤに乗じて高調波成分を除去した第２復調信号Ｂを虚部とする複素数（以下、「検出用複素数Ｑｓ」と記す。）の位相は、同期信号（Ｕ１、Ｕ２）に対する検出信号ＳＤの相対的な位相を表す。
図４は、乗算部５１１及びローパスフィルタ５１２の構成の一例を示す図である。図４の例において、ローパスフィルタ５１２は５タップのＦＩＲ型フィルタであり、縦続接続された４つの遅延段（レジスタ）５５１〜５５４と、５つの乗算部５２５〜５２９と、加算部５４０とを含む。４つの遅延段５５１〜５５４における初段（遅延段５５１）には、乗算部５１１から出力される検出信号ＳＤと第１同期信号Ｕ１との積（ＳＤ×Ｕ１）が入力される。この積は、クロック信号ＣＫに同期したタイミングで順次に後段へシフトされる。初段（遅延段５５１）に入力される積は、乗算部５２５において係数ｈ０を乗算される。４つの遅延段に保持される４つの積は、乗算部５２６〜５２９においてそれぞれ係数ｈ１〜ｈ４を乗算される。５つの係数ｈ０〜ｈ４は、ローパスフィルタ特性を規定する所定の伝達関数（例えばＳｉｎｃ関数）のインパルス応答に相当する値を持つ。加算部５４０は、５つの乗算部５２５〜５２９の積を加算し、第１復調信号Ａとして出力する。
なお、検出信号ＳＤと第１同期信号Ｕ１との乗算は、図４に示すようにローパスフィルタ５１２の前段で行われてもよいし、例えば図５に示すように、ローパスフィルタ５１２での係数ｈ０〜ｈ４の乗算と一緒に行ってもよい。図５の例において、ローパスフィルタ５１２の遅延段５５１〜５５４における初段（遅延段５５１）には、検出信号ＳＤがそのまま入力される。その代わりに、５つの係数ｈ０〜ｈ４には、乗算部５１１Ａの５つの乗算部５３０〜５３４によって、それぞれ第１同期信号Ｕ１が乗算される。そして、ローパスフィルタ５１２の乗算部５２５〜５２９には、係数ｈ０〜ｈ４の代わりに、係数ｈ０〜ｈ４と第１同期信号Ｕ１との積がそれぞれ入力され、検出信号ＳＤに乗ぜられる。
補正部６０は、クロック信号ＣＫの位相の変動に起因した復調信号（Ａ、Ｂ）の変動が抑制されるように、デジタル信号に変換された参照信号ＲＤに基づいて、復調信号（Ａ、Ｂ）を補正する。
まず補正部６０は、同期信号（Ｕ１、Ｕ２）に対する参照信号ＲＤの相対的な位相の変化に基づいて、同期信号（Ｕ１、Ｕ２）に対する検出信号ＳＤの相対的な位相の変化を算出する。例えば、補正部６０は、参照信号ＲＤと２つの同期信号（Ｕ１、Ｕ２）とをそれぞれ乗算して高調波成分を除去した２つの参照復調信号（Ｃ，Ｄ）を生成し、この２つの参照復調信号（Ｃ，Ｄ）が表す位相の変化を、検出信号ＳＤの相対的な位相の変化とみなす。具体的には、補正部６０は、ＳＩＮ波である第１同期信号Ｕ１を参照信号ＲＤに乗じて高調波成分を除去した第１参照復調信号Ｃを実部とし、ＣＯＳ波である第２同期信号Ｕ２を参照信号ＲＤに乗じて高調波成分を除去した第２参照復調信号Ｄを虚部とする複素数（以下、「参照用複素数Ｑｒ」と記す。）の位相の変化を算出する。
補正部６０は、２つの復調信号（Ａ、Ｂ）が表す検出信号ＳＤの相対的な位相（検出用複素数Ｑｓの位相）が、上述のようにして算出した位相の変化が相殺される位相へ近づくように、２つの復調信号（Ａ、Ｂ）の少なくとも一方を補正する。例えば補正部６０は、２つの復調信号（Ａ、Ｂ）のうち、検出信号ＳＤ及び参照信号ＲＤに位相が近似している第１復調信号Ａのみを補正する。これにより、クロック信号ＣＫの位相の変動に伴って同期信号（Ｕ１、Ｕ２）と検出信号ＳＤとの相対的な位相が変動しても、この位相の変動が相殺されるように復調信号（Ａ、Ｂ）が補正されるため、クロック信号ＳＫの位相の変動に起因した復調信号（Ａ、Ｂ）の変動が抑制される。
補正部６０は、例えば図１に示すように、第１参照復調部６０１と、第２参照復調部６０２と、位相変化算出部６０３と、位相補正部６０４とを含む。
第１参照復調部６０１は、第１同期信号Ｕ１と参照信号ＲＤとを乗算し、この乗算の結果から高調波成分を除去した第１参照復調信号Ｃを生成する。図６の例において、第１参照復調部６０１は、参照信号ＲＤと第１同期信号Ｕ１を乗算する乗算部６１１と、乗算部６１１の乗算結果の高調波成分を除去するローパスフィルタ６１２とを含む。
第２参照復調部６０２は、第２同期信号Ｕ２と参照信号ＲＤとを乗算し、この乗算の結果から高調波成分を除去した第２参照復調信号Ｄを生成する。図６の例において、第２参照復調部６０２は、参照信号ＲＤと第２同期信号Ｕ２を乗算する乗算部６２１と、乗算部６２１の乗算結果の高調波成分を除去するローパスフィルタ６２２とを含む。
位相変化算出部６０３は、第１復調信号Ａを実部とし、第２復調信号Ｂを虚部とする検出用複素数Ｑｓ（＝Ａ＋ｊＢ）の位相の変化を、第１参照復調信号Ｃを実部とし、第２参照復調信号Ｄを虚部とする参照用複素数Ｑｒ（＝Ｃ＋ｊＤ）の位相の変化に基づいて算出する。例えば、位相変化算出部６０３は、参照用複素数Ｑｒ（＝Ｃ＋ｊＤ）の位相の変化を算出し、これを検出用複素数Ｑｓ（＝Ａ＋ｊＢ）の位相の変化とみなす。なお、ｊは虚数単位を表す。
位相変化算出部６０３は、例えば検出動作の開始時などにおいて、参照用複素数Ｑｒの初期値Ｑｒ０を取得し、初期値Ｑｒ０の位相に対する参照用複素数Ｑｒの位相の変化に応じた位相を持つ補正用複素数Ｑｃを算出する。具体的には、位相変化算出部６０３は、初期値Ｑｒ０と位相が等しく絶対値が１の第１複素数Ｑ１を算出し、新たな参照用複素数Ｑｒが生成される度に、この生成された参照用複素数Ｑｒと位相が等しく絶対値が１の第２複素数Ｑ２を算出する。そして位相変化算出部６０３は、新たな第２複素数Ｑ２を算出する度に、第２複素数Ｑ２により第１複素数Ｑ１を除して得られる複素数を補正用複素数Ｑｃ（＝Ｑ１／Ｑ２）として算出する。
初期値Ｑｒ０の位相を「α」、参照用複素数Ｑｒの位相を「β」とした場合、第１複素数Ｑ１と第２複素数Ｑ２はそれぞれ次の式で表される。
Ｑ１＝ＣＯＳ（α）＋ｊ・ＳＩＮ（α） ・・・（１）
Ｑ２＝ＣＯＳ（β）＋ｊ・ＳＩＮ（β） ・・・（２）
初期値Ｑｒ０の実部を「ＣＡ」、虚部を「ＤＡ」とすると（Ｑｒ０＝ＣＡ＋ｊ・ＤＡ）、式（１）の実部「ＣＯＳ（α）」及び虚部「ＳＩＮ（α）」はそれぞれ次の式で表される。
ＣＯＳ（α）＝ＣＡ／｛√（ＣＡ２＋ＤＡ２）｝ ・・・（３）
ＳＩＮ（α）＝ＤＡ／｛√（ＣＡ２＋ＤＡ２）｝ ・・・（４）
式（２）の実部「ＣＯＳ（β）」及び虚部「ＳＩＮ（β）」はそれぞれ次の式で表される。
ＣＯＳ（β）＝Ｃ／｛√（Ｃ２＋Ｄ２）｝ ・・・（５）
ＳＩＮ（β）＝Ｄ／｛√（Ｃ２＋Ｄ２）｝ ・・・（６）
補正用複素数Ｑｃ（＝Ｑ１／Ｑ２）の実部を「第１補正用信号Ｅ」とし、虚部を「第２補正用信号Ｆ」とすると（Ｑｃ＝Ｅ−ｊ・Ｆ）、第１補正用信号Ｅ及び第２補正用信号Ｆはそれぞれ次の式で表される。
Ｅ＝ＣＯＳ（α−β）
＝ＳＩＮ（α）ＳＩＮ（β）＋ＣＯＳ（α）ＣＯＳ（β） ・・・（７）
Ｆ＝−ＳＩＮ（α−β）
＝−ＳＩＮ（α）ＣＯＳ（β）＋ＣＯＳ（α）ＳＩＮ（β） ・・・（８）
位相補正部６０４は、位相変化算出部６０３において算出された検出用複素数Ｑｓの位相の変化（β−α）が相殺されるように検出用複素数Ｑｓの位相を補正して得られる複素数の実部及び虚部の少なくとも一方に応じた信号を、補正された復調信号Ｍｃとして算出する。具体的には、位相補正部６０４は、検出用複素数Ｑｓと補正用複素数Ｑｃとの積（＝Ｑｓ・Ｑｃ）における実部及び虚部の少なくとも一方に応じた信号を、補正された復調信号Ｍｃとして算出する。
検出用複素数Ｑｓと補正用複素数Ｑｃとの積（＝Ｑｓ・Ｑｃ）は、検出用複素数Ｑｓの位相βに補正用複素数Ｑｃの位相（α−β）を加算した複素数である。この位相の加算を行うことによって、初期値の位相αから検出用複素数Ｑｓの位相βが変化した分（β−α）を、現在の検出用複素数Ｑｓの位相βから相殺することができる。ここでは、検出用複素数Ｑｓと補正用複素数Ｑｃとの積（＝Ｑｓ・Ｑｃ）の実部のみを算出し、検出用複素数Ｑｓの第１復調信号Ａの補正された復調信号Ｍｃとすると、復調信号Ｍｃは次の式で表される。
Ｍｃ＝Ｆ・Ｂ＋Ｅ・Ａ
＝−ＳＩＮ（α−β）・Ｂ＋ＣＯＳ（α−β）・Ａ ・・・（９）
図７は、位相変化算出部６０３及び位相補正部６０４の構成の一例を示す図である。図７の例において、位相変化算出部６０３は、乗算部６６１〜６６６と、加算部６７１及び６７２と、減算部６７４と、平方根演算部６２５と、割り算部６２６及び６２７と、レジスタ６３１〜６３８とを含む。また図７の例において、位相補正部６０４は、乗算部６６７及び６６８と、加算部６７３と、マルチプレクサ６４１及び６４２とを含む。
第１参照復調信号Ｃは、乗算部６６１において２乗されるとともに、レジスタ６３１に保持される。第２参照復調信号Ｄは、乗算部６６２において２乗されるとともに、レジスタ６３２に保持される。乗算部６６１で２乗された第１参照復調信号Ｃと乗算部６６２で２乗された第２参照復調信号Ｄとが、加算部６７１で加算され、その加算結果が平方根演算部６２５に入力されて、平方根が演算される。平方根の演算結果は、レジスタ６３３及び６３４にそれぞれ保持される。割り算部６２６では、レジスタ６３３に保持された平方根によって第１参照復調信号Ｃが割り算され、その割り算の結果であるＣＯＳ（α）又はＣＯＳ（β）がレジスタ６３５に保持される。また割り算部６２７では、レジスタ６３４に保持された平方根によって第２参照復調信号Ｄが割り算され、その割り算の結果であるＳＩＮ（α）又はＳＩＮ（β）がレジスタ６３６に保持される。
初期値Ｑｒ０を取得するタイミングにおいて制御信号ＤＳＴがアクティブ状態になると、レジスタ６３５に保持された初期値Ｑｒ０の実部であるＣＯＳ（α）がレジスタ６３７に取り込まれ、次に制御信号がアクティブ状態になるまでＣＯＳ（α）がレジスタ６３７に保持される。初期値Ｑｒ０を取得するタイミングにおいて制御信号ＤＳＴがアクティブ状態になると、レジスタ６３６に保持された初期値Ｑｒ０の虚部であるＳＩＮ（α）がレジスタ６３８に取り込まれ、次に制御信号がアクティブ状態になるまでＳＩＮ（α）がレジスタ６３８に保持される。
レジスタ６３５に保持されたＣＯＳ（β）とレジスタ６３７に保持されたＣＯＳ（α）との積が乗算部６６４で算出され、レジスタ６３６に保持されたＳＩＮ（β）とレジスタ６３８に保持されたＳＩＮ（α）との積が乗算部６６５で算出され、これらの積の和が加算部６７２で算出され、この加算結果が第１補正用信号Ｅ（式（７））として位相補正部６０４に出力される。また、レジスタ６３５に保持されたＣＯＳ（β）とレジスタ６３８に保持されたＳＩＮ（α）との積が乗算部６６６で算出され、レジスタ６３６に保持されたＳＩＮ（β）とレジスタ６３７に保持されたＣＯＳ（α）との積が乗算部６６３で算出され、乗算部６６３の積から乗算部６６６の積を減算部６７４において減算した結果が、第２補正用信号Ｆ（式（８））として位相補正部６０４に出力される。
位相補正部６０４では、マルチプレクサ６４１において、ｎ個の第１復調信号Ａ１〜Ａｎから順番に１つの第１復調信号Ａｉが選択されて乗算部６６７に入力されるとともに、ｎ個の第２復調信号Ｂ１〜Ｂｎから順番に１つの第２復調信号Ｂｉが選択されて乗算部６６８に入力される。選択された１つの第１復調信号Ａｉと第１補正用信号Ｅとの積が乗算部６６７で算出されるとともに、選択された１つの第２復調信号Ｂｉと第２補正用信号Ｆとの積が乗算部６６８で算出され、これらの積が加算部６７３において加算される。加算部６７３において加算された積の和は、補正された復調信号Ｍｃ（式（９））として、順番に処理部８０へ出力される。
処理部８０は、センサ装置の全体的な動作を制御する回路であり、例えばプログラムの命令コードに従って処理を行うＣＰＵや、特定の機能を実現するように構成された専用のロジック回路を含んで構成される。処理部８０の処理は、全てＣＰＵにおいてプログラムに基づいて実現してもよいし、その一部若しくは全部をロジック回路で実現してもよい。
処理部８０は、ｎ個の復調部５０において復調され、位相補正部６０４においてそれぞれ補正されたｎ個の補正された復調信号Ｍｃを位相補正部６０４から順番に入力し、ｎ個のセンサ部２０の検出結果として処理する。例えば処理部８０は、ｎ個のセンサ部２０の検出結果に基づいて、物体１（ユーザの指など）が接触した位置の算出や、接触した物体１の個数、物体１の接触状態の判定などを行う。処理部８０は、例えば図示しない上位のホストコントローラなどと通信を行い、センサ部２０の検出結果に関する情報を通知する処理などを行う。
上述したセンサ装置では、クロック信号ＣＫの位相の変動（ジッター）が生じた場合に、センサ部２０で生成される検出信号Ｓの位相がクロック信号ＣＫに対して相対的に変動し、デジタル信号に変換された検出信号ＳＤの位相もクロック信号ＣＫに対して相対的に変動する。一方、クロック信号ＣＫに同期した第１同期信号Ｕ１及び第２同期信号Ｕ２の位相は、基本的に、クロック信号ＣＫに対して位相が相対的に変動しない。従って、クロック信号ＣＫの位相が変動すると、検出信号Ｓと第１同期信号Ｕ１及び第２同期信号Ｕ２との相対的な位相が変動し、検出信号Ｓと第１同期信号Ｕ１及び第２同期信号Ｕ２との乗算結果からそれぞれ高調波成分を除去した信号である第１復調信号Ａ及び第２復調信号Ｂも変動してしまう。
そこで、上述したセンサ装置では、クロック信号ＣＫに同期するデジタル信号に変換された参照信号ＲＤに基づいて、復調信号（Ａ，Ｂ）の補正が行われる。まず、アナログ信号Ｗに対する検出信号Ｓの位相と、アナログ信号Ｗに対する参照信号Ｒの位相とが相関性を有していることから、第１同期信号Ｕ１及び第２同期信号Ｕ２に対する参照信号ＲＤの相対的な位相の変化が算出される。そして、この算出された位相の変化から、第１同期信号Ｕ１及び第２同期信号Ｕ２に対する検出信号ＳＤの相対的な位相の変化が推定される（例えば、算出された参照信号ＲＤの位相の変化が検出信号ＳＤの位相の変化に等しいと推定される）。
ここで、クロック信号ＣＫに同期したデジタル信号である検出信号ＳＤは、アナログ信号Ｗと同じ検出周波数を持ち、かつ、互いの位相が４分の１周期ずれた正弦波の第１同期信号Ｕ１及び第２同期信号Ｕ２とそれぞれ乗算され、その乗算結果からそれぞれ高調波成分を除去した２つの復調信号が生成される。第１同期信号Ｕ１及び第２同期信号Ｕ２は直交関係にあるため、第１復調信号Ａ及び第２復調信号Ｂは、第１同期信号Ｕ１及び第２同期信号Ｕ２に対する検出信号ＳＤの相対的な位相を表すようになっている。具体的には、第１復調信号Ａ及び第２復調信号Ｂを実部及び虚部とする検出用複素数Ｑｓの位相が、検出信号ＳＤの位相を表す。
そして、第１復調信号Ａ及び第２復調信号Ｂが表す第１同期信号Ｕ１及び第２同期信号Ｕ２に対する検出信号ＳＤの相対的な位相が、この算出された位相の変化の分だけ相殺された位相へ近づくように、復調信号（Ａ，Ｂ）の補正が行われる。これにより、クロック信号ＣＫの位相の変動に伴って第１同期信号Ｕ１及び第２同期信号Ｕ２と検出信号ＳＤとの相対的な位相が変動しても、この位相の変動が相殺されるように復調信号（Ａ，Ｂ）が補正されるため、クロック信号ＣＫの位相の変動に起因した復調信号（Ａ，Ｂ）の変動を効果的に抑制できる。
＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。
図８は、第２の実施形態に係るセンサ装置の構成の一例を示す図である。図８に示すセンサ装置は、クロック生成器５と、正弦波生成部１０と、ｎ個のセンサ部２０−１〜２０−ｎと、参照信号生成部３０と、ｎ個のＡＤ変換部４３−１〜４３−ｎ（以下、区別せずに「ＡＤ変換部４３」と記す場合がある。）と、ｎ個の復調部５１−１〜５１−ｎ（以下、区別せずに「復調部５０」と記す場合がある。）と、補正部６１と、処理部８０とを有する。ここで、先に説明した図１に示すセンサ装置と概ね同一の構成要素については、同一の参照符号を付しており、詳細な説明は割愛する。
図８に示すセンサ装置において、ｎ個のＡＤ変換部４３とｎ個の復調部５１と処理部８０は、共通の補正クロック信号ＣＫｄに同期して動作するデジタル回路７に含まれる。補正クロック信号ＣＫｄは、クロック信号ＣＫに対する位相が補正部６１によって補正された信号である。
ＡＤ変換部４３は、補正クロック信号ＣＫｄに同期して、センサ部２０−ｉから入力した検出信号Ｓｉをデジタル信号に変換し、検出信号ＳＤｉとして出力する。ｎ個のＡＤ変換部４３は、例えば同じ方式のＡＤ変換回路（デルタシグマ型ＡＤ変換回路など）を含む。
復調部５１−ｉは、アナログ信号Ｗと同じ検出周波数を持ち、補正クロック信号ＣＫｄに同期した正弦波の同期信号Ｕと、デジタル信号に変換された検出信号ＳＤｉとをそれぞれ乗算し、この乗算の結果から高調波成分を除去した復調信号Ｍｉ（以下、区別せずに「復調信号Ｍ」と記す場合がある。）を生成する。
復調部５１は、例えば図９に示すように、同期信号生成部７３において生成された同期信号Ｕと検出信号ＳＤとを乗算する乗算部５３５と、乗算部５３５の乗算結果の高調波成分を除去するローパスフィルタ５４１とを含む。
デジタル回路７は、図９に示した、同期信号Ｕを生成する同期信号生成部７３を含む。同期信号Ｕは、正弦波のデジタル信号（正弦波の数値データ）である。同期信号生成部７３は、補正クロック信号ＣＫｄに同期した所定の周期で同期信号Ｕを生成する。
補正部６１は、クロック信号ＣＫの位相の変動に起因した復調信号Ｍの変動が抑制されるように、クロック信号ＣＫに対する補正クロック信号ＣＫｄの位相を補正する。補正部６１は、補正クロック信号ＣＫｄを基準とした参照信号Ｒの相対的な位相の変化を検出し、この検出結果に応じて、参照信号Ｒの相対的な位相が一定に保たれるように、クロック信号ＣＫに対する補正クロック信号ＣＫｄの位相を補正する。
例えば補正部６１は、図８に示すように、入力される制御信号ＣＮＴに応じてクロック信号ＣＫに対する補正クロック信号ＣＫｄの遅延を制御する遅延制御部６５１と、補正クロック信号Ｃｋｄを分周し、クロック信号ＣＫｘとして出力する分周部６５２と、参照信号Ｒの位相を検出できるように参照信号Ｒの波形を矩形波状のパルスＲｘに整形する波形整形部６５３と、参照信号Ｒから波形整形されたパルスＲｘとクロック信号Ｃｋｘとの位相を比較する位相比較部６５４と、位相比較部６５４の位相比較結果に応じた制御信号ＣＮＴを遅延制御部６５１に帰還する帰還部６５５とを含む。
上述した構成を有するセンサ装置では、正弦波生成部１０において、クロック信号ＣＫに同期した正弦波のアナログ信号Ｗが生成される。センサ部２０では、このアナログ信号Ｗに応じて、検出対象の物理量に応じた振幅を持ち、かつ、アナログ信号Ｗと同じ検出周波数を持った検出信号Ｓが生成される。また、参照信号生成部３０では、このアナログ信号Ｗに応じて、検出周波数を持った参照信号Ｒが生成される。アナログ信号Ｗに対する検出信号の位相と、アナログ信号Ｗに対する参照信号Ｒの位相とは相関性を有している。検出信号Ｓは、クロック信号ＣＫに対する位相が補正された補正クロック信号Ｃｋｄに同期したデジタル信号に変換される。補正クロック信号Ｃｋｄに同期したデジタル信号である検出信号ＳＤは、検出周波数を持つ正弦波の同期信号とそれぞれ乗算され、その乗算結果から高調波成分を除去した復調信号Ｍが生成される。
クロック信号ＣＫの位相が変動すると、クロック信号ＣＫに同期したアナログ信号Ｗの位相が変動し、センサ部２０において生成される検出信号Ｓの位相や、参照信号生成部３０において生成される参照信号Ｒの位相も変動する。検出信号Ｓや参照信号Ｒの位相の変動は、クロック信号ＣＫに同期したアナログ信号Ｗの位相の変動により生じるが、正弦波生成部１０やセンサ部２０、参照信号生成部３０には位相の周波数特性を持つアナログ回路（ローパスフィルタ１０３，２１１，３１１など）が含まれていることから、アナログ回路を介して出力される検出信号Ｓや参照信号Ｒの位相の変動と、クロック信号ＣＫの位相の変動との間にはずれが生じる。すなわち、クロック信号ＣＫの位相が変動すると、検出信号Ｓや参照信号Ｒの位相がクロック信号ＣＫに対して相対的に変動する。仮に、クロック信号ＣＫに対する補正クロック信号ＣＫｄの位相が固定されているものとすると、クロック信号ＣＫの位相が変動した場合に、補正クロック信号ＣＫｄに同期した正弦波の同期信号Ｕの位相はクロック信号に対して相対的に変動しない一方、検出信号Ｓの位相はクロック信号ＣＫに対して相対的に変動し、デジタル信号に変換された検出信号ＳＤの位相もクロック信号ＣＫに対して相対的に変動する。従って、クロック信号ＣＫの位相が変動すると、検出信号ＳＤと同期信号Ｕとの相対的な位相が変動し、検出信号ＳＤと同期信号Ｕとの乗算結果から高調波成分を除去した信号である復調信号Ｍが変動する。
そこで、このセンサ装置では、クロック信号ＣＫに対する補正クロック信号ＣＫｄの位相が補正される。すなわち、補正部６１では、補正クロック信号ＣＫｄを基準とした参照信号Ｒの相対的な位相の変化が検出され、この検出結果に応じて、補正クロック信号ＣＫｄを基準とした参照信号Ｒの相対的な位相が一定に保たれるように、クロック信号ＣＫに対する補正クロック信号ＣＫｄの位相が補正される。アナログ信号Ｗに対する検出信号Ｓの位相と、アナログ信号Ｗに対する参照信号Ｒの位相とが相関性を有しているため、補正クロック信号Ｃｋｄを基準とした参照信号Ｒの相対的な位相が一定に保たれると、補正クロック信号Ｃｋｄを基準とした検出信号Ｓの相対的な位相も概ね一定に保たれる。これにより、補正クロック信号Ｃｋｄに同期した同期信号Ｕと検出信号ＳＤとの相対的な位相は、クロック信号ＣＫの位相が変動しても概ね一定に保たれる。同期信号Ｕと検出信号ＳＤとの相対的な位相の変動が抑制されることにより、検出信号ＳＤと同期信号Ｕとの乗算結果から得られる復調信号Ｍの変動も抑制できる。従って、クロック信号ＣＫの位相の変動に起因した復調信号Ｍの変動を効果的に抑制できる。
本発明は上述した実施形態には限定されない。すなわち、当業者は、本発明の技術的範囲またはその均等の範囲内において、上述した実施形態の構成要素に関し、様々な変更、コンビネーション、サブコンビネーション、並びに代替を行ってもよい。
本願は、日本特許庁に２０１８年１月２５日に出願された特願２０１８−１０５３１号の優先権を主張するものであり、その全内容を参照によりここに援用する。
１…物体、５…クロック生成器、６…デジタル回路、７…デジタル回路、１０…正弦波生成部、１０１…正弦波信号生成部、１０２…ＤＡ変換器、１０３…ローパスフィルタ、１０４…アンプ、２０…センサ部、２０１…静電容量検出回路、２０２…電極、２１１…ローパスフィルタ、３０…参照信号生成部、３０１…静電容量検出回路、３１１…ローパスフィルタ、４１…第１ＡＤ変換部、４２…第２ＡＤ変換部、４３…ＡＤ変換部、５０…復調部、５０１…第１復調部、５０２…第２復調部、５１…復調部、５３５…乗算部、６０…補正部、６０１…第１参照復調部、６１１…乗算部、６１２…ローパスフィルタ、６２１…乗算部、６２２…ローパスフィルタ、６０２…第２参照復調部、６０３…位相変化算出部、６０４…位相補正部、６１…補正部、６５１…遅延制御部、６５２…分周部、６５３…波形整形部、６５４…位相比較部、６５５…帰還部、７１…第１同期信号生成部、７２…第２同期信号生成部、７３…同期信号生成部、８０…処理部、Ｃｓ…検出用キャパシタ、Ｃｒ…内蔵キャパシタ、ＣＫ…クロック信号、ＣＫｄ…補正クロック信号、Ｓ，ＳＤ…検出信号、Ｒ，ＲＤ…参照信号、Ｗ…アナログ信号、Ｕ…同期信号、Ｕ１…第１同期信号、Ｕ２…第２同期信号、Ａ…第１復調信号、Ｂ…第２復調信号、Ｃ…第１参照復調信号、Ｄ…第２参照復調信号、Ｅ…第１補正用信号、Ｆ…第２補正用信号

Claims (8)

  1. 入力される正弦波のアナログ信号に応じて、検出対象の物理量に応じた振幅を持ち、かつ、前記アナログ信号と同じ検出周波数を持った検出信号を生成するセンサ部と、
    入力される前記アナログ信号に応じて、前記検出周波数を持った参照信号を生成する参照信号生成部と、
    クロック信号に同期して、前記検出信号をデジタル信号に変換する第１アナログ−デジタル変換部と、
    前記クロック信号に同期して、前記参照信号をデジタル信号に変換する第２アナログ−デジタル変換部と、
    前記検出周波数を持ち、かつ、互いの位相が４分の１周期ずれた２つの正弦波の同期信号と、デジタル信号に変換された前記検出信号とをそれぞれ乗算し、当該乗算の結果からそれぞれ高調波成分を除去した２つの復調信号を生成する復調部と、
    前記クロック信号の位相の変動に起因した前記復調信号の変動が抑制されるように、デジタル信号に変換された前記参照信号に基づいて前記復調信号を補正する補正部とを有し、
    前記アナログ信号に対する前記検出信号の位相と、前記アナログ信号に対する前記参照信号の位相とが相関性を有しており、
    前記補正部は、
    前記同期信号に対する前記参照信号の相対的な位相の変化に基づいて、前記同期信号に対する前記検出信号の相対的な位相の変化を算出し、
    前記２つの復調信号が表す前記検出信号の前記相対的な位相が、前記算出した位相の変化が相殺される位相へ近づくように、前記２つの復調信号の少なくとも一方を補正する、
    センサ装置。
  2. 前記２つの同期信号は、第１同期信号及び第２同期信号を含み、
    前記２つの復調信号は、第１復調信号及び第２復調信号を含み、
    前記復調部は、
    前記第１同期信号と前記検出信号とを乗算し、当該乗算の結果から高調波成分を除去した前記第１復調信号を生成する第１復調部と、
    前記第２同期信号と前記検出信号とを乗算し、当該乗算の結果から高調波成分を除去した前記第２復調信号を生成する第２復調部とを含み、
    前記補正部は、
    前記第１同期信号と前記参照信号とを乗算し、当該乗算の結果から高調波成分を除去した第１参照復調信号を生成する第１参照復調部と、
    前記第２同期信号と前記参照信号とを乗算し、当該乗算の結果から高調波成分を除去した第２参照復調信号を生成する第２参照復調部と、
    前記第１復調信号を実部とし、前記第２復調信号を虚部とする検出用複素数の位相の変化を、前記第１参照復調信号を実部とし、前記第２参照復調信号を虚部とする参照用複素数の位相の変化に基づいて算出する位相変化算出部と、
    前記位相変化算出部において算出された位相の変化が相殺されるように前記検出用複素数の位相を補正して得られる複素数の実部及び虚部の少なくとも一方に応じた信号を、補正された復調信号として算出する位相補正部とを含む、
    請求項１に記載のセンサ装置。
  3. 前記位相変化算出部は、前記参照用複素数の初期値の位相に対する前記参照用複素数の位相の変化に応じた位相を持つ補正用複素数を算出し、
    前記位相補正部は、前記検出用複素数と前記補正用複素数との積における実部及び虚部の少なくとも一方に応じた信号を、前記補正された復調信号として算出する、
    請求項２に記載のセンサ装置。
  4. 前記位相変化算出部は、
    前記初期値と位相が等しく絶対値が１の第１複素数を算出し、
    新たな前記参照用複素数が生成される度に、当該生成された参照用複素数と位相が等しく絶対値が１の第２複素数を算出し、
    新たな前記第２複素数を算出する度に、前記第２複素数により前記第１複素数を除して得られる複素数を前記補正用複素数として算出する、
    請求項３に記載のセンサ装置。
  5. クロック信号に同期した正弦波のアナログ信号を生成する正弦波生成部と、
    前記正弦波生成部において生成される前記アナログ信号に応じて、検出対象の物理量に応じた振幅を持ち、かつ、前記アナログ信号と同じ検出周波数を持った検出信号を生成するセンサ部と、
    前記アナログ信号に応じて、前記検出周波数を持った参照信号を生成する参照信号生成部と、
    前記クロック信号に対する位相が補正された補正クロック信号に同期して前記検出信号をデジタル信号に変換するアナログ−デジタル変換部と、
    前記検出周波数を持ち、前記補正クロック信号に同期した正弦波の同期信号と、デジタル信号に変換された前記検出信号とを乗算し、当該乗算の結果から高調波成分を除去した復調信号を生成する復調部と、
    前記クロック信号の位相の変動に起因した前記復調信号の変動が抑制されるように、前記クロック信号に対する前記補正クロック信号の位相を補正する補正部とを有し、
    前記アナログ信号に対する前記検出信号の位相と、前記アナログ信号に対する前記参照信号の位相とが相関性を有しており、
    前記補正部は、前記補正クロック信号を基準とした前記参照信号の相対的な位相の変化を検出した検出結果に応じて、前記参照信号の前記相対的な位相が一定に保たれるように、前記クロック信号に対する前記補正クロック信号の位相を補正する、
    センサ装置。
  6. 前記補正部は、
    入力される制御信号に応じて前記クロック信号に対する前記補正クロック信号の遅延を制御する遅延制御部と、
    前記補正クロック信号又は前記補正クロック信号を分周した信号と前記参照信号との位相を比較する位相比較部と、
    前記位相比較部の比較結果に応じた前記制御信号を前記遅延制御部に帰還する帰還部とを含む、
    請求項５に記載のセンサ装置。
  7. 前記センサ部は、
    物体の近接に伴って静電容量が変化する検出用キャパシタを形成する電極と、
    前記アナログ信号に応じた正弦波電圧を前記電極に印加し、前記正弦波電圧に応じて前記検出用キャパシタに流れる正弦波の電流に応じた成分を含む前記検出信号を生成する静電容量検出回路とを含む、
    請求項１〜６のいずれか一項に記載のセンサ装置。
  8. 前記参照信号生成部は、前記検出用キャパシタの代わりに所定の静電容量を持つ内蔵キャパシタが設けられた前記センサ部と同等の構成を有しており、前記静電容量検出回路において前記検出信号の代わりに前記参照信号を生成する、
    請求項７に記載のセンサ装置。
JP2019567897A 2018-01-25 2018-12-10 センサ装置 Active JP6923680B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018010531 2018-01-25
JP2018010531 2018-01-25
PCT/JP2018/045263 WO2019146281A1 (ja) 2018-01-25 2018-12-10 センサ装置

Publications (2)

Publication Number Publication Date
JPWO2019146281A1 JPWO2019146281A1 (ja) 2020-12-03
JP6923680B2 true JP6923680B2 (ja) 2021-08-25

Family

ID=67395305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019567897A Active JP6923680B2 (ja) 2018-01-25 2018-12-10 センサ装置

Country Status (3)

Country Link
US (1) US11372036B2 (ja)
JP (1) JP6923680B2 (ja)
WO (1) WO2019146281A1 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4811071B1 (ja) * 1969-05-20 1973-04-10
JPS5555414Y2 (ja) * 1976-11-17 1980-12-22
JPS59187272A (ja) * 1983-04-07 1984-10-24 Nippon Columbia Co Ltd 電気定数測定装置
JP2554511B2 (ja) * 1987-11-30 1996-11-13 日本ヒューレット・パッカード株式会社 ベクトル電流計
JP2954449B2 (ja) * 1993-04-21 1999-09-27 ローム株式会社 容量測定回路及びそれを備えたｌｃｒメ−タ
JP4116451B2 (ja) * 2003-01-10 2008-07-09 日本特殊陶業株式会社 静電容量測定装置及び正弦波振幅検出装置
JP2005189184A (ja) * 2003-12-26 2005-07-14 Hioki Ee Corp インピーダンス測定用自動平衡回路
JP2012220367A (ja) * 2011-04-11 2012-11-12 Hioki Ee Corp 抵抗測定装置および抵抗測定方法
EP2752739A4 (en) 2011-08-30 2015-06-03 Nlt Technologies Ltd ELECTRONIC DEVICE, ELECTROSTATIC CAPACITY SENSOR AND TOUCH SCREEN
WO2014057569A1 (ja) * 2012-10-12 2014-04-17 Ｎｌｔテクノロジー株式会社 電子機器、静電容量センサ及びタッチパネル
LU92592B1 (ja) * 2014-11-06 2016-05-09 Iee Sarl

Also Published As

Publication number Publication date
US20200348347A1 (en) 2020-11-05
WO2019146281A1 (ja) 2019-08-01
JPWO2019146281A1 (ja) 2020-12-03
US11372036B2 (en) 2022-06-28

Similar Documents

Publication Publication Date Title
JP4352562B2 (ja) 信号処理装置
EP2876407B1 (en) Capacitive sensing interface for proximity detection
TWI538408B (zh) 使用週期性重置積分之角度解調變裝置及其方法
JP4816346B2 (ja) 容量変化検出装置およびその方法
JP2013074323A (ja) 時間誤差推定装置、誤差補正装置およびａ／ｄ変換器
JP4451486B2 (ja) アナログ／デジタル変換装置およびデジタル／アナログ変換装置
US10331409B2 (en) Sine wave multiplication device and input device having the same
CN107579734B (zh) 信号处理方法、装置、存储介质和处理器
JP6923680B2 (ja) センサ装置
JP2010197317A (ja) 容量式センサおよび角速度センサ
JP6387469B2 (ja) 正弦波乗算装置とこれを有する入力装置
US20120001643A1 (en) Sensing phase sequence to suppress single tone noise
KR101354782B1 (ko) 자이로 센서 신호 탐지 장치 및 그 방법
JP3498908B2 (ja) 交流信号の振幅サンプリング方法及び振幅検出回路
JP2015094673A5 (ja) センサー用ｉｃ、センサーデバイス、電子機器及びセンサーデバイスの出力補正方法
EP3272083A1 (en) Recovering independent waveforms from input bitstream data
JP7202794B2 (ja) 半導体装置、容量センシングシステム及び方法
JP2015122701A (ja) 同期検波回路および抵抗測定装置
JP6419675B2 (ja) アナログ−デジタル変換器
JP5632398B2 (ja) インピーダンスをデジタル化する装置及び方法
JP6419674B2 (ja) 正弦波乗算装置とこれを有する入力装置
JP4814136B2 (ja) 信号処理方法および信号処理装置
TW201916590A (zh) 雜訊消除裝置
JP5348165B2 (ja) 同期検波方法及び装置
JP2004028719A (ja) 静電容量センサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210720

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210729

R150 Certificate of patent or registration of utility model

Ref document number: 6923680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150