JP7202794B2 - 半導体装置、容量センシングシステム及び方法 - Google Patents

Description

本開示は、半導体装置に関し、特に、容量センシング（capacitive sensing）を行うための半導体装置及び方法に関する。

容量センシングは、ユーザの指及びスタイラスのような物体の、タッチパネルのような入力デバイスへの接近又は接触を検出する近接検出（proximity sensing）のために用いられる。容量センシングにおいては、検出電極から得られる検出信号にノイズが含まれることがあり、容量センシングを行うシステムは、ノイズの発生に対応するように設計される。

特開２０１８－０７２９２８号公報 米国特許出願公開第２０１８／０１１３５３４号 明細書

一実施形態では、半導体装置が、駆動信号が供給されるセンサアレイの第１検出電極の静電容量に依存する第１検出信号に対し、前記駆動信号と同相の局所搬送波と、前記同相の局所搬送波と異相の局所搬送波とを用いて直交分解を行って複数の第１ミキサ出力を生成する第１ミキサ回路部と、処理回路部とを備えている。前記複数の第１ミキサ出力は、前記同相の局所搬送波と前記第１検出信号とから得られる第１同相ミキサ出力と、前記異相の局所搬送波と前記第１検出信号とから得られる第１異相ミキサ出力とを備えている。前記処理回路部は、前記第１同相ミキサ出力に基づいて前記センサアレイへの物体の近接検出を行い、前記第１異相ミキサ出力に基づいてノイズ検出を行う。

他の実施形態では、方法が、駆動信号が供給されるセンサアレイの第１検出電極の静電容量に依存する第１検出信号に対し、前記駆動信号と同相の局所搬送波と、前記同相の局所搬送波と異相の局所搬送波とを用いて直交分解を行って複数の第１ミキサ出力を生成することと、前記複数の第１ミキサ出力のうち、前記同相の局所搬送波と前記第１検出信号とから得られる第１同相ミキサ出力に基づいて前記センサアレイへの物体の近接検出を行うことと、前記複数の第１ミキサ出力のうち、前記異相の局所搬送波と前記第１検出信号とから得られる第１異相ミキサ出力に基づいてノイズ検出を行うこととを含む。

一実施形態における容量センシングシステムの構成を示している。 他の実施形態における容量センシングシステムの構成を示している。 図２の容量センシングシステムにおいて採用される回路構成の一例を示している。 更に他の実施形態における容量センシングシステムの構成を示している。 更に他の実施形態における容量センシングシステムの構成を示している。

以下、添付図面を参照しながら、本開示の実施形態を説明する。以下において、同一又は類似の構成要素は、同一又は対応する参照符号で示すことがある。また、同一の構成要素を互いに区別する場合、参照符号に添字を付すことがある。

図１に示す一実施形態では、容量センシングシステムが、センサアレイ１と半導体装置２とを備えている。当該容量センシングシステムは、半導体装置２を用いてセンサアレイ１について自己容量センシング（self-capacitive sensing）を行うように構成される。本実施形態では、センサアレイ１は、複数の検出電極３を備えており、検出電極３の自己容量に基づいて容量センシングが行われる。本実施形態では、センサアレイ１がＱ個の検出電極３_１～３_Ｑを備えており、検出電極３_１～３_Ｑは、それぞれ、ノードＮ_１～Ｎ_Ｑに接続されている。ここでＱは、２以上の整数である。

一実施形態では、センサアレイ１は、タッチパネルに集積化されてもよい。他の実施形態では、センサアレイ１は、表示パネルに集積化されてもよい。行列に配置された複数の共通電極を備える液晶表示パネルが用いられる場合、該複数の共通電極が、センサアレイ１の検出電極３として用いられてもよい。

半導体装置２は、アナログフロントエンド４と、デジタルフィルタ回路部５と、演算装置６とを備えている。

アナログフロントエンド４は、Ｑ個のドライバ／レシーバ１１_１～１１_Ｑと、Ｑ個のミキサ回路部１２_１～１２_Ｑと、Ｐ×Ｑ個のＡＤコンバータ１３_１＿１～１３_Ｑ＿Ｐとを備えている。ここで、Ｐは２以上の整数である。

ドライバ／レシーバ１１_１～１１_Ｑは、それぞれ、検出電極３_１～３_Ｑに駆動信号を供給し、更に、駆動信号が検出電極３_１～３_Ｑに供給されたときに検出電極３_１～３_Ｑに生成される充放電電流に対応する検出信号ｅ_１～ｅ_Ｑを出力する。検出電極３_１～３_Ｑの充放電電流は、検出電極３_１～３_Ｑの自己容量に依存しているから、検出信号ｅ_１～ｅ_Ｑは、検出電極３_１～３_Ｑの自己容量の情報を持っていることになる。一実施形態では、検出信号ｅ_１～ｅ_Ｑは、充放電電流に対応する電流レベルを有する電流信号として生成されてもよい。

検出電極３_１～３_Ｑに供給される駆動信号としては、周波数ｆ_ＲＥＦの周期信号が用いられる。このため、検出信号ｅ_１～ｅ_Ｑは、検出電極３_１～３_Ｑの自己容量の情報を、周波数ｆ_ＲＥＦを有する周期信号で変調した信号として得られることになる。様々な波形の信号が駆動信号として使用可能であり、駆動信号としては、例えば、正弦波、三角波及び矩形波が用いられ得る。

ミキサ回路部１２_１～１２_Ｑは、それぞれ、ドライバ／レシーバ１１_１～１１_Ｑに接続されており、ドライバ／レシーバ１１_１～１１_Ｑから受け取った検出信号ｅ_１～ｅ_Ｑに対して直交分解（quadrature decomposition）を行うように構成されている。各ミキサ回路部１２_ｉは、Ｐ個のミキサ１４_ｉ＿１～１４_ｉ＿Ｐを備えており、ミキサ１４_ｉ＿１～１４_ｉ＿Ｐには、駆動信号と同一の周波数ｆ_ＲＥＦを有する局所搬送波Ｍｉｘ１～ＭｉｘＰが供給されている。ミキサ１４_ｉ＿１～１４_ｉ＿Ｐは、それぞれ、互いに直交する局所搬送波Ｍｉｘ１～ＭｉｘＰを検出信号ｅ_ｉに乗じることで、Ｐ本のミキサ出力ｆ_ｉ，１～ｆ_ｉ，Ｐを生成する。ここで、ｉは１以上Ｑ以下の任意の整数である。ミキサ回路部１２_１～１２_Ｑの出力には、ミキサ出力ｆ_１，１～ｆ_Ｑ，Ｐに対して容量センシングのための信号処理を行う処理回路部が接続される。

ミキサ１４_ｉ＿１に供給される局所搬送波Ｍｉｘ１は、ドライバ／レシーバ１１_ｉが検出電極３_ｉに供給する駆動信号と同一の位相、より厳密には、駆動電流波形と同一の位相を有する同相(in-phase)信号であり、残りのミキサ１４_ｉ＿２～１４_ｉ＿Ｐに供給される局所搬送波Ｍｉｘ２～ＭｉｘＰは局所搬送波Ｍｉｘ１と異なる位相を有する異相(out-of-phase)信号である。したがって、ミキサ出力ｆ_ｉ，１は、有効な信号成分の情報を有しており、残りのミキサ出力ｆ_ｉ，２～ｆ_ｉ，Ｐは、ノイズ成分の情報を有している。

ドライバ／レシーバ１１_１～１１_Ｑから出力される検出信号ｅ_１～ｅ_Ｑが電流信号である場合、ミキサ１４_１＿１～１４_Ｑ＿Ｐのそれぞれは、受け取った検出信号を再生するカレントミラー回路（又はカレントコンベアー回路）を含んでいてもよい。このような構成は、各ドライバ／レシーバ１１_ｉが、複数のミキサ１４に信号レベルが小さい検出信号ｅ_ｉを安定に供給することを可能にする。

ＡＤコンバータ１３_１＿１～１３_Ｑ＿Ｐは、ミキサ１４_１＿１～１４_Ｑ＿Ｐから出力されるミキサ出力ｆ_１，１～ｆ_Ｑ，Ｐに対してアナログ－デジタル変換を行う。

デジタルフィルタ回路部５は、Ｐ×Ｑ個のデジタルフィルタ１５_１＿１～１５_Ｑ＿Ｐを備えている。デジタルフィルタ１５_１＿１～１５_Ｑ＿Ｐは、それぞれＡＤコンバータ１３_１＿１～１３_Ｑ＿Ｐから出力されるデジタルデータストリームに対して所望の周波数成分を取り出すデジタルフィルタリングを行い、デジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，Ｐ］を生成する。

演算装置６は、デジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，Ｐ］に対し、ユーザの指やスタイラスのような物体のセンサアレイ１への近接検出のための演算処理を行う。この演算処理は、例えば、物体がセンサアレイ１に接近又は接触した位置を検出するための演算処理を含んでいてもよい。一実施形態では、近接検出のための演算処理が、下記のようにして行われる。

各検出電極３_ｉについて得られる検出信号ｅ_ｉから得られるＰ本のデジタル出力信号ＤＯｕｔ［ｉ，１］～［ｉ，Ｐ］のうち、デジタル出力信号ＤＯｕｔ［ｉ，１］は、駆動信号と同相の局所搬送波Ｍｉｘ１を用いて得られたミキサ出力ｆ_ｉ，１に対してアナログ－デジタル変換及びデジタルフィルタリングを行うことで得られているので、近接検出において有効な信号成分の情報を有している。

残りのデジタル出力信号ＤＯｕｔ［ｉ，２］～ＤＯｕｔ［ｉ，Ｐ］は、駆動信号に対して異相である局所搬送波Ｍｉｘ２～ＭｉｘＰを用いて生成されたミキサ出力ｆ_ｉ，２～ｆ_ｉ，Ｐに対してアナログ－デジタル変換及びデジタルフィルタリングを行うことで得られているので、ノイズ成分の情報を有している。仮に、ノイズがなければ、デジタル出力信号ＤＯｕｔ［ｉ，２］～ＤＯｕｔ［ｉ，Ｐ］に示される信号レベルはゼロになることが期待される。デジタル出力信号ＤＯｕｔ［ｉ，２］～ＤＯｕｔ［ｉ，Ｐ］に示される信号レベルがゼロでない場合、それは、検出信号ｅ_ｉにノイズが存在していることを意味している。

演算装置６は、有効な信号成分に対応するデジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，１］に基づいて、物体のセンサアレイ１への近接検出を行う。一実施形態では、演算装置６は、デジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，１］に基づいて、物体がセンサアレイ１に接触し、又は、接近した位置を検出してもよい。

加えて、演算装置６は、ノイズ成分に対応するデジタル出力信号、即ち、デジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，１］のうちのデジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，１］以外の信号を用いてノイズ検出を行う。一実施形態では、あるフレームにおける容量センシングにおいてデジタル出力信号ＤＯｕｔ［ｉ，２］～［ｉ，Ｐ］からノイズの存在を検出した場合、当該フレームについて得られたデジタル出力信号ＤＯｕｔ［ｉ，１］のデータを破棄してもよい。この場合、物体のセンサアレイ１への近接検出は、ノイズがないデジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，１］に基づいて行われてもよい。

このような動作によれば、容量センシングにおいて、有効な信号成分の取得と同時に、ノイズ検出を行うことができる。

各ミキサ回路部１２_ｉに含まれるミキサ１４の数は、取得しようとするノイズ成分の情報量に応じて決められてもよい。ノイズの存在の有無のみを検出するような場合にはノイズ成分に関する情報は少なくてもよいので、ミキサ１４の数が低減される。一実施形態では、各ミキサ回路部１２_ｉに含まれるミキサ１４の数Ｐが２であってもよい。Ｐが２である場合、局所搬送波Ｍｉｘ２の位相が局所搬送波Ｍｉｘ１の位相から９０°ずれていてもよい。

図２に示す実施形態では、アナログフロントエンド４が、ＣＤＭエンコーダ１６と、ＡＤコンバータ１７とを備えている。加えて、ＣＤＭデコーダ１８が半導体装置２に設けられている。

ＣＤＭエンコーダ１６は、ミキサ回路部１２_１～１２_Ｑから出力されるミキサ出力ｆ_１，１～ｆ_Ｑ，Ｐに対して符号分割多重化（code division multiplexing）を行ってＣＤＭ信号ｇを生成する。本実施形態では、ＣＤＭエンコーダ１６は、Ｐ×Ｑ個の変調器１９_１～１９_ＰＱと重畳器２０とを備えている。変調器１９_１～１９_ＰＱは、ミキサ出力ｆ_１，１～ｆ_Ｑ，Ｐを、それぞれ、符号ｄ［１］～ｄ［ＰＱ］を用いて変調する。詳細には、ミキサ出力ｆ_ｉ，ｋは、変調器１９_{（ｉ－１）×Ｐ＋ｋ}に供給され、符号ｄ［（ｉ－１）×Ｐ＋ｋ］を用いて変調される。ここで、ｉは、１以上Ｑ以下の整数であり、ｋは、１以上Ｐ以下の整数である。符号ｄ［１］～ｄ［ＰＱ］は、互いに直交している。重畳器２０は、変調器１９_１～１９_ＰＱの出力信号を加算してＣＤＭ信号ｇを生成する。変調器１９_１～１９_ＰＱの出力信号が電流信号である場合、該出力信号の加算は、ワイヤドオアによって実現してもよい。この場合、変調器１９_１～１９_ＰＱの出力端子がＡＤコンバータ１７の入力に共通に接続されてもよい。

ＡＤコンバータ１７は、重畳器２０から出力されるＣＤＭ信号ｇに対してアナログ－デジタル変換を行ってデジタルデータストリームを出力する。

ＣＤＭデコーダ１８は、ＡＤコンバータ１７から出力されるデジタルデータストリームを受け取ってデコードする。本実施形態では、ＣＤＭデコーダ１８は、復調を行うように構成されたデジタルフィルタ２１_１～２１_ＰＱを備えている。デジタルフィルタ２１_１～２１_ＰＱには、それぞれ、変調に用いられる符号ｄ［１］～ｄ［ＰＱ］に対応する符号Ｄ［１］～Ｄ［ＰＱ］が供給されている。デジタルフィルタ２１_１～２１_ＰＱは、それぞれ、符号Ｄ［１］～Ｄ［ＰＱ］を用いてＡＤコンバータ１７から出力されるデジタルデータストリームをデコードし、デジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，Ｐ］を生成する。

演算装置６は、ＣＤＭデコーダ１８から出力されるデジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，Ｐ］に対し、物体のセンサアレイ１への近接検出のための演算処理を行う。図２の半導体装置２において生成されるデジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，１］は、符号分割多重化に伴う歪みを除けば、図１の半導体装置２において生成されるデジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，１］と等価である。図２の半導体装置２についても、物体のセンサアレイ１への近接検出のための演算処理が、図１の半導体装置２と同様にして行われる。

図２に示す容量センシングシステムの構成でも、有効な信号成分の取得と同時に、ノイズ検出を行うことができる。加えて、図２に示す構成では、図１に示す構成と比較して、ＡＤコンバータの数を低減することができる。これは、半導体装置２のチップサイズを低減し、コストを低減するために有効である。

図２に示す構成の半導体装置２の実装においては、図３に示す回路構成が採用されてもよい。図３の回路構成では、アナログフロントエンド４が、移相器３１と、変調係数供給回路部３２とを備えており、ＣＤＭデコーダ１８が、復調係数供給回路部３３を備えている。なお、図３及びその説明において、ＰとＱの積をＮと表記することがある。即ち、Ｎ＝Ｐ×Ｑである。

移相器３１は、周波数ｆ_ＲＥＦを有する参照クロックＲＣＬＫから局所搬送波Ｍｉｘ１～ＭｉｘＰを生成し、生成した局所搬送波Ｍｉｘ１～ＭｉｘＰをミキサ回路部１２_１～１２_Ｑに供給する。参照クロックＲＣＬＫは、ドライバ／レシーバ１１_１～１１_Ｑにも供給され、駆動信号の生成に用いられる。上述されているように、駆動信号も周波数ｆ_ＲＥＦを有している。

変調係数供給回路部３２は、変調器１９_１～１９_Ｎに変調係数を供給する。変調係数供給回路部３２から各変調器１９_ｉに供給される変調係数が、図２でいう符号ｄ［ｉ］を構成している。

変調係数供給回路部３２は、分周器４１と、Ｎ進カウンタ４２と、記憶回路４３と、セレクタ４４とを備えている。

分周器４１は、参照クロックＲＣＬＫを分周することにより、ＣＤＭエンコーダ１６及びＣＤＭデコーダ１８の演算の各サイクル毎に１つのクロックパルスを有する分周クロック信号を生成する。Ｎ進カウンタ４２は、分周器４１から受け取った分周クロック信号のクロックパルスをカウントしてカウント値ｃｎｔを出力する。

記憶回路４３は、変調係数＃１～＃Ｎを記憶している。変調係数＃ｐは、ＣＤＭエンコーダ１６において行われる演算の第ｐサイクルにおいてＣＤＭエンコーダ１６の変調器１９_１～１９_Ｎに供給される一群の変調係数を含んでいる。ここで、ｐは、１以上Ｎ（＝Ｐ×Ｑ）以下の整数である。変調係数＃ｐは、それぞれ変調器１９_１～１９_Ｎに供給される変調係数ａ_ｐ，１～ａ_ｐ，Ｎを含んでいる。

セレクタ４４は、Ｎ進カウンタ４２から供給されるカウント値ｃｎｔに応じて、記憶回路４３に記憶されている変調係数＃１～変調係数＃Ｎのうちから、各サイクルにおいて変調器１９_１～１９_Ｎに供給すべき変調係数を選択する。例えば、第１サイクルにおいてはカウント値ｃｎｔが１であり、セレクタ４４は、変調器１９_１～１９_Ｎに、変調係数＃１に含まれる変調係数ａ_１，１～ａ_１，Ｎをそれぞれに供給する。以下同様に、第ｐサイクルにおいては、カウント値ｃｎｔがｐであり、セレクタ４４は、変調器１９_１～１９_Ｎに、変調係数＃ｐに含まれる変調係数ａ_ｐ，１～ａ_ｐ，Ｎをそれぞれに供給する。

ＣＤＭエンコーダ１６の変調器１９_１～１９_Ｎは、変調係数供給回路部３２から逐次に受け取った変調係数をミキサ回路部１２_１～１２_Ｑから受け取ったミキサ出力ｆ_１，１～ｆ_Ｑ，Ｐに乗じる乗算器として構成されている。重畳器２０は、変調器１９_１～１９_Ｎの出力信号を加算してＣＤＭ信号ｇを生成する。

復調係数供給回路部３３は、ＣＤＭデコーダ１８に供給すべき復調係数＃１～＃Ｎを記憶している。復調係数＃ｐは、各デジタルフィルタ２１_ｐに供給される変調係数ｋ_ｐ，１～ｋ_ｐ，Ｎを含んでいる。復調係数供給回路部３３からＣＤＭデコーダ１８の各デジタルフィルタ２１_ｉに供給される変調係数が、図２でいう符号Ｄ［ｉ］を構成している。

ＣＤＭデコーダ１８は、デジタルフィルタ２１_１～２１_Ｎに加え、ＡＤコンバータ１７から出力されるデジタルデータストリームを逐次に遅延する遅延回路２２_１～２２_Ｎ－１を備えている。遅延回路２２_Ｎ－１は、ＡＤコンバータ１７から出力されたデータを１サイクルだけ遅延する。遅延回路２２_Ｎ－２は、遅延回路２２_Ｎ－１から出力されたデータを１サイクルだけ遅延する。以下同様に、遅延回路２２_ｉは、遅延回路２２_ｉ－１から出力されたデータを１サイクルだけ遅延する。ここで、ｉは、１以上Ｎ－２以下の整数である。

ＣＤＭデコーダ１８のデジタルフィルタ２１_１～２１_Ｎは、復調係数供給回路部３３から受け取った復調係数と、ＡＤコンバータ１７及び遅延回路２２_１～２２_Ｎ－１から受け取ったデータの積和演算を行う積和演算回路を構成している。各デジタルフィルタ２１_ｉは、乗算器２３_ｉ＿１～２３_ｉ＿Ｎと、加算器２４_ｉ＿１～２４_{ｉ＿（Ｎ－１）}とを備えている。

各デジタルフィルタ２１_ｉの乗算器２３_ｉ＿１～２３_{ｉ＿（Ｎ－１）}は、それぞれ、遅延回路２２_１～２２_Ｎ－１から出力されるデジタル値に、復調係数ｋ_ｉ，１～ｋ_{ｉ，Ｎ－１}を乗じて得られる積を出力する。また、乗算器２３_ｉ＿Ｎは、ＡＤコンバータ１７から出力されるデジタル値に、復調係数ｋ_ｉ，Ｎを乗じて得られる積を出力する。

加算器２４_ｉ＿１～２４_{ｉ＿（Ｎ－１）}は、直列に接続されており、乗算器２３_ｉ＿１～２３_ｉ＿Ｎが出力するデジタル値の和を算出するために用いられる。詳細には、加算器２４_{ｉ＿（Ｎ－１）}は、乗算器２３_{ｉ＿（Ｎ－１）}と乗算器２３_ｉ＿Ｎが出力するデジタル値の和を出力する。加算器２４_{ｉ＿（Ｎ－２）}は、加算器２４_{ｉ＿（Ｎ－１）}が出力するデジタル値と、乗算器２３_{ｉ＿（Ｎ－１）}とが出力するデジタル値の和を出力する。以下、同様に、加算器２４_{ｉ＿（ｋ＋１）}は、加算器２４_ｉ＿ｋが出力するデジタル値と、乗算器２３_ｉ＿ｋとが出力するデジタル値の和を出力する。ここで、ｋは、１以上Ｎ－１以下の整数である。加算器２４_ｉ＿１が出力するデジタル値は、乗算器２３_ｉ＿１～２３_ｉ＿Ｎが出力するデジタル値の和である。

図３の回路構成では、容量センシングが下記のようにして行われる。なお、以下の説明において、Ｎ個の変調器１９_１～１９_Ｎにおける演算の理解を容易にするために、変調器１９_{（ｉ－１）×Ｐ＋ｋ}に供給されるミキサ出力ｆ_ｉ，ｋを、ミキサ出力ｆ_{（ｉ－１）×Ｐ＋ｋ}と記載することとする。ここで、ｉは、１以上Ｑ以下の整数であり、ｋは、１以上Ｐ以下の整数である。例えば、変調器１９_１～１９_Ｐに供給されるミキサ出力ｆ_１，１～ｆ_１，Ｐは、ミキサ出力ｆ_１～ｆ_Ｐと記載され、変調器１９_Ｐ＋１～１９_２Ｐに供給されるミキサ出力ｆ_２，１～ｆ_２，Ｐは、それぞれ、ミキサ出力ｆ_Ｐ＋１～ｆ_２Ｐと記載される。この表記によれば、変調器１９_１～１９_Ｎには、それぞれ、ミキサ出力ｆ_１～ｆ_Ｎが供給されることになる。

１回の容量センシングにおいて、ドライバ／レシーバ１１_１～１１_Ｑは、Ｎサイクルに渡って、同一波形の駆動信号を検出電極３_１～３_Ｑに出力する。以下では、容量センシングの対象のＮサイクルを、それぞれ、第１～第Ｎサイクルと記載する。

第１～第Ｎサイクルに渡って同一波形の駆動信号が検出電極３_ｉに供給される場合、検出信号ｅ_ｉが当該第１～第Ｎサイクルに渡って同一波形であることが期待され、よって、ミキサ回路部１２_１～１２_Ｑから出力されるミキサ出力ｆ_１～ｆ_Ｎも第１～第Ｎサイクルに渡って同一波形であることが期待される。したがって、第１～第Ｎサイクルにおいて、ＡＤコンバータ１７が入力信号をサンプリングする時刻を、それぞれ、ｔ、ｔ＋Ｔ、・・・、ｔ＋（Ｎ－１）Ｔとし、時刻ｔにおけるミキサ出力ｆ_１～ｆ_Ｎの信号レベルを、それぞれｆ_１（ｔ）～ｆ_Ｎ（ｔ）とすると、下記式（１）が成立することが期待される：
ｆ_１（ｔ）＝ｆ_１（ｔ＋Ｔ）＝ ・・・ ＝ｆ_１（ｔ＋（Ｎ－１）Ｔ）
ｆ_２（ｔ）＝ｆ_２（ｔ＋Ｔ）＝ ・・・ ＝ｆ_２（ｔ＋（Ｎ－１）Ｔ）
・・・
ｆ_Ｎ（ｔ）＝ｆ_Ｎ（ｔ＋Ｔ）＝ ・・・ ＝ｆ_Ｎ（ｔ＋（Ｎ－１）Ｔ） （１）
記載の簡略化のために、以下において、時刻ｔ、ｔ＋Ｔ、・・・、ｔ＋（Ｎ－１）Ｔにおけるミキサ出力ｆ_１～ｆ_Ｎの信号レベルを、単にｆ_１～ｆ_Ｎと記載することがある。

第１～第ＮサイクルにおいてＣＤＭエンコーダ１６で行われる演算は、要素ａ_１，１～ａ_Ｎ，Ｎを有するＮ行Ｎ列の変調行列で表すことができる。具体的には、第１～第ＮサイクルにおいてＡＤコンバータ１７に入力されるＣＤＭ信号ｇの信号レベルを、それぞれ、ｇ_１～ｇ_Ｎとすると、ｇ_１～ｇ_Ｎは、下記式（２）で表すことができる。

ＡＤコンバータ１７は、第１～第Ｎサイクルのそれぞれに入力される入力信号に対してアナログ－デジタル変換を行い、第１～第Ｎサイクルにおいて、それぞれ、デジタル値ｓ_１～ｓ_Ｎを出力する。デジタル値ｓ_１～ｓ_Ｎは、下記式（３）で表すことができる。

第１～第ＮサイクルにおいてＡＤコンバータ１７から出力されるデジタル値ｓ_１～ｓ_Ｎに対してＣＤＭデコーダ１８により行われる演算は、要素ｋ_１，１～ｋ_Ｎ，Ｎを有するＮ行Ｎ列の復調行列で表される。ＣＤＭデコーダ１８のデジタルフィルタ２１_１～２１_Ｎの出力をｄ_１～ｄ_Ｎとすると、ｄ_１～ｄ_Ｎは、下記式（４）で表すことができる。

ここで、変調係数ａ_１，１～ａ_Ｎ，Ｎと、復調係数ｋ_１，１～ｋ_Ｎ，Ｎを、変換行列と復調行列が直交するように選択する、即ち、下記式（５）に示すように、変換行列と復調行列の積が単位行列になるように選択すれば、デジタルフィルタ２１_１～２１_Ｎの出力ｄ_１～ｄ_Ｎとして、ミキサ出力ｆ_１～ｆ_Ｎの信号レベルを表す値を得ることができる。

演算装置６に入力されるデジタル出力信号ＤＯｕｔ［ｉ，ｋ］は、デジタルフィルタ２１_{（ｉ－１）×Ｐ＋ｋ}の出力ｄ_{（ｉ－１）×Ｐ＋ｋ}として得ることができる。演算装置６は、このようにして得られたデジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，Ｐ］に基づいて、容量センシングのための演算を行う。

図４に示す実施形態では、ＣＤＭエンコーダ１６が、ノイズ検出に用いられるミキサ出力ｆ_ｉ，２～ｆ_ｉ，Ｐについてのみ符号分割多重化を行うように構成される。容量センシングにおける有効な信号成分を含むミキサ出力ｆ_１，１～ｆ_Ｑ，１については符号分割多重化が行われない。

詳細には、アナログフロントエンド４にＡＤコンバータ１３_１～１３_Ｑが設けられ、ミキサ回路１４_１＿１～１４_Ｑ＿１から出力されるミキサ出力ｆ_１，１～ｆ_Ｑ，１は、ＡＤコンバータ１３_１～１３_Ｑに供給される。ＡＤコンバータ１３_１～１３_Ｑは、ミキサ出力ｆ_１，１～ｆ_Ｑ，１に対してアナログ－デジタル変換を行ってＱ本のデジタルデータストリームを出力する。該Ｑ本のデジタルデータストリームは、それぞれ、デジタルフィルタ１５_１～１５_Ｑに供給される。デジタルフィルタ１５_１～１５_Ｑは、所望の周波数成分を取り出すデジタルフィルタリングを行い、それぞれ、デジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，１］を生成する。

ＣＤＭエンコーダ１６は、（Ｐ－１）×Ｑ個の変調器１９_１～１９_{（Ｐ－１）Ｑ}と重畳器２０とを備えている。変調器１９_１～１９_{（Ｐ－１）Ｑ}は、ミキサ出力ｆ_１，１～ｆ_Ｑ，Ｐのうちミキサ出力ｆ_１，１～ｆ_Ｑ，１以外のものを、それぞれ、符号ｄ［１］～ｄ［（Ｐ－１）Ｑ］を用いて変調する。符号ｄ［１］～ｄ［（Ｐ－１）Ｑ］は、互いに直交している。重畳器２０は、変調器１９_１～１９_{（Ｐ－１）Ｑ}の出力信号を加算してＣＤＮ信号ｇを生成する。変調器１９_１～１９_{（Ｐ－１）Ｑ}の出力信号が電流信号である場合、該出力信号の加算は、ワイヤドオアによって実現してもよい。この場合、変調器１９_１～１９_{（Ｐ－１）Ｑ}の出力端子がＡＤコンバータ１７の入力に共通に接続されてもよい。

ＡＤコンバータ１７は、重畳器２０から出力されるＣＤＮ信号ｇに対してアナログ－デジタル変換を行ってデジタルデータストリームを出力する。

ＣＤＭデコーダ１８は、ＡＤコンバータ１７から出力されるデジタルデータストリームを受け取ってデコードする。本実施形態では、ＣＤＭデコーダ１８は、復調を行うように構成された（Ｐ－１）×Ｑ個のデジタルフィルタ２１_１～２１_{（Ｐ－１）Ｑ}を備えている。デジタルフィルタ２１_１～２１_{（Ｐ－１）Ｑ}には、それぞれ、変調に用いられる符号ｄ［１］～ｄ［（Ｐ－１）Ｑ］に対応する符号Ｄ［１］～Ｄ［（Ｐ－１）Ｑ］が供給されている。デジタルフィルタ２１_１～２１_{（Ｐ－１）Ｑ}は、それぞれ、符号Ｄ［１］～Ｄ［（Ｐ－１）Ｑ］を用いてＡＤコンバータ１７から出力されるデジタルデータストリームをデコードし、デジタル出力信号ＤＯｕｔ［ｉ，２］～ＤＯｕｔ［ｉ，Ｐ］を生成する。ここで、ｉは、１以上Ｑ以下の任意の整数である。

演算装置６は、デジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，Ｐ］に対し、物体のセンサアレイ１への近接検出のための演算処理を行う。図４の半導体装置２において生成されるデジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，Ｐ］は、符号分割多重化に伴う歪みを除けば、図１の半導体装置２において生成されるデジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，Ｐ］と等価である。図４の半導体装置２においても、物体のセンサアレイ１への近接検出のための演算処理が、図１の半導体装置２と同様にして行われる。

図４に示す容量センシングシステムの構成でも、容量センシングにおいて、有効な信号成分の取得と同時に、ノイズ検出を行うことができる。加えて、図４に示す構成では、図１に示す構成と比較して、ＡＤコンバータの数を低減することができる一方で、有効な信号成分が、符号分割多重化による歪みの影響を受けることを回避することができる。図４の構成は、コストの低減と容量センシングの精度の向上に有効である。一方で、ノイズ成分については符号分割多重化による歪みの影響を受け得るが、ノイズ検出において取得されるノイズに関する情報が少ない場合、例えば、ノイズの発生の有無のみが検出される場合には問題にならない。

図５に示す実施形態では、容量センシングに用いられる検出電極３の数Ｑが偶数であり、各ミキサ回路部１２に含まれるミキサ１４の数Ｐが２である。本実施形態においても、ミキサ回路部１２_１～１２_Ｑから出力されるミキサ出力ｆ_１，１～ｆ_Ｑ，２について符号分割多重化が行われる。本実施形態では、この符号分割多重化が、１対のドライバ／レシーバ１１_２ｊ－１、１１_２ｊに対応する１対の検出信号ｅ_２ｊ－１、ｅ_２ｊを単位として行われる。ここで、ｊは、１以上Ｑ／２以下の任意の整数である。

本実施形態では、各ミキサ回路部１２_ｉが、ミキサ１４_ｉ＿１、１４_ｉ＿２を備えている。ミキサ１４_ｉ＿１、１４_ｉ＿２は、それぞれ、互いに直交する局所搬送波Ｍｉｘ１、Ｍｉｘ２を用いて検出信号ｅ_ｉを変調して２本のミキサ出力ｆ_ｉ，１、ｆ_ｉ，２を生成する。ここで、ｉは１以上Ｑ以下の任意の整数である。ミキサ１４_ｉ＿１に供給される局所搬送波Ｍｉｘ１は、ドライバ／レシーバ１１_ｉが検出電極３_ｉに供給する駆動信号と同一の位相を有する同相(in-phase)信号であり、ミキサ１４_ｉ＿２に供給される局所搬送波Ｍｉｘ２は、駆動信号と異なる位相、具体的には９０°ずれた位相を有する異相(out-of-phase)信号である。

ＣＤＭエンコーダ１６は、２Ｑ個の変調器１９_１～１９_２ＱとＱ個の重畳器２０_１～２０_Ｑとを備えている。変調器１９_１～１９_２Ｑは、ミキサ出力ｆ_１，１～ｆ_Ｑ，２を、符号ｄ［１］～ｄ［４］を用いて変調する。符号ｄ［１］とｄ［４］とは、互いに直交している。符号ｄ［３］とｄ［２］とについても、互いに直交している。２つのミキサ回路部１２に対して４個の変調器１９が設けられる。

ミキサ回路部１２_１のミキサ１４_１＿１から出力されるミキサ出力ｆ_１，１は、変調器１９_１に入力され、ミキサ１４_１＿２から出力されるミキサ出力ｆ_１，２は、変調器１９_２に入力される。また、ミキサ回路部１２_２のミキサ１４_２＿１から出力されるミキサ出力ｆ_２，１は、変調器１９_３に入力され、ミキサ１４_２＿２から出力されるミキサ出力ｆ_２，２は、変調器１９_４に入力される。

変調器１９_１は、符号ｄ［１］を用いてミキサ出力ｆ_１，１を変調し、変調器１９_２は、符号ｄ［２］を用いてミキサ出力ｆ_１，２を変調する。また、変調器１９_３は、符号ｄ［３］を用いてミキサ出力ｆ_２，１を変調し、変調器１９_４は、符号ｄ［４］を用いてミキサ出力ｆ_２，２を変調する。

以下同様に、ミキサ回路部１２_{（２ｊ－１）}のミキサ１４_{（２ｊ－１）＿１}から出力されるミキサ出力ｆ_{（２ｊ－１），１}は、変調器１９_４ｊ－３に入力され、ミキサ１４_{（２ｊ－１）＿２}から出力されるミキサ出力ｆ_{（２ｊ－１），２}は、変調器１９_４ｊ－２に入力される。ここで、ｊは、１以上Ｑ／２以下の整数である。また、ミキサ回路部１２_２ｊのミキサ１４_２ｊ＿１から出力されるミキサ出力ｆ_２ｊ，１は、変調器１９_４ｊ－１に入力され、ミキサ１４_２ｊ＿２から出力されるミキサ出力ｆ_２ｊ，２は、変調器１９_４ｊに入力される。

変調器１９_４ｊ－３は、符号ｄ［１］を用いてミキサ出力ｆ_{（２ｊ－１），１}を変調し、変調器１９_４ｊ－２は、符号ｄ［２］を用いてミキサ出力ｆ_{（２ｊ－１），２}を変調する。また、変調器１９_４ｊ－１は、符号ｄ［３］を用いてミキサ出力ｆ_２ｊ，１を変調し、変調器１９_４ｊは、符号ｄ［４］を用いてミキサ出力ｆ_２ｊ，２を変調する。

重畳器２０_２ｊ－１は、変調器１９_４ｊ－３から出力される変調信号と変調器１９_４ｊから出力される変調信号を加算して和信号ｈ_２ｊ－１を生成し、重畳器２０_２ｊは、変調器１９_４ｊ－２から出力される変調信号と変調器１９_４ｊ－１から出力される変調信号を加算して和信号ｈ_２ｊを生成する。

ＡＤコンバータ１３_２ｊ－１は、重畳器２０_２ｊ－１から出力される和信号ｈ_２ｊ－１に対してアナログ－デジタル変換を行ってデジタルデータストリームを出力し、ＡＤコンバータ１３_２ｊは、重畳器２０_２ｊから出力される和信号ｈ_２ｊに対してアナログ－デジタル変換を行ってデジタルデータストリームを出力する。変調器１９_１～１９_{（Ｐ－１）Ｑ}の出力信号が電流信号である場合、該出力信号の加算は、変調器１９_１～１９_{（Ｐ－１）Ｑ}の出力端子を互いに接続することによって実現してもよい。この場合、変調器１９_２ｊ－１、１９_２ｊの出力端子がＡＤコンバータ１３_２ｊ－１の入力に共通に接続されてもよい。

ＣＤＭデコーダ１８は、復調を行うように構成された２Ｑ個のデジタルフィルタ２１_１～２１_２Ｑを備えている。デジタルフィルタ２１_１～２１_ＰＱのそれぞれには、対応する変調器１９_１～１９_２Ｑにおいて変調に用いられる符号ｄ［１］～ｄ［４］に対応する符号Ｄ［１］～Ｄ［４］のいずれかが供給されており、供給された符号を用いて復調を行う。

詳細には、デジタルフィルタ２１_１は、符号Ｄ［１］を用いてＡＤコンバータ１３_１から出力されるデジタルデータストリームをデコードしてデジタル出力信号ＤＯｕｔ［１，１］を生成する。デジタルフィルタ２１_２は、符号Ｄ［２］を用いてＡＤコンバータ１３_２から出力されるデジタルデータストリームをデコードしてデジタル出力信号ＤＯｕｔ［１，２］を生成する。

更に、デジタルフィルタ２１_３は、符号Ｄ［３］を用いてＡＤコンバータ１３_２から出力されるデジタルデータストリームをデコードしてデジタル出力信号ＤＯｕｔ［２，１］を生成する。デジタルフィルタ２１_４は、符号Ｄ［４］を用いてＡＤコンバータ１３_１から出力されるデジタルデータストリームをデコードしてデジタル出力信号ＤＯｕｔ［２，２］を生成する。

以下同様に、デジタルフィルタ２１_４ｊ－３は、符号Ｄ［１］を用いてＡＤコンバータ１３_２ｊ－１から出力されるデジタルデータストリームをデコードしてデジタル出力信号ＤＯｕｔ［２ｊ－１，１］を生成する。デジタルフィルタ２１_４ｊ－２は、符号Ｄ［２］を用いてＡＤコンバータ１３_２ｊから出力されるデジタルデータストリームをデコードしてデジタル出力信号ＤＯｕｔ［２ｊ－１，２］を生成する。

更に、デジタルフィルタ２１_４ｊ－１は、符号Ｄ［３］を用いてＡＤコンバータ１３_２ｊから出力されるデジタルデータストリームをデコードしてデジタル出力信号ＤＯｕｔ［２ｊ，１］を生成する。デジタルフィルタ２１_４ｊは、符号Ｄ［４］を用いてＡＤコンバータ１３_１から出力されるデジタルデータストリームをデコードしてデジタル出力信号ＤＯｕｔ［２ｊ，２］を生成する。

演算装置６は、デジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，２］に対し、物体のセンサアレイ１への近接検出のための演算処理を行う。図５の半導体装置２においても、物体のセンサアレイ１への近接検出のための演算処理が、Ｐ＝２であるとして図１の半導体装置２と同様にして行われる。

詳細には、演算装置６は、有効な信号成分に対応するデジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，１］に基づいて、物体のセンサアレイ１への近接検出を行う。一実施形態では、演算装置６は、デジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，１］に基づいて、物体がセンサアレイ１に接触又は接近した位置を検出してもよい。

加えて、演算装置６は、ノイズ成分に対応するデジタル出力信号、即ち、デジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，１］のうちのデジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，１］以外の信号を用いてノイズ検出を行う。一実施形態では、あるフレームにおける容量センシングにおいてデジタル出力信号ＤＯｕｔ［ｉ，２］～［ｉ，Ｐ］からノイズの存在を検出した場合、当該フレームについて得られたデジタル出力信号ＤＯｕｔ［ｉ，１］のデータを破棄してもよい。物体がセンサアレイ１に接触又は接近した位置の検出は、ノイズがないデジタル出力信号ＤＯｕｔ［１，１］～ＤＯｕｔ［Ｑ，１］に基づいて行われる。

図５の構成においても、容量センシングにおいて、有効な信号成分の取得と同時に、ノイズ検出を行うことができる。加えて、図５の構成では、ＡＤコンバータの数の増加を抑制することができる。図１の構成では、１つのドライバ／レシーバ１１に対して２つのＡＤコンバータ１３が設けられる。一方で、図６の構成では、１つのドライバ／レシーバ１１に対して１つのＡＤコンバータ１３が設けられるので、ＡＤコンバータ１３の数を低減できる。

更に、図５の構成では、有効な信号成分のロスを低減することができる。Ｑ個のドライバ／レシーバ１１に対して１つのＡＤコンバータ１７が設けられる図２の構成では、ＡＤコンバータ１３の数を抑制できるが、有効な信号成分のロスが生じ得る。図２の構成では、あるドライバ／レシーバ１１_ｉから出力された検出信号ｅ_ｉがミキサ回路部１２において変調されて複数のミキサ出力ｆ_ｉ，１～ｆ_ｉ，Ｐが生成され、該複数のミキサ出力ｆ_ｉ，１～ｆ_ｉ，ＰがＣＤＭエンコーダ１６によって多重化される。このような構成では、ミキサ回路部１２_ｉにおける局所搬送波及びＣＤＭエンコーダ１６における符号の選択によっては、ＡＤコンバータ１７に供給される信号のうち検出信号ｅ_ｉに対応する成分が打ち消し合ってゼロになり得る。一方、図５の構成では、ドライバ／レシーバ１１_ｉから出力された検出信号ｅ_ｉからミキサ回路部１２_ｉにより生成された複数のミキサ出力ｆ_ｉ，１、ｆ_ｉ，２がＣＤＭエンコーダ１６において変調されて生成される信号が、異なるＡＤコンバータ１３_２ｉ－１、１３_２ｉに供給される。これは、検出信号ｅ_ｉに対応する成分が打ち消し合うことを防ぎ、有効な信号成分のロスを低減するために有効である。

以上には、本開示の様々な実施形態が具体的に記載されているが、本開示に記載された技術は、様々な変更と共に実施され得る。例えば、上記には自己容量センシングを行う実施形態が記述されているが、相互容量センシングが行われてもよい。この場合、センサアレイ１に検出電極３_１～３_Ｑに対向する駆動電極が設けられ、半導体装置２に、該駆動電極に駆動信号を供給する駆動回路が設けられる。また、ドライバ／レシーバ１１の代わりに、検出電極３_１～３_Ｑにそれぞれに接続されるレシーバが用いられる。該レシーバは、駆動電極と検出電極３_１～３_Ｑの間に形成される相互容量に依存する信号レベルを有する検出信号ｅ_１～ｅ_Ｑを出力する。ミキサ回路部１２において用いられる局所搬送波Ｍｉｘ１～ＭｉｘＰのうち、局所搬送波Ｍｉｘ１は、駆動電極に供給される駆動信号と同一の位相を有しており、他の局所搬送波Ｍｉｘ２～ＭｉｘＰは、異なる位相を有している。

１ ：センサアレイ
２ ：半導体装置
３_１～３_Ｑ ：検出電極
４ ：アナログフロントエンド
５ ：デジタルフィルタ回路部
６ ：演算装置
１１_１～１１_Ｑ：レシーバ
１２_１～１２_Ｑ：ミキサ回路部
１３_１＿１～１３_Ｑ＿Ｐ：ＡＤコンバータ
１４_１＿１～１４_Ｑ＿Ｐ：ミキサ
１５_１＿１～１５_Ｑ＿Ｐ：デジタルフィルタ
１６ ：ＣＤＭエンコーダ
１７ ：ＡＤコンバータ
１８ ：ＣＤＭデコーダ
１９_１～１９_ＰＱ：変調器
２０、２０_１～２０_Ｑ：重畳器
２１_１～２１_ＰＱ：デジタルフィルタ
２２_１～２２_Ｎ－１：遅延回路
２３_１＿１～２３_Ｎ＿Ｎ：乗算器
２４_１＿１～１４_{Ｎ＿（Ｎ－１）}：加算器
３１ ：移相器
３２ ：変調係数供給回路部
３３ ：復調係数供給回路部
４１ ：分周器
４２ ：Ｎ進カウンタ
４３ ：記憶回路
４４ ：セレクタ

Claims (12)

1. 駆動信号が供給されるセンサアレイの第１検出電極の静電容量に対応する第１検出信号の、前記駆動信号と同相の局所搬送波と前記同相の局所搬送波と異相の局所搬送波とに基づく直交分解によって、前記同相の局所搬送波と前記第１検出信号とに基づいて生成される第１同相ミキサ出力と前記異相の局所搬送波と前記第１検出信号とに基づいて生成される第１異相ミキサ出力とを含む複数の第１ミキサ出力を生成するように構成された第１ミキサ回路部と、
   前記センサアレイの第２検出電極の静電容量に対応する第２検出信号の、前記同相の局所搬送波と前記異相の局所搬送波とに基づく直交分解によって、前記同相の局所搬送波と前記第２検出信号とに基づいて生成される第２同相ミキサ出力と前記異相の局所搬送波と前記第２検出信号とに基づいて生成される第２異相ミキサ出力とを含む複数の第２ミキサ出力を生成するように構成された第２ミキサ回路部と、
   前記第１異相ミキサ出力を変調して第１変調信号を生成し、前記第２異相ミキサ出力を変調して第２変調信号を生成し、前記第１変調信号と前記第２変調信号とからＣＤＭ信号を生成するように構成されたＣＤＭエンコーダと、
   前記第１同相ミキサ出力に対してアナログ－デジタル変換を行って第１デジタルデータストリームを生成するように構成された第１ＡＤコンバータと、
   前記ＣＤＭ信号に対してアナログ－デジタル変換を行って第２デジタルデータストリームを生成するように構成された第２ＡＤコンバータと、
   前記第１デジタルデータストリームに基づいて物体の近接検出を行い、前記第２デジタルデータストリームに基づいてノイズ検出を行うように構成された演算装置と、を備える
   半導体装置。
2. 更に、
   前記第２同相ミキサ出力に対してアナログ－デジタル変換を行って第３デジタルデータストリームを生成するように構成された第３ＡＤコンバータ
   を備え、
   前記演算装置が、前記第１デジタルデータストリームと前記第３デジタルデータストリームとに基づいて前記近接検出を行うように構成された
   請求項１に記載の半導体装置。
3. 更に、前記第２デジタルデータストリームをデコードして複数のデジタル出力信号を生成するように構成されたＣＤＭデコーダを備えており、
   前記複数のデジタル出力信号は、
   前記第１異相ミキサ出力に対応する第１デジタル出力信号と、
   前記第２異相ミキサ出力に対応する第２デジタル出力信号
   とを含み、
   前記演算装置は、前記第１デジタル出力信号に基づいて前記第１検出信号のノイズを検出し、前記第２デジタル出力信号に基づいて前記第２検出信号のノイズを検出するように構成された
   請求項２に記載の半導体装置。
4. 駆動信号が供給されるセンサアレイの第１検出電極の静電容量に対応する第１検出信号の、前記駆動信号と同相の局所搬送波と前記同相の局所搬送波と異相の局所搬送波とに基づく直交分解によって、前記同相の局所搬送波と前記第１検出信号とに基づいて生成される第１同相ミキサ出力と前記異相の局所搬送波と前記第１検出信号とに基づいて生成される第１異相ミキサ出力とを含む複数の第１ミキサ出力を生成するように構成された第１ミキサ回路部と、
   前記センサアレイの第２検出電極の静電容量に対応する第２検出信号の、前記同相の局所搬送波と前記異相の局所搬送波とに基づく直交分解によって、前記同相の局所搬送波と前記第２検出信号とに基づいて生成される第２同相ミキサ出力と前記異相の局所搬送波と前記第２検出信号とに基づいて生成される第２異相ミキサ出力とを含む複数の第２ミキサ出力を生成するように構成された第２ミキサ回路部と、
   第１符号を用いて前記第１同相ミキサ出力を変調して第１変調信号を生成するように構成された第１変調器と、
   第２符号を用いて前記第１異相ミキサ出力を変調して第２変調信号を生成するように構成された第２変調器と、
   第３符号を用いて前記第２同相ミキサ出力を変調して第３変調信号を生成するように構成された第３変調器と、
   第４符号を用いて前記第２異相ミキサ出力を変調して第４変調信号を生成するように構成された第４変調器と、
   前記第１変調信号と前記第４変調信号との加算により得られる第１和信号に対してアナログ－デジタル変換を行い第１デジタルデータストリームを生成するように構成された第１ＡＤコンバータと、
   前記第２変調信号と前記第３変調信号との加算により得られる第２和信号に対してアナログ－デジタル変換を行い第２デジタルデータストリームを生成するように構成された第２ＡＤコンバータと、
   前記第１デジタルデータストリームと前記第２デジタルデータストリームとに基づいて物体の近接検出とノイズ検出を行うように構成された演算装置と、
   を備え、
   前記第１符号と前記第４符号とが互いに直交し、
   前記第２符号と前記第３符号とが互いに直交する
   半導体装置。
5. 更に、
   前記第１デジタルデータストリームを前記第１符号に対応する符号を用いて復調して第１デジタル出力信号を生成するように構成された第１復調器と、
   前記第２デジタルデータストリームを前記第２符号に対応する符号を用いて復調して第２デジタル出力信号を生成するように構成された第２復調器と、
   前記第２デジタルデータストリームを前記第３符号に対応する符号を用いて復調して第３デジタル出力信号を生成するように構成された第３復調器と、
   前記第１デジタルデータストリームを前記第４符号に対応する符号を用いて復調して第４デジタル出力信号を生成するように構成された第４復調器
   とを備えている
   請求項４に記載の半導体装置。
6. 前記演算装置が、前記第１デジタル出力信号と前記第３デジタル出力信号とに基づいて前記近接検出を行うように構成された
   請求項５に記載の半導体装置。
7. 前記演算装置が、前記第２デジタル出力信号と前記第４デジタル出力信号とに基づいて前記ノイズ検出を行うように構成された
   請求項５に記載の半導体装置。
8. 第１検出電極と第２検出電極を含み、駆動信号が供給されるセンサアレイと、
   前記第１検出電極の静電容量に対応する第１検出信号の、前記センサアレイに供給される駆動信号と同相の局所搬送波と前記同相の局所搬送波と異相の局所搬送波とに基づく直交分解によって、前記同相の局所搬送波と前記第１検出信号とに基づいて生成される第１同相ミキサ出力と前記異相の局所搬送波と前記第１検出信号とに基づいて生成される第１異相ミキサ出力とを含む複数の第１ミキサ出力を生成するように構成された第１ミキサ回路部と、
   前記第２検出電極の静電容量に対応する第２検出信号の、前記同相の局所搬送波と前記異相の局所搬送波とに基づく直交分解によって、前記同相の局所搬送波と前記第２検出信号とに基づいて生成される第２同相ミキサ出力と前記異相の局所搬送波と前記第２検出信号とに基づいて生成される第２異相ミキサ出力とを含む複数の第２ミキサ出力を生成するように構成された第２ミキサ回路部と、
   前記第１異相ミキサ出力を変調して第１変調信号を生成し、前記第２異相ミキサ出力を変調して第２変調信号を生成し、前記第１変調信号と前記第２変調信号とからＣＤＭ信号を生成するように構成されたＣＤＭエンコーダと、
   前記第１同相ミキサ出力に対してアナログ－デジタル変換を行って第１デジタルデータストリームを生成するように構成された第１ＡＤコンバータと、
   前記ＣＤＭ信号に対してアナログ－デジタル変換を行って第２デジタルデータストリームを生成するように構成された第２ＡＤコンバータと、
   前記第１デジタルデータストリームに基づいて前記センサアレイへの物体の近接検出を行い、前記第２デジタルデータストリームに基づいてノイズ検出を行うように構成された演算装置と、
   を備える
   容量センシングシステム。
9. 前記センサアレイが、表示パネルに集積化された
   請求項８に記載の容量センシングシステム。
10. 駆動信号が供給されるセンサアレイの第１検出電極の静電容量に対応する第１検出信号の、前記駆動信号と同相の局所搬送波と前記同相の局所搬送波と異相の局所搬送波とに基づく直交分解によって、前記同相の局所搬送波と前記第１検出信号とに基づいて生成される第１同相ミキサ出力と前記異相の局所搬送波と前記第１検出信号とに基づいて生成される第１異相ミキサ出力とを含む複数の第１ミキサ出力を生成することと、
    前記センサアレイの第２検出電極の静電容量に対応する第２検出信号の、前記同相の局所搬送波と前記異相の局所搬送波とに基づく直交分解によって、前記同相の局所搬送波と前記第２検出信号とに基づいて生成される第２同相ミキサ出力と前記異相の局所搬送波と前記第２検出信号とに基づいて生成される第２異相ミキサ出力とを含む複数の第２ミキサ出力を生成することと、
    前記第１異相ミキサ出力を変調して第１変調信号を生成することと、
    前記第２異相ミキサ出力を変調して第２変調信号を生成することと、
    前記第１変調信号と前記第２変調信号とからＣＤＭ信号を生成することと、
    前記第１同相ミキサ出力に対してアナログ－デジタル変換を行って第１デジタルデータストリームを生成することと、
    前記ＣＤＭ信号に対してアナログ－デジタル変換を行って第２デジタルデータストリームを生成することと、
    前記第１デジタルデータストリームに基づいて物体の近接検出を行うことと、
    前記第２デジタルデータストリームに基づいてノイズ検出を行うこと
    とを含む
    方法。
11. 前記近接検出を行うことは、
    更に、
    前記第２同相ミキサ出力に対してアナログ－デジタル変換を行って第３デジタルデータストリームを生成することと、
    前記第１デジタルデータストリームと前記第３デジタルデータストリームとに基づいて前記近接検出を行うこと
    とを含む、
    請求項１０に記載の方法。
12. 駆動信号が供給されるセンサアレイの第１検出電極の静電容量に対応する第１検出信号の、前記駆動信号と同相の局所搬送波と前記同相の局所搬送波と異相の局所搬送波とに基づく直交分解によって、前記同相の局所搬送波と前記第１検出信号とに基づいて生成される第１同相ミキサ出力と前記異相の局所搬送波と前記第１検出信号とに基づいて生成される第１異相ミキサ出力とを生成することと、
    前記センサアレイの第２検出電極の静電容量に対応する第２検出信号の、前記同相の局所搬送波と前記異相の局所搬送波とに基づく直交分解によって、前記同相の局所搬送波と前記第２検出信号とに基づいて生成される第２同相ミキサ出力と前記異相の局所搬送波と前記第２検出信号とに基づいて生成される第２異相ミキサ出力とを生成することと、
    第１符号を用いて前記第１同相ミキサ出力を変調して第１変調信号を生成することと、
    第２符号を用いて前記第１異相ミキサ出力を変調して第２変調信号を生成することと、
    第３符号を用いて前記第２同相ミキサ出力を変調して第３変調信号を生成することと、
    第４符号を用いて前記第２異相ミキサ出力を変調して第４変調信号を生成することと、
    前記第１変調信号と前記第４変調信号との加算により得られる第１和信号に対してアナログ－デジタル変換を行って第１デジタルデータストリームを生成することと、
    前記第２変調信号と前記第３変調信号との加算により得られる第２和信号に対してアナログ－デジタル変換を行って第２デジタルデータストリームを生成することと、
    前記第１デジタルデータストリームと前記第２デジタルデータストリームとに基づいて近接検出とノイズ検出とを行うこと、
    とを含み、
    前記第１符号と前記第４符号とが互いに直交し、
    前記第２符号と前記第３符号とが互いに直交する
    方法。

Images