JP2018072928A - センシングシステム、タッチ検出回路および半導体装置 - Google Patents

センシングシステム、タッチ検出回路および半導体装置 Download PDF

Info

Publication number
JP2018072928A
JP2018072928A JP2016208653A JP2016208653A JP2018072928A JP 2018072928 A JP2018072928 A JP 2018072928A JP 2016208653 A JP2016208653 A JP 2016208653A JP 2016208653 A JP2016208653 A JP 2016208653A JP 2018072928 A JP2018072928 A JP 2018072928A
Authority
JP
Japan
Prior art keywords
circuit
circuits
cycles
cycle
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016208653A
Other languages
English (en)
Inventor
田中　伸和
Nobukazu Tanaka
伸和 田中
能登　隆行
Takayuki Noto
隆行 能登
哲夫 種村
Tetsuo Tanemura
哲夫 種村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Inc
Original Assignee
Synaptics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synaptics Inc filed Critical Synaptics Inc
Priority to JP2016208653A priority Critical patent/JP2018072928A/ja
Priority to US15/789,103 priority patent/US10235000B2/en
Priority to CN201711006798.0A priority patent/CN107977123B/zh
Publication of JP2018072928A publication Critical patent/JP2018072928A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving

Abstract

【課題】Ｎ個のセンサを同時にセンシング可能なセンシングシステムにおいて、Ｎ個のセンサに対応するＮ個の検出信号を並列にディジタル値に変換するために備えるべきＡ／Ｄ変換器の数を１個に減らす。【解決手段】Ｎ個のセンサのそれぞれに、実質的に同じ駆動信号を少なくともＮサイクルに亘って繰り返し送信し、それに応答するＮサイクル×Ｎチャネルの検出信号を受信する。受信した検出信号をＮ行Ｎ列の変調行列で符号変調し、１サイクルごとに合計（混合）して１個のＡ／Ｄ変換器によってＮサイクルに亘ってＮ個のディジタル値に変換する。Ｎ個のディジタル値を、変調行列と直交するＮ行Ｎ列の復調行列を使って符号復調することにより、Ｎチャネルの検出信号に対応するディジタル化されたＮ個の検出値を得る。【選択図】図２

Description

本発明は、センシングシステムに関し、特に静電容量方式のタッチパネルに接続されるタッチ検出回路およびそのタッチ検出回路を搭載する半導体装置に好適に利用できるものである。
静電容量方式のタッチ検出回路において、同時にセンシングする電極数を増やすことは、タッチ検出の高精細化・高品質化にとって、極めて重要である。一般に、相互容量方式のタッチパネルでは、数十個ずつ数十行のマトリックス状に配置された数百個のセンサ容量を１行ずつ選択し、選択された１行に接続されている数十個のセンサ容量をセンシングの対象とするので、同時にセンシングすることができる電極数は数十個である。一方、自己容量方式の場合には、同じように数百個のセンサ容量が数十個ずつ数十行のマトリックス状に配置されていたとしても、それぞれ１個のセンサ容量に対して１個の電極が接続されているので、仮にセンサ容量と同数のタッチ検出回路を実装することができれば、数百個のセンサ容量を同時にセンシングすることができることになる。しかしながら、現実的に実装可能なタッチ検出回路の数は、ハードウェア規模やコストによって制限されるので、同時にセンシングすることができる電極数もそれに伴って制限されることとなっている。
特許文献１には、センシングチャネルを符号変調によって多重化するタッチ検出回路が開示されている。駆動電極１１２Ａ〜１１２Ｄとセンシング電極１１４とそれらが交差する各箇所に形成されたセンサ容量を備える、相互容量方式のタッチパネルに接続されるタッチ検出回路において、駆動電極１１２Ａ〜１１２Ｄを互いに直交する符号で変調したパルスで駆動し、センシング電極１１４で受信された信号を対応する符号で復調することにより、複数のセンシングチャネルに分離する（Figs. 1A and 1B）。これにより、ノイズがスペクトラム拡散され、信号対雑音比（SNR: Signal to Noise Ratio）が改善される。
米国特許第７８６８８７４号明細書
特許文献１について本発明者が検討した結果、以下のような新たな課題があることがわかった。
図１に、従来の自己容量方式のタッチパネル２５０に接続されるタッチ検出回路２００の構成を模式的に示す。タッチパネル２５０は、Ｎ個（Ｎは正の整数）のセンサ容量１＿１〜１＿Ｎを含む複数のセンサ容量を備える。このＮ個のセンサ容量１＿１〜１＿Ｎへの導電物体の接近を同時にセンシングするために、タッチ検出回路２００は、Ｎ個の送信回路（ＴＸ）２＿１〜２＿Ｎと、Ｎ個の受信回路（ＲＸ）３＿１〜３＿Ｎと、Ｎ個のＡ／Ｄ変換回路（ＡＤＣ）６＿１〜６＿Ｎと、Ｎ個のディジタルフィルタ９＿１〜９＿Ｎとを備える。Ｎ個の送信回路２＿１〜２＿ＮはＮ個のセンサ容量１＿１〜１＿Ｎに対して同時に駆動パルスを印可する。このとき、駆動パルスによるセンサ容量１＿１〜１＿Ｎの充放電電流が、受信回路３＿１〜３＿Ｎによって検出され、その出力がＡ／Ｄ変換回路６＿１〜６＿Ｎによってディジタル値に変換される。Ａ／Ｄ変換回路６＿１〜６＿Ｎから出力されたディジタル値は、ディジタルフィルタ９＿１〜９＿Ｎによってノイズが抑圧されて、ディジタル出力ＤｉｇＯｕｔ１〜Ｎとして後段のマイクロプロセッサ等へ出力され、タッチの有無やタッチ座標の検出に利用される。なお、本明細書で言うところの「同時」とは、厳密な同時刻を意味するものではなく、同じ期間内に並列している程度の同時性を指すものである。
このように、複数のセンサ容量を同時にセンシングするには、同時にセンシングする数だけの受信回路、Ａ／Ｄ変換回路及びディジタルフィルタが必要とされる。ここで、Ａ／Ｄ変換回路をはじめとするセンシングに必要な回路を高速に動作可能な回路に代えて、時分割動作させることにより、必要な回路の数を減らすことができるが、トレードオフの範疇を超えることはできず、さらにはオーバーヘッドが生じる。即ち、回路の数を１／Ｎに減らすために動作速度をＮ倍に高速化する必要があるという、トレードオフが存在し、さらに、時分割を実現するための回路、例えば、サンプルホール回路やマルチプレクサ、デマルチプレクサを備えるというオーバーヘッドが生じる。
本願の発明者らは、上記の時分割に代えて、符号分割多重（CDM: Code Division Multiplication）の技術を応用することによって、上述のようなトレードオフの範疇を超えて、回路規模、特にＡ／Ｄ変換回路の性能を維持したまま必要数を抑えるという課題に取り組んだ。
特許文献１に開示されるタッチ検出回路によれば、複数のセンシングチャネルが符号分割多重されるが、検出電極１個に対して１個の受信回路を備える必要がある。このため、同時にセンシングすることができる電極数は、主に受信回路のハードウェア規模やコストによって制限される。一般に受信回路は、それぞれがＡ／Ｄ変換器とディジタルフィルタを備えるため、ハードウェア規模が大きい。即ち、特許文献１に記載される発明では、符号分割多重によってノイズが分散され、Ｓ／Ｎ比が向上するという効果があるものの、Ａ／Ｄ変換回路の数を減らすことはできないことがわかった。
以上は静電容量方式のタッチ検出回路を例にとって説明したが、センシングシステム一般に広く存在する課題であることもわかった。
本発明の目的は、複数、例えばＮ個のセンサに対応するＮ個の検出信号を並列にディジタル値に変換するために備えるべきＡ／Ｄ変換回路の動作速度をＮ倍にすることなく、動作に必要な数を１個に減らすことができる、センシングシステムを提供することである。
このような課題を解決するための手段を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、下記の通りである。
すなわち、Ｎ個のセンサを同時にセンシング可能なセンシングシステムであって、以下のように構成される。センシングシステムは、Ｎ個のセンサに駆動信号を送信する送信回路と、そのＮ個のセンサにおいて駆動信号に応答して発生するＮ個の検出信号が並列に入力されるＮ個の受信回路と、その出力を変調するＮ個の変調回路と、その出力を混合する混合回路と、その出力が入力される１個のＡ／Ｄ変換回路と、その出力であるディジタル値が入力され、前記Ｎ個の検出信号に対応するＮ個のディジタル検出値を出力する復調回路とを備える。
送信回路は、Ｎ個のセンサのそれぞれに、実質的に同じ駆動信号を少なくともＮサイクルに亘って繰り返し送信する。ただし、センサごとに同じである必要はなく、サイクルごとに実質的に同じであれば足りる。「実質的に同じ」とは、設計的に同じ信号波形が印可されるように構成されていれば足り、多少の違いがあったとしても、それによって検出結果に生じる誤差が工業的、実用的に許容される範囲であれよい。
Ｎ個の受信回路は、Ｎ個の検出信号をそれぞれＮサイクルに亘って同時に受信する。
変調回路にはＮ行Ｎ列の行列で表現される変調係数が供給されており、Ｎ個の変調回路のそれぞれは、前記Ｎサイクルの１サイクルごとに、前記変調係数の対応する列のＮ個の要素に基づいて、対応する受信回路の出力の極性を反転させるかそのままの極性で出力する。混合回路は、その出力を合計して、Ｎサイクルに亘ってＡ／Ｄ変換回路に供給し、Ａ／Ｄ変換回路は対応するディジタル値を１サイクルごとにディジタル値に変換してＮサイクルに亘ってＮ個のディジタル信号を出力する。
復調回路には、変調係数と直交するＮ行Ｎ列の行列で表現される復調係数が供給されており、前記復調回路は、供給されるＮ個のディジタル信号をＮ行１列の入力行列とし、前記復調係数と前記Ｎ行１列の入力行列とを乗ずることによって、Ｎ個のディジタル検出値を出力する。
前記一実施の形態によって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、Ｎ個のセンサに対応するＮ個の検出信号を並列にディジタル値に変換するために備えるべきＡ／Ｄ変換回路の数を１個に減らすことができる。
図１は、従来の自己容量方式のタッチ検出回路の構成を模式的に示すブロック図である。 図２は、本発明の一実施の形態に係るセンシングシステムの構成を模式的に示すブロック図である。 図３は、実施形態２のセンシングシステムの構成例を示すブロック図である。 図４は、実施形態２のセンシングシステムの動作例を示すタイミングチャートである。 図５は、実施形態３のセンシングシステムの構成例を示すブロック図である。 図６は、実施形態３のセンシングシステムの動作例を示すタイミングチャートである。 図７は、実施形態３のセンシングシステムの別の動作例を示すタイミングチャートである。 図８は、実施形態４のセンシングシステムの構成例を示すブロック図である。 図９は、実施形態４のセンシングシステムの動作例を示すタイミングチャートである。 図１０は、実施形態５のセンシングシステムの構成例を示すブロック図である。 図１１は、本発明のセンシングシステムを自己容量方式のタッチ検出回路に適用した一実施の形態を模式的に示すブロック図である。 図１２は、本発明のセンシングシステムを自己容量方式のタッチ検出回路に適用した別の実施の形態を模式的に示すブロック図である。 図１３は、本発明のセンシングシステムを相互容量方式のタッチ検出回路に適用した一実施の形態を模式的に示すブロック図である。 図１４は、本発明のセンシングシステムを相互容量方式のタッチ検出回路に適用した別の実施の形態を模式的に示すブロック図である。
１．実施の形態の概要
本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。なお、本願明細書内で使用する、Ｄ，Ｋ，Ｌ，Ｍ，Ｎ，Ｘ，Ｕはそれぞれ正の整数である。
〔１〕＜符号変復調によりＡ／Ｄ変換器の必要数を減らすセンシングシステム＞
複数のセンサに接続可能なセンシングシステム（１００）であって、以下のように構成される。
センシングシステムは、前記複数のセンサのうちのＮ個のセンサ（１＿１〜１＿Ｎ）に駆動信号を送信する送信回路（２＿１〜２＿Ｎ；２＿１〜２＿Ｍ；２０）と、前記Ｎ個のセンサにおいて前記駆動信号に応答して発生するＮ個の検出信号が、並列に入力されるＮ個の受信回路（３＿１〜３＿Ｎ）と、前記Ｎ個の受信回路の出力を変調するＮ個の変調回路（４＿１〜４＿Ｎ）と、前記Ｎ個の変調回路の出力を混合する混合回路（５）と、前記混合回路の出力が入力される１個のＡ／Ｄ変換回路（６）と、前記Ａ／Ｄ変換回路から出力されるディジタル値が入力され前記Ｎ個の検出信号に対応するＮ個のディジタル検出値を出力する復調回路（７０）とを備える。
前記送信回路は、前記Ｎ個のセンサのそれぞれに、前記駆動信号を少なくともＮサイクルに亘って繰り返し送信し、前記Ｎ個の受信回路は、前記Ｎ個の検出信号をそれぞれ前記Ｎサイクルに亘って受信する。前記Ｎ個の変調回路には、Ｎ行Ｎ列の行列で表現される変調係数（４１）が供給され、前記Ｎ個の変調回路は、前記Ｎサイクルの第１サイクルから第Ｎサイクルまでの１サイクルごとに、前記Ｎ個の検出信号と前記変調係数の第１行から第Ｎ行までの各列の要素をそれぞれ乗じてＮ個の積を前記混合回路に順次供給する。
前記混合回路は、前記Ｎサイクルの第１サイクルから第Ｎサイクルまでの１サイクルごとに、前記Ｎ個の積を合計して、前記Ｎサイクルに亘って前記Ａ／Ｄ変換回路に供給する。
前記Ａ／Ｄ変換回路は、前記混合回路の出力に対応するディジタル値を１サイクルごとに前記Ｎサイクルに亘ってＮ個のディジタル信号として順次出力する。
前記復調回路には、前記変調係数と直交するＮ行Ｎ列の行列で表現される復調係数（７１）が供給され、前記復調回路は、前記Ｎサイクルに亘って供給される前記Ｎ個のディジタル信号をＮ行１列の入力行列とし、前記復調係数と前記Ｎ行１列の入力行列とを乗ずることによって、前記Ｎ個のディジタル検出値を出力する。
これにより、Ｎ個のセンサに対応するＮ個の検出信号を並列にディジタル値に変換するために備えるべきＡ／Ｄ変換回路の数を１個に減らすことができる。
〔２〕＜数式通りの行列演算；図３〜４＞
〔１〕項のセンシングシステムにおいて、前記復調回路は、前記Ｎサイクルに亘って供給される前記Ｎ個のディジタル信号を１サイクルずつ遅延させるＮ−１段の遅延回路（７６＿１〜７６＿Ｎ−１）と、Ｎ個の積和演算回路（乗算器７７＿１＿１〜７７＿１＿Ｎと加算器７８＿１＿１〜７８＿１＿Ｎ−１、乗算器７７＿２＿１〜７７＿２＿Ｎと加算器７８＿２＿１〜７８＿２＿Ｎ−１、…、乗算器７７＿Ｎ＿１〜７７＿Ｎ＿Ｎと加算器７８＿Ｎ＿１〜７８＿Ｎ＿Ｎ−１）とを備える。
前記Ｎ個の積和演算回路は、前記Ａ／Ｄ変換回路の出力及び前記Ｎ−１段の遅延回路の出力に対して、前記復調係数の第１行から第Ｎ行までの１行Ｎ列の各要素をそれぞれ乗じて合計することにより、前記Ｎ個のディジタル検出値を出力する。
これにより、復調回路を容易に構成することができる。即ち、遅延段（Ｎ−１段の遅延回路）を共有するＮ個の積和演算回路によって、数式通りの行列演算を実行する回路を構成することができる。
〔３〕＜ΔΣADC + Demodulator + CIC filter；図５〜７＞
〔１〕項のセンシングシステムにおいて、前記Ａ／Ｄ変換回路は、前記Ｎサイクルの１サイクルごとにＫ回のデルタシグマ方式の変換動作を行って、前記ディジタル信号として１サイクルごとにＫ個のディジタルデータを前記Ｎサイクルに亘って出力する。
前記復調回路は、Ｎ個の乗算回路（７７＿１〜７７＿Ｎ）と、前記Ｎ個の乗算回路の出力がそれぞれ入力されるＮ個のフィルタ回路（９＿１〜９＿Ｎ）を含み、前記フィルタ回路のそれぞれは、１次積分回路（９１＿１〜９１＿Ｎ）とＫ×Ｎ次櫛型フィルタ（９２＿１〜９２＿Ｎ）とをカスケード接続して構成される。
これにより、ディジタルフィルタを含む復調回路の回路規模を抑えることができる。〔２〕項の例のように数式通りの行列演算を実行する回路によって構成した場合と比較して、ディジタルフィルタを含む復調回路の回路規模は大幅に抑えられる。
〔４〕＜ΔΣADC + Demodulator + CIC filter w/ Decimator；図８〜９＞
〔１〕項のセンシングシステムにおいて、前記Ａ／Ｄ変換回路は、前記Ｎサイクルの１サイクルごとにＫ回のデルタシグマ方式の変換動作を行って、前記ディジタル信号として１サイクルごとにＫ個のディジタルデータを前記Ｎサイクルに亘って出力する。
前記復調回路は、Ｎ個の乗算回路（７７＿１〜７７＿Ｎ）と、前記Ｎ個の乗算回路の出力がそれぞれ入力されるＮ個のフィルタ回路（９＿１〜９＿Ｎ）を含み、前記フィルタ回路のそれぞれは、１次積分回路（９１＿１〜９１＿Ｎ）と１／Ｄ間引き回路（９３＿１〜９３＿Ｎ）とＫ×Ｎ／Ｄ次櫛型フィルタ（９２＿１〜９２＿Ｎ）とをカスケード接続して構成される。
これにより、ディジタルフィルタを含む復調回路の回路規模を〔３〕項の場合よりもさらに小さく抑えることができる。
〔５〕＜1bit ΔΣADC+ Demodulator + CIC filter w/ Decimator；図８、１０＞
〔１〕項のセンシングシステムにおいて、前記Ａ／Ｄ変換回路は、前記Ｎサイクルの１サイクルごとにＫ回のデルタシグマ方式の変換動作を行って、前記ディジタル信号として１サイクルごとにＫ個の１ビットのディジタルデータを前記Ｎサイクルに亘って出力する。
前記復調回路は、Ｎ個の乗算回路（７７＿１〜７７＿Ｎ）と、前記Ｎ個の乗算回路の出力がそれぞれ入力されるＮ個のフィルタ回路（９＿１〜９＿Ｎ）を含み、前記フィルタ回路のそれぞれは、１次積分回路（９１＿１〜９１＿Ｎ）と１／Ｄ間引き回路（９３＿１〜９３＿Ｎ）とＫ×Ｎ／Ｄ次櫛型フィルタ（９２＿１〜９２＿Ｎ）とをカスケード接続して構成される。
これにより、Ａ／Ｄ変換を１ビットのΔΣ方式とし、以降のディジタル演算をビット単位で処理することができる。例えば、乗算回路は１ビットのＡ／Ｄ変換出力を、復調係数に基づいてそのままの極性でフィルタに入力するか極性を反転してフィルタに入力するかを切り替える簡単な論理回路（例えばセレクタ）によって構成することができる。
〔６〕＜加減算カウンタによる復調回路；図１０＞
〔５〕項のセンシングシステムにおいて、前記復調回路は、前記復調係数のＮ行それぞれについて、前記乗算回路と前記１次積分回路に代えて、前記Ｋ個の１ビットのディジタルデータを前記Ｎサイクルに亘って、１行Ｎ列の行列の要素の値に基づいて加算または減算するカウンタ（極性反転回路７８＿１〜７８＿Ｎとセレクタ７９＿１〜７９＿Ｎと１次積分回路９１＿１〜９１＿Ｎ）を備える。
これにより、復調回路の先頭の行列演算を複数ビットの乗算回路を不要とし、回路規模を大幅に低減することができる。
〔７〕＜1/U Decimator＞
〔６〕項のセンシングシステムにおいて、前記ＤはＮ×Ｋと等しい値とされる。
これにより、復調回路の回路規模をさらに低減することができる。
〔８〕＜タッチ検出回路への応用；図１１〜１４＞
〔１〕項から〔７〕項までのいずれか１項のセンシングシステムにおいて、前記複数のセンサは、静電容量方式のタッチ検出パネルにおける複数のセンサ容量である。
これにより、本発明のセンシング方式をタッチ検出に適用することができる。
〔９〕＜タッチ検出回路；図１１〜１２；図１３〜１４＞
複数のセンサ容量を有するタッチパネル（２５０；２６０）に接続可能なタッチ検出回路（２００）であって、以下のように構成される。
タッチ検出回路（２００）は、前記複数のセンサ容量のうちのＮ個のセンサ容量に駆動信号を送信する送信回路（２；２０）と、前記Ｎ個のセンサ容量において前記駆動信号に応答して発生するＮ個の検出信号が、並列に入力されるＮ個の受信回路（３＿＊＿１〜３＿＊＿Ｎ）と、前記Ｎ個の受信回路の出力を変調するＮ個の変調回路（４；４＿１〜４＿Ｌ）と、前記Ｎ個の変調回路の出力を混合する混合回路（５；５＿１〜５＿Ｌ）と、前記混合回路の出力が入力される１個のＡ／Ｄ変換回路（６；６＿１〜６＿Ｌ）と、前記Ａ／Ｄ変換回路から出力されるディジタル値が入力され、前記Ｎ個の検出信号に対応するＮ個のディジタル検出値を出力する復調回路（７；７＿１〜７＿Ｌ）とを備える。
前記送信回路は、前記Ｎ個のセンサ容量のそれぞれに、前記駆動信号を少なくともＮサイクルに亘って繰り返し送信し、前記Ｎ個の受信回路は、前記Ｎ個の検出信号をそれぞれ前記Ｎサイクルに亘って受信する。前記Ｎ個の変調回路には、Ｎ行Ｎ列の行列で表現される変調係数（４１）が供給され、前記Ｎ個の変調回路は、前記Ｎサイクルの第１サイクルから第Ｎサイクルまでの１サイクルごとに、前記Ｎ個の検出信号と前記変調係数の第１行から第Ｎ行までの各列の要素をそれぞれ乗じてＮ個の積を前記混合回路に順次供給する。
前記混合回路は、前記Ｎサイクルの第１サイクルから第Ｎサイクルまでの１サイクルごとに、前記Ｎ個の積を合計して、前記Ｎサイクルに亘って前記Ａ／Ｄ変換回路に供給する。
前記Ａ／Ｄ変換回路は、前記混合回路の出力に対応するディジタル値を１サイクルごとに前記Ｎサイクルに亘ってＮ個のディジタル信号として順次出力する。
前記復調回路には、前記変調係数と直交し、Ｎ行Ｎ列の行列で表現される復調係数（７１）が供給され、前記復調回路は、前記Ｎサイクルに亘って供給される前記Ｎ個のディジタル信号をＮ行１列の入力行列とし、前記復調係数と前記Ｎ行１列の入力行列とを乗ずることによって、前記Ｎ個のディジタル検出値を出力する。
これにより、静電容量方式のタッチパネルに接続可能なタッチ検出回路において、Ｎ個のセンサ容量に対応するＮ個の検出信号を並列にディジタル値に変換するために備えるべきＡ／Ｄ変換回路の数を１個に減らすことができる。
〔１０〕＜自己容量方式で時分割；図１２＞
〔９〕項に記載のタッチ検出回路（２００）とマルチプレクサ（２０１）とＭ組×Ｎ個の端子とを備え、前記Ｍ組×Ｎ個の端子に対応するＭ組×Ｎ個のセンサ容量を有する自己容量方式のタッチパネル（２５０）に接続可能な半導体装置（３００）であって、前記マルチプレクサは、前記Ｍ組から前記Ｎ個の端子を順次選択して、対応するＮ個のセンサ容量を前記タッチ検出回路に接続する。
これにより、自己容量方式のタッチパネルにおけるＭ×Ｎ個のセンサ容量のタッチ検出を、１個のＡ／Ｄ変換回路を備える１個のタッチ検出回路によって、順次実行することができる。
〔１１〕＜自己容量方式で並列；図１１＞
〔９〕項に記載のタッチ検出回路をＭ組（２００＿１〜２００＿Ｍ）備え、Ｎ個のセンサ容量をＭ組有する自己容量方式のタッチパネル（２５０）に接続可能な半導体装置（３００）であって、前記Ｎ個のセンサ容量ごとに前記タッチ検出回路を接続するためのＭ×Ｎ個の端子を有する。
これにより、自己容量方式のタッチパネルにおけるＭ×Ｎ個のセンサ容量のタッチ検出を、Ｍ個のＡ／Ｄ変換回路によって並列に実行することができる。
〔１２〕＜相互容量方式で並列；図１３＞
〔９〕項に記載のタッチ検出回路とＸ個の送信端子とＬ組×Ｎ個の受信端子とを備え、１行あたりＬ組×Ｎ個のセンサ容量をＸ行備える相互容量方式のタッチパネル（２６０）に接続可能な半導体装置（３００）であって、以下のように構成される。
前記タッチ検出回路において、前記送信回路は、前記Ｘ行のうちの各行のＬ組×Ｎ個のセンサ容量に対して、前記Ｘ個の送信端子から、前記駆動信号を順次送信する。
前記タッチ検出回路は、前記Ｌ組×Ｎ個の受信端子に対応してＮ個の受信端子ごとに、前記Ｎ個の受信回路（３＿１＿１…Ｎ〜３＿Ｌ＿１…Ｎ）と前記Ｎ個の変調回路（４＿１〜４＿Ｌ）と前記混合回路（５＿１〜５＿Ｌ）と前記Ａ／Ｄ変換回路（６＿１〜６＿Ｌ）と前記復調回路（７＿１〜７＿Ｌ）とを、それぞれＬ組ずつ備える。
これにより、Ｘ行×Ｌ組×Ｎ個のセンサ容量を有する相互容量方式のタッチパネルに接続されたときに、Ｌ個のＡ／Ｄ変換回路によって、１行ずつＬ組×Ｎ個のセンサ容量のタッチ検出を並列に実行することができる、半導体装置を提供することができる。
〔１３〕＜相互容量方式で時分割；図１４＞
〔９〕項に記載のタッチ検出回路とＸ個の送信端子とＬ組×Ｎ個の受信端子とマルチプレクサ（２０１）とを備え、１行あたりＬ組×Ｎ個のセンサ容量をＸ行備える相互容量方式のタッチパネル（２６０）に接続可能な半導体装置（３００）であって、以下のように構成される。
前記タッチ検出回路において、前記送信回路は、前記Ｘ行のうちの各行のＬ組×Ｎ個のセンサ容量に対して、前記Ｘ個の送信端子から、前記駆動信号を順次送信する。
前記マルチプレクサは、前記Ｌ組×Ｎ個の受信端子に対応して１組ごとに順次、Ｎ個の受信端子に入力されるＮ個の検出信号を前記Ｎ個の受信回路に入力する。
これにより、Ｘ行×Ｌ組×Ｎ個のセンサ容量を有する相互容量方式のタッチパネルに接続されたときに、１個のＡ／Ｄ変換回路によって、１行ずつさらに１組ずつＬ組までのＮ個のセンサ容量のタッチ検出を並列に実行することができる、半導体装置を提供することができる。
〔１４〕＜タッチ検出回路 ＆ ΔΣADC + Demodulator + CIC filter w/ Decimator；図８〜９＞
〔１０〕項から〔１３〕項までのいずれか１項の半導体装置において、前記Ａ／Ｄ変換回路は、前記Ｎサイクルの１サイクルごとにＫ回のデルタシグマ方式の変換動作を行って、前記ディジタル信号として１サイクルごとにＫ個の１ビットのディジタルデータを前記Ｎサイクルに亘って出力する。
前記復調回路は、Ｎ個の乗算回路（７７＿１〜７７＿Ｎ）と、前記Ｎ個の乗算回路の出力がそれぞれ入力されるＮ個のフィルタ回路（９＿１〜９＿Ｎ）を含み、前記フィルタ回路のそれぞれは、１次積分回路（９１＿１〜９１＿Ｎ）と１／Ｄ間引き回路（９３＿１〜９３＿Ｎ）とＫ×Ｎ／Ｄ次櫛型フィルタ（９２＿１〜９２＿Ｎ）とをカスケード接続して構成される。
これにより、Ａ／Ｄ変換を１ビットのΔΣ方式とし、以降のディジタル演算をビット単位で処理することができる。例えば、乗算回路は１ビットのＡ／Ｄ変換出力を、復調係数に基づいてそのままの極性でフィルタに入力するか極性を反転してフィルタに入力するかを切り替える簡単な論理回路（例えばセレクタ）によって構成することができる。
〔１５〕＜タッチ検出回路 ＆ 加減算カウンタによる復調回路；図１０＞
〔１４〕項の半導体装置において、前記復調回路は、前記復調係数のＮ行それぞれについて、前記乗算回路と前記１次積分回路に代えて、前記Ｋ個の１ビットのディジタルデータを前記Ｎサイクルに亘って、１行Ｎ列の行列の要素の値に基づいて加算または減算するカウンタ（極性反転回路７８＿１〜７８＿Ｎとセレクタ７９＿１〜７９＿Ｎと１次積分回路９１＿１〜９１＿Ｎ）を備える。
これにより、復調回路の先頭の行列演算を複数ビットの乗算回路を不要とし、回路規模を大幅に低減することができる。
〔１６〕＜符号変復調によりＡ／Ｄ変換器の必要数を減らすセンシングシステム＞
Ｎ個のセンサ（１＿１〜１＿Ｎ）を同時にセンシング可能なセンシングシステム（１００）であって、前記Ｎ個のセンサのそれぞれに、実質的に同じ駆動信号を少なくともＮサイクルに亘って繰り返し送信する送信回路（２＿１〜２＿Ｎ；２＿１〜２＿Ｍ；２０）と、それに応答するＮサイクル×Ｎチャネルの検出信号を受信する受信回路（３＿１〜３＿Ｎ）と、検出信号をＮ行Ｎ列の変調行列（４１）で符号変調する変調回路（４＿１〜４＿Ｎ）と、前記変調回路の出力を１サイクルごとに合計する混合回路（５）と、前記混合回路の出力を１サイクルごとにディジタル値に変換するＡ／Ｄ変換回路（６）と、前記Ａ／Ｄ変換回路から前記Ｎサイクルに亘って出力されるＮ個のディジタル値を、前記変調行列と直交するＮ行Ｎ列の復調行列（７１）を使って符号復調することにより、前記Ｎチャネルの検出信号に対応するディジタル化されたＮ個の検出値を得る復調回路（７０）とを備える。
これにより、〔１〕項と同様に、Ｎ個のセンサに対応するＮ個の検出信号を並列にディジタル値に変換するために備えるべきＡ／Ｄ変換回路の数を１個に減らすことができる。
〔１７〕＜1bit ΔΣADC+ Demodulator + CIC filter w/ Decimator；図８、１０＞
〔１６〕項にセンシングシステムにおいて、前記Ａ／Ｄ変換回路は、１ビットのデルタシグマ方式であって、前記１サイクルごとに複数のビット列を出力し、前記復調回路は、前記復調行列の要素の極性に応じて前記Ａ／Ｄ変換回路から出力される前記複数のビット列の各ビット値を加算するか減算するかを切り替えるカウンタ（極性反転回路７８＿１〜７８＿Ｎとセレクタ７９＿１〜７９＿Ｎと１次積分回路９１＿１〜９１＿Ｎ）と、前記カウンタの出力を移動平均するフィルタ回路（９２＿１〜９２＿Ｎ）を含んで構成される。
これにより、〔５〕〔６〕項と同様に、Ａ／Ｄ変換を１ビットのΔΣ方式とし、以降のディジタル演算をビット単位で処理することができる。例えば、乗算回路は１ビットのＡ／Ｄ変換出力を、復調係数に基づいてそのままの極性でフィルタに入力するか極性を反転してフィルタに入力するかを切り替える簡単な論理回路（例えばセレクタ）によって構成することができる。
〔１８〕＜タッチ検出回路への応用；図１１〜１４＞
〔１６〕項または〔１７〕項において、前記センシングシステムは、Ｎ個のセンサ容量を含む複数のセンサ容量を備えるタッチパネル（２５０；２６０）に接続可能なタッチ検出回路（２００）である。
これにより、本発明のセンシング方式をタッチ検出に適用することができる。
〔１９〕＜自己容量方式で並列；図１１〜１２＞
〔１８〕項において、前記タッチパネルは、Ｎ本の検出電極に接続されるＮ個のセンサ容量を備える自己容量方式のタッチパネル（２５０）であり、前記送信回路は、前記Ｎ本の検出電極に対して前記駆動信号を送信し、前記受信回路は、前記駆動信号に伴って前記Ｎ本の検出電極を介して発生する前記Ｎ個のセンサ容量への充放電電流を、前記検出信号として受信する。
これにより、自己容量方式のタッチパネル用のタッチ検出回路において、必要なＡ／Ｄ変換回路の数を減らすことができる。
〔２０〕＜相互容量方式で並列；図１３〜１４＞
〔１８〕項において、前記タッチパネルは、Ｘ本の駆動電極と前記Ｘ本の駆動電極と交差するＮ本の検出電極と、前記Ｘ本の駆動電極と前記Ｎ本の検出電極が交差する各箇所にＸ行×Ｎ個のセンサ容量とを備える相互容量方式のタッチパネル（２６０）であり、前記送信回路は、Ｘ本の駆動電極に対して前記駆動信号を順次送信することにより、当該駆動電極に接続されるＮ個のセンサ容量をセンシングの対象とする。
これにより、相互容量方式のタッチパネル用のタッチ検出回路において、必要なＡ／Ｄ変換回路の数を減らすことができる。
２．実施の形態の詳細
実施の形態について更に詳述する。
〔実施形態１〕
図２は、本発明の一実施の形態に係るセンシングシステムの構成を模式的に示すブロック図である。
センシングシステム１００は、複数のセンサのうちのＮ個のセンサ１＿１〜１＿Ｎをセンシングの対象とし、送信回路（ＴＸ）２＿１〜２＿Ｎと受信回路（ＲＸ）３＿１〜３＿Ｎと変調回路（ＭＯＤ）４＿１〜４＿Ｎと混合回路５とＡ／Ｄ変換回路６と復調回路７０とを備えて構成される。
送信回路（ＴＸ）２＿１〜２＿Ｎは、Ｎ個のセンサ１＿１〜１＿Ｎに対して、少なくともＮサイクルに亘って駆動信号を繰り返し送信する。このとき、駆動信号はＮ個のセンサ１＿１〜１＿Ｎごとに異なる波形であってもよいが、同一のセンサに対しては実質的に同じ波形の駆動信号がＮサイクルに亘って繰り返し送信される。ここで、実質的に同じ波形とは、工業的に一般的に許される程度の誤差を含んでいてもよい。駆動信号は原理的にはサイクルごとに全く同一の波形であることが望ましいが、含まれる誤差は検出精度に影響するに留まるので、誤差に許容される範囲は、要求される検出精度を満足するための誤差の配分に従って決定されればよい。
受信回路（ＲＸ）３＿１〜３＿Ｎは、Ｎ個のセンサ１＿１〜１＿Ｎにおいて駆動信号に応答してＮサイクルに亘って発生するＮ個の検出信号が並列に入力される。
変調回路（ＭＯＤ）４＿１〜４＿Ｎは、Ｎ行Ｎ列の行列で表現される変調係数４１が供給され、Ｎサイクルの第１サイクルから第Ｎサイクルまでの１サイクルごとに、Ｎ個の検出信号と変調係数４１の第１行から第Ｎ行までの各列の要素をそれぞれ乗じてＮ個の積を混合回路５に順次供給する。混合回路５は、１サイクルごとに供給されるＮ個の積を合計してＡ／Ｄ変換回路６に供給する。これによって、Ｎ個のセンサ１＿１〜１＿Ｎ、Ｎ個の送信回路（ＴＸ）２＿１〜２＿Ｎ、受信回路（ＲＸ）３＿１〜３＿ＮからなるＮチャネルの測定チャネルからのＮ系統の検出信号が、変調係数４１によって符号変調され混合回路５によってサイクルごとに合計されて、Ｎサイクル期間のアナログ信号となって、Ａ／Ｄ変換回路６に供給されることとなる。
Ａ／Ｄ変換回路６は、混合回路５の出力に対応するディジタル値を１サイクルごとに前記Ｎサイクルに亘ってＮ個のディジタル信号として順次出力する。
復調回路７０には、変調係数４１と直交するＮ行Ｎ列の行列で表現される復調係数７１が供給され、Ｎサイクルに亘ってＡ／Ｄ変換回路６から入力されるＮ個のディジタル信号を、Ｎ行１列の入力行列として復調係数７１と乗ずることによって、Ｎ個のディジタル検出値ＤｉｇＯｕｔ１〜ＤｉｇＯｕｔＮを出力する。
これにより、Ｎ個のセンサ１＿１〜１＿Ｎに対応するＮ個の検出信号を並列にディジタル値に変換するために備えるべきＡ／Ｄ変換回路６の数を１個に減らすことができる。
復調回路７０は、より具体的には、復調係数７１の各行の要素がサイクルごとに順次供給される、各チャネルに対応する復調回路７＿１〜７＿Ｎで構成され、後段にそれぞれディジタルフィルタ９＿１〜９＿Ｎが付加されていてもよい。
センシングシステム１００の動作について、より詳しく説明する。
受信回路（ＲＸ）３＿１〜３＿Ｎで受信される検出信号RX-1 out〜RX-N outは、下式で表現される。
Figure 2018072928
ここで、駆動信号が各サイクルで同じ波形であるから、それに応答する検出信号も各サイクルで同じ波形となることが期待される。Ｎサイクルの途中でセンサの検出値が変動すれば、検出信号も変動することとなるが、これは誤差として扱えばよい。
Figure 2018072928
この検出信号を、Ｎチャネルを行方向、Ｎサイクルを列方向とする、Ｎ行Ｎ列の行列で表現し、Ｎ行Ｎ列の変調係数４１（要素をa1,1〜aN,Nとする）で変調する、即ち行列の乗算を行うと、その積がＮ行Ｎ列の行列として算出される。
Figure 2018072928
ここで、積の行列の各要素は、駆動信号が各サイクルで同じ波形であることから列ごとに同じ値となり、各行の要素は下式で表され、Ａ／Ｄ変換回路６に入力され、ディジタル値に変換される。
Figure 2018072928
Ａ／Ｄ変換回路６の入力g1〜gNはＮ行１列の行列で表現することができる。センシングシステム１００では、g1〜gNは１サイクルごとに順次Ａ／Ｄ変換回路６に入力され、順次ディジタル値s1〜sNに変換される。すなわち、符号変調され混合されたg1〜gNに対応するＮ個のディジタル値s1〜sNがＮサイクルに亘ってＡ／Ｄ変換回路６から出力される。
復調係数７１は、変調係数４１と直交するＮ行Ｎ列の行列（要素をk1,1〜kN,Nとする）であるから、積は単位行列となる。
Figure 2018072928
Ｎ個のディジタル値s1〜sNをさらにＮ列に展開してＮ行Ｎ列の行列とし、復調係数７１を乗ずることにより、復調出力がＮ行Ｎ列の行列として算出される。
Figure 2018072928
ここでも、駆動信号が各サイクルで同じ波形であるから、各列の復調出力は同じ値となることが期待され、各行の復調結果d1〜dNがそれぞれのチャネルのディジタル検出値ＤｉｇＯｕｔ１（o1）〜ＤｉｇＯｕｔＮ（oN）となる。
Figure 2018072928
以上説明したように、Ｎ個のセンサをＮサイクルに亘って駆動するときに、駆動信号を各サイクルで同じ波形とすることにより、必要なＡ／Ｄ変換の回数を１サイクル当たり１回とし、Ｎ個のセンサ１＿１〜１＿Ｎに対応するＮ個の検出信号を並列にディジタル値に変換するために備えるべきＡ／Ｄ変換回路６の数を１個としている。
〔実施形態２〕
図３は、実施形態２のセンシングシステム１００の構成例を示すブロック図である。センシング対象（ＤＵＴ）１５０は、Ｎ個のセンサ１＿１〜１＿Ｎ（不図示）をセンシングの対象として含む。
送信回路（Transmitters）２０は、Ｍ個の送信回路２＿１〜２＿Ｍで構成され、受信回路（Receivers）３０はＮ個の受信回路（３＿１〜３＿Ｎ）で構成される。送信回路の数は必ずしも受信回路の数と一致している必要はない。実施形態１で説明したように、Ｎ個のセンサ１＿１〜１＿Ｎに対して、少なくともＮサイクルに亘って駆動信号を繰り返し印可されるように構成されればよい。
変調係数４１、より適切には変調係数供給回路は、クロック（Reference Clock; fref）を１／Ｔに分周する分周回路４５、Ｎ進カウンタ４４、変調係数の各列の値を保持する記憶回路４２＿１〜４２＿Ｎ及びセレクタ４３によって構成される。
クロック（Reference Clock; fref）は、センシングシステム１００全体を同期して動作させるための参照クロックであり、送信回路（Transmitters）２０と受信回路（Receivers）３０にも供給される。分周回路４５はこれを１／Ｔに分周する回路であり、ここでＴは正の整数であって、駆動信号が供給されるＮサイクルの各１サイクルを生成する。図示は省略されているが、参照クロックまたは分周されたクロックは、Ａ／Ｄ変換回路６とそれ以降の復調回路７０などのディジタル回路にも供給される。
Ｎ進カウンタ４４は、１サイクルごとに１からＮまでカウントするカウンタで、カウント値ｃｎｔを出力する。記憶回路４２＿１〜４２＿Ｎは、変調係数４１の各列の要素の値、またはそれを示すコードを格納する記憶回路である。変調係数４１の第１列の要素a1,1〜a1,Nが記憶回路４２＿１に、第２列の要素a2,1〜a2,Nが記憶回路４２＿２に、…第Ｎ列の要素aN,1〜aN,Nが記憶回路４２＿Ｎに、それぞれ格納される。各要素の値が＋１または−１である場合に１ビットのディジタルコード１と０に対応付けてもよい。セレクタ４３がカウント値ｃｎｔに応じて１サイクルに１列ずつ要素の値またはそれを示すコードを読み出して、変調回路４＿１〜４＿Ｎに供給する。記憶回路４２＿１〜４２＿Ｎ全体を１個のメモリ、或いは１個のメモリの一部の領域で実現し、カウント値ｃｎｔに応じて読み出すように構成してもよい。
変調回路４＿１〜４＿Ｎは、例えば、受信回路（ＲＸ）３＿１〜３＿Ｎから供給されるＮチャネルの検出信号に、変調係数供給回路から供給される変調係数を乗ずるアナログ乗算回路として構成される。混合回路５は変調回路４＿１〜４＿Ｎの出力を加算してＡ／Ｄ変換回路６へ出力する。変調回路４＿１〜４＿Ｎを電流出力のアナログ乗算回路とすれば、混合回路５は変調回路４＿１〜４＿Ｎからの全ての出力信号を短絡することで、電流値を加算する加算回路として機能する。もちろん電圧出力と電圧加算でもよい。
Ａ／Ｄ変換回路６は、混合回路５の出力に対応するディジタル値を１サイクルごとにＮサイクルに亘ってＮ個のディジタル信号として順次出力する。
復調回路は、Ｎサイクルに亘ってＡ／Ｄ変換回路６から出力されるＮ個のディジタル信号を１サイクルずつ遅延させるＮ−１段の遅延回路７６＿１〜７６＿Ｎ−１と、Ｎ個の積和演算回路とを備える。復調係数は、各列の値を保持する記憶回路７２＿１〜７２＿Ｎから並列に供給されている。
Ｎ個の積和演算回路は、Ｎチャネルのそれぞれに対応付けて設けられ、第１チャネルに対応する積和演算回路は乗算器７７＿１＿１〜７７＿１＿Ｎと加算器７８＿１＿１〜７８＿１＿Ｎ−１よりなり、第２チャネルに対応する積和演算回路は乗算器７７＿２＿１〜７７＿２＿Ｎと加算器７８＿２＿１〜７８＿２＿Ｎ−１よりなり、第Ｎチャネルに対応する積和演算回路は乗算器７７＿Ｎ＿１〜７７＿Ｎ＿Ｎと加算器７８＿Ｎ＿１〜７８＿Ｎ＿Ｎ−１よりなる。
第１チャネルに対応する積和演算回路を構成する乗算器７７＿１＿１〜７７＿１＿Ｎには、復調係数の第１行Ｎ列の各要素の値k1,1〜k1,Nまたはそれを表すコードがそれぞれ供給されており、Ａ／Ｄ変換回路６の出力及びＮ−１段の遅延回路７６＿１〜７６＿Ｎ−１の出力に各要素の値k1,1〜k1,Nを乗じて合計することにより、第１チャネルの検出信号に対応するディジタル出力（digital out 1, o1）を出力する。
次の第２チャネルに対応する積和演算回路を構成する乗算器７７＿２＿１〜７７＿２＿Ｎには、復調係数の第２行Ｎ列の各要素の値k2,1〜k2,Nまたはそれを表すコードがそれぞれ供給されており、Ａ／Ｄ変換回路６の出力及びＮ−１段の遅延回路７６＿１〜７６＿Ｎ−１の出力に各要素の値k2,1〜k2,Nを乗じて合計することにより、第２チャネルの検出信号に対応するディジタル出力（digital out 2, o2）を出力する。
以下同様に、第Ｎチャネルに対応する積和演算回路を構成する乗算器７７＿Ｎ＿１〜７７＿Ｎ＿Ｎには、復調係数の第Ｎ行Ｎ列の各要素の値kN,1〜kN,Nまたはそれを表すコードがそれぞれ供給されており、Ａ／Ｄ変換回路６の出力及びＮ−１段の遅延回路７６＿１〜７６＿Ｎ−１の出力に各要素の値kN,1〜kN,Nを乗じて合計することにより、第Ｎチャネルの検出信号に対応するディジタル出力（digital out N, oN）を出力する。
このように、Ｎチャネルに対応するＮ個の積和演算回路は、Ａ／Ｄ変換回路６の出力及びＮ−１段の遅延回路７６＿１〜７６＿Ｎ−１の出力に対して、復調係数７１の第１行から第Ｎ行までの１行Ｎ列の各要素をそれぞれ乗じて合計することにより、Ｎ個のディジタル検出値（digital out 1, o1〜digital out N, oN）を出力する。
これにより、復調回路７０を容易に構成することができる。即ち、遅延段（Ｎ−１段の遅延回路）を共有するＮ個の積和演算回路によって、数７の数式通りの行列演算を実行する回路を構成することができる。
センシングシステム１００の動作についてさらに詳しく説明する。
図４は、センシングシステム１００の動作例を示すタイミングチャートである。Ｎ＝４とし、｛１，１，−１，１｝を巡回符号として変調係数と復調係数を構成する例である。なお、示される数値は全て一例に過ぎず適宜変更可能である。
参照クロック（Reference Clock; fref）のＴクロックごとに１サイクルとし、冒頭の４サイクルと次の４サイクルのうちの１サイクルと少しが図示されている。
receiver 1 out〜receiver 4 outは、数１に対応し、受信回路（ＲＸ）３＿１〜３＿４で受信される検出信号f1(t)〜f4(t)である。検出信号f1(t)〜f4(t)は各サイクルで同じ波形である駆動信号に応答する波形であるから、４サイクルの期間は同じチャネルごとに同じ波形であることが期待される（数２参照）。４サイクルの途中でセンサの検出値が変動すれば、検出信号も変動することとなるが、これは誤差として扱えばよい。
cntはＮ進カウンタ４４（この例では４進カウンタ）の出力であって、１から４までのカウント値を１サイクルごとに４サイクル周期で繰り返す。
modulation coeff 1〜４は、各チャネルに対応する変調回路４＿１〜４＿４にそれぞれ供給される変調係数の要素の値である。第１チャネルに対応する変調回路４＿１には、変調係数４１の第１列の第１行から第４行の要素a1,1〜a4,1が順次供給され、第２チャネルに対応する変調回路４＿２には、変調係数４１の第２列の第１行から第４行の要素a1,2〜a4,2が順次供給され、第３チャネルに対応する変調回路４＿３には、変調係数４１の第３列の第１行から第４行の要素a1,3〜a4,3が順次供給され、第４チャネルに対応する変調回路４＿４には、変調係数４１の第４列の第１行から第４行の要素a1,4〜a4,4が順次供給される。
ADC input: g(t)は、Ａ／Ｄ変換回路６への入力信号である。変調回路４＿１〜４＿４の出力を混合回路５で合計したアナログ信号であり、数３〜数４のg1〜g4に対応し、「A/D conversion」として図示されている。g1〜g4に続くg5とg6は、数３〜数４に対応付ければ次の４サイクルにおけるg1とg2である。
ADC output: snは、Ａ／Ｄ変換回路６から出力される。図示されるように、Ａ／Ｄ変換回路６への入力信号g1〜g4は、４サイクルに亘って１サイクルずつ順次入力され、それに伴って１サイクルずつ順次ディジタル値s1〜s4に変換されて出力される。
Z-1sn=sn-1は１段目の遅延回路７６＿１の出力であって、Ａ／Ｄ変換回路６からの出力の１サイクル遅延、Z-2sn=sn-2は２段目の遅延回路７６＿２の出力であって、Ａ／Ｄ変換回路６からの出力の２サイクル遅延、Z-3sn=sn-3は３段目の遅延回路７６＿３の出力であって、Ａ／Ｄ変換回路６からの出力の３サイクル遅延である。Ａ／Ｄ変換回路６からの出力が始まってから４サイクル目にＡ／Ｄ変換出力s1〜s4がすべて揃う。
demodulation coeffは、記憶回路７２＿１〜７２＿４から並列に供給されている、復調係数km,n m=1〜4, n=1〜4である。
digital out: o1(t)〜o4(t)は、各チャネルのディジタル出力である。Ａ／Ｄ変換出力s1〜s4がすべて揃ったサイクルにおいて下式のように算出されるo1(0)〜o4(0)が、冒頭の４サイクルにおける検出信号f1(0)〜f4(0)に対応するディジタル信号として出力される。
Figure 2018072928
〔実施形態３〕
図５は、実施形態３のセンシングシステム１００の構成例を示すブロック図である。センシング対象（ＤＵＴ）１５０は、Ｎ個のセンサ１＿１〜１＿Ｎ（不図示）をセンシングの対象として含み、Ａ／Ｄ変換回路６への入力信号を生成するまでの回路構成は、図３に示した実施形態２と同様である。即ち、送信回路（Transmitters）２０、受信回路（Receivers）３０、分周回路４５、Ｎ進カウンタ４４、変調係数の各列の値を保持する記憶回路４２＿１〜４２＿Ｎ、セレクタ４３、変調回路４＿１〜４＿Ｎ及び混合回路５は、図３に示した実施形態２のセンシングシステム１００と同様に構成され、同様に動作するので、説明を省略する。
本実施形態３ではＡ／Ｄ変換回路６は、Ｎサイクルの１サイクルごとにＫ回のデルタシグマ方式の変換動作を行って、Ａ／Ｄ変換出力のディジタル信号として１サイクルごとにＫ個のディジタルデータをＮサイクルに亘って出力する。このとき、実施形態２のＡ／Ｄ変換回路６の標本化周波数が参照クロックの周波数frefの１／Ｔであるのに対して、本実施形態３のＡ／Ｄ変換回路６の標本化周波数は、Ｓ＝Ｔ／Ｋとすると、参照クロックの周波数frefの１／Ｓである。
復調回路７０は、Ｎチャネルのそれぞれに対応付けて設けられ、復調回路として機能するＮ個の乗算回路７７＿１〜７７＿Ｎと乗算回路７７＿１〜７７＿Ｎの出力がそれぞれ入力されるＮ個のフィルタ回路９＿１〜９＿Ｎとを含み、フィルタ回路９＿１〜９＿Ｎのそれぞれは、１次積分回路９１＿１〜９１＿ＮとＫ×Ｎ次櫛型フィルタ９２＿１〜９２＿Ｎとをカスケード接続して構成される。
復調係数７１、より適切には復調係数供給回路は、分周回路７５、Ｎ進カウンタ７４、復調係数の各列の値を保持する記憶回路７２＿１〜７２＿Ｎ及びセレクタ７３によって構成される。分周回路７５は、クロック（Reference Clock; fref）を１／Ｔに分周し、Ａ／Ｄ変換回路６のパイプライン遅延分の遅れを加えて出力する。
Ｎ進カウンタ７４は、１サイクルごとに１からＮまでカウントするカウンタで、カウント値ｃｎｔ＿ｄを出力する。記憶回路７２＿１〜７２＿Ｎは、復調係数７１の各列の要素の値、またはそれを示すコードを格納する記憶回路である。復調係数７１の第１列の要素k1,1〜k1,Nが記憶回路７２＿１に、第２列の要素k2,1〜k2,Nが記憶回路７２＿２に、…第Ｎ列の要素kN,1〜kN,Nが記憶回路７２＿Ｎに、それぞれ格納される。各要素の値が＋１または−１である場合に１ビットのディジタルコード１と０に対応付けてもよい。セレクタ７３がカウント値ｃｎｔ＿ｄに応じて１サイクルに１列ずつ要素の値またはそれを示すコードを読み出して、復調回路として機能する乗算回路７７＿１〜７７＿Ｎに供給する。記憶回路７２＿１〜７２＿Ｎ全体を１個のメモリ、或いは１個のメモリの一部の領域で実現し、カウント値ｃｎｔ＿ｄに応じて読み出すように構成してもよい。
第１チャネルに対応する復調回路として機能する乗算器７７＿１には、復調係数の第１行Ｎ列の各要素の値k1,1〜k1,Nまたはそれを表すコードがそれぞれ供給されており、Ａ／Ｄ変換回路６の出力に各要素の値k1,1〜k1,Nを乗じて順次出力する。フィルタ回路９＿１を構成する前段の１次積分回路９１＿１は、Ａ／Ｄ変換回路６の標本化周波数であるfref／Ｓに同期する１サイクル遅延Ｚ−１を有し乗算器７７＿１から順次出力される積を、累積加算してＫ×Ｎ次櫛型フィルタ９２＿１に出力する。Ｋ×Ｎ次櫛型フィルタ９２＿１では、Ｎサイクル遅延に相当するＵ＝（Ｎ×Ｔ）／Ｓの遅延を加えて差し引くことにより、Ｎサイクル期間の移動平均フィルタとして機能し、第１チャネルの検出信号に対応するディジタル出力（digital out 1, o1）を出力する。
他のチャネルに対応する乗算器７７＿２〜７７＿Ｎとフィルタ回路９＿２〜９＿Ｎも同様である。
これにより、復調回路の回路規模を抑えることができる。実施形態２のセンシングシステム１００のように数式通りの行列演算を実行する回路によって構成した場合と比較して、復調回路の回路規模は大幅に抑えられる。
図６は、センシングシステム１００の動作例を示すタイミングチャートである。図４と同様に、Ｎ＝４とし、｛１，１，−１，１｝を巡回符号として変調係数と復調係数を構成する例である。また、Ｋ＝１、Ｓ＝Ｔとした。このため、Ａ／Ｄ変換回路６から出力ADC output: sまでの動作は、図４と同様となったので、説明を省略する。なお、示される数値は全て一例に過ぎず適宜変更可能である。
cnt_dはＮ進カウンタ７４（この例では４進カウンタ）の出力であって、Ａ／Ｄ変換回路６のパイプライン遅延分の遅れが加えられた、１から４までのカウント値を１サイクルごとに４サイクル周期で繰り返す。
demodulation coeffは、各チャネルに対応する復調回路として機能する乗算回路７７＿１〜７７＿４にそれぞれ供給される復調係数の要素の値である。第１チャネルに対応する乗算回路７７＿１には、復調係数７１の第１行の第１列から第４列の要素k1,1〜k1,4が順次供給され、第２チャネルに対応する乗算回路７７＿２には、復調係数７１の第２行の第１列から第４列の要素k2,1〜k2,4が順次供給され、第３チャネルに対応する乗算回路７７＿３には、復調係数７１の第３行の第１列から第４列の要素k3,1〜k3,4が順次供給され、第４チャネルに対応する乗算回路７７＿４には、復調係数７１の第４行の第１列から第４列の要素k4,1〜k4,4が順次供給される。
digital out: o1(t)〜o4(t)は、各チャネルのディジタル出力である。Ａ／Ｄ変換出力s1〜s4がすべて揃ったＡ／Ｄ変換回路６からの出力が始まったサイクルでは、下式のようにdigital outの中間値であるo1(-3)〜o4(-3)が出力される。
Figure 2018072928
次のサイクルでは、下式のようにdigital outの次の中間値であるo1(-2)〜o4(-2)が出力される。
Figure 2018072928
さらに次のサイクルでは、下式のようにdigital outのさらに次の中間値であるo1(-1)〜o4(-1)が出力される。
Figure 2018072928
Ａ／Ｄ変換回路６からの出力が始まったサイクル後、３サイクル目において下式のように算出されるo1(0)〜o4(0)が、冒頭の４サイクルにおける検出信号f1(0)〜f4(0)に対応するディジタル信号として出力される。
Figure 2018072928
さらに次のサイクルでは、下式のように算出されるo1(1)〜o4(1)が、第２サイクルから第５サイクルまでの４サイクルにおける検出信号f1(1)〜f4(1)に対応するディジタル信号として出力される。
Figure 2018072928
図４に示した実施形態２では、digital out: o1(t)〜o4(t)が４サイクル周期で出力されるのに対して、本実施形態３では、図６に示すように、最初にo1(0)〜o4(0)が出力されるまでの遅延は実施形態２と同じであるものの、その後は１サイクル周期でdigital out: o1(t)〜o4(t)が出力される。即ち、ディジタル出力digital out: o1(t)〜o4(t)の標本化周波数は、実施形態２の場合と比較して実効的にＮ倍となる。
図７は、センシングシステム１００の動作例を示すタイミングチャートである。図６と同様に、Ｎ＝４とし、｛１，１，−１，１｝を巡回符号として変調係数と復調係数を構成する例であるが、図６とは異なり、Ｋ＝２、Ｓ＝Ｔ／２とした。このため、Ａ／Ｄ変換出力ADC output: s以降の動作は、２倍の標本化周波数となる。一方、Ａ／Ｄ変換回路６の入力までの動作と、復調係数７１を供給する回路、即ち、分周回路７５、Ｎ進カウンタ７４、復調係数の各列の値を保持する記憶回路７２＿１〜７２＿Ｎ及びセレクタ７３は、図６と同様であり説明は省略する。
Ａ／Ｄ変換出力ADC output: sは、図６の場合の２倍の標本化周波数で出力されるので、第１サイクルに、入力されたg1とg2に対応する２個のＡ／Ｄ変換結果s1とs2が出力され、以降、各サイクルに２個づつのＡ／Ｄ変換結果s3、s4、s5、s6、s7、s8、s9、s10が出力される。
各サイクルでは、２個のＡ／Ｄ変換結果に対して同じ復調係数が乗算されて、フィルタ回路９＿１〜９＿４によって移動平均の演算処理がなされるので、各サイクルのdigital out: o1(t)〜o4(t)は、以下の通りとなる。
第１サイクル前半のdigital out: o1(1)〜o4(1)は、下式の通りである。
Figure 2018072928
第１サイクル後半のdigital out: o1(2)〜o4(2)は、下式の通りである。
Figure 2018072928
第２サイクル前半のdigital out: o1(3)〜o4(3)は、下式の通りである。
Figure 2018072928
第２サイクル後半のdigital out: o1(4)〜o4(4)は、下式の通りである。
Figure 2018072928
第３サイクル前半のdigital out: o1(5)〜o4(5)は、下式の通りである。
Figure 2018072928
第３サイクル後半のdigital out: o1(6)〜o4(6)は、下式の通りである。
Figure 2018072928
第４サイクル前半のdigital out: o1(7)〜o4(7)は、下式の通りである。
Figure 2018072928
第４サイクル後半のdigital out: o1(8)〜o4(8)は、下式の通りである。
Figure 2018072928
第５サイクル前半のdigital out: o1(9)〜o4(9)は、下式の通りである。
Figure 2018072928
第５サイクル後半のdigital out: o1(10)〜o4(10)は、下式の通りである。
Figure 2018072928
第４サイクル前半のdigital out: o1(7)〜o4(7)までは中間値であるが、第４サイクル後半のdigital out: o1(8)〜o4(8)から検出信号の正しいディジタル変換データとして扱うことができ、以降、o1(9)〜o4(9)、o1(10)〜o4(10)、…のように、図６の場合の２倍の標本化周波数で出力される。
〔実施形態４〕
図８は、実施形態４のセンシングシステム１００の構成例を示すブロック図である。センシング対象（ＤＵＴ）１５０は、Ｎ個のセンサ１＿１〜１＿Ｎ（不図示）をセンシングの対象として含み、フィルタ回路９＿１〜９＿Ｎ以外の回路構成は、図５に示した実施形態３と同様である。フィルタ回路９＿１〜９＿Ｎ以外の回路については、説明を省略する。
フィルタ回路９＿１〜９＿Ｎのそれぞれは、１次積分回路９１＿１〜９１＿Ｎと櫛型フィルタ９２＿１〜９２＿Ｎの間にさらに１／Ｄ間引き回路（1/D Decimator）９３＿１〜９３＿Ｎをカスケード接続して構成される。
本実施形態４においてもＡ／Ｄ変換回路６の標本化周波数はfref／Ｓである。１次積分回路９１＿１〜９１＿Ｎは、この標本化周波数fref／Ｓに同期する１サイクル遅延Ｚ−１を用いて累積加算を行う。１／Ｄ間引き回路（1/D Decimator）９３＿１〜９３＿Ｎによって、標本化周波数をfref／（Ｓ×Ｄ）に間引いた後、櫛型フィルタ９２＿１〜９２＿Ｎでは、Ｎサイクル遅延に相当する遅延を加えて差し引く。このとき、櫛型フィルタ９２＿１〜９２＿Ｎは標本化周波数をfref／（Ｓ×Ｄ）で動作するので、Ｕ／Ｄ＝（Ｎ×Ｔ）／（Ｓ×Ｄ）の遅延を備える。この構成により、フィルタ回路９＿１〜９＿Ｎは、Ｎサイクル期間の移動平均フィルタとして機能し、各チャネルの検出信号に対応するディジタル出力（digital out: o1(t)〜o4(t)）を出力する。
これにより、ディジタルフィルタを含む９＿１〜９＿Ｎ復調回路７０の回路規模を実施形態３の場合よりもさらに小さく抑えることができる。１／Ｄ間引き回路（1/D Decimator）９３＿１〜９３＿Ｎによってその後段の回路の標本化周波数を１／Ｄに低下するので、櫛型フィルタ９２＿１〜９２＿Ｎに備える遅延回路の遅延量も１／Ｄになるため、必要な回路の規模が抑えられる。
図９は、実施形態４のセンシングシステム１００の動作例を示すタイミングチャートである。図７と同様に、Ｎ＝４とし、｛１，１，−１，１｝を巡回符号として変調係数と復調係数を構成し、Ｋ＝２、Ｓ＝Ｔ／２とする例であるが、１／Ｄ間引き回路（1/D Decimator）９３＿１〜９３＿Ｎの機能により、ディジタル出力（digital out: o1(t)〜o4(t)）の出力タイミングが図７とは異なる。
ディジタル出力（digital out: o1(t)〜o4(t)）は、全てのＡ／Ｄ変換出力ADC output: s1〜s8が揃う、第４サイクル後半のdigital out: o1(8)〜o4(8)から検出信号の正しいディジタル変換データとして扱うことができる。以降は、４サイクル周期で、第８サイクル後半、第１６サイクル後半…（不図示）に出力される。他の動作は図７と同様であるので説明は省略する。
〔実施形態５〕
図１０は、実施形態５のセンシングシステム１００の構成例を示すブロック図である。センシング対象（ＤＵＴ）１５０は、Ｎ個のセンサ１＿１〜１＿Ｎ（不図示）をセンシングの対象として含み、Ａ／Ｄ変換回路６以降の回路構成以外は、図８に示した実施形態４と同様である。
本実施形態５では、Ａ／Ｄ変換回路６は１ビットのデルタシグマ方式である。１サイクルあたり、Ｕ／Ｎ回のサンプリングを行って１ビットの１または０を出力する。
これに対応して、復調回路として機能する乗算回路７７＿１〜７７＿Ｎに代えて、極性反転回路７８＿１〜７８＿Ｎとセレクタ７９＿１〜７９＿Ｎを備える。セレクタ７９＿１〜７９＿Ｎは、Ａ／Ｄ変換回路６の出力である１ビットの１または０に応じて、復調係数の極性をそのままか反転させて、フィルタ回路９＿１〜９＿Ｎに入力する。
これにより、乗算回路７７＿１〜７７＿Ｎが不要となって、回路規模が大幅に低減される。
フィルタ回路９＿１〜９＿Ｎの動作は、基本的には、実施形態４と同様であるが、間引き回路９３＿１〜９３＿Ｎは１／Ｕとされる。これにより、図９に示したのと同様の動作となる。
他の回路構成と動作については、図８及び図９を引用して説明した実施形態４と同様となるので、説明を省略する。
なお、極性反転回路７８＿１〜７８＿Ｎと、セレクタ７９＿１〜７９＿Ｎと、フィルタ回路９＿１〜９＿Ｎの前段の１次積分回路９１＿１〜９１＿Ｎは、加減算カウンタとして実装することができる。Ａ／Ｄ変換回路６の１ビットの出力が１のときは復調係数の要素値を加算し、０のときは減算する。
〔実施形態６〕
以上の各実施形態を示して説明してきたセンシングシステムは、その変形例を含めて、センサに繰り返しの同じ刺激（駆動信号）を与えて、それに応答する繰り返しの応答信号を受信するようなセンシングシステムに広く応用することができる。例えば、超音波や電磁波を対象に照射してその反射を観測するようなセンシングシステムも含まれる。
その中でも、静電容量方式のタッチパネルにおけるタッチ検出回路に適用すると特に好適である。
静電容量方式のタッチパネルには、自己容量方式と相互容量方式とがあるが、いずれの方式のタッチパネルにも適用することができる。
図１１は、本発明のセンシングシステム１００を自己容量方式のタッチ検出回路に適用した一実施の形態を模式的に示すブロック図である。
自己容量方式のタッチパネル２５０と複数のタッチ検出回路２００＿１〜２００＿Ｍを有する半導体装置３００が接続されたシステムである。
自己容量方式のタッチパネル２５０は、Ｍ×Ｎ個のセンサ容量を備える。図ではＮ行Ｍ列のマトリクス状に配置して示したが、これは理解を容易にするための便宜であって、配置は任意である。Ｍ×Ｎ個のセンサ容量の一方の電極のみが図示され、図示が省略されている他方の電極はタッチパネル全面に電磁的に対向するように設けられ、共通電極として機能する。このセンサ容量にユーザの指などの導電物質が接近すると、その導電物質との間に存在する容量成分が加算され、センサ容量の容量値は実効的に増加する。
半導体装置３００は、Ｍ×Ｎ個の端子とＭ組のタッチ検出回路２００＿１〜２００＿Ｍを備え、Ｍ×Ｎ個の端子を介してタッチパネル２５０上のＭ×Ｎ個のセンサ容量とタッチ検出回路２００＿１〜２００＿Ｍを電気的に接続することができるように構成されている。タッチパネル２５０上のＮ個のセンサ容量と１個のタッチ検出回路は対になっており、実施形態１〜５で説明したようなセンシングシステム１００として機能する。
タッチ検出回路２００＿１は、Ｎ個の送信回路２＿１＿１〜２＿１＿ＮとＮ個の受信回路３＿１＿１〜３＿１＿Ｎと、図示が省略されている他の構成要素である変調回路、混合回路、Ａ／Ｄ変換回路、復調回路及びディジタルフィルタを含む。Ｎ個の送信回路２＿１＿１〜２＿１＿Ｎの出力とＮ個の受信回路３＿１＿１〜３＿１＿Ｎの入力とはそれぞれ短絡された状態で、Ｎ個の端子を介してＮ個のセンサ容量と電気的に接続される。送信回路２＿１＿１〜２＿１＿Ｎの出力からセンサ容量１＿１＿１〜１＿１＿Ｎに対して駆動信号が電圧出力され、そのときのセンサ容量１＿１＿１〜１＿１＿Ｎの充放電電流がＮ個の受信回路３＿１＿１〜３＿１＿Ｎによって、検出信号として受信される。以降の処理は、実施形態１〜５で説明した通りである。また、他のタッチ検出回路２００＿２〜２００＿Ｍも同様である。
以上のように、Ｍ組のタッチ検出回路２００＿１〜２００＿Ｍは、相互に独立して動作さることが可能であって、タッチパネル２５０上のＭ×Ｎ個のセンサ容量のすべてを同時にセンシングの対象とすることも不可能ではない。
図１２は、本発明のセンシングシステム１００を自己容量方式のタッチ検出回路に適用した別の実施の形態を模式的に示すブロック図である。
図１１と同じく自己容量方式のタッチパネル２５０に接続可能なタッチ検出回路を備える半導体装置３００であるが、マルチプレクサ２０１とタッチ検出回路２００を有する半導体装置３００が接続されたシステムである。
半導体装置３００は、Ｍ×Ｎ個の端子とマルチプレクサ２０１とタッチ検出回路２００とを備え、Ｍ×Ｎ個の端子を介してタッチパネル２５０上のＭ×Ｎ個のセンサ容量のうちＮ個ずつをマルチプレクサ２０１によって選択して、タッチ検出回路２００と電気的に接続し、センシングの対象とすることができるように構成されている。例えば、Ｎ個ずつ順次選択するように設定される。
タッチ検出回路２００は、Ｎ個の送信回路２＿１〜２＿ＮとＮ個の受信回路３＿１〜３＿Ｎと、図示が省略されている他の構成要素である変調回路、混合回路、Ａ／Ｄ変換回路、復調回路及びディジタルフィルタを含む。Ｎ個の送信回路２＿１〜２＿Ｎの出力とＮ個の受信回路３＿１〜３＿Ｎの入力とはそれぞれ短絡された状態で、マルチプレクサ２０１によって選択されたＮ個のセンサ容量と電気的に接続される。マルチプレクサ２０１は例えば、Ｎ個の双方向アナログスイッチで構成され、送信回路２＿１〜２＿Ｎの出力から選択されたＮ個のセンサ容量に対して駆動信号が電圧出力され、そのときのＮ個のセンサ容量の充放電電流がＮ個の受信回路３＿１〜３＿Ｎによって、検出信号として受信される。以降の処理は、実施形態１〜５で説明した通りである。
図１１は完全並列方式、図１２は時分割方式ということができるが、その中間の方式とすることは任意である。例えば、タッチパネル２５０上のセンサ容量をＭ×Ｎ個ずつＬ組に分け、半導体装置３００にはＬ個のマルチプレクサ２０１＿１〜２０１＿ＬとＬ個のタッチ検出回路２００＿１〜２００＿Ｌを備えてもよい。また、マルチプレクサを設ける位置は、必ずしも端子に最も近い側である必要はなく、例えば、受信回路と変調回路の間、Ａ／Ｄ変換回路の後段など、任意の位置とすることができる。
図１３は、本発明のセンシングシステム１００を相互容量方式のタッチ検出回路に適用した一実施の形態を模式的に示すブロック図である。
相互容量方式のタッチパネル２６０と複数のタッチ検出回路を有する半導体装置３００が接続されたシステムである。
相互容量方式のタッチパネル２６０は、Ｘ本の駆動電極とＬ×Ｎ本の検出電極が交差する各箇所にＸ行×Ｌ組×Ｎ個のセンサ容量を備える。このセンサ容量にユーザの指などの導電物質が接近すると、その導電物質との間に存在する容量成分が分割され、センサ容量の容量値は実効的に減少する。
半導体装置３００は、送信回路（ＴＸ）２０と、Ｌ組の、受信回路（ＲＸ）３＿１＿１…Ｎ〜３＿Ｌ＿１…Ｎ、変調回路（ＭＯＤ）４＿１〜４＿Ｌ、混合回路５＿１〜５＿Ｌ、Ａ／Ｄ変換回路６＿１〜６＿Ｌ、復調回路（ＭＯＤ）７＿１〜７＿Ｌを備える。また、タッチパネル２６０上のＸ本の駆動電極と送信回路（ＴＸ）２０とを接続するためのＸ個の端子と、Ｌ×Ｎ本の検出電極とＬ組の受信回路（ＲＸ）３＿１＿１…Ｎ〜３＿Ｌ＿１…Ｎとを接続するためのＬ×Ｎ個の端子とを備える。図１３ではセンシングシステム１００、タッチ検出回路２００を示す境界線が明記されていないが、それは、Ｌ組のタッチ検出回路２００＿１〜２００＿Ｌに対して１個の送信回路（ＴＸ）２０が共通に設けられているためである。即ち、第１組のタッチ検出回路２００＿１は、受信回路（ＲＸ）３＿１＿１…Ｎ、変調回路（ＭＯＤ）４＿１、混合回路５＿１、Ａ／Ｄ変換回路６＿１、復調回路（ＭＯＤ）７＿１及び共通の送信回路（ＴＸ）２０によって構成され、以降同様に、第Ｌ組のタッチ検出回路２００＿Ｌは、受信回路（ＲＸ）３＿Ｌ＿１…Ｎ、変調回路（ＭＯＤ）４＿Ｌ、混合回路５＿Ｌ、Ａ／Ｄ変換回路６＿Ｌ、復調回路（ＭＯＤ）７＿Ｌ及び共通の送信回路（ＴＸ）２０によって構成される。
半導体装置３００は、送信回路（ＴＸ）２０から、タッチパネル２６０上のＸ本の駆動電極に対して駆動信号を順次送信することにより、当該駆動電極に接続されるＬ×Ｎ個のセンサ容量をセンシングの対象とすることができる。即ち、Ｌ組のタッチ検出回路２００＿１〜２００＿Ｌを並列に動作させ、Ｘ×Ｌ×Ｎ個のセンサ容量を順次Ｌ×Ｎ個ずつセンシングの対象とすることができる。このときのタッチ検出回路２００＿１〜２００＿Ｌの動作は、実施形態１〜５で説明したものと同様である。
図１４は、本発明のセンシングシステム１００を相互容量方式のタッチ検出回路に適用した別の実施の形態を模式的に示すブロック図である。
図１３と同じく相互容量方式のタッチパネル２６０に接続可能なタッチ検出回路を備える半導体装置３００であるが、マルチプレクサ２０１と１個のタッチ検出回路２００を有する半導体装置３００が接続されたシステムである。
半導体装置３００は、Ｘ個の端子と送信回路（ＴＸ）２０、Ｌ×Ｎ個の端子とマルチプレクサ２０１と受信回路（ＲＸ）３＿１〜３＿Ｎ、変調回路（ＭＯＤ）４、混合回路５、Ａ／Ｄ変換回路６、復調回路（ＭＯＤ）７を備え、Ｌ×Ｎ個の端子を介してタッチパネル２５０上のＬ×Ｎ個のセンサ容量のうちＮ個ずつをマルチプレクサ２０１によって選択して、受信回路（ＲＸ）３＿１〜３＿Ｎと電気的に接続し、センシングの対象とすることができるように構成されている
半導体装置３００は、送信回路（ＴＸ）２０から、タッチパネル２６０上のＸ本の駆動電極に対して駆動信号を順次送信することにより、当該駆動電極に接続されるＬ×Ｎ個のセンサ容量を並列に駆動するが、並列に駆動されたＬ×Ｎ個のセンサ容量は、マルチプレクサ２０１によって順次Ｎ個ずつ選択され、受信回路（ＲＸ）３＿１〜３＿Ｎに電気的に接続され、センシングの対象とされる。以降の動作は、実施形態１〜５で説明したものと同様である。
図１３は完全並列方式、図１４は時分割方式ということができるが、その中間の方式とすることは、任意である。
特に制限されないが、半導体装置３００は、例えば、公知のＣＭＯＳ（Complementary Metal-Oxide-Semiconductor field effect transistor）の半導体製造技術を用いて、シリコンなどの単一半導体基板上に、ＬＳＩ（Large Scale Integrated circuit）またはＩＣ（Integrated Circuit）として形成される。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
１ センサ
２、２０ 送信回路（ＴＸ）
３、３０ 受信回路（ＲＸ）
４ 変調回路
５ 加算回路
６ Ａ／Ｄ変換回路
７、７０ 復調回路
４１ 変調係数
７１ 復調係数
４２＿１〜４２＿Ｎ 変調係数の各列の値を保持する記憶回路
７２＿１〜７２＿Ｎ 復調係数の各列の値を保持する記憶回路
４３、７３ セレクタ
４４、７４ Ｎ進カウンタ
４５、７５ 分周回路
７６ 遅延回路
７７ 乗算回路
７８ 極性反転回路
７９ セレクタ
９ ディジタルフィルタ
９１ １次積分回路
９２ 櫛型フィルタ
９３ 間引き回路（Decimator）
１００ センシングシステム
１５０ センシング対象（ＤＵＴ）
２００ タッチ検出回路
２０１ マルチプレクサ
２５０ 自己容量方式のタッチパネル
２６０ 相互容量方式のタッチパネル
３００ 半導体装置

Claims (20)

  1. 複数のセンサに接続可能なセンシングシステムであって、
    前記複数のセンサのうちのＮ個（Ｎは正の整数）のセンサに駆動信号を送信する送信回路と、
    前記Ｎ個のセンサにおいて前記駆動信号に応答して発生するＮ個の検出信号が、並列に入力されるＮ個の受信回路と、
    前記Ｎ個の受信回路の出力を変調するＮ個の変調回路と、
    前記Ｎ個の変調回路の出力を混合する混合回路と、
    前記混合回路の出力が入力される１個のＡ／Ｄ変換回路と、
    前記Ａ／Ｄ変換回路から出力されるディジタル値が入力され、前記Ｎ個の検出信号に対応するＮ個のディジタル検出値を出力する復調回路とを備え、
    前記送信回路は、前記Ｎ個のセンサのそれぞれに、前記駆動信号を少なくともＮサイクルに亘って繰り返し送信し、
    前記Ｎ個の受信回路は、前記Ｎ個の検出信号をそれぞれ前記Ｎサイクルに亘って受信し、
    前記Ｎ個の変調回路には、Ｎ行Ｎ列の行列で表現される変調係数が供給され、
    前記Ｎ個の変調回路は、前記Ｎサイクルの第１サイクルから第Ｎサイクルまでの１サイクルごとに、前記Ｎ個の検出信号と前記変調係数の第１行から第Ｎ行までの各列の要素をそれぞれ乗じてＮ個の積を前記混合回路に順次供給し、
    前記混合回路は、前記Ｎサイクルの第１サイクルから第Ｎサイクルまでの１サイクルごとに、前記Ｎ個の積を合計して、前記Ｎサイクルに亘って前記Ａ／Ｄ変換回路に供給し、
    前記Ａ／Ｄ変換回路は、前記混合回路の出力に対応するディジタル値を１サイクルごとに前記Ｎサイクルに亘ってＮ個のディジタル信号として順次出力し、
    前記復調回路には、前記変調係数と直交するＮ行Ｎ列の行列で表現される復調係数が供給され、
    前記復調回路は、前記Ｎサイクルに亘って供給される前記Ｎ個のディジタル信号をＮ行１列の入力行列とし、前記復調係数と前記Ｎ行１列の入力行列とを乗ずることによって、前記Ｎ個のディジタル検出値を出力する、
    センシングシステム。
  2. 請求項１において、
    前記復調回路は、前記Ｎサイクルに亘って供給される前記Ｎ個のディジタル信号を１サイクルずつ遅延させるＮ−１段の遅延回路と、Ｎ個の積和演算回路を備え、
    前記Ｎ個の積和演算回路は、前記Ａ／Ｄ変換回路の出力及び前記Ｎ−１段の遅延回路の出力に対して、前記復調係数の第１行から第Ｎ行までの１行Ｎ列の各要素をそれぞれ乗じて合計することにより、前記Ｎ個のディジタル検出値を出力する、
    センシングシステム。
  3. 請求項１において、
    前記Ａ／Ｄ変換回路は、前記Ｎサイクルの１サイクルごとにＫ（Ｋは正の整数）回のデルタシグマ方式の変換動作を行って、前記ディジタル信号として１サイクルごとにＫ個のディジタルデータを前記Ｎサイクルに亘って出力し、
    前記復調回路は、Ｎ個の乗算回路と、前記Ｎ個の乗算回路の出力がそれぞれ入力されるＮ個のフィルタ回路を含み、
    前記フィルタ回路のそれぞれは、１次積分回路とＫ×Ｎ次櫛型フィルタとをカスケード接続して構成される、
    センシングシステム。
  4. 請求項１において、
    前記Ａ／Ｄ変換回路は、前記Ｎサイクルの１サイクルごとにＫ回（Ｋは正の整数）のデルタシグマ方式の変換動作を行って、前記ディジタル信号として１サイクルごとにＫ個のディジタルデータを前記Ｎサイクルに亘って出力し、
    前記復調回路は、Ｎ個の乗算回路と、前記Ｎ個の乗算回路の出力がそれぞれ入力されるＮ個のフィルタ回路を含み、
    前記フィルタ回路のそれぞれは、１次積分回路と１／Ｄ間引き回路とＫ×Ｎ／Ｄ次櫛型フィルタとをカスケード接続して構成される、
    センシングシステム。
  5. 請求項１において、
    前記Ａ／Ｄ変換回路は、前記Ｎサイクルの１サイクルごとにＫ回（Ｋは正の整数）のデルタシグマ方式の変換動作を行って、前記ディジタル信号として１サイクルごとにＫ個の１ビットのディジタルデータを前記Ｎサイクルに亘って出力し、
    前記復調回路は、Ｎ個の乗算回路と、前記Ｎ個の乗算回路の出力がそれぞれ入力されるＮ個のフィルタ回路を含み、
    前記フィルタ回路のそれぞれは、１次積分回路と１／Ｄ間引き回路（Ｄは正の整数）とＫ×Ｎ／Ｄ次櫛型フィルタとをカスケード接続して構成される、
    センシングシステム。
  6. 請求項５において、
    前記復調回路は、前記復調係数のＮ行それぞれについて、前記乗算回路と前記１次積分回路に代えて、前記Ｋ個の１ビットのディジタルデータを前記Ｎサイクルに亘って、１行Ｎ列の行列の要素の値に基づいて加算または減算するカウンタを備える、
    センシングシステム。
  7. 請求項６において、
    前記ＤはＮ×Ｋと等しい値とされる、
    センシングシステム。
  8. 請求項１において、前記複数のセンサは、静電容量方式のタッチ検出パネルにおける複数のセンサ容量である、
    センシングシステム。
  9. 複数のセンサ容量を有するタッチパネルに接続可能なタッチ検出回路であって、
    前記複数のセンサ容量のうちのＮ個（Ｎは正の整数）のセンサ容量に駆動信号を送信する送信回路と、
    前記Ｎ個のセンサ容量において前記駆動信号に応答して発生するＮ個の検出信号が、並列に入力されるＮ個の受信回路と、
    前記Ｎ個の受信回路の出力を変調するＮ個の変調回路と、
    前記Ｎ個の変調回路の出力を混合する混合回路と、
    前記混合回路の出力が入力される１個のＡ／Ｄ変換回路と、
    前記Ａ／Ｄ変換回路から出力されるディジタル値が入力され、前記Ｎ個の検出信号に対応するＮ個のディジタル検出値を出力する復調回路とを備え、
    前記送信回路は、前記Ｎ個のセンサ容量のそれぞれに、前記駆動信号を少なくともＮサイクルに亘って繰り返し送信し、
    前記Ｎ個の受信回路は、前記Ｎ個の検出信号をそれぞれ前記Ｎサイクルに亘って受信し、
    前記Ｎ個の変調回路には、Ｎ行Ｎ列の行列で表現される変調係数が供給され、
    前記Ｎ個の変調回路は、前記Ｎサイクルの第１サイクルから第Ｎサイクルまでの１サイクルごとに、前記Ｎ個の検出信号と前記変調係数の第１行から第Ｎ行までの各列の要素をそれぞれ乗じてＮ個の積を前記混合回路に順次供給し、
    前記混合回路は、前記Ｎサイクルの第１サイクルから第Ｎサイクルまでの１サイクルごとに、前記Ｎ個の積を合計して、前記Ｎサイクルに亘って前記Ａ／Ｄ変換回路に供給し、
    前記Ａ／Ｄ変換回路は、前記混合回路の出力に対応するディジタル値を１サイクルごとに前記Ｎサイクルに亘ってＮ個のディジタル信号として順次出力し、
    前記復調回路には、前記変調係数と直交し、Ｎ行Ｎ列の行列で表現される復調係数が供給され、
    前記復調回路は、前記Ｎサイクルに亘って供給される前記Ｎ個のディジタル信号をＮ行１列の入力行列とし、前記復調係数と前記Ｎ行１列の入力行列とを乗ずることによって、前記Ｎ個のディジタル検出値を出力する、
    タッチ検出回路。
  10. 請求項９に記載のタッチ検出回路とマルチプレクサとＭ組×Ｎ個の端子とを備え（Ｍは正の整数）、前記Ｍ組×Ｎ個の端子に対応するＭ組×Ｎ個のセンサ容量を有する自己容量方式のタッチパネルに接続可能な半導体装置であって、
    前記マルチプレクサは、前記Ｍ組から前記Ｎ個の端子を順次選択して、対応するＮ個のセンサ容量を前記タッチ検出回路に接続する、
    半導体装置。
  11. 請求項９に記載のタッチ検出回路をＭ組（Ｍは正の整数）備え、Ｎ個のセンサ容量をＭ組有する自己容量方式のタッチパネルに接続可能な半導体装置であって、
    前記Ｎ個のセンサ容量ごとに前記タッチ検出回路を接続するためのＭ×Ｎ個の端子を有する、
    半導体装置。
  12. 請求項９に記載のタッチ検出回路とＸ個の送信端子とＬ組×Ｎ個の受信端子とを備え（Ｘ，Ｌはそれぞれ正の整数）、１行あたりＬ組×Ｎ個のセンサ容量をＸ行備える相互容量方式のタッチパネルに接続可能な半導体装置であって、
    前記タッチ検出回路において、前記送信回路は、前記Ｘ行のうちの各行のＬ組×Ｎ個のセンサ容量に対して、前記Ｘ個の送信端子から、前記駆動信号を順次送信し、
    前記タッチ検出回路は、前記Ｌ組×Ｎ個の受信端子に対応してＮ個の受信端子ごとに、前記Ｎ個の受信回路と前記Ｎ個の変調回路と前記混合回路と前記Ａ／Ｄ変換回路と前記復調回路とを、それぞれＬ組ずつ備える、
    半導体装置。
  13. 請求項９に記載のタッチ検出回路とＸ個の送信端子とＬ組×Ｎ個の受信端子とマルチプレクサとを備え（Ｘ，Ｌはそれぞれ正の整数）、１行あたりＬ組×Ｎ個のセンサ容量をＸ行備える相互容量方式のタッチパネルに接続可能な半導体装置であって、
    前記タッチ検出回路において、前記送信回路は、前記Ｘ行のうちの各行のＬ組×Ｎ個のセンサ容量に対して、前記Ｘ個の送信端子から、前記駆動信号を順次送信し、
    前記マルチプレクサは、前記Ｌ組×Ｎ個の受信端子に対応して１組ごとに順次、Ｎ個の受信端子に入力されるＮ個の検出信号を前記Ｎ個の受信回路に入力する、
    半導体装置。
  14. 請求項１０において、
    前記Ａ／Ｄ変換回路は、前記Ｎサイクルの１サイクルごとにＫ回（Ｋは正の整数）のデルタシグマ方式の変換動作を行って、前記ディジタル信号として１サイクルごとにＫ個の１ビットのディジタルデータを前記Ｎサイクルに亘って出力し、
    前記復調回路は、Ｎ個の乗算回路と、前記Ｎ個の乗算回路の出力がそれぞれ入力されるＮ個のフィルタ回路を含み、
    前記フィルタ回路のそれぞれは、１次積分回路と１／Ｄ間引き回路（Ｄは正の整数）とＫ×Ｎ／Ｄ次櫛型フィルタとをカスケード接続して構成される、
    半導体装置。
  15. 請求項１４において、
    前記復調回路は、前記復調係数のＮ行それぞれについて、前記乗算回路と前記１次積分回路に代えて、前記Ｋ個の１ビットのディジタルデータを前記Ｎサイクルに亘って、１行Ｎ列の行列の要素の値に基づいて加算または減算するカウンタを備える、
    半導体装置。
  16. Ｎ個（Ｎは正の整数）のセンサを同時にセンシング可能なセンシングシステムにおいて、
    前記Ｎ個のセンサのそれぞれに、実質的に同じ駆動信号を少なくともＮサイクルに亘って繰り返し送信する送信回路と、
    それに応答するＮサイクル×Ｎチャネルの検出信号を受信する受信回路と、
    検出信号をＮ行Ｎ列の変調行列で符号変調する変調回路と、
    前記変調回路の出力を１サイクルごとに合計する混合回路と、
    前記混合回路の出力を１サイクルごとにディジタル値に変換するＡ／Ｄ変換回路と、
    前記Ａ／Ｄ変換回路から前記Ｎサイクルに亘って出力されるＮ個のディジタル値を、前記変調行列と直交するＮ行Ｎ列の復調行列を使って符号復調することにより、前記Ｎチャネルの検出信号に対応するディジタル化されたＮ個の検出値を得る復調回路とを備える、
    センシングシステム。
  17. 請求項１６において、
    前記Ａ／Ｄ変換回路は、１ビットのデルタシグマ方式であって、前記１サイクルごとに複数のビット列を出力し、
    前記復調回路は、前記復調行列の要素の極性に応じて前記Ａ／Ｄ変換回路から出力される前記複数のビット列の各ビット値を加算するか減算するかを切り替えるカウンタと、前記カウンタの出力を移動平均するフィルタ回路を含んで構成される、
    センシングシステム。
  18. 請求項１７において、前記センシングシステムは、Ｎ個のセンサ容量を含む複数のセンサ容量を備えるタッチパネルに接続可能なタッチ検出回路である、
    センシングシステム。
  19. 請求項１８において、前記タッチパネルは、Ｎ本の検出電極に接続されるＮ個のセンサ容量を備える自己容量方式のタッチパネルであり、
    前記送信回路は、前記Ｎ本の検出電極に対して前記駆動信号を送信し、
    前記受信回路は、前記駆動信号に伴って前記Ｎ本の検出電極を介して発生する前記Ｎ個のセンサ容量への充放電電流を、前記検出信号として受信する、
    センシングシステム。
  20. 請求項１８において、前記タッチパネルは、Ｘ本の駆動電極と前記Ｘ本の駆動電極と交差するＮ本の検出電極と、前記Ｘ本の駆動電極と前記Ｎ本の検出電極が交差する各箇所にＸ行×Ｎ個のセンサ容量とを備える相互容量方式のタッチパネルであり、
    前記送信回路は、Ｘ本の駆動電極に対して前記駆動信号を順次送信することにより、当該駆動電極に接続されるＮ個のセンサ容量をセンシングの対象とする、
    センシングシステム。
JP2016208653A 2016-10-25 2016-10-25 センシングシステム、タッチ検出回路および半導体装置 Pending JP2018072928A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016208653A JP2018072928A (ja) 2016-10-25 2016-10-25 センシングシステム、タッチ検出回路および半導体装置
US15/789,103 US10235000B2 (en) 2016-10-25 2017-10-20 Sensing system and semiconductor device
CN201711006798.0A CN107977123B (zh) 2016-10-25 2017-10-25 感测系统和半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016208653A JP2018072928A (ja) 2016-10-25 2016-10-25 センシングシステム、タッチ検出回路および半導体装置

Publications (1)

Publication Number Publication Date
JP2018072928A true JP2018072928A (ja) 2018-05-10

Family

ID=61969549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016208653A Pending JP2018072928A (ja) 2016-10-25 2016-10-25 センシングシステム、タッチ検出回路および半導体装置

Country Status (3)

Country Link
US (1) US10235000B2 (ja)
JP (1) JP2018072928A (ja)
CN (1) CN107977123B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020004077A (ja) * 2018-06-28 2020-01-09 シナプティクス インコーポレイテッド 半導体装置、容量センシングシステム及び方法
JP2020027331A (ja) * 2018-08-09 2020-02-20 シナプティクス インコーポレイテッド 半導体装置、容量センシングシステム及び方法
KR102163061B1 (ko) * 2019-05-31 2020-10-07 삼성전기주식회사 하우징에 적용될 수 있는 터치 입력 센싱 장치를 갖는 전자 기기

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7868874B2 (en) 2005-11-15 2011-01-11 Synaptics Incorporated Methods and systems for detecting a position-based attribute of an object using digital codes
US8592697B2 (en) * 2008-09-10 2013-11-26 Apple Inc. Single-chip multi-stimulus sensor controller
US7834795B1 (en) * 2009-05-28 2010-11-16 Bae Systems Information And Electronic Systems Integration Inc. Compressive sensor array system and method
US8664548B2 (en) * 2009-09-11 2014-03-04 Apple Inc. Touch controller with improved diagnostics calibration and communications support
US8031094B2 (en) * 2009-09-11 2011-10-04 Apple Inc. Touch controller with improved analog front end
CN106249954A (zh) * 2011-02-25 2016-12-21 高通股份有限公司 电容式触摸感测构架
US11320946B2 (en) * 2011-04-19 2022-05-03 Cypress Semiconductor Corporation Capacitive panel scanning with reduced number of sensing circuits
US9377905B1 (en) * 2011-05-31 2016-06-28 Parade Technologies, Ltd. Multiplexer for a TX/RX capacitance sensing panel
US9279874B2 (en) * 2012-08-16 2016-03-08 Microchip Technology Germany Gmbh Signal processing for a capacitive sensor system with robustness to noise
US8970546B2 (en) * 2012-08-31 2015-03-03 Synaptics Incorporated Method and apparatus for improved input sensing using a display processor reference signal
KR102058437B1 (ko) * 2013-02-25 2019-12-26 삼성전자주식회사 필터 값 추출기를 포함하는 터치 감지 장치 및 필터 값 추출기
KR102011433B1 (ko) * 2013-04-22 2019-10-22 삼성디스플레이 주식회사 터치 검출장치 및 이를 이용한 터치 검출방법
TWI559202B (zh) * 2014-10-01 2016-11-21 義隆電子股份有限公司 電容式觸控裝置及其刺激訊號產生電路與方法
TWI547842B (zh) * 2014-11-03 2016-09-01 聯詠科技股份有限公司 觸控偵測系統、差異積分調變器及其調變方法
CN106788268B (zh) * 2015-12-21 2020-06-12 深圳市汇顶科技股份有限公司 混频模块
US10061415B2 (en) * 2016-06-30 2018-08-28 Synaptics Incorporated Input device receiver with delta-sigma modulator

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020004077A (ja) * 2018-06-28 2020-01-09 シナプティクス インコーポレイテッド 半導体装置、容量センシングシステム及び方法
US10921939B2 (en) 2018-06-28 2021-02-16 Synaptics Incorporated Device and method for capacitive sensing with noise mitigation
JP7202794B2 (ja) 2018-06-28 2023-01-12 シナプティクス インコーポレイテッド 半導体装置、容量センシングシステム及び方法
JP2020027331A (ja) * 2018-08-09 2020-02-20 シナプティクス インコーポレイテッド 半導体装置、容量センシングシステム及び方法
JP7129268B2 (ja) 2018-08-09 2022-09-01 シナプティクス インコーポレイテッド 半導体装置、容量センシングシステム及び方法
KR102163061B1 (ko) * 2019-05-31 2020-10-07 삼성전기주식회사 하우징에 적용될 수 있는 터치 입력 센싱 장치를 갖는 전자 기기
KR20200137974A (ko) * 2019-05-31 2020-12-09 삼성전기주식회사 전기 기기의 하우징에 적용될 수 있는 터치 입력 센싱 장치
KR102414841B1 (ko) 2019-05-31 2022-07-01 삼성전기주식회사 전기 기기의 하우징에 적용될 수 있는 터치 입력 센싱 장치 및 전자 기기

Also Published As

Publication number Publication date
US10235000B2 (en) 2019-03-19
CN107977123A (zh) 2018-05-01
US20180113534A1 (en) 2018-04-26
CN107977123B (zh) 2024-02-20

Similar Documents

Publication Publication Date Title
US11320946B2 (en) Capacitive panel scanning with reduced number of sensing circuits
US6321246B1 (en) Linear phase FIR sinc filter with multiplexing
JP7028933B2 (ja) 信号処理システムの構成
WO2016209803A4 (en) Multi-touch sensor and electrostatic pen digitizing system utilizing simultaneous functions for improved performance
CA2626569C (en) A sampling module and a method of sampling one or more analogue characteristics of a power transmission system
US20020038324A1 (en) Sinc filter using twisting symmetry
JP2018072928A (ja) センシングシステム、タッチ検出回路および半導体装置
US6594284B1 (en) Network synchronization
EP3543668A1 (en) Capacitance detection circuit, touch detection apparatus and terminal device
EP2975770B1 (en) Sampling circuitry and sampling method for a plurality of electrodes
CN110460333A (zh) 在产生模数转换器的连续时间残差中的阻断器容差
US6337636B1 (en) System and techniques for seismic data acquisition
KR100338971B1 (ko) 선택가능한데시메이션비율을제공하기위해영충전회로를이용한필터
EP1542366A1 (en) ADC with digital error correction
KR20200068560A (ko) 뉴로모픽 연산 장치 및 그것의 동작 방법
US11593573B2 (en) Chopper stabilized analog multiplier unit element with binary weighted charge transfer capacitors
US6281718B1 (en) Noise management using a switched converter
WO2019044856A1 (ja) 電圧検出回路
JP7202794B2 (ja) 半導体装置、容量センシングシステム及び方法
EP0858162A2 (en) Pulse modulation operation circuit
US11689213B2 (en) Architecture for analog multiplier-accumulator with binary weighted charge transfer capacitors
SU1578805A1 (ru) Многоканальный дискретно-аналоговый фильтр
RU2380752C2 (ru) Нейросетевой преобразователь кода в частоту
US20220382516A1 (en) Chopper Stabilized Analog Multiplier Accumulator with Binary Weighted Charge Transfer Capacitors
US6243733B1 (en) Correct carry bit generation

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170420

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170606

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191122