JP6915565B2 - 画像処理装置 - Google Patents

Description

本発明は、起動時にプログラムのエラーに対応した処理を実行する画像処理装置に関する。

プリンター、複写機または複合機などの画像処理装置は、画像読取処理またはプリント処理などの画像処理のジョブを実行する。前記画像処理装置は、ＣＰＵ（Central Processing Unit）がファームウェアを実行することにより、前記ジョブの実行が可能になる。

前記画像処理装置は、ファームウェアを実行するＣＰＵ（Central Processing Unit）と、前記ファームウェアを予め記憶する半導体記憶装置と、ディスク式記憶装置とを備える場合がある。前記ＣＰＵは、前記ディスク式記憶装置に対して画像データの書き込みおよび読み出しを行う。

一般に、前記半導体記憶装置は、前記ディスク式記憶装置よりもデータの読み出し速度が速い。前記半導体記憶装置の典型例は、ＮＯＲ型フラッシュメモリーまたはＮＡＮＤ型フラッシュメモリーである。また、前記ディスク式記憶装置の典型例はハードディスクドライブである。

前記ファームウェアは、最初に前記ＣＰＵによって実行されるブートローダーと、前記ブートローダーを実行する前記ＣＰＵによってさらに実行される主プログラムとを含む。

前記ＣＰＵは、前記主プログラムを実行することにより、表示装置および前記ジョブを実行する装置を制御する。

前記画像処理装置において、前記ファームウェアのサイズは、機種の違い、または、オプション機能の有無に応じて異なる。そのため、前記ファームウェアが、前記ＣＰＵとバスを介して接続されるＳＳＤ（Solid State Drive）などの記憶装置に記憶される場合がある。この場合、前記ファームウェアの内容に応じて容量などの仕様の異なる前記記憶装置を採用することが容易である。

また、前記ＣＰＵが、通常はフラッシュＲＯＭに記憶されたプログラムに基づきブート処理を実行し、特定のスイッチが操作された状態で通電されときにＩＣカードに記憶されたプログラムに基づきブート処理を実行することが知られている（例えば、特許文献１参照）。

特開２００６-１２７５５４号公報

ところで、前記記憶装置は、前記バスを介して前記ＣＰＵに接続される場合、前記ＣＰＵとともに基板に実装される場合よりも、端子への粉塵の侵入または前記バスに接続された他の機器などの影響によってデータエラーが生じやすい。

また、ＩＣカードのようにユーザーによって前記画像処理装置に着脱可能なメモリー素子が、バックアップ用の前記ファームウェアを記憶する記憶装置として採用される場合、ユーザーが前記メモリー素子を管理する必要がある。しかしながら、前記ユーザーが前記ファームウェアを管理しなければならない状況は、利便性の面で好ましくない。

また、前記データエラーに対応する処理専用の追加の記憶装置を設けることは、コスト面において好ましくない。

本発明の目的は、ファームウェアの内容に応じて仕様の異なる記憶装置を採用することが容易であり、前記記憶装置で生じるデータエラーに対応する処理を専用の装置を追加することなく自動的に実行可能な画像処理装置を提供することにある。

本発明の一の局面に係る画像処理装置は、ジョブ処理装置と、表示装置と、第１記憶装置と、第２記憶装置と、第３記憶装置と、プロセッサーと、を備える。前記ジョブ処理装置は、画像読取処理およびプリント処理の一方または両方を含む画像処理のジョブを実行する。前記第１記憶装置は、ファームウェアの一部であるブートローダーを予め記憶する不揮発性の記憶装置である。前記第２記憶装置は、前記ファームウェアの他の一部であり前記表示装置および前記ジョブ処理装置を制御する主プログラムを予め記憶する不揮発性の装置である。前記第３記憶装置は、前記ジョブに用いられる画像データの書き込みおよび読み出しが行われるとともに、前記表示装置を制御するプログラムを含むバックアッププログラムを予め記憶する不揮発性の記憶装置である。前記プロセッサーは、前記第１記憶装置から前記ブートローダーを読み出し、前記ブートローダーを実行することによってさらに前記第２記憶装置から前記主プログラムを読み出し、前記主プログラムを実行することによって前記表示装置および前記ジョブ処理装置を制御可能な作動状態へ移行する。前記第１記憶装置は、前記プロセッサーが実装されている基板に実装されている。前記第２記憶装置は、バスを介して前記プロセッサーと電気的に接続されている。前記プロセッサーは、前記第２記憶装置からの前記主プログラムの読み出しにおいてエラーが生じた場合に、自動的に前記第３記憶装置から前記バックアッププログラムを読み出し、前記バックアッププログラムを実行することによって前記表示装置に警報情報を含む画面を表示させる。

本発明によれば、ファームウェアの内容に応じて仕様の異なる記憶装置を採用することが容易であり、前記記憶装置で生じるデータエラーに対応する処理を専用の装置を追加することなく自動的に実行可能な画像処理装置を提供することが可能になる。

図１は、実施形態に係る画像処理装置のブロック図である。 図２は、実施形態に係る画像処理装置における起動制御の手順の一例を示すフローチャートである。

以下、図面を参照しながら、本発明の実施形態について説明する。なお、以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定するものではない。

［画像処理装置１０の構成］
実施形態に係る画像処理装置１０は、画像読取処理またはプリント処理などの画像処理のジョブを実行する装置である。

前記画像読取処理は、原稿９１から画像を読み取り、読取画像を表す画像データを出力する処理である。前記プリント処理は、シート９２に画像を形成する処理である。例えば、画像処理装置１０が、プリンター、複写機または複合機などであることが考えられる。

前記画像処理のジョブは、例えば画像送信ジョブ、プリントジョブおよび複写ジョブなどである。図１に示される画像処理装置１０は、前記画像送信ジョブ、前記プリントジョブおよび前記複写ジョブを実行可能な複合機である。

前記画像送信ジョブは、前記画像読取処理と、前記画像読取処理により得られる画像データを他装置へ送信する処理とを含む。前記プリントジョブは、プリントデータを他装置から受信する処理、前記プリントデータをプリント用の画像データへ変換する処理、および前記画像データに基づく前記プリント処理を含む。前記複写ジョブは、前記画像読取処理と、前記画像読取処理により得られる画像データに基づく前記プリント処理とを含む。

図１に示されるように、画像処理装置１０は、画像読取装置１、プリント処理装置２，ユーザーインターフェイスユニット３、ＣＰＵ４、ＲＡＭ５、第１記憶装置６ａ、第２記憶装置６ｂ、第３記憶装置６ｃおよび通信装置７などを備える。

画像読取装置１は、前記画像読取処理を実行する装置である。画像読取装置１は、原稿９１に対して光を照射し、原稿９１からの反射光を受光し、受光量を検出する。さらに、画像読取装置１は、前記受光量の検出データを、読取画像を表す画像データとして出力する。

プリント処理装置２は、電子写真方式またはインクジェット方式などの予め定められた方式で前記プリント処理を実行する装置である。シート９２は、用紙または樹脂フィルムなどのシート状の画像形成媒体である。

通信装置７は、電波または通信ケーブルなどの通信媒体を通じて不図示の情報処理装置などの他装置との間で通信を行う通信インターフェイスデバイスである。ＣＰＵ４は、前記他装置との間のデータの送信および受信の全てを、通信装置７を通じて行う。

画像読取装置１および通信装置７は、前記画像送信ジョブを実行するジョブ処理装置の一例である。プリント処理装置２および通信装置７は、前記プリントジョブを実行するジョブ処理装置の一例である。画像読取装置１およびプリント処理装置２は、前記複写ジョブを実行するジョブ処理装置の一例である。

前記画像送信ジョブにおいて、送信対象として用いられる画像データＤ０を第３記憶装置６ｃに書き込む処理および読み出す処理が、ＣＰＵ４によって行われる。

同様に、前記プリントジョブにおいて、前記他装置から受信される前記プリントデータおよび前記プリント処理に用いられる画像データＤ０を第３記憶装置６ｃに書き込む処理および読み出す処理が、ＣＰＵ４によって行われる。

同様に、前記複写ジョブにおいて、画像読取装置１によって得られるプリント用の画像データＤ０を第３記憶装置６ｃに書き込む処理および読み出す処理が、ＣＰＵ４によって行われる。

ユーザーインターフェイスユニット３は、操作装置３ａおよび表示装置３ｂを含む。操作装置３ａは、ユーザーの操作を受け付ける装置であり、例えばタッチパネルを含む。表示装置３ｂは、画像を表示可能な装置であり、例えば、液晶表示パネルなどの表示パネルを含む。

ＲＡＭ５は、揮発性の記憶装置である。ＲＡＭ５は、ＣＰＵ４が実行するプログラムおよびＣＰＵ４が前記プログラムを実行する過程で出力および参照するデータを一次記憶する。前記プログラムはファームウェアＰＧ０を含む。

第１記憶装置６ａ、第２記憶装置６ｂおよび第３記憶装置６ｃは、それぞれコンピューター読み取り可能な不揮発性の記憶装置である。また、第１記憶装置６ａおよび第２記憶装置６ｂは半導体記憶装置である。また、第３記憶装置６ｃは、ディスク式の記憶装置である。

本実施形態において、第１記憶装置６ａは、ＮＯＲ型フラッシュメモリーであり、第２記憶装置６ｂはＳＳＤ（Solid State Drive）であり、第３記憶装置６ｃはＨＤＤ（Hard Disk Drive）である。ファームウェアＰＧ０は、第１記憶装置６ａと第２記憶装置６ｂとに分かれて記憶されている。なお、前記ＳＳＤは、ＮＡＮＤ型フラッシュメモリーの一例である。

第１記憶装置６ａは、第２記憶装置６ｂよりもデータの読み出し速度が速い記憶装置である。一般に、前記ＮＯＲ型フラッシュメモリーでは、前記ＳＳＤなどのＮＡＮＤ型フラッシュメモリーよりもデータの読み出し速度が速い。

また、第２記憶装置６ｂは、第３記憶装置６ｃよりもデータの読み出し速度が速い記憶装置である。一般に、前記ＮＯＲ型フラッシュメモリーおよび前記ＳＳＤなどの半導体記憶装置は、前記ＨＤＤなどのディスク式記憶装置よりもデータの読み出し速度が速い。

ＣＰＵ４は、ファームウェアＰＧ０を実行することにより、画像読取装置１およびプリント処理装置２を制御する。図１に示される例では、ＣＰＵ４は、信号入出力インターフェイス４ａを備える。

ＣＰＵ４は、信号入出力インターフェイス４ａを介して画像読取装置１およびプリント処理装置２と電気的に接続されている。

ＣＰＵ４は、信号入出力インターフェイス４ａを通じて、画像読取装置１およびプリント処理装置２から各種センサーの検出信号を入力する。さらに、ＣＰＵ４は、信号入出力インターフェイス４ａを通じて、画像読取装置１およびプリント処理装置２に対して制御信号を出力する。

また、ＣＰＵ４は、バス８を介してユーザーインターフェイスユニット３、第２記憶装置６ｂ、第３記憶装置６ｃおよび通信装置７と電気的に接続されている。ＣＰＵ４は、バス８を通じて、第２記憶装置６ｂ、第３記憶装置６ｃおよび通信装置７との間でデータの受け渡しを行う。

第１記憶装置６ａは、ＣＰＵ４およびＲＡＭ５とともに制御基板４０に実装されている。ＲＡＭ５および第１記憶装置６ａは、制御基板４０に形成されたパターン配線４００によってＣＰＵ４と電気的に接続されている。ＣＰＵ４は、パターン配線４００を通じて、ＲＡＭ５および第１記憶装置６ａとの間でデータの受け渡しを行う。

なお、ＤＳＰ（Digital Signal Processor）またはＭＰＵ（Micro Processing Unit）などの他のプロセッサーが、ＣＰＵ４の代わりに採用されることも考えられる。

ファームウェアＰＧ０は、最初にＣＰＵ４によって実行されるブートローダーＰＧ１と、ブートローダーＰＧ１を実行するＣＰＵ４によってさらに実行される主プログラムＰＧ２とを含む。ブートローダーＰＧ１は、主プログラムＰＧ２のローディングを制御する。

ＣＰＵ４は、主プログラムＰＧ２を実行することにより、表示装置３ｂ、画像読取装置１およびプリント処理装置２を制御し、これらの装置に前記ジョブを実行させる。

画像処理装置１０において、ファームウェアＰＧ０のサイズは、機種の違い、または、オプション機能の有無に応じて異なる。そのため、本実施形態において、ファームウェアＰＧ０の一部であるブートローダーＰＧ１が第１記憶装置６ａに記憶され、ファームウェアＰＧ０の残りの部分である主プログラムＰＧ２が第２記憶装置６ｂに記憶されている。

ブートローダーＰＧ１は主プログラムＰＧ２よりもプログラムサイズが大きい。そのため、第２記憶装置６ｂは、第１記憶装置６ａよりもデータの記憶容量が大きい。また、画像データを記憶する第３記憶装置６ｃは、第１記憶装置６ａおよび第２記憶装置６ｂよりもデータの記憶容量が大きい。

ブートローダーＰＧ１は、機種の違い、および、オプション機能の有無などへの依存度が低く、多くの機種の画像処理装置１０に共通のプログラムである。主プログラムＰＧ２は、画像処理装置１０の機種、または、オプション機能の有無などに応じて内容およびサイズが異なるプログラムである。

ところで、第２記憶装置６ｂは、バス８を介してＣＰＵ４と電気的に接続されている。ＣＰＵ４は、バス８を通じて第２記憶装置６ｂとデータの受け渡しを行う。この場合、第２記憶装置６ｂは、ＣＰＵ４とともに制御基板４０に実装される場合よりも、端子への粉塵の侵入またはバス８に接続された他の機器などの影響によってデータエラーが生じやすい。

換言すれば、第１記憶装置６ａは、ＣＰＵ４とともに制御基板４０に実装されるため、粉塵などに起因するデータエラーが生じにくい。

また、ＩＣカードのようにユーザーによって画像処理装置１０に着脱可能なメモリー素子が、バックアップ用のファームウェアＰＧ０を記憶する記憶装置として採用される場合、ユーザーが前記メモリー素子を管理する必要がある。しかしながら、前記ユーザーがファームウェアＰＧ０を管理しなければならない状況は、利便性の面で好ましくない。

また、前記データエラーに対応する処理専用の追加の記憶装置を設けることは、コスト面において好ましくない。

前述したように、主プログラムＰＧ２を記憶する第２記憶装置６ｂは、前記ＣＰＵと前記バス８を介して接続される前記ＳＳＤである。そのため、画像処理装置１０において、ファームウェアＰＧ０における主プログラムＰＧ２の内容に応じて容量などの仕様の異なる第２記憶装置６ｂを採用することが容易である。

さらに、画像処理装置１０において、主プログラムＰＧ２に対応するバックアッププログラムＰＧ３が第３記憶装置６ｃに予め記憶されており、ＣＰＵ４が、後述する起動制御を実行する。これにより、画像処理装置１０は、第２記憶装置６ｂで生じるデータエラーに対応する処理を専用の装置を追加することなく自動的に実行可能である。

バックアッププログラムＰＧ３は、少なくとも表示装置３ｂを制御するプログラムを含む。具体的には、バックアッププログラムＰＧ３は、表示装置３ｂにグラフィック画面を表示させる制御プログラムを含む。

後述するように、ＣＰＵ４は、第２記憶装置６ｂからの主プログラムＰＧ２の読み出しにおいてエラーが生じた場合に、バックアッププログラムＰＧ３を実行する。

例えば、バックアッププログラムＰＧ３が、表示装置３ｂに画像処理装置１０の状況を説明する画面を表示させ、さらに、操作装置３ａに対する操作に応じた各種の説明画面を表示させる制御をＣＰＵ４に実行させるプログラムであることが考えられる。

［起動制御］
以下、図２に示されるフローチャートを参照しつつ、ＣＰＵ４による前記起動制御の手順の一例について説明する。

ＣＰＵ４は、通電が開始されたとき、および、操作装置３ａに対して予め定められたリセット操作が行われたときに、前記起動制御を実行する。以下の説明において、Ｓ１，Ｓ２，…は、前記起動制御における複数の工程の識別符号を表す。

＜工程Ｓ１＞
前記起動制御において、まず、ＣＰＵ４は、第１記憶装置６ａからブートローダーＰＧ１を読み出し、読み出したブートローダーＰＧ１をＲＡＭ５に展開する。

＜工程Ｓ２＞
さらに、ＣＰＵ４は、パリティチェックなどの周知の誤り検出処理を実行することにより、ブートローダーＰＧ１の読み出しが正常に終了したか否かを判定する。

そして、ＣＰＵ４は、ブートローダーＰＧ１の読み出しが正常に終了したと判定した場合、処理を工程Ｓ３へ以降させ、そうでない場合、処理を工程Ｓ６へ移行させる。

＜工程Ｓ３＞
工程Ｓ３において、ＣＰＵ４は、ブートローダーＰＧ１を実行することにより、さらに第２記憶装置６ｂから主プログラムＰＧ２を読み出し、読み出した主プログラムＰＧ２をＲＡＭ５に展開する。

＜工程Ｓ４＞
さらに、ＣＰＵ４は、周知の誤り検出処理を実行することにより、主プログラムＰＧ２の読み出しが正常に終了したか否かを判定する。

そして、ＣＰＵ４は、主プログラムＰＧ２の読み出しが正常に終了したと判定した場合、処理を工程Ｓ５へ以降させ、そうでない場合、処理を工程Ｓ７へ移行させる。

＜工程Ｓ５＞
工程Ｓ５において、ＣＰＵ４は、主プログラムＰＧ２を実行することにより、表示装置３ｂ、画像読取装置１、プリント処理装置２および通信装置７を制御可能な作動状態へ移行する。その後、主プログラムＰＧ２を実行するＣＰＵ４は、前記起動制御を終了させる。

＜工程Ｓ６＞
工程Ｓ６において、ＣＰＵ４は、ブートローダーＰＧ１を実行することにより、簡易警報出力処理を実行する。その後、ブートローダーＰＧ１を実行するＣＰＵ４は、前記起動制御を終了させる。

前記簡易警報出力処理は、予め定められた警報メッセージを含むテキスト画面を表示装置３ｂに表示させる処理である。

前記テキスト画面は、単色のテキストのみを含み、グラフィック表示を伴わない画面である。また、前記テキスト画面に含まれる単色のテキストは、画像処理装置１０に初期設定されている基本言語で表示される。前記基本言語は、例えば英語であり、ユーザーによる選択はできない言語である。

＜工程Ｓ７＞
工程Ｓ７において、ＣＰＵ４は、ブートローダーＰＧ１を実行することにより、第３記憶装置６ｃからバックアッププログラムＰＧ３を読み出し、読み出したバックアッププログラムＰＧ３をＲＡＭ５に展開する。

＜工程Ｓ８＞
さらに、ＣＰＵ４は、周知の誤り検出処理を実行することにより、バックアッププログラムＰＧ３の読み出しが正常に終了したか否かを判定する。

そして、ＣＰＵ４は、バックアッププログラムＰＧ３の読み出しが正常に終了したと判定した場合、処理を工程Ｓ９へ以降させ、そうでない場合、処理を工程Ｓ６へ移行させる。

従って、ブートローダーＰＧ１を実行するＣＰＵ４は、主プログラムＰＧ２およびバックアッププログラムＰＧ３の両方の読み出しに失敗した場合も、前記簡易警報出力処理を実行する。

＜工程Ｓ９＞
工程Ｓ９において、ＣＰＵ４は、バックアッププログラムＰＧ３を実行することにより、予め定められた警報メッセージ画面を表示装置３ｂに表示させる。

前記警報メッセージ画面は、予め定められた警報情報を表すメッセージを含むグラフィック画面である。また、前記警報情報のメッセージは、画像処理装置１０のユーザーによって予め選択されている使用言語で表示される。

例えば、前記警報情報は、第２記憶装置６ｂから主プログラムＰＧ２を読み出す処理においてエラーが生じたことを説明する情報と、エラー解消のための推奨操作を説明する情報とを含む。

前記推奨操作は、例えば画像処理装置１０をリセットする操作、または、画像処理装置１０への給電を一時的に遮断した後に画像処理装置１０を再起動させる操作などである。

ユーザーは、前記警報メッセージ画面を確認することにより、ユーザー自身の対応によって画像処理装置１０を正常に起動させることができる可能性があることを知ることができる。

＜工程Ｓ１０＞
さらに、バックアッププログラムＰＧ３を実行するＣＰＵ４は、操作装置３ａに対する操作に応じた各種の説明画面を表示装置３ｂに表示させる説明画面制御を実行する。

前記説明画面は、画像処理装置１０の状況の詳細を説明する情報、および、前記推奨操作によってエラーが解消されない場合の対応を説明する情報の一方または両方を含むグラフィック画面である。

そして、バックアッププログラムＰＧ３を実行するＣＰＵ４は、操作装置３ａに対する予め定められた終了操作を検出したときに、前記起動制御を終了させる。ＣＰＵ４は、第２記憶装置６ｂからの主プログラムＰＧ２の読み出しにおいてエラーが生じた場合に、以上に示される工程Ｓ７〜Ｓ１０の処理を自動的に実行する。

以上に示されるように、画像処理装置１０において、既存の第３記憶装置６ｃが、画像データの記憶用と、バックアッププログラムＰＧ３の記憶用とに兼用される。これにより、画像処理装置１０は、第２記憶装置６ｂで生じるデータエラーに対応する処理を、専用の装置を追加することなく自動的に実行可能である（工程Ｓ７〜Ｓ１０）。

１ ：画像読取装置
２ ：プリント処理装置
３ ：ユーザーインターフェイスユニット
３ａ ：操作装置
３ｂ ：表示装置
４ ：ＣＰＵ
４ａ ：信号入出力インターフェイス
５ ：ＲＡＭ
６ａ ：第１記憶装置
６ｂ ：第２記憶装置
６ｃ ：第３記憶装置
７ ：通信装置
８ ：バス
１０ ：画像処理装置
４０ ：制御基板
９１ ：原稿
９２ ：シート
４００ ：パターン配線
Ｄ０ ：画像データ
ＰＧ０ ：ファームウェア
ＰＧ１ ：ブートローダー
ＰＧ２ ：主プログラム
ＰＧ３ ：バックアッププログラム

Claims (5)

1. 画像読取処理およびプリント処理の一方または両方を含む画像処理のジョブを実行するジョブ処理装置と、
   表示装置と、
   ファームウェアの一部であるブートローダーを予め記憶する不揮発性の第１記憶装置と、
   前記ファームウェアの他の一部であり前記表示装置および前記ジョブ処理装置を制御する主プログラムを予め記憶する不揮発性の第２記憶装置と、
   前記ジョブに用いられる画像データの書き込みおよび読み出しが行われるとともに、前記表示装置を制御するプログラムを含むバックアッププログラムを予め記憶する不揮発性の第３記憶装置と、
   前記第１記憶装置から前記ブートローダーを読み出し、前記ブートローダーを実行することによってさらに前記第２記憶装置から前記主プログラムを読み出し、前記主プログラムを実行することによって前記表示装置および前記ジョブ処理装置を制御可能な作動状態へ移行するプロセッサーと、を備え、
   前記第１記憶装置は、前記プロセッサーが実装されている基板に実装されており、
   前記第２記憶装置は、バスを介して前記プロセッサーと電気的に接続されており、
   前記プロセッサーは、前記第１記憶装置からの前記ブートローダーの読み出しにおいてエラーが生じた場合に、前記表示装置にグラフィック表示を伴わずテキストのみを含むテキスト画面を表示させ、
   さらに前記プロセッサーは、前記第２記憶装置からの前記主プログラムの読み出しにおいてエラーが生じた場合に、自動的に前記第３記憶装置から前記バックアッププログラムを読み出し、前記バックアッププログラムを実行することによって前記表示装置にエラー解消のための操作を説明する情報を含むグラフィック画面を表示させる、画像処理装置。
2. 前記第１記憶装置は、前記第２記憶装置よりもデータの読み出し速度が速く、
   前記第２記憶装置は、前記第３記憶装置よりもデータの読み出し速度が速い、請求項１に記載の画像処理装置。
3. 前記第２記憶装置は、前記第１記憶装置よりもデータの記憶容量が大きく、
   前記第３記憶装置は、前記第２記憶装置よりもデータの記憶容量が大きい、請求項１または請求項２に記載の画像処理装置。
4. 前記第１記憶装置および前記第２記憶装置は、それぞれ半導体記憶装置であり、
   前記第３記憶装置は、ディスク式記憶装置である、請求項１から請求項３のいずれか１項に記載の画像処理装置。
5. 前記第１記憶装置がＮＯＲ型フラッシュメモリーであり、前記第２記憶装置がＮＡＮＤ型フラッシュメモリーであり、前記第３記憶装置がハードディスクドライブである、請求項４に記載の画像処理装置。

Images