JP5780115B2 - エラー検知方法、情報処理回路及びエラー検知用プログラム - Google Patents
エラー検知方法、情報処理回路及びエラー検知用プログラム Download PDFInfo
- Publication number
- JP5780115B2 JP5780115B2 JP2011237316A JP2011237316A JP5780115B2 JP 5780115 B2 JP5780115 B2 JP 5780115B2 JP 2011237316 A JP2011237316 A JP 2011237316A JP 2011237316 A JP2011237316 A JP 2011237316A JP 5780115 B2 JP5780115 B2 JP 5780115B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- error
- module
- error detection
- hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3664—Environments for testing or debugging software
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0733—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a data processing system embedded in an image processing device, e.g. printer, facsimile, scanner
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0775—Content or structure details of the error report, e.g. specific table structure, specific error fields
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/366—Software debugging using diagnostics
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Debugging And Monitoring (AREA)
Description
以下、図面を参照して、本発明の実施形態を詳細に説明する。本実施形態においては、プリンタ、スキャナ、複写機等の機能を含む複合機(MFP:Multi Function Peripheral)としての画像処理装置に搭載されるハードウェアのエラー検知を例として説明する。
実施の形態1においては、アプリケーション12やドライバ11の開発段階において、仮想プラットフォーム200を用いることによりバグを検知する方法を例として説明した。本実施形態においては、実際に運用される装置に含まれる専用HW40に、図5の仮想ハードウェア210に含まれるような機能を設け、実際に運用されている装置におけるエラー検知を容易化する場合を例として説明する。尚、実施の形態1と同様の符号を付す構成については同一または相当部を示すものとし、詳細な説明を省略する。
10 CPU
11 ドライバ
12 アプリケーション
20 RAM
30 ROM
40 専用HW
41 レジスタ
42 エンジンモジュール
43 起動レジスタ監視モジュール
44 パラメータレジスタ監視モジュール
45 実行中監視モジュール
46 エラー検知モジュール
47 ログ処理モジュール
50 HDD
60 I/F
70 LCD
80 操作部
90 バス
100 コントローラ
101 主制御部
102 エンジン制御部
103 入出力制御部
104 画像処理部
105 操作表示制御部
110 ADF
120 スキャナユニット
130 排紙トレイ
140 ディスプレイパネル
150 給紙テーブル
160 プリントエンジン
170 排紙トレイ
180 ネットワークI/F
200 仮想プラットフォーム
201 仮想バス
202 ユーザインタフェースモジュール
210 仮想ハードウェア
211 レジスタシミュレータモジュール
212 HWシミュレータモジュール
213 起動レジスタ監視モジュール
214 パラメータレジスタ監視モジュール
215 実行中監視モジュール
216 エラー検知モジュール
217 ログ処理モジュール
Claims (10)
- 予め定められた処理を行うハードウェアをレジスタによって制御するプログラムのエラー検知方法であって、
前記予め定められた処理の実行中であるか否かを示す信号を出力し、
前記レジスタに対して前記予め定められた処理の制御に関するレジスタ値の変更が加えられたことを検知して検知信号を出力し、
前記予め定められた処理の実行中であるか否かを示す信号及び前記検知信号に基づき、前記予め定められた処理の実行中において前記レジスタ値の変更が加えられたことが検知された場合にエラーを検知することを特徴とするエラー検知方法。 - 前記レジスタに対して、前記予め定められた処理の実行開始の制御に関するレジスタ値の変更が加えられた場合に、前記検知信号を出力することを特徴とする請求項1に記載のエラー検知方法。
- 前記レジスタに対して、前記予め定められた処理の動作を設定するレジスタ値の変更が加えられた場合に、前記検知信号を出力することを特徴とする請求項1または2に記載のエラー検知方法。
- 前記エラーが検知された場合に、前記プログラムの動作履歴を示す情報を取得して記憶媒体に格納することを特徴とする請求項1乃至3いずれか1項に記載のエラー検知方法。
- 前記エラーが検知された場合に、前記プログラムの動作履歴を示す情報を取得し、
前記取得された動作履歴を示す情報を表示するための表示情報を生成して出力することを特徴とする請求項4に記載のエラー検知方法。 - 前記エラーが検知された場合に、前記プログラムの動作履歴と前記エラーが検知されたタイミングとを対応させて表示するための表示情報を生成して出力することを特徴とする請求項5に記載のエラー検知方法。
- 前記エラーが検知された場合に、前記プログラムの動作履歴にエラーを書き込むことを特徴とする請求項1乃至6いずれか1項に記載のエラー検知方法。
- 予め定められた処理を行う情報処理回路であって、
前記予め定められた処理を制御するためのプログラムからの制御を受け付けるためのレジスタと、
前記予め定められた処理を行う情報処理モジュールと、
前記情報処理モジュールの動作を監視し、前記予め定められた処理の実行中であるか否かを示す信号を出力する実行中監視モジュールと、
前記レジスタを監視し、前記予め定められた処理の動作に関するレジスタ値の変更が加えられたことを検知して検知信号を出力するレジスタ監視モジュールと、
前記予め定められた処理の実行中であるか否かを示す信号及び前記検知信号に基づき、前記予め定められた処理の実行中において前記レジスタ値の変更が加えられたことが検知された場合にエラーを検知するエラー検知モジュールとを含むことを特徴とする情報処理回路。 - 前記エラーが検知された場合に、タイムスタンプと関連付けられた前記情報処理モジュールの動作履歴を取得して記憶媒体に格納するログ処理モジュールを含むことを特徴とする請求項8に記載の情報処理回路。
- 予め定められた処理を行うハードウェアをレジスタによって制御するプログラムのエラー検知用プログラムであって、
前記ハードウェアによる前記予め定められた処理をシミュレーションするステップと、
前記予め定められた処理のシミュレーションが実行中であるか否かを示す信号を出力するステップと、
前記レジスタに対して前記予め定められた処理に関するレジスタ値の変更が加えられたことを検知して検知信号を出力するステップと、
前記予め定められた処理のシミュレーションが実行中であるか否かを示す信号及び前記検知信号に基づき、前記予め定められた処理のシミュレーションの実行中において前記レジスタ値の変更が加えられたことが検知された場合にエラーを検知するステップとを情報処理装置に実行させることを特徴とするエラー検知用プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011237316A JP5780115B2 (ja) | 2011-10-28 | 2011-10-28 | エラー検知方法、情報処理回路及びエラー検知用プログラム |
US13/658,094 US9164875B2 (en) | 2011-10-28 | 2012-10-23 | Error detection method, information processing circuit, and error detection computer program product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011237316A JP5780115B2 (ja) | 2011-10-28 | 2011-10-28 | エラー検知方法、情報処理回路及びエラー検知用プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013097436A JP2013097436A (ja) | 2013-05-20 |
JP5780115B2 true JP5780115B2 (ja) | 2015-09-16 |
Family
ID=48173706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011237316A Active JP5780115B2 (ja) | 2011-10-28 | 2011-10-28 | エラー検知方法、情報処理回路及びエラー検知用プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9164875B2 (ja) |
JP (1) | JP5780115B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9262305B1 (en) * | 2013-05-31 | 2016-02-16 | Cadence Design Systems, Inc. | Simulation observability and control of all hardware and software components of a virtual platform model of an electronics system |
US9262299B1 (en) * | 2013-05-31 | 2016-02-16 | Cadence Design Systems, Inc. | Simulation observability and control of all hardware and software components of a virtual platform model of an electronics system |
US10339229B1 (en) | 2013-05-31 | 2019-07-02 | Cadence Design Systems, Inc. | Simulation observability and control of all hardware and software components of a virtual platform model of an electronics system |
US9690686B1 (en) | 2014-03-31 | 2017-06-27 | Cadence Design Systems, Inc. | Method for setting breakpoints in automatically loaded software |
US9442832B2 (en) * | 2014-07-07 | 2016-09-13 | Sap Se | User workflow replication for execution error analysis |
US11487561B1 (en) | 2014-12-24 | 2022-11-01 | Cadence Design Systems, Inc. | Post simulation debug and analysis using a system memory model |
US10802852B1 (en) | 2015-07-07 | 2020-10-13 | Cadence Design Systems, Inc. | Method for interactive embedded software debugging through the control of simulation tracing components |
US11416344B2 (en) * | 2017-10-03 | 2022-08-16 | Rubrik, Inc. | Partial database restoration |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04270419A (ja) * | 1991-02-26 | 1992-09-25 | Nec Corp | 情報処理装置 |
US7418618B2 (en) * | 2003-01-08 | 2008-08-26 | Transpacific Ip Ltd. | Error reporting and correcting method for peripheral |
JP2004227303A (ja) * | 2003-01-23 | 2004-08-12 | Nippon Pulse Motor Co Ltd | モータ制御用パルス発生ic |
US20070198997A1 (en) * | 2003-06-17 | 2007-08-23 | Stmicroelectronics Belgium N.V. | Customer framework for embedded applications |
US7458078B2 (en) * | 2003-11-06 | 2008-11-25 | International Business Machines Corporation | Apparatus and method for autonomic hardware assisted thread stack tracking |
US8667249B2 (en) * | 2004-12-22 | 2014-03-04 | Intel Corporation | Systems and methods exchanging data between processors through concurrent shared memory |
JP2008040964A (ja) * | 2006-08-09 | 2008-02-21 | Hitachi Ltd | オペレーティングシステム |
JP4909772B2 (ja) | 2007-03-16 | 2012-04-04 | 株式会社リコー | シミュレーション装置 |
-
2011
- 2011-10-28 JP JP2011237316A patent/JP5780115B2/ja active Active
-
2012
- 2012-10-23 US US13/658,094 patent/US9164875B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013097436A (ja) | 2013-05-20 |
US20130111266A1 (en) | 2013-05-02 |
US9164875B2 (en) | 2015-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5780115B2 (ja) | エラー検知方法、情報処理回路及びエラー検知用プログラム | |
JP4572862B2 (ja) | 画像形成装置シミュレーション装置、画像形成装置シミュレーション方法及びプログラム | |
JP2012038162A (ja) | 自動テストツール・プログラム及び自動テスト方法 | |
JP7346633B2 (ja) | 情報処理装置、情報処理装置の制御方法、及び、プログラム | |
JP6108780B2 (ja) | 印刷装置の性能を評価するためのシステム | |
US8625117B2 (en) | Apparatus for controlling image formation, computer readable device having stored thereon computer-executable instructions for forming images, and method of generating image formation setting information | |
JP5320872B2 (ja) | 画像処理装置、情報処理装置、ソフトウェア動作テスト方法、ソフトウェア動作テストプログラム、及びそのプログラムを記録した記録媒体 | |
JP6641831B2 (ja) | 画像処理装置、画像処理プログラム及び画像処理システム | |
CN114253841A (zh) | 测试脚本生成方法、装置及存储介质 | |
US20160316082A1 (en) | Image forming apparatus and information processing apparatus | |
JP2017201736A (ja) | 画像処理装置、画像処理装置の制御方法、及びプログラム | |
JP2008282254A (ja) | 障害診断装置、方法及びプログラム | |
US10791243B2 (en) | Image forming apparatus, control method, and storage medium | |
JP5325601B2 (ja) | ソフトウェア開発システムおよびソフトウェア開発方法 | |
JP2013250911A (ja) | 画像形成装置、画像形成装置の制御方法およびコンピュータプログラム | |
JP6915565B2 (ja) | 画像処理装置 | |
JP6150048B2 (ja) | 画像形成システムおよび画像形成システムの診断方法 | |
JP5216624B2 (ja) | ソフトウェア開発システムおよびソフトウェア開発方法 | |
JP2007168302A (ja) | 印刷装置およびその性能検証方法 | |
JP7238439B2 (ja) | 情報処理装置、テスト方法、及びテストプログラム | |
US20230359411A1 (en) | Information processing apparatus, information processing method, and storage medium | |
JP2010045781A (ja) | 情報処理装置、情報処理方法、およびプログラム | |
JP6376142B2 (ja) | データ処理装置 | |
JP6012685B2 (ja) | 画像形成システム | |
JP2018169850A (ja) | 電子機器およびテストシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141003 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150629 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5780115 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |